CN117936365A - 半导体器件的制作方法 - Google Patents

半导体器件的制作方法 Download PDF

Info

Publication number
CN117936365A
CN117936365A CN202311804301.5A CN202311804301A CN117936365A CN 117936365 A CN117936365 A CN 117936365A CN 202311804301 A CN202311804301 A CN 202311804301A CN 117936365 A CN117936365 A CN 117936365A
Authority
CN
China
Prior art keywords
layer
transition metal
substrate
gan
metal dihalide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311804301.5A
Other languages
English (en)
Inventor
庄文荣
卢敬权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sino Nitride Semiconductor Co Ltd
Original Assignee
Sino Nitride Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sino Nitride Semiconductor Co Ltd filed Critical Sino Nitride Semiconductor Co Ltd
Priority to CN202311804301.5A priority Critical patent/CN117936365A/zh
Publication of CN117936365A publication Critical patent/CN117936365A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本发明提供一种半导体器件的制作方法，包括：提供一衬底，通过化学气相沉积工艺在衬底上形成过渡金属二卤化物层；对过渡金属二卤化物层进行预处理，以在过渡金属二卤化物层表面形成悬挂键；在过渡金属二卤化物层上形成成核层；在成核层上生长GaN外延结构。本发明通过在过渡金属二卤化物层上外延生长GaN层，可以获得高质量、高稳定性的GaN晶体。本发明通过采用机械剥离或激光剥离的方法，可以实现衬底完整分离；剥离后的衬底通过抛光研磨处理后可以重复应用，同时可以省去制造器件时衬底的研磨减薄工序。

Description

半导体器件的制作方法
技术领域
本发明属于半导体集成电路设计制造领域，特别是涉及一种半导体器件的制作方法。
背景技术
以氮化镓(GaN)及其合金为代表的第三代半导体材料是近十几年来国际上倍受重视的新型半导体材料，它具有禁带宽度大、电子饱和漂移速度高、介电常数小、导热性能好、结构稳定等诸多优异性能，在光电子和微电子技术领域都具有巨大的应用前景。
当前，氮化镓器件(包含LED、LD、功率器件)之结构，一般为GaN异质外延于蓝宝石、碳化硅或硅衬底上。由于晶格失配和热失配，异质外延的GaN内部存在较大的应力，产生严重缺陷(缺陷密度>108/cm3)，使得器件特性受限，并且影响可靠性(Reliability)。
解决晶格失配的一个方法，就是使用GaN单晶衬底。氮化镓器件同质外延于GaN单晶衬底，将可大幅降低应力与缺陷(缺陷密度可低至105/cm3)，同质外延对于满足高性能器件或是LD应用需求有巨大潜力。当前的GaN单晶衬底价格昂贵，限制了应用。
应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体器件的制作方法，用于解决现有技术中由于晶格失配和热失配，异质外延的GaN内部存在较大的应力的问题。
为实现上述目的及其他相关目的，本发明提供一种半导体器件的制作方法，所述制作方法包括：提供一衬底，通过化学气相沉积工艺在所述衬底上形成过渡金属二卤化物(Transition metal dihalides，TMDs)层；对所述过渡金属二卤化物层进行预处理，以在所述过渡金属二卤化物层表面形成悬挂键；在所述过渡金属二卤化物层上形成成核层；在所述成核层上生长GaN外延结构。
可选地，所述衬底包括GaN衬底、Si衬底、SiC衬底和Al2O3衬底中的一种。
可选地，通过化学气相沉积工艺(Chemical vapor deposition，CVD)在所述衬底形成过渡金属二卤化物层包括：将金属前驱体和卤素前驱体引入到反应室中，在所述衬底表面反应形成过渡金属二卤化物层，所述金属前驱体为WF6和MoF6中的一种或两种，所述卤素前驱体为H2S和H2Se中的一种或两种，所述过渡金属二卤化物层包括WS2、MoS2、WSe2和MoSe2中的一种或两种以上所形成的组合物。
可选地，所述过渡金属二卤化物层的厚度为1～5个原子层。
可选地，在所述过渡金属二卤化物层表面形成悬挂键包括以下中的一种：a)采用HCl溶液或HCl气体对过渡金属二卤化物层进行蚀刻，以在所述过渡金属二卤化物层表面形成悬挂键；b)采用Cl2气体对过渡金属二卤化物层进行蚀刻，以在所述过渡金属二卤化物层表面形成悬挂键；c)采用氨气对过渡金属二卤化物层进行蚀刻，以在所述过渡金属二卤化物层表面形成悬挂键；d)采用HF水溶液或缓冲HF溶液对过渡金属二卤化物层进行蚀刻，以在所述过渡金属二卤化物层表面形成悬挂键。
可选地，通过溅射工艺(Sputter)、金属有机化学气相沉积工艺(Metal organicchemical vapor deposition，MOCVD)或原子层沉积工艺(Atomic layer deposition，ALD)在所述过渡金属二卤化物层上形成成核层，所述成核层包括AlN层。
可选地，在所述成核层上生长GaN外延结构包括：在所述成核层上形成生长阻挡层；对所述生长阻挡层进行图形化处理，以在所述成核层上形成图形化阻挡层，所述图形化阻挡层包括间隔排布的第一阻挡层和位于相邻第一阻挡层之间的生长区域；在所述生长区域上生长GaN外延层，生长的所述GaN外延层被所述第一阻挡层阻隔成多个独立的GaN外延单元；在所述GaN外延单元上生长GaN器件层。
可选地，所述生长区域中还设置有多个间隔排布的第二阻挡层，所述GaN外延单元通过纵向生长和在所述第二阻挡层之上的横向生长合并为连续的膜层。
可选地，在所述成核层上形成生长阻挡层包括：采用电子束蒸发工艺、溅射工艺或化学气相沉积工艺在所述过渡金属二卤化物层表面沉积氧化硅薄膜或氮化硅薄膜，作为所述生长阻挡层。
可选地，通过氢化物气相沉积工艺(Hydride vapor phase epitaxy，HVPE)生长所述GaN外延层，通过金属有机化学气相沉积工艺或分子束外延工艺(Molecular beamepitaxy，MBE)在所述GaN外延单元上生长GaN器件层，所述器件层的结构包括SBD结构、HEMT结构、CAVET结构、LD结构中的一种。
可选地，基于所述GaN器件层制备出半导体芯片，其中，由一个所述GaN外延单元上的GaN器件层制得一个所述半导体芯片。
可选地，还包括步骤：剥离所述衬底；对所述衬底进行研磨以去除表面缺陷，获得重复使用的衬底。
可选地，通过机械剥离工艺剥离所述衬底，包括：通过热处理或者化学腐蚀的方法降低所述过渡金属二卤化物层与所述GaN外延层之间的结合力；将半导体芯片一面粘附于热释性胶带；通过机械方法去除所述衬底；通过湿法腐蚀去除所述热释性胶带或通过高温工艺使所述热释性胶带失去粘力后直接去除所述热释性胶带。
可选地，通过激光剥离工艺剥离所述衬底，包括：在常温下利用366～689纳米波长的激光照射所述过渡金属二卤化物层以使所述过渡金属二卤化物层与所述成核层剥离。
可选地，在机械剥离或激光剥离时所述成核层自然断裂，去除所述热释性胶带后，形成相互独立的半导体芯片。
如上所述，本发明的半导体器件的制作方法，具有以下有益效果：
本发明通过在过渡金属二卤化物层上外延生长GaN层，可以获得高质量、高稳定性的GaN晶体。
本发明通过采用机械剥离或激光剥离的方法，可以实现衬底完整分离；剥离后的衬底通过抛光研磨处理后可以重复应用，同时可以省去制造器件时衬底的研磨减薄工序。
本发明剥离衬底后，成核层自然断裂形成一个半导体芯片，可以省去切割形成半导体芯片的工序。
本发明器件的制作方法具有操作简单、成本低、适用范围广等特点，具有较高的实用价值和应用前景。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于说明本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例。
图1～图10显示为本发明实施例的半导体器件的制作方法各步骤所呈现的结构示意图。
元件标号说明
101 衬底
102 过渡金属二卤化物层
1021 悬挂键
103 成核层
104 图形化阻挡层
1041 第一阻挡层
1042 生长区域
1043 第二阻挡层
105 GaN外延层
1051 GaN外延单元
1052 沟槽
106 GaN器件层
107 半导体芯片
108 热释性胶带
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
应该强调，术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在，但并不排除一个或更多个其它特征、整件、步骤或组件的存在或附加。
针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代其它实施方式中的特征。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图9所示，本实施例提供一种半导体器件的制作方法，所述制作方法包括以下步骤：
如图1所示，首先进行步骤1)，提供一衬底101，通过化学气相沉积工艺在所述衬底101上形成过渡金属二卤化物层102，所述过渡金属二卤化物层102为二维材料。
在一个实施例中，所述衬底101包括氮化镓(GaN)衬底、硅(Si)衬底、碳化硅(SiC)衬底和氧化铝(Al2O3)衬底中的一种。
在一个实施例中，通过化学气相沉积工艺(CVD)在所述衬底101形成过渡金属二卤化物层102包括：将金属前驱体和卤素前驱体引入到反应室中，在适宜的温度和压力下，在所述衬底101表面反应形成过渡金属二卤化物层102，所述金属前驱体为WF6和MoF6中的一种或两种，所述卤素前驱体为H2S和H2Se中的一种或两种，所述过渡金属二卤化物层102包括WS2、MoS2、WSe2和MoSe2中的一种或两种以上所形成的组合物。在一个具体示例中，所述金属前驱体为MoF6，所述卤素前驱体为H2S，所述过渡金属二卤化物层102包括MoS2。
在一个实施例中，所述过渡金属二卤化物层102的厚度为1～5个原子层。优选地，所述过渡金属二卤化物层102的厚度为1个原子层。
在一个实施例中，所述化学气相沉积工艺(CVD)所使用设备为全气态热壁式化学气相沉积设备(All-gaseous hot-wall chemical vapor deposition apparatus)。
如图2所示，然后进行步骤2)，对所述过渡金属二卤化物层102进行预处理，以在所述过渡金属二卤化物层102表面形成悬挂键1021(图未示)；
在一个实施例中，在所述过渡金属二卤化物层102表面形成悬挂键1021包括以下a)、b)、c)、d)中的一种或两种以上组合：
a)采用HCl溶液或HCl气体对过渡金属二卤化物层102进行蚀刻，以在所述过渡金属二卤化物层102表面形成悬挂键1021；
b)采用Cl2气体对过渡金属二卤化物层102进行蚀刻，以在所述过渡金属二卤化物层102表面形成悬挂键1021；
c)采用氨气对过渡金属二卤化物层102进行蚀刻，以在所述过渡金属二卤化物层102表面形成悬挂键1021；
d)采用HF水溶液(体积比HF：H2O>1：40)或缓冲HF溶液(Buffered HF，BHF)对过渡金属二卤化物层102进行蚀刻，以在所述过渡金属二卤化物层102表面形成悬挂键1021。
其中，上述a)、b)、c)、d)若以气体形式进行刻蚀，可以通过加入氢气、氮气等对刻蚀气体进行稀释。
过渡金属二卤化物层102的悬挂键1021，可以促进后续成核层103在其表面的生长，提高成核密度。
如图3所示，然后进行步骤3)，在所述过渡金属二卤化物层102上形成成核层103。
在一个实施例中，通过溅射工艺、金属有机化学气相沉积工艺(MOCVD)或原子层沉积工艺(ALD)在所述过渡金属二卤化物层102上形成成核层103，所述成核层103包括氮化铝(AlN)层。所述成核层103可以为后续的GaN外延生长提供晶种，提高GaN外延质量和稳定性。
如图4～图7所示，然后进行步骤4)，在所述成核层103上生长GaN外延结构。
在一个实施例中，在所述成核层103上生长GaN外延结构包括：
首先，在所述成核层103上形成生长阻挡层。
在一个实施例中，在所述成核层103上形成生长阻挡层包括：采用电子束蒸发工艺、溅射工艺或化学气相沉积工艺在所述过渡金属二卤化物层102表面沉积氧化硅薄膜或氮化硅薄膜，作为所述生长阻挡层。
如图4所示，然后，对所述生长阻挡层进行图形化处理，以在所述成核层103上形成图形化阻挡层104，所述图形化阻挡层104包括间隔排布的第一阻挡层1041和位于相邻第一阻挡层1041之间的生长区域1042，所述第一阻挡层1041用于保证后续生长的GaN外延层105不能合并而在所述生长区域1042形成相互独立的GaN外延单元1051；所述生长区域1042中还设置有多个间隔排布的第二阻挡层1043，所述GaN外延单元1051通过纵向生长和在所述第二阻挡层1043之上的横向生长合并为连续的膜层。可以采用光刻、干法或湿法刻蚀等工艺对生长阻挡层进行图形化处理，为后续器件制作提供图形化阻挡层104。第一阻挡层1041的尺寸较第二阻挡层1043大得多，例如第一阻挡层1041的尺寸为第二阻挡层1043的10倍以上。
如图5～图6所示，然后，在所述生长区域1042上生长GaN外延层105，生长的所述GaN外延层105被所述第一阻挡层1041阻隔成多个独立的GaN外延单元1051。
在一个实施例中，可以通过氢化物气相沉积工艺生长所述GaN外延层105。
在生长过程中，可以通过控制生长条件如温度、压强、流量等来控制GaN外延层105的晶体结构和性能。所述外延层可以自支撑，比如GaN外延层105厚至100微米时。GaN外延层105在氢化物气相沉积工艺中以三维模式生长，横向生长速度较慢，因此在第一阻挡层1041之间膜层没有合并，在第二阻挡层1043之间合并为连续的膜层并提升其生长质量，从而使得GaN外延层105为断续的层，交错存在着沟槽1052将GaN外延层105间隔为不同的GaN外延单元1051，如图6所示。
如图7所示，最后，在所述GaN外延单元1051上生长GaN器件层106。由于沟槽1052处依然存在于第一阻挡层1041，因此，GaN器件层106仅会生长在所述GaN外延单元1051表面，故使得相邻GaN外延单元1051表面上的GaN器件层106也是相互独立的。
在一个实施例中，通过金属有机化学气相沉积工艺或分子束外延工艺在所述GaN外延单元1051上生长GaN器件层106，所述器件层的结构包括肖特基势垒二极管(SBD)结构、高电子迁移率晶体管(HEMT)结构、垂直型电流孔径晶体管(CAVET)结构、结势垒场效应晶体管(JFET)、激光二极管(LD)结构中的一种。
在生长GaN器件层106之后，还可以包括步骤：基于所述GaN器件层106制备出半导体芯片107，如图8所示。该步骤包括制作隔离结构(isolation)、绝缘层结构、钝化层结构、金属互联层结构、电极结构等，所述半导体芯片可为水平结构或垂直结构，所述半导体芯片可为分立的二极管或三极管或集成电路等。优选地，由一个所述GaN外延单元1051上的GaN器件层106制得一个所述半导体芯片107。另外，也可由一个所述GaN外延单元1051上的GaN器件层106制得多个所述半导体芯片107，或，可由多个GaN外延单元1051上的所述GaN器件层106共同制得一个所述半导体芯片107。
如图9～图10所示，然后进行步骤5)，剥离所述衬底101；对所述衬底101进行研磨以去除表面缺陷，获得重复使用的衬底101。
在一个实施例中，通过机械剥离工艺剥离所述衬底101，包括：通过热处理或者化学腐蚀的方法降低所述过渡金属二卤化物层102与所述GaN外延层105之间的结合力，以避免在剥离过程中出现破碎或开裂等问题；将半导体芯片107一面粘附于热释性胶带108；通过机械方法去除所述衬底101；通过湿法腐蚀去除所述热释性胶带108或通过高温工艺使所述热释性胶带108失去粘力后直接去除所述热释性胶带108。
在另一个实施例中，通过激光剥离工艺剥离所述衬底101，包括：在常温下利用366～689纳米波长的激光照射所述过渡金属二卤化物层102以使所述过渡金属二卤化物层102与所述成核层103剥离。比如，过渡金属二卤化物层102选用为二维材料MoS2，其带隙为1.8eV，可选用366～689纳米波长的激光，避免使用248纳米、266纳米、355纳米等高价激光器，可在常温下剥离去除衬底101，从而大大降低成本。
由于成核层103的厚度仅为数十纳米，如30纳米～60纳米，在机械剥离或激光剥离时所述成核层103自然断裂，去除所述热释性胶带108后，形成相互独立的半导体芯片107。
另外，半导体芯片107之间的沟槽1052可以使得即使在剥离过程中出现破碎或开裂，也可以将其限制在小范围，比如，仅一个半导体芯片107，而不至于扩大到整片晶圆。
如上所述，本发明的半导体器件的制作方法，具有以下有益效果：
本发明通过在过渡金属二卤化物层102上外延生长GaN层，可以获得高质量、高稳定性的GaN晶体。
本发明通过采用机械剥离或激光剥离的方法，可以实现衬底101完整分离；剥离后的衬底101通过抛光研磨处理(如化学机械抛光工艺CMP)后可以重复应用，同时可以省去制造器件时衬底101的研磨减薄工序。
本发明剥离衬底101后，成核层103自然断裂形成一个半导体芯片，可以省去切割形成半导体芯片的工序。
本发明器件的制作方法具有操作简单、成本低、适用范围广等特点，具有较高的实用价值和应用前景。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种半导体器件的制作方法，其特征在于，所述制作方法包括：
提供一衬底，通过化学气相沉积工艺在所述衬底上形成过渡金属二卤化物层；
对所述过渡金属二卤化物层进行预处理，以在所述过渡金属二卤化物层表面形成悬挂键；
在所述过渡金属二卤化物层上形成成核层；
在所述成核层上生长GaN外延结构。
2.根据权利要求1所述的半导体器件的制作方法，其特征在于：通过化学气相沉积工艺在所述衬底形成过渡金属二卤化物层包括：将金属前驱体和卤素前驱体引入到反应室中，在所述衬底表面反应形成过渡金属二卤化物层，所述金属前驱体为WF6和MoF6中的一种或两种，所述卤素前驱体为H2S和H2Se中的一种或两种，所述过渡金属二卤化物层包括WS2、MoS2、WSe2和MoSe2中的一种或两种以上所形成的组合物。
3.根据权利要求1所述的半导体器件的制作方法，其特征在于：在所述成核层上生长GaN外延结构包括：
在所述成核层上形成生长阻挡层；
对所述生长阻挡层进行图形化处理，以在所述成核层上形成图形化阻挡层，所述图形化阻挡层包括间隔排布的第一阻挡层和位于相邻第一阻挡层之间的生长区域；
在所述生长区域上生长GaN外延层，生长的所述GaN外延层被所述第一阻挡层阻隔成多个独立的GaN外延单元；
在所述GaN外延单元上生长GaN器件层。
4.根据权利要求3所述的半导体器件的制作方法，其特征在于：所述生长区域中还设置有多个间隔排布的第二阻挡层，所述GaN外延单元通过纵向生长和在所述第二阻挡层之上的横向生长合并为连续的膜层。
5.根据权利要求3所述的半导体器件的制作方法，其特征在于：通过氢化物气相沉积工艺生长所述GaN外延层，通过金属有机化学气相沉积工艺或分子束外延工艺在所述GaN外延单元上生长GaN器件层，所述器件层的结构包括SBD结构、HEMT结构、CAVET结构、LD结构中的一种。
6.根据权利要求3所述的半导体器件的制作方法，其特征在于：还包括步骤：基于所述GaN器件层制备出半导体芯片，其中，由一个所述GaN外延单元上的GaN器件层制得一个所述半导体芯片。
7.根据权利要求6所述的半导体器件的制作方法，其特征在于：还包括步骤：
剥离所述衬底；
对所述衬底进行研磨以去除表面缺陷，获得重复使用的衬底。
8.根据权利要求7所述的半导体器件的制作方法，其特征在于：通过机械剥离工艺剥离所述衬底，包括：
通过热处理或者化学腐蚀的方法降低所述过渡金属二卤化物层与所述GaN外延层之间的结合力；
将半导体芯片一面粘附于热释性胶带；
通过机械方法去除所述衬底；
通过湿法腐蚀去除所述热释性胶带或通过高温工艺使所述热释性胶带失去粘力后直接去除所述热释性胶带。
9.根据权利要求8所述的半导体器件的制作方法，其特征在于：通过激光剥离工艺剥离所述衬底，包括：在常温下利用366～689纳米波长的激光照射所述过渡金属二卤化物层以使所述过渡金属二卤化物层与所述成核层剥离。
10.根据权利要求8或9所述的半导体器件的制作方法，其特征在于：在机械剥离或激光剥离时所述成核层自然断裂，去除所述热释性胶带后，形成相互独立的半导体芯片。
CN202311804301.5A 2023-12-25 2023-12-25 半导体器件的制作方法 Pending CN117936365A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311804301.5A CN117936365A (zh) 2023-12-25 2023-12-25 半导体器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311804301.5A CN117936365A (zh) 2023-12-25 2023-12-25 半导体器件的制作方法

Publications (1)

Publication Number Publication Date
CN117936365A true CN117936365A (zh) 2024-04-26

Family

ID=90749908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311804301.5A Pending CN117936365A (zh) 2023-12-25 2023-12-25 半导体器件的制作方法

Country Status (1)

Country Link
CN (1) CN117936365A (zh)

Similar Documents

Publication Publication Date Title
US20090078943A1 (en) Nitride semiconductor device and manufacturing method thereof
KR101535764B1 (ko) 고체 상태 조명 장치들을 위한 질화 갈륨 웨이퍼 기판, 및 관련된 시스템들 및 방법들
JP4790909B2 (ja) 横方向成長による窒化ガリウム層の製造
JP4223219B2 (ja) 窒化ガリウム半導体層の製造方法
JP5371430B2 (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
US20020069816A1 (en) Methods of fabricating gallium nitride layers on textured silicon substrates, and gallium nitride semiconductor structures fabricated thereby
US20070278574A1 (en) Compound semiconductor-on-silicon wafer with a thermally soft insulator
JP2003249453A (ja) 窒化ガリウム基板の製造方法
TW201125162A (en) Photonic device and method of making the same
US7785991B2 (en) Process for integrating a III-N type component on a (001) nominal silicium substrate
CN111540684A (zh) 一种金刚石基异质集成氮化镓薄膜与晶体管的微电子器件及其制备方法
WO2000031783A1 (en) Fabrication of gallium nitride layers on silicon
US8133803B2 (en) Method for fabricating semiconductor substrates and semiconductor devices
JP2015503215A (ja) 炭化ケイ素エピタキシャル成長法
CN103682016A (zh) 一种GaN外延或衬底的制作方法
US20220246444A1 (en) Incorporating semiconductors on a polycrystalline diamond substrate
KR101178505B1 (ko) 반도체 기판과 이의 제조 방법
WO2005088687A1 (ja) 窒化ガリウム系半導体基板の作製方法
JP7118069B2 (ja) 縦型パワーデバイスのための方法およびシステム
KR20020086511A (ko) 비갈륨 나이트라이드 포스트를 포함하는 기판 상에 갈륨나이트라이드 반도체층을 제조하는 방법 및 이에 따라제조된 갈륨 나이트라이드 반도체 구조물
US20080157090A1 (en) Transplanted epitaxial regrowth for fabricating large area substrates for electronic devices
EP4187576A1 (en) Heteroepitaxial structure with a diamond heat sink
RU2368031C1 (ru) Способ изготовления полупроводникового прибора
CN117936365A (zh) 半导体器件的制作方法
CN111952175B (zh) 晶体管的凹槽制作方法及晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination