TW200818248A - Substrate having thin film of GaN joined thereon and method of fabricating the same, and a GaN-based semiconductor device and method of fabricating the same - Google Patents

Substrate having thin film of GaN joined thereon and method of fabricating the same, and a GaN-based semiconductor device and method of fabricating the same Download PDF

Info

Publication number
TW200818248A
TW200818248A TW096120036A TW96120036A TW200818248A TW 200818248 A TW200818248 A TW 200818248A TW 096120036 A TW096120036 A TW 096120036A TW 96120036 A TW96120036 A TW 96120036A TW 200818248 A TW200818248 A TW 200818248A
Authority
TW
Taiwan
Prior art keywords
gan
substrate
thin film
crystal
bonded
Prior art date
Application number
TW096120036A
Other languages
English (en)
Inventor
Hitoshi Kasai
Akihiro Hachigo
Yoshiki Miura
Katsushi Akita
Original Assignee
Sumitomo Electric Industries
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries filed Critical Sumitomo Electric Industries
Publication of TW200818248A publication Critical patent/TW200818248A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Description

200818248 九、發明說明： 【發明所屬之技術領域】 本發明係關於GaN薄膜貼合於化學組成與GaN不同之異 種基板之GaN薄膜貼合基板及其製造方法。而且，本發明 ， 係關於包含形成於GaN薄膜上之至少1層GaN系半導體層之
GaN系半導體元件及其製造方法。 【先前技術】
GaN基板係與GaAs基板、InP基板等均適合用於半導體 零 元件，但相較GaAs基板、InP基板，其製造成本極高。因 此，使用GaN基板之半導體元件之製造成本極高。此係由 於GaN基板與GaAs基板及InP基板間之製造方法之差異所 致。 亦即，關於GaAs及InP基板，由於藉由布里吉曼法、丘 克拉斯基法等液相法來進行結晶成長，因此結晶成長速度 高，例如以100小時程度之結晶成長時間，可容易獲得厚 ^ 度200 mm以上之甚大之GaAs塊體結晶體及InP塊體結晶 體，因此從該厚度之甚大之塊體結晶體，可分別大量（例 如100片以上）切出厚度200 μπι〜400 Jim程度之GaAs獨立基 板及InP獨立基板。 ' 相對於此，關於GaN基板，由於藉由HVPE(氫化氣相成 長）法、MOCVD(有機金屬化學氣相堆積）等氣相法進行結 晶成長’因此結晶成長速度低’即使以例如100小時程度 之結晶成長時間，仍僅可獲得厚度1 0 mm程度之GaN塊體 結晶體。從該厚度之結晶，僅可少量（例如10片左右）切出 121459.doc 200818248 厚度200 μπι〜400 μπι程度之GaN獨立基板。 然而，若為了增加GaN基板之切出片數而縮小從GaN塊 體結晶體切出之GaN膜之厚度，則機械強度降低，無法獲 得獨立基板。因此，需要補強從GaN塊體結晶體切出之 GaN薄膜之方法。 作為GaN薄膜之補強方法，有製造將GaN薄膜貼合於化 學組成與GaN不同之異種基板之基板（以下稱為貼合基板） 之方法。此種貼合基板之製造方法揭示於例如日本特表 2004-5 12688號公報及日本特開2005-252244號公報。然 而，若以曰本特表2004-5 12688號公報或曰本特開2005-252244號公報之製造方法所製造之貼合基板，藉由 MOCVD法、MBE法等氣相法來製造半導體元件，貝》J會具 有在使半導體層疊層於貼合基板上之GaN薄膜上之步驟 中，GaN薄膜從異種基板剝離之問題。 【發明内容】 為了減低半導體元件之製造成本，本發明之目的在於提 供GaN薄膜強固地貼合於化學組成與GaN不同之異種基板 之GaN薄膜貼合基板及其製造方法，以及包含形成於GaN 薄膜上之至少1層GaN系半導體層之GaN系半導體元件及其 製造方法。 本發明為一種GaN薄膜貼合基板之製造方法，其係包含 以下步驟：於GaN塊體結晶體貼合化學組成與GaN不同之 異種基板之步驟；及於與異種基板之界面具有0.1 μιη以 上、100 μηι以下之距離之面，分割GaN塊體結晶體，而於 121459.doc 200818248 異種基板上形成GaN薄膜之步驟；GaN塊體結晶體之貼合 面之最大表面粗度Rmax為20 μιη以下。 本發明之GaN薄膜貼合基板之製造方法中，於將異種基 板貼合於GaN塊體結晶體之步驟前，包含於距離GaN塊體 結晶體之貼合面0.1 μπι以上、100 μπι以下之深度之面之位 置，植入選自由氫離子、氦離子及氮離子所組成之群之任 一離子之步驟；分割GaN塊體結晶體之步驟可藉由將GaN 塊體結晶體予以熱處理來進行。而且，分割GaN塊體結晶 體之步驟可藉由於與異種基板之界面具有0.1 μπι以上、 1 00 μπι以下之距離之面切斷GaN塊體結晶體而進行。 而且，本發明為一種第一 GaN系半導體元件之製造方· 法，其係使用藉由上述製造方法所獲得之GaN薄膜貼合基 板者；且包含於GaN薄膜貼合基板之GaN薄膜上，使至少1 層GaN系半導體層成長之步驟。 而且，本發明為一種第二GaN系半導體元件之製造方 法，其係使用藉由上述製造方法所獲得之第一 GaN系半導 體元件者；且包含以下步驟：於第一 GaN系半導體元件之 GaN系半導體層之最外層側，貼合散熱導電板之步驟；及 分割GaN薄膜與異種基板之步驟。 而且，本發明為一種GaN薄膜貼合基板，其係包含：異 種基板，其係化學組成與GaN不同；及GaN薄膜，其係貼 合於異種基板，厚度為〇·1 μπι以上、100 μπι以下。 如關於本發明之GaN薄膜貼合基板，其中可使GaN薄膜 之位錯密度為lxl 09cm·2以下。而且，可使GaN薄膜之載子 121459.doc 200818248 濃度為lxl017cnT3以上。而且，GaN薄膜可包含：第一結 晶區域，其係以單結晶形成；及第二結晶區域，其係包含 以[0001]方向對於第一結晶區域反轉之單結晶形成之部 分、及以多結晶形成之部分之至少任一部分。而且，可使 異種基板之熱膨脹係數為以上、Ιχ10-5Κ·1以下。 而且’本發明為一種第一 GaN系半導體元件，其係包 含·異種基板，其係化學組成與GaN不同；GaN薄膜，其 係貼合於異種基板，厚度為〇·1 μιη以上、1〇〇 pm以下；及 至少1層GaN系半導體層，其係形成於GaN薄膜上。 而且，本發明為一種第二GaN系半導體元件，其係包 含· 薄膜’其係厚度為〇·1 μηι以上、1〇〇 μπ!以下；至 少1層GaN系半導體層，其係形成於GaN薄膜上；及散熱導 電基板，其係貼合於GaN系半導體層之最外層侧。 若根據本發明，可提供GaN薄膜強固地貼合於化學組成: 與GaN不同之異種基板之GaN薄膜貼合基板及其製造方 法’以及包含形成於GaN薄膜上之至少1層GaN系半導體層 之GaN系半導體元件及其製造方法，藉此可減低半導體元 件之製造成本。 本發明之前述及其他目的、特徵、觀點及優點將於以下 本發明結合附圖之詳細說明而更加闡明。 【實施方式】 (實施型態1) 參考圖1(d)，關於本發明之GaN薄膜貼合基板之一實施 型恶係包含：化學組成與GaN不同之異種基板20，及貼合 121459.doc 200818248 於異種基板20之厚度0·1 μιη以上、loo μηι以下之GaN薄膜 1 0a。本實施型態之GaN薄膜貼合基板1係由於貼合於異種 基板2〇上之GaN薄膜l〇a之厚度為〇.1 μχη以上、100 μπι以 下，故可從GaN塊體結晶體獲得許多GaN薄膜貼合基板。 因此，可減低半導體元件用基板及半導體元件之製造成 本0 麥考圖1 ’關於本發明之GaN薄膜貼合基板之製造方法 之一實施型態係包含以下步驟：於GaN塊體結晶體1 〇貼合 化學組成與GaN不同之異種基板20之步驟（圖i(c));及於與 異種基板20之界面具有（u μπι以上、1〇〇 μηι以下之距離之 面lot，分割GaN塊體結晶體10，而於異種基板2〇上形成 GaN薄膜l〇a之步驟（圖1(d))。藉由該製造方法，可形成貼 合於異種基板20上之厚度〇·ι μπι以上、1〇〇 μιη以下之GaN 薄膜10a。 於此，參考圖1(a)，GaN塊體結晶體1〇係作為基底基板 1〇〇而使用與GaN結晶之晶格整合性高2GaAs基板、藍寶 石基板、sic基板等，並藉*HVPE法等氣相法來使其成 長。攸成長之GaN塊體結晶體10，以研削等習知之方法除 去基底基板丨00，以獲得如圖1(b)所示之GaN塊體結晶體 1〇。研磨此GaN塊體結晶體1〇u表面（氮原子表面，以下
相同）10n以作為鏡面。此外，於㈣塊體結晶體⑺，在N 表面l〇n之相反侧出現Ga表面（鎵原子表面，以下相 同）10g。 接著，參考圖1(c)，於GaN塊體結晶體10u表面10n貼 121459.doc •10· 200818248 合異種基板20。貼合方法並未有限制，從以低溫平均貼合 之觀點考量，表面活化法、融熔接合法等較適宜。於此， 表面活化法係指藉由使貼合面暴露於電漿中，使其表面活 化後再貼合之方法；融熔接合法係指將洗淨之表面（貼合 面）彼此加壓加熱而貼合之方法。 本實施型態中，GaN塊體結晶體之貼合面（其指與異種基 板貼合之GaN塊體結晶體之表面，以下相同）之最大表面粗 度Rmax為20 μπι以下。最大表面粗度Rmax係指其表面全體 之頂部與底部間之高低差之最大值。使貼合面之最大表面 粗度Rmax為20 μπι以下之方法並未特別有限制，有例如於 GaN塊體結晶體貼合化學組成與GaN不同之異種基板之步 驟前，進一步具有研磨GaN塊體結晶體之貼合面之步驟， 藉由此貼合面之研磨步驟，使GaN塊體結晶體之貼合面之 最大表面粗度Rmax為20 μπι以下之方法。若GaN塊體結晶 體之貼合面之最大表面粗度Rmax比20 μπι大，當升溫至 GaN系半導體層之磊晶成長溫度之1200°C程度後再使其降 溫時，GaN薄膜容易從異種基板剝離。由該觀點考量，貼 合面之最大表面粗度Rmax更宜為10 μπι以下。此最大表面 粗度Rmax能以平坦度測試器、接觸式階差計來測定。 而且，從提高GaN薄膜與異種基板之貼合強度，更減少 GaN薄膜從異種基板剝離之觀點考量，GaN塊體結晶體之 貼合面之平均表面粗度Ra宜為1 imr以下。於此，平均表面 粗度Ra係指從粗度曲面往其平均面之方向僅抽取基準面 積，將此抽取部份之平均面至測定曲面之距離之絕對值， 121459.doc -11 - 200818248 就基準面積予以平均之值。此平均表面粗度Ra能以光干擾 式階差計等測定。使GaN塊體結晶體之貼合面之平均表面 粗度Ra為1 nm以下之方法並未特別限制，有例如於上述貼 合面之研磨步驟後，於上述GaN槔體結晶體之貼合面貼合 異種基板之步驟前，具有使用氯氣蝕刻經研磨之貼合面之 步驟，藉由此蝕刻步驟而使貼合面之平均表面粗度Rag 1 nm以下之方法。 此時，宜於GaN塊體結晶體10貼合異種基板20之步驟 前，包含蝕刻GaN塊體結晶體10之貼合面之步驟。藉由該 蝕刻來除去形成於GaN塊體結晶體1 0之表面之氧化膜，並 且表面平坦性改善，貼合強度變大。該蝕刻方法並未特別 有限制，從提高結晶表面之氧化膜之除去性及結晶表面之 平坦性之觀點考量，使用氯氣之钱刻比使用氛氣之钱刻適 宜。 以氬氣蝕刻之GaN塊體結晶體之貼合面之平均表面粗度 Ra比1 nm大，若於其貼合有異種基板者升溫至磊晶成長之 溫度之1200°C後再降溫，則會有在貼合面發生與異種基板 之剝離之情況。相對於此，以氯氣蝕刻之GaN塊體結晶體 之貼合面之平均表面粗度Ra為1 nm以下，即使於其貼合有 異種基板者升溫至磊晶成長之溫度之1200°C後再降溫，在 貼合面仍難以發生與異種基板之剝離。 而且，從提高GaN塊體結晶體與異種基板之貼合強度之 觀點考量，GaN塊體結晶體之貼合面之傾角（指貼合面與面 (0001)所構成之角度，以下相同）宜為0.03。以上、20。以 121459.doc -12- 200818248 下。可能是因為相較於對於面（〇〇〇 1)之傾角為0。或接近0。 之面，傾角為0.03。以上、20。以下之面之一方之結合手段 之數目多，與異種基板之貼合強度變高所致。由該觀點考 量，GaN塊體結晶體之貼合面之傾角更宜為〇·〗。以上、2。 以下，0.2。以上、〇.9。以下尤宜。於此，GaN塊體結晶體 之貼合面之傾角係指使用X線繞射法測定GaN塊體結晶體 之貼合面之中央部之值。 接著’參考圖1(c)及（d)，於與異種基板20之界面具有 〇·1 μιη以上、1〇〇 μιη以下之距離τ之面i〇t，分割GaN塊體 結晶體10，於異種基板20上形成GaN薄膜10a，藉此獲得 包含化學組成與GaN不同之異種基板20、及貼合於異種基 板20之厚度τ為〇·ι μιη以上、10〇 μιη以下之GaN薄膜l〇a之 GaN薄膜貼合基板丨。此外，於圖1雖圖示導電性基板以作 為異種基板20，但亦可使用絕緣性基板。 於此’於實施型態i中，說明有關於與異種基板之界面 具有0.1 μιη以上、100 μηια下之距離之面來分割GaN塊體 結晶體之方法。以下，作為實施型態1A，說明適合於與異 種基板之界面之距離小之面來分割之情況之製造方法之 例’作為實施型態1B，說明適合於與異種基板之界面之距 離大之面來分割之情況之製造方法之例。 (實施型態1A) 實施型態1 A係適用於在與異種基板之界面之距離為 〇·1 μιη以上、100 μπι以下，宜為〇J _以上、_以 下’更宜為〇j μηι以上、1〇 μιη以下之面來分割之情況。 121459.doc -13· 200818248 參考圖2，實施型態1A之GaN薄膜貼合基板之製造方法， 係包含於GaN塊體結晶體1〇貼合異種基板2〇之步驟（圖2(e)) 前，於距離GaN塊體結晶體10之貼合面〇·ι μιη以上、 100 μιη以下之深度Τ之面10t之位置，植入選自由氫離子、 氦離子及氮離子所組成之群之任一離子140之步驟（圖 2(a));分割GaN塊體結晶體1〇之步驟（圖2(d))係藉由將GaN 塊體結晶體10予以熱處理來進行。藉由該方法，於與異種 基板之界面之距離小之面，可精度良好、容易且確實地分 割GaN結晶。 以下’更具體說明。首先，參考圖2(a)，於作為貼合面 之N表面1 On經鏡面加工之GaN塊體結晶體1〇，在從N表面 10η之距離T為0·1 μΐη以上、1〇〇 μπι以下之面i〇t之位置， 植入選自由氫離子、氦離子及氮離子所組成之群之任一離 子140。此等離子之植入方法宜使用離子注入裝置。 接著’參考圖2(b)，以例如氯氣，將GaK[塊體結晶體1〇 之貼合面（N表面1 On)予以蝕刻ία而製成潔淨面。另一方 面’例如以氬氣，將異種基板之貼合面（指與GaN塊體結晶 體貼合之異、種基板之表面，以下相同）予以蝕刻而製成潔 淨面（未腾示藉由將貼合之兩面製成潔淨面，可更強固 地貼合GaN塊體結晶體與異種基板。接著，參考圖2(c)， 藉由表面活化法來貼合GaN塊體結晶體之貼合面（N表面）與 異種基板之貼合面。 接著’參考圖2(d)，藉由將貼合有異種基板汕之^…塊 體結晶體10予以熱處理，植入有上述氫離子、氦離子及氮 121459.doc -14- 200818248 離子中之任一離子之部分被脆化，GaN塊體結晶體於該部 分被分割。如此，獲得於異種基板20上貼合有GaN薄膜 10a之GaN薄膜貼合基板1。於此，從氫離子、氦離子及氮 離子中之任一離子之植入所造成之微共振腔變大，且此等 離子本身之擴散小之觀點考量，熱處理之溫度宜為300°C 以上、600°C以下，更宜為400°C以上、500°C以下。 而且，對於從GaN塊體結晶體10分割出GaN薄膜10a後之 GaN塊體結晶體10b，進一步如上述，於距離下一貼合面 之N表面0 · 1 μπι以上、10 0 μπι以下之位置之面，植入選自 氫離子、氦離子及氮離子之任一離子，藉由蝕刻將Ν表面 (GaN塊體結晶體之貼合面）製成潔淨面，與貼合面藉由蝕 刻已製成潔淨面之異種基板貼合後，藉由熱處理而獲得下 一 GaN薄膜貼合基板。藉由重複該步驟，可從GaN塊體結 晶體製造許多GaN薄膜貼合基板。 (實施型態1B) 實施型態1B係適用於在與異種基板之界面之距離為 0·1 μπι以上、100 μπι以下，宜為10 μπι以上、100 μπι以 下，更宜為50 μπι以上、1 00 μπι以下之面來分割之情況。 參考圖3，實施型態1Β之GaN薄膜貼合基板之製造方法， 係不包含在GaN塊體結晶體植入選自由氫離子、氦離子及 氮離子所組成之群之任一離子之步驟，而包含：藉由蝕刻 1 50而將GaN塊體結晶體10之貼合面（N表面1 On)製成潔淨面 之步驟（圖3(a));於GaN塊體結晶體10貼合異種基板20之步 驟（圖3(b));及分割GaN塊體結晶體10之步驟（圖3(c))。分 121459.doc 15 200818248 割GaN塊體結晶體10之步驟（圖3(c))係藉由於與異種基板之 界面具有〇·1 μιη以上、100 μηι以下之距離τ之面lot，來切 斷GaN塊體結晶體10而進行。藉由該方法，於與異種基板 之界面之距離大之面，可精度良好、容易且確實地分割 GaN結晶。如此，獲得於異種基板20上貼合有GaN薄膜10a 之GaN薄膜貼合基板1。 而且，對於從GaN塊體結晶體10分割出GaN薄膜10a後之 GaN塊體結晶體10b，進一步如上述，藉由蝕刻將下一貼 合面之N表面製成潔淨面，與貼合面藉由蝕刻已製成潔淨 面之異種基板貼合後，使用與異種基板之界面具有0.1 μηι 以上、100 μηι以下之距離之面切斷GaN塊體結晶體，以獲 得下一 GaN薄膜貼合基板。藉由重複該步驟，可從GaN塊 體結晶體製造許多GaN薄膜貼合基板。於此，作為切斷 GaN塊體結晶體之方法並未特別有限制，一般作為使用於 切斷III族氮化物結晶之裝置，有例如藉由放電加工機、金 屬線鋸、外周刃、内周刃、雷射照射等來進行切斷之方 法。 藉由上述製造方法，可精度良好、容易且確實、並大量 以低成本來獲得一種GaN薄膜貼合基板1，其係包含：異 種基板20，其係化學組成與GaN不同；及GaN薄膜10a，其 係貼合於異種基板20，厚度T為0· 1 μηι以上、100 μηι以 下。 於實施型態1之GaN薄膜貼合基板中，GaN薄膜係從其位 錯密度之減低會提升LED(發光二極體）、LD(雷射二極體） 121459.doc -16- 200818248 等光元件之特性（例如光輸出、使用壽命等卜贿叫⑷钟 別咖〇nM〇_tyTransistor:高電子遷移率電晶體）、直 立型電容器等電子元件之特性（例如耐電㈣）觀點考量， 位錯密度宜為ix1〇W以下。位錯密度為lxl〇w以下 之低位錯之GaN薄膜係藉由分割位錯密度yxi〇W2以下 之低位錯之GaN塊體結晶體而獲得。由該觀點考量，㈣ 薄膜之位錯密度為lxl〇7cm-2以下更適宜，3xi〇6cm_2以下 尤宜。
於此，位錯密度為moW〗以下之低位錯之㈣塊體結 晶體例如可參考圖4A及圖4B，藉由以下方法來製造。亦 即，1*先於基底基板上’形成以圖案化為條紋狀之開口部 110W及遮罩部110m所構成之第一遮罩層11〇(圖4句、或以 圖案化為點狀之開口部丨10w及遮罩部i 10m所構成之第一 遮罩層110(圖4B)。 接著，藉由於該第一遮罩層11〇上，使GaN塊體結晶體 成長，以獲得低位錯之GaN塊體結晶體。從使位錯密度為 1 1 〇 Cm以下之觀點考量，條紋狀之開口部1丨〇w之寬度
Vw宜為〇·4 _〜1〇，，間距Vp宜為〇4陣〜2〇陶（圖 4A)，點狀之開口部u〇w之寬度Vw宜為〇·4叫卜1〇，間 距Vp宜為2 μπχ〜10 μιη(圖4B)。於此，形成第一遮罩層m 之材料並未特別限制，但宜使用Si〇2、Si3N4等。 於實施型態1之GaN薄膜貼合基板中，GaN薄膜於作為 LED、LD、直立型電晶體等直立型半導體元件之基板使用 之情況時，宜為導電性。例如GaN薄膜之載子濃度宜為 121459.doc -17- 200818248 1x10 cm以上。载子濃度為1χΐ〇17⑽·3以
GaN薄膜係藉由分割載子濃度為丨χ 1〇1、瓜上、性之 έ士曰_ ϊ^上之GaN塊體 :::二獲仔。該GaN塊體結晶體係藉由於結 ==)，鍺）、_、柳）等摻雜物而獲得。從提 间 之規點考量、載子濃度為lxl〇18cm-3以上更適 宜。於此’ GaN薄膜之載子濃度可藉由霍爾 來測定。衣直
於實施型態i之〇 N簿膜λ Ν溥膜貼合基板中，從減低位錯之觀 點考量’ GaN薄膜宜包含··第一社曰 身 矛 、、Ό日日區域，其係以單結晶 n及第二結晶區域’其係包含以陶u方向對於該第 -結晶區域反轉之單結晶形成之部分、及以多結晶形成之 部分之至少任一部分。藉由包含該第二結晶區域，可由第 二結晶區域吸收位錯而減低位錯。包含上述第一結晶區域 及第二結晶區域之GaN薄膜，係藉由分割包含該第一結晶 區域及第二結晶區域之GaN塊體結晶體而獲得。 於此，包含以單結晶形成第一結晶區域、及包含以 [0001]方向對於該第一結晶區域反轉之單結晶形成之部分 和以多結晶形成之部分之-至少任一部分之第二結晶區域之 GaN塊體結晶體，係可例如參考圖5a及圖SB、以及圖6a〜 圖6C ’藉由以下方法來製造。亦即，首先於基底基板上， 形成以第一遮罩層110及圖案化為條紋狀之第二遮罩層12〇 所構成之遮罩層130(圖5 A)，而且，形成以第一遮罩層no 及圖案化為點狀之第二遮罩層12〇所構成之遮罩層13〇(圖 5B)。於此’第一遮罩層11〇係指上述圖案化為條紋狀或點 121459.doc ** 18 - 200818248 狀之具有開口部ll〇w之遮罩層。而且，第二遮罩層i2〇不 含開口部。而且，形成第二遮罩層12〇之材料並未特別有 限制，但宜使用Si02、Si3N4等。 接著，參考圖6C，藉由於上述遮罩層13〇上，使GaN塊 - 體結晶體10成長，以於第一遮罩層110上形成第一結晶區 _ 域11，於第二遮罩層120上形成第二結晶區域12β於^， 例如以氣相法使GaN塊體結晶體成長之情況時，若降低氮 φ 原料氣體之分壓，則作為第二結晶區域12，容易獲得以 [0001 ]方向對於第一結晶區域反轉之單結晶所形成之區 域。而且，若提高氮原料氣體之分壓，則作為第二結晶區 域12，容易獲得以多結晶形成之區域。而且，依氮原料氣 體之分壓，可獲得由[0001]方向對於第一結晶區域反轉之 單結晶所形成之部分、及多結晶所形成之部分來組成之第 -一結晶區域12。 如此，於遮罩層130上，獲得圖6八或圖6B所示之包含第 馨、、Ό Μ區域11及弟二結晶區域12之GaN塊體結晶體1 〇。於 此，從容易於GaN塊體結晶體1〇内形成第一結晶區域 第二結晶區踔I2之觀點考量，條紋狀之第二遮罩層12〇之 寬度Ww宜為1〇 μηι〜100 μιη，間距Wp宜為1〇〇 μπι〜1〇〇〇 (圖5A) ’點狀之第二遮罩層12〇之寬度Ww宜為1〇叫〜2〇〇 μηι ’ 間距 Wp 宜為 1〇〇 pm〜5〇〇〇 μϋ!(圖 5B)。 由於貫施型態1之GaN薄膜貼合基板係作為GaN系半導體 元件使用，因此異種基板必須可耐受於GaN薄膜上使GaN 系半導體層成長時之環境。由此觀點考量，於實施型態1 121459.doc -19- 200818248 之GaN薄膜貼合基板中，異種基板與GaN薄膜（熱膨脹係 數：5.6x1 (Γ6 ΙΓ1)之熱膨脹係數差宜小。例如異種基板之 熱膨脹係數宜為lxlO·8 K·1以上、lxl(T5 K·1以下。由此觀 點考量，作為適宜之異種基板可舉出藍寶石基板、Α1Ν基 板、SiC基板、MgO基板、ΖηΟ基板、ZnS基板、碳基板、 GaAs基板、鑽石基板、Ga2〇3基板、ZrB2基板等。 於實施型態1之GaN薄膜貼合基板中，異種基板係從亦 可耐受於GaN薄膜上使GaN系半導體層成長時之環境之觀 點考量，耐熱溫度宜為1200°C以上。由此觀點考量，作為 適宜之異種基板可舉出藍寶石基板、A1N基板、SiC基板、 ZnSe基板、Si基板、MgO基板、ΖηΟ基板、ZnS基板、石 英基板、碳基板、鑽石基板、Ga203基板、ZrB2基板等。 於實施型態1之GaN薄膜貼合基板中，異種基板係從亦 可耐受於GaN薄膜上使GaN系半導體層成長時之環境之觀 點考量，宜具有耐腐蝕性。於此，耐腐蝕性係指在使GaN 系半導體層可進行磊晶成長之1200°C以上之溫度條件下， 不會被氣化氫（HC1)氣體、氨（NH3)氣體等結晶成長氣氛氣 體所腐蝕。由此觀點考量，作為適宜之異種基板可舉出藍 寶石基板、A1N基板、SiC基板、ZnSe基板、Si基板、MgO 基板、ΖηΟ基板、ZnS基板、石英基板、碳基板、鑽石基 板、Ga2〇3基板、ZrB:基板等。 於實施型態1之GaN薄膜貼合基板中，異種基板亦有依 GaN系半導體元件之構造而被除去之情況，因此宜可藉由 蝕刻等化學處理容易地除去。由此觀點考量，作為適宜之 121459.doc -20 - 200818248 異種基板可舉出ZnSe基板、Si基板、Mg〇基板、基 板、ZnS基板、石英基板、碳基板、鑽石基板、Ga2〇3基 等。 於實施型態1之GaN薄膜貼合基板中，異種基板係從形 成兩側之主面上具有電極，可實現兩侧之主面間之導電之
GaN系半導體元件之觀點考量，宜具有導電性。由此觀點 考量’作為適宜之異種基板可舉出Sic基板、Si基板、 GaAs基板、碳基板等。 於實施型態1之GaN薄膜貼合基板中，異種基板為單結 晶或多結晶均可。而且，由含有組合有八取與Al2〇3之組成 之結晶亦可。從使熱膨脹率配合GaN薄膜或減低成本之觀 點考畺，使用 AIN、SiC、Ga2〇3、MgO、ZnO、Al2〇3 等多 名口日日之異種基板較有利。 (實施型態2) 參考圖1 (e)，關於本發明之第一 GaN系半導體元件之一 實施型態係包含：異種基板2〇，其係化學組成與GaN不 同，GaN薄膜l〇a，其係貼合於異種基板2〇，厚度為〇·ι μηι 以上、1〇〇 μην以下.；及至少1層GaN系半導體層3〇，其係 形成於GaN薄膜l〇a上。由於該第一 GaN系半導體元件2係 於GaN薄膜1〇上形成有GaN系半導體層30，因此可獲得低 價且特性佳之半導體元件。於此，GaN系半導體係指化學 組成中含有GaN之半導體，可舉例如Alb^yGaJnyNfO < X， 〇Sy ’ x + 1)半導體。此外，圖1中，作為異種基板2〇係 圖示有導電性基板，但絕緣性基板亦可。 121459.doc -21 - 200818248 參考圖1(e)，關於本發明之第一GaN系半導體元件之製 造方法之一實施型態，係使用實施型態1之GaN薄膜貼合 基板（圖1(d))之第一GaN系半導體元件2之製造方法，其包 含於GaN薄膜貼合基板iiGaN薄膜1〇a之主面上，使至少！ 層GaN系半導體層30成長之步驟。藉由該製造方法，能以 低成本獲得特性佳之GaN系半導體元件。
於此，並未特別限制於GaN薄膜1〇a上使至少1層〇副系 半導體層成長之方法’但從進行i晶成長之觀點考量，宜 使用HVPE法、MOCVD法等氣相法。 之第-Ga_半導體元件之㈣薄膜係盘實 型態1之GaN薄膜貼合基板之說明相同，位錯密度宜 lxio cm以下，宜為導電性（例如載子濃度為卜1〇丨^.3 上而且宜包含··第一結晶區域，其係以單結晶形成 及弟一結晶區域，其係句合以Γ η Λ Λ 1 Ί ^ y /、你L 3 U [0001]方向對於該第一結 區域反轉之單結晶形成之部分、 至少任-部分。 及彡成之部分 貫施3L恶2之第一 GaN系半導_ & & 宁干等體7L件之異種基板 施型態1之GalSl·薄膜貼合基板 〜 濤膜（熱衫脹係數：5·6χ1〇,6 為士 ’、 ^ K )之熱膨脹係數差宜小（你 異種基板之熱膨脹係數宜為丨 （ U K 以上、IxlO,5 下），耐熱溫度宜為1200°C以μ a υ M上，宜具有耐腐蝕性，* 宜比㈣薄膜大，宜可藉由_等化學處地^ 而且宜具有導電性。 谷易地除去 (實施型態3) 121459.doc -22* 200818248
參考圖1(g)，關於本發明之第二GaN系半導體元件之一 實施型態係包含·· GaN薄膜i〇a，其係厚度為〇1 μπι以上、 100 μιη以下；至少1層GaN系半導體層，其係形成於GaN薄 膜10a上’及政熱V電基板4〇，其係貼合於Ga]Sf系半導體 ^ 層30之最外層側。由於該第二GaN系半導體元件3係於GaN ^ 薄膜10上形成有GaN系半導體層3 0，因此可獲得低價且特 性佳之半導體元件。而且，由於第二GaN系半導體元件3 _ 係系半導體層30之最外層側貼合有散熱導電基板4〇， 因此可有效地釋出留有高電流時所產生之熱，可獲得高輸 出之GaN系半導體元件（特別是GaN系高亮度LED)。 參考圖1 (e)〜(g)，關於本發明之第二GaN系半導體元件 之製造方法之一實施型態，係使用實施型態2之第一 系半V體元件2之第二GaN系半導體元件3之製造方法，其 包含以下步驟：於第一GaN系半導體元件2之GaN系半導·體 層30之最外層側，貼合散熱導電板之步驟（圖1(f));及將 • 薄膜1〇a與異種基板20分離之步驟（圖！（g))。藉由該製 仏方去，可於半導體元件兩侧之主面形成電極，可縮小晶 片尺寸，能以低成本來獲得GaN系半導體元件。 • a於此，並未特別限制於GaN系半導體層之最外層側貼合 -導電板之方法’但宜使用焊錫法。散熱導電板係指將 積存於半導體几件中之熱釋出至外部之導電性基板，從散 熱性高且熱膨脹係數接近㈣系半導體層之觀點考量，宜 使用Cu板、CuW板等。 而且實苑型態3之第二GaN系半導體元件之GaN薄膜係 121459.d〇c -23 - 200818248 與實施型態1之GaN薄膜貼合基板之說明相同，位錯密度 宜為lxl09cm·2以下，宜為導電性（例如載子濃度^ lxl〇17cm-3以上），而且宜包含··第一結晶區域，其係以單 結晶形成；及第二結晶區域，其係包含以[〇〇〇〗]方向對於 該第一結晶區域反轉之單結晶形成之部分、及以多結晶形 成之部分之至少任一部分。 此外，參考圖1(e)及（g)，實施型態1之第一 GaN系半導 體元件及實施型態3之第二GaN系半導體元件可理解作為 一種GaN系半導體元件，其係包含··厚度為〇1 μπι以上、 100 μιη以下之GaN薄膜l〇a;形成於GaN薄膜i〇a上之至少1 層GaN系半導體層30 ;及貼合於GaN薄膜l〇a及GaN系半導 體層30之最外層之任一方之側之基板。於此，於GaN薄膜 l〇a側，作為基板而貼合有異種基板2〇者係相當於第一 GaN系半導體元件，於GaN系半導體層3〇之最外層側，作 為基板而貼合有散熱導電板4〇者係相當於第二GaN系半導 體元件。 [實施例] (比較例1) (1 )GaN塊體結晶體之製作、研磨 首先’參考圖1(a)，藉由HVPE法，於基底基板100之 GaAs基板（作為結晶成長面使用^面（111》或藍寶石基板 (作為結晶成長面使用面（0001))上，使直徑2吋（50.8 mm)之 GaN塊體結晶體1〇成長至10mm厚度。 此GaN塊體結晶體10之成長係於基底基板1〇〇上，形成 121459.doc -24- 200818248 圖4A或圖4B所示之第一遮罩層11〇後進行。於圖4A之第一 遮罩層110 ’寬度Vw為2 μη!之條紋狀之開口部⑴讀以 8 之間距Vp形成’於圖4Β之第一遮罩層ιι〇，寬度^為 2 μιη之點狀之開口部11〇讀以4 _之間距νρ形成。經由 該遮罩層之開口部Η 〇 w爽#纴S 4、e ^ , 1 W术便^日日成長，藉此獲得位錯密度 為lxioW2以上、lxl09cm-2以下之GaN塊體結晶體1〇。結 晶之位錯密度係藉由CL(陰極發光）法、EPD(姓刻坑密度） 法來測定。而且，於結晶成長時，藉由摻雜哪氣體，獲 得載子濃度為7x1017cm_3、相對電阻為〇〇5 導電性 之GaN塊體結晶體1〇。、曲一 U 、、，口日日之載子濃度及相對電阻係藉由 霍爾效應測定裝置，於室溫（25)中測定。 接著，從GaN塊體結晶體10藉由研削（grinding)機械式地 除去上述基底基板100，製成厚度1〇瓜瓜之獨立性 (freestanding)之GaN塊體結晶體1〇。接著，參考圖1⑻， 藉由研削將GaN塊體結晶體1〇iN表面1〇n(貼合面）予以鏡 面力口工。 (2) 對GaN塊體結晶體植入氫離子 接著，參考圖2(a)，藉由離子植入裝置，以劑量 lxl〇17cm·2及加速電壓50 keV之條件，於距離仏以塊體結 晶體10之N表面10n(貼合面）之深度了為〇1 μηι之面i〇t之位 置，植入氫離子140。 (3) 對GaN塊體結晶體貼合異種基板 餐考圖2(b)，使用乾姓刻裝置，藉由進行利用^(氯）氣 體之蝕刻15〇，將GaN塊體結晶體1〇2N表面1〇n(貼合面）製 121459.doc -25· 200818248 成潔淨面。此利用Ar氣體之蝕刻係以RF功率100 W、Ar氣 體流量50 sccm(sccm係指標準狀態（273 K、1013 hPa)之氣 體流1分鐘之體積（cm3)，以下相同）、氣氛氣壓力13.3 Pa之 條件進行。另一方面，作為貼合於GaN塊體結晶體之異種 基板20，以Ar氣體蝕刻藍寶石基板之貼合面而製成潔淨 面。此利用Ar氣體之蝕刻係以RF功率100 W、Ar氣體 流量50 seem、氣氛氣壓力6.7 Pa之條件進行。GaN塊體結 晶體之貼合面（相當於N表面1 On)之最大表面粗度Rmax、平 均表面粗度Ra及對於面（0001)之傾角分別為28 μιη、12.8 nm及0.01。。於此，從測定方法之精度之觀點來看，傾角 0.01°係視為表示N表面與面（0001)—致。此外，最大表面 粗度Rmax係針對貼合面全體，使用平坦度測試器來進行 測定，平均表面粗度Ra係於貼合面之100 μιηχΙΟΟ μπι之範 圍内，針對中心1點及外周4點之合計5點，使用光干擾式 階差計來進行測定，貼合面對於面（0001)之傾角係使用X 射線繞射法，進行GaN塊體結晶體之貼合面之中央部之測 定。 接著，使用圖2(c)，藉由表面活化法，以被製成潔淨面 之GaN塊體結晶體10之貼合面（N表面1 On)與異種基板20之 貼合面相接之方式，貼合GaN塊體結晶體10與上述異種基 板20 〇 (4)GaN塊體結晶體之分割 接著，參考圖2(d)，以400°C，將上述貼合有各異種基板 20之GaN塊體結晶體10予以熱處理，於氫離子植入面（於 121459.doc -26- 200818248 (2)中稱植入有氳離子之面，以下相同）脆化，以氫離子植 入面分割GaN塊體結晶體。如此，獲得於各異種基板20 上，貼合有膜厚0.1 μπι之GaN薄膜之GaN薄膜貼合基板1。 藉由重複上述步驟，獲得24片GaN薄膜貼合基板1。 (5)GaN薄膜之密著性評估 為了調查所獲得之GaN薄膜貼合基板1之貼合強度，如 以下評估GaN薄膜與異種基板之密著性。於MOCVD裝置 内，配置上述GaN薄膜貼合基板，於NH3(氨）氣體氣氛 中，將600°C至1200°C之升降溫度與升溫溫度、降溫溫度 一同以10°C/min重複3次。其後，從MOCVD裝置取出GaN 薄膜貼合基板，以光學式顯微鏡觀察GaN薄膜有無剝離， 基板面積中，GaN薄膜有90%以上殘留於異種基板上者視 為良品，其以外判斷為不良品。其結果，GaN薄膜貼合基 板24片中僅2片為良品。 此外，作為異種基板使1用A1N基板、SiC基板、ZnSe基 板、Si基板、MgO基板、ZnO基板、ZnS基板、石英基 板、碳基板及鑽石基板，亦大致獲得相同效果。 (實施例1) 除了藉由研削及粗研磨（rubbing)，將GaN塊體結晶體10 之N表面10n(貼合面）予以鏡面加工以外，均與比較例1相 同而獲得GaN塊體結晶體。所獲得之GaN塊體結晶體之貼 合面（N表面）之最大表面粗度Rmax、平均表面粗度Ra及對 於面（0001)之傾角分別為18 μιη、5.1 nm及0.01。。與比較 例1相同，將該GaN塊體結晶體貼合於藍寶石基板（異種基 121459.doc -27- 200818248 板），製作GaN薄膜貼合基板，評估GaN薄膜與異種基板之 密著性。其結果，GaN薄膜貼合基板24片中有13片為良 品。 (實施例2) 除了藉由研削、粗研磨及微研磨（polishing)，將^⑽塊 體結晶體10之N表面l〇n(貼合面）予以鏡面加工以外，均與 比較例1相同而獲得GaN塊體結晶體。所獲得之GaN塊體結 晶體之貼合面（N表面）之最大表面粗度Rmax、平均表面粗 度Ra及對於面（〇0〇1)之傾角分別為7 μηι、5·1 nm及0.01。。 與實施例1相同，將該GaN塊體結晶體貼合於藍寶石基板 (異種基板），製作GaN薄膜貼合基板，評估GaN薄膜與異 種基板之密著性。其結果，GaN薄膜貼合基板24片中有16 片為良品。 (實施例3) 除了藉由研削、粗研磨及微研磨（p〇lishing)，將GaN塊 體結晶體10之N表面（貼合面”(^予以鏡面加工後，進行利 用Cl。（氯）氣體之餘刻以製成潔淨面以外，均與實施例2相 同而獲得GaN塊體結晶體。於此，此利用^2氣體之蝕刻係 以RF功率1〇〇 w、Cl2氣體流量1〇〇 §⑶㈤、氣氛氣壓力 13·3 Pa之條件進行。所獲得之GaN塊體結晶體之貼合面⑺ 表面）之最大表面粗度Rmax、平均表面粗度“及對於面 (〇〇〇1)之傾角分別為7 μπι、0.7 nm及〇〇1〇。與實施例工相 同，將該GaN塊體結晶體貼合於藍寶石基板（異種基板）， 製作GaN薄膜貼合基板，評估GaN薄膜與異種基板之密著 121459.doc • 28 - 200818248 性。其結果，GaN薄膜貼合基板24片中有17片為良品。 (貫施例4 ) 除了作為基底基板使用結晶成長面從〇3面（m)傾斜15。 之GaAs基板，使直徑2吋（5〇·8 mm)之GaN塊體結晶體成長 至厚度10 mm，將GaN塊體結晶體1〇之貼合面（基底基板侧 之面）予以研削、粗研磨及微研磨以外，均與實施例3相同 而獲得GaN塊體結晶體。所獲得之GaN塊體結晶體之貼合 面之最大表面粗度Rmax、平均表面粗度Ra及對於面（〇〇〇1) 之傾角分別為7 μπι、〇·7 nm及15。。與實施例！相同，將該 GaN塊體結晶體貼合於藍寶石基板（異種基板），製作 薄膜貼合基板，評估GaN薄膜與異種基板之密著性。其結 果，GaN薄膜貼合基板24片中有19片為良品。 (實施例5) 除了作為基底基板使用結晶成長面從Ga面（〗丨丨）傾斜〗·7。 之GaAs基板以外，均與實施例4相同而獲得GaN塊體結晶 體。所獲得之GaN塊體結晶體之貼合面（基底基板側之面） 之最大表面粗度Rmax、平均表面粗度以及對於面（〇〇〇1)之 傾角分別為7 μπι、0·7 nm及I·7。。與實施例1相同，將該 GaN塊體結晶體貼合於藍寶石基板（異種基板），製作 薄膜貼合基板，評估GaN薄膜與異種基板之密著性。其結 果’ GaN薄膜貼合基板24片中有21片為良品。 (實施例6) 除了作為基底基板使用結晶成長面從Ga面（ill)傾斜〇·8。 之GaAs基板以外，均與實施例4相同而獲得GaN塊體結晶 121459.doc -29· 200818248 體j所獲仔之GaN塊體結晶體之貼合面（基底基板側之面） 之最大表面粗度Rmax、平均表面粗度Ra及對於轉侧）之 傾角分別為7，、〇·7 _及〇8'。與實施例】相同，將該 GaN塊體結晶體貼合於藍寶石基板（異種基板），製作 薄膜貼合基板，評估GaN薄膜與異種基板之密著性。其結 果，GaN薄膜貼合基板24片中有22片為良品。 (實施例7) 除了作為基底基板使用從（^面（111)傾斜〇2。之（^心基 板以外，均與實施例4相同而獲得GaN塊體結晶體。所獲 得之GaN塊體結晶體之貼合面（基底基板側之面）之最大表 面粗度Rmax、平均表面粗度Ra&對於面（〇〇〇1)之傾角分別 為7 μηι、0·7 nm及0.2。。與實施例！相同，將該GaN塊體結 晶體貼合於藍寶石基板（異種基板），製作GaN薄膜貼合基 板，評估GaN薄膜與異種基板之密著性。其結果，GaN薄 膜貼合基板24片中有22片為良品。 (實施例8) (l)GaN塊體結晶體之製作、研磨 除了於基底基板100上，形成包含圖5八或5B所示之第一 遮罩層110及第二遮罩層120之遮罩層130後，再進行GaN 塊體結晶體10之成長以外，均與實施例i相同，使直徑2吋 (50.8 mm)之GaN塊體結晶聽10成長至1〇 mm之厚度。於 此，作為基底基板1〇〇係使用結晶成長面從Ga，（111)傾斜 0.5。之GaAs基板。 於此，於圖5A之遮罩層130，寬度Ww& 1〇〇 μιη之條紋 121459.doc -30- 200818248 狀之第二遮罩層120係以500 μπι之間距Wp形成，於圖5]3之 遮罩層130,直徑Ww為1〇〇 μιη之點狀之第二遮罩層12〇係 以1000 μπι之間距Wp形成。參考圖6八〜圖6C，經由該遮罩 層13 0之開口部來使結晶成長，藉此獲得包含形成於第一 - 遮罩層11〇上之第一結晶區域u、及形成於第二遮罩層 -上之第二結晶區域12之GaN塊體結晶體。此外，此GaN塊 體結日日體係精由H VPE法提局氮原料氣體之分壓（且體而古 φ 為23 以上），因此第二結晶區域12成為以多結晶形成之 區域。 接著，參考圖6C及圖7(a)，與實施例1相同，製成厚度 10 mm之獨立性GaN塊體結晶體10，藉由研磨將其貼合面 (基底基板側之面）予以鏡面加工。於此，此面嚴密而言係 對於N表面1 On具有0 · 5 0之傾角，但由於傾角小，能以N表 面10η來逼近’故以N表面1〇ϋ逼近。於以下說明。 (2) 對GaN塊體結晶體植入氫離子 _ 接著，參考圖7(b)，以與實施例1相同之方法及條件， 於距離GaN塊體結晶體1 〇之貼合面（以N表面丨〇n(第一結晶 區域11之N表面lln及第二結晶區域12之多結晶表面12p)逼 近之面）之深度T為0·1 μηι之面lot之位置，植入氫離子 140。 (3) 對GaN塊體結晶體貼合異種基板 接著，參考圖7(c)，使用乾蝕刻裝置，藉由進行利用cl2 氣體之餘刻150，將GaN塊體結晶體1 〇之貼合面（以N表面 10n(第一結晶區域iiiN表面Un及第二結晶區域12之多結 I2I459.doc -31 - 200818248 晶表面12p)逼近之面）製成潔淨面。另— 乃i!e) ’作為貼告^於^
GaN塊體結晶體之異種基板2〇，將藍f石基板之貼合面以 ^氣體钕刻而製成潔淨面。力此，利用A氣體之㈣及 利用Ar氣體之蝕刻係以與實施例3相同之條件進行。於 此’參考圖7⑷，於第二結晶區域12由平均粒徑5二程度 以上之多結晶形成之情況’由於相較於第二結晶區域口之 多結晶表面12p’第一結晶區域表面un之蝕刻速度
大，因此於Ga__曰體之貼合面(以⑽塊體結晶體1〇 之n表面10n逼近之面）’產生如圖7(c)所示之數十⑽程度 之凹凸（空隙部1〇4。（}心塊體結晶體之貼合面（空隙部ι〇ν 除外之部分）之最大表面粗0max、平均表面粗度^及對 於面⑽〇υ之傾角分別為7叫、0.7 nm及〇5。。與實施例r 相同，將該GaN塊體結晶體貼合於藍寶石基板（異種基 板）。 此外，於第二結晶區域12由平均粒徑小於5 程度之多 結晶形成之情況，由於相較於第二結晶區域12之多結晶表 面12p，第一結晶區域UiN表面Un之蝕刻速度小，因此 於GaN塊體結晶體之貼合面（以GaN塊體結晶體1〇之^表面 l〇n逼近之面），與圖7(c)不同，產生對於第一結晶區域n 之N表面lin，第二結晶區域12之多結晶表面pp成為凹部 之數十nm程度之凹凸（空隙部1〇v)。 將貼合有藍寶石基板之GaN塊體結晶體，與實施例！同 樣地分割，獲得GaN薄膜貼合基板。針對此GaN薄膜貼合 基板，評估GaN薄膜與異種基板之密著性。其結果， i21459.doc -32- 200818248 薄膜貼合基板24片中有24片（全數）為良品。 於上述實施例1至實施例8，作為異種基板係使用藍寶石 基板，但使用A1N基板、SiC基板、ZnSe基板、以基板、
MgO基板、Zn0基板、ZnS基板、石英基板、碳基板及鑽 石基板，亦大致獲得相同效果。 而且，於實施例4至實施例8中，使用結晶成長面對於特 定結晶面具有甚大之傾角之基底基板，使貼合面對於面 (0001)具有甚大之傾角之GaN塊體結晶體。然而，貼合面 對於面（0001)具有甚大之傾角之GaN塊體結晶體不僅可藉 由上述方法獲得，亦可藉由使用結晶成長面對於特定結晶 面之傾角為0或極小之基底基板，來使結晶成長，藉由切 斷、研削或研磨（粗研磨或微研磨），形成對於面（〇〇〇1)具 有甚大之傾角之表面而獲得。 而且，於實施例1至實施例8中，使用氫離子來作為植入 於GaN塊體結晶體之離子，但已確認使用氦離子或氮離子 來取代氫離子，亦可獲得相同效果。 (實施例9) 作為實施型態1及實施型態1A之GaN薄膜貼合基板之一 具體例，實施例9為貼合有實施例9之導電性之〇aN薄膜之 GaN薄膜貼合基板。實施例9之GaN薄膜貼合基板適宜作為 LED(發光二極體）、LD(雷射二極體）等發光元件用基板。 (l)GaN塊體結晶體之製作、研磨 首先，參考圖1(a)，藉由HVPE法，於基底基板1〇〇之結 晶成長面從Ga面（111)傾斜0.4。之GaAs基板上，使直徑2忖 121459.doc -33- 200818248 (50.8 mm)之GaN塊體結晶體1〇成長至1〇 mm厚度。
此GaN塊體結晶體l〇之成長係於基底基板1〇〇上，形成 圖4A或圖4B所示之第一遮罩層11〇後進行。於圖4A之第一 遮罩層110，寬度Vw為2 μηι之條紋狀之開口部u〇w係以 8 μιη之間距Vp形成，於圖4B之第一遮罩層11〇，寬度乂…為 2 μιη之點狀之開口部11(^係以4 μιη之間距Vp形成。經由 該遮罩層110之開口部ll〇w來使結晶成長，藉此獲得·位錯 密度為lxl05cm2以上、ix109cm-2以下之GaN塊體結晶體 ίο。結晶之位錯密度係藉由CL(陰極發光）法、EpD(蝕刻坑 密度法）來測定。而且，於結晶成長時，藉由摻雜…氣 體，獲得載子濃度為1Xn)i7cm-3、相對電阻為〇1以瓜之 導電性之GaN塊體結晶體10。結晶之載子濃度及相對電阻 係藉由霍爾效應測定裝置，於室溫（25。〇)中測定。 接著，從GaN塊體結晶體10藉由研削機械式地除去上述 基底基板100，製成厚度10 mni2獨立性⑽^叩）之 GaN塊體結晶體1G。接著’參考圖1(b)，藉由研削、粗研 磨及微研磨，將GaN塊體結晶體1〇之貼合面（以N表面ι〇η 逼近之面）予以鏡面加工。 (2)對GaN塊體結晶體植入氫離子 接著，參考圖2⑷，藉由離子植入裝置，以劑量ΐχΐ〇17 W及加速電壓50 keV之條件’於距離⑽塊體結晶體ι〇 μηι之面i〇t之位 之貼合面（以N表面1 On逼近）之深度t為〇 1 置，植入氫離子140。 (3)對GaN塊體結晶體貼合異種基板 121459.doc -34- 200818248 接著，參考圖2(b)，使用乾蝕刻裝置，藉由進行利用Cl2 氣體之蝕刻150，將GaN塊體結晶體10之貼合面（以N表面 10η逼近之面）製成潔淨面。此利用Cl2氣體之蝕刻係以RF 功率100 W、Cl2氣體流量100 seem、氣氛氣壓力13.3 Pa之 條件進行。另一方面，作為貼合於GaN塊體結晶體之異種 基板20，以Ar氣體蝕刻藍寶石基板、A1N基板、SiC基板、 ZnSe基板、Si基板、MgO基板、ZnO基板、ZnS基板、石 英基板、碳基板及鑽石基板之各基板之貼合面而製成潔淨 面。此利用Ar氣體之蝕刻係以RF功率100 W、Ar氣體流量 5 0 seem、氣氛氣壓力6.7 Pa之條件進行。於此，在GaN塊 體結晶體之蝕刻中，藉由使用Cl2氣體進行化學性蝕刻， 可化學性地除去形成於GaN塊體結晶體表面之氧化層，相 較於使用Ar氣體之物理性飯刻，平面平坦性變高，可提高 接著強度。GaN塊體結晶體之貼合面之最大表面粗度 Rmax、平均表面粗度Ra及從面（0001)之傾角分別為7 μηι、 0·7 nm及 0·4ο 〇 接著，使用圖2(c)，藉由表面活化法，以被製成潔淨面 之GaN塊體結晶體10之貼合面（Ν表面10η)與異種基板20之 貼合面相接之方式，貼合GaN塊體結晶體10與上述各異種 基板2 0。 (4)GaN塊體結晶體之分割 接著，參考圖2(d)，以400°C，將上述貼合有各異種基板 20之GaN塊體結晶體10予以熱處理，於氫離子植入面（於 (2)中為植入有氫離子之面）脆化，以氫離子植入面分割 121459.doc -35- 200818248
GaN塊體結晶體。如此，獲得於各異種基板20上，貼合有 膜厚0.1 μπι之GaN薄膜之GaN薄膜貼合基板1。於此，GaN 薄膜l 〇a經分割後之GaN塊體結晶體10b係使用於下一 GaN 薄膜貼合基板之製造。 藉由重複上述步驟，可從厚度10 mm之GaN塊體結晶體 製造10000片厚度0·1 μπι之GaN薄膜之GaN薄膜貼合基板。 於藉由金屬線鋸切斷GaN塊體結晶體之以往之方法中，僅 止於從厚度10 mm之GaN塊體結晶體可製造10片厚度 300 μπι之GaN基板。如此，若根據實施例9，由於可從GaN 塊體結晶體獲得許多GaN薄膜貼合基板，因此可實現基板 之製造成本之大幅降低。 於此，於實施例9之GaN薄膜貼合基板中，如實施型態1 中所說明，作為異種基板宜使用具備熱膨脹係數lx ΙΟ^ϊΓ1 以上、lxlO·5 Κ·1以下、耐熱溫度1200°C以上、耐腐蝕性等 特性之基板。 而且，實施例9之GaN薄膜貼合基板係因其作為發光元 件用基板使用，因此為了提高發光元件之光取出效率，作 為異種基板宜使用帶隙比GaN大之基板，例如藍寶石基 板、A1N基板、M g Ο基板、Ζ η Ο基板、2]18基板、石央基 板、及鑽石基板等。 而且，實施例9之G aN薄膜貼合基板係因其作為發光元 件用基板使用，因此於發光元件兩側之主面上形成電極而 實現兩側主面間之導電，故作為異種基板宜使用導電性基 板，例如S i C基板、S i基板、碳基板等。 121459.doc -36 - 200818248 (實施例ίο) 作為實施型態1及實施型態1B之GaN薄膜貼合基板之一 具體例，實施例10係貼合有膜厚1〇〇 μπι之導電性之GaN薄 膜之GaN薄膜貼合基板。實施例10之GaN薄膜貼合基板適 宜作為LED、LD等發光元件用基板使用。 (1) GaN塊體結晶體之製作、研磨 與實施例9相同，獲得直徑2对（50.8 mm)、厚度10 mm之 獨立性（freestanding)之GaN塊體結晶體10(位錯密度： IxlO5 cnT2以上、IxlO9 cnT2，載子濃度·· 2xl018 cnT3，相 對電阻：0.02 Qcm)。接著，與實施例9相同，藉由研磨， 將GaN塊體結晶體10之貼合面（以N表面1 On逼近之面）予以 鏡面加工。 (2) GaN塊體結晶體對於異種基板之貼合 接著，參考圖3(a)，使用乾蝕刻裝置，藉由進行利用Cl2 氣體之蝕刻150，將GaN塊體結晶體10之貼合面（以N表面 1 On逼近之面）製成潔淨面。另一方面，作為貼合於GaN塊 體結晶體之異種基板20，以Ar氣體蝕刻藍寶石基板、A1N 基板、SiC基板、ZnSe基板、Si基板、MgO基板、ZnO基 板、ZnS基板、石英基板、碳基板、鑽石基板、Ga203基板 及ΖγΒ2基板之各基板之貼合面雨製成潔淨面。於此，採用 與實施例9相同之條件，進行利用Cl2氣體之蝕刻及利用Αι* 氣體之餘刻。GaN塊體結晶體之貼合面之最大表面粗度 Rmax、平均表面粗度Ra及從面（0001)之傾角分別為7 μπι、 0.7 nm及0.4。。接著，參考圖3(b)，與實施例9相同地貼合 121459.doc -37- 200818248
GaN塊體結晶體10與上述各異種基板20。 (3)GaN塊體結晶體之分割 接著，參考圖3(c)，於與異種基板20之界面之距離T為 1 00 μιη之面1 0t，使用放電加工機、金屬線鋸、外周刃或 •内周刃，切斷GaN塊體結晶體10，獲得於異種基板20上貼 . 合有厚度100 μπι之GaN薄膜10a之GaN薄膜貼合基板1。於 此，GaN薄膜10a經分割後之GaN塊體結晶體10b係使用於 0 下一 GaN薄膜貼合基板之製造。 藉由重複上述步驟，可從厚度10 mm之GaN塊體結晶體 獲得20片厚度100 μπι之GaN薄膜之GaN薄膜貼合基板。於 藉由金屬線鋸切斷GaN塊體結晶體之以往之方法中，僅止 於從厚度10 mm之GaN塊體結晶體可製造10片厚度300 μπι 之GaN基板。如此，若根據實施例10，由於可從GaN塊體 結晶體獲得許多GaN薄膜貼合基板，因此可實現基板之製 造成本之降低。 φ 此外，如實施例9中所說明，實施例10之GaN薄膜貼合 基板係作為異種基板，宜使用具備熱膨脹係數1X1 (Τ8 ΙΓ1以 上、lxl(r5 K·1以下、耐熱溫度1200°c以上、耐腐蝕性、帶 隙比GaN大、導電性等特性之基板。 • (實施例11) 作為實施型態1及實施型態1A之GaN薄膜貼合基板之其 他具體例，實施例11係貼合有膜厚0.1 μιη之導電性之GaN 薄膜之GaN薄膜貼合基板，而該GaN薄膜包含：第一結晶 區域，其係以單結晶形成；及第二結晶區域，其係[0001] 121459.doc >38- 200818248 方向對於第一結晶區域反轉之單結晶所形成之區域。實施 例11之GaN薄膜貼合基板適宜作為LED、LD等發光元件用 基板使用。 (1) G aN塊體結晶體之製作、研磨 除了於基底基板1〇〇上形成包含圖5A或5B所示之第一遮 罩層110及第二遮罩層120之遮罩層130後，再進行GaN塊 體結晶體1 0之成長以外，與實施例9相同，使直徑2叶
(5 0.8 mm)之GaN塊體結晶體10成長至1〇 mm厚度。 於此，於圖5A之遮罩層130，寬度Ww為1〇〇 μπι之條紋 狀之第二遮罩層120係以500 μιη之間距Wp形成，於圖5Β之 遮罩層130，直徑Ww為100 μπι之點狀之第二遮罩層12〇係 以1000 μηι之間距Wp形成。參考圖6Α〜圖6C，經由該遮罩 層1 3 0之開口部來使結晶成長，藉此獲得包含形成於第一 遮罩層110上之第一結晶區域Π、及形成於第二遮罩層U谈 上之第二結晶區域12之GaN塊體結晶體丨〇。此外，此GaN 塊體結晶體係籍由HVPE法，降低氮原料氣體之分壓（具體 而言為23 kPa以下）以成長，因此第二結晶區域丨2成為以 [0001]方向料第一結曰曰曰區n反轉之單結晶所形成之區 域。因此，於GaN塊體結晶體1〇2Ν表面1〇η，包含第一結 晶區域11之Ν表面11η及第二結晶區域之仏表面，於 GaN塊體結晶體1〇之Ga表面1〇g，包含第—結晶區域之^ 表面llg及第二結晶區域之N表面12n。而且，所獲得之 GaN塊體結晶體之位錯密度為lxl〇4 cm·2以上、ΐχΐ〇8 ^瓜·2， 載子濃度為lxlO19 cm。’相對電阻為〇 〇〇5 —之導電 121459.doc -39- 200818248 性。於此，由於實施例11之GaN塊體結晶體係由第二結晶 區域12吸收位錯，因此位錯密度比實施例9之GaN塊體結 晶體減低。 接著，參考圖6C及圖7(a)，與實施例9相同地製成厚度 10 mm之獨立性之GaN塊體結晶體1〇，藉由研磨將其貼合 面（以N表面10η逼近之面）予以鏡面加工。 (2) 對GaN塊體結晶體植入氫離子 接著’參考圖7(b)，以與實施例9相同之方法及條件， 於距離GaN塊體結晶體1〇之貼合面（以n表面ι〇η(第一結晶 區域11之N表面lln及第二結晶區域12之（^表面12g)逼近之 面）之深度T為〇·1 μπι之面i〇t之位置，植入氫離子14〇。 (3) 對GaN塊體結晶體貼合異種基板 接著，參考圖7(c)，使用乾蝕刻裝置，藉由進行利用Ch 氣體之蝕刻150，將GaN塊體結晶體10之貼合面（以N表面 l〇n(第一結晶區域丨表面Un及第二結晶區域122Ga表 面Ug)逼近之面）製成潔淨面。另一方面，作為貼合於GaN 塊體結晶體之異種基板2〇，將藍寶石基板、A1N基板、 基板、ZiiSe基板、Si基板、Mg〇基板、Zn〇基板、加基 板、石英基板、碳基板、鑽石基板、GkO3基板及以匕基 板之各基板之貼合面以Ar氣體蝕刻而製成潔淨面。於此， 利用CL氣體之蝕刻及利用&氣體之蝕刻係以與實施例&相 同之條件進行。於此，由於相較於第二結晶區域以之以表 面Ug，第一結晶區域U<N表面之蝕刻速度大，因此 於⑽塊體結晶體1〇之貼合面（以ν表面心逼近之面），產 121459.doc 200818248 生如圖7(c)所示之數十nm程度之凹凸（空隙部l〇v)。GaN塊 體結晶體之貼合面（空隙部1 Ον除外之部分）之最大表面粗度 Rmax、平均表面粗度Ra及對於面（000 1)之傾角分別為 7 μηι、0.7 nm及 0.4〇 〇 接著，參考圖7(d)，與實施例1相同，貼合GaN塊體結晶 體10與上述各異種基板20。此時，藉由在GaN塊體結晶體 10之N表面所產生之數十nm程度之凹凸，於GaN塊體結晶 體10與異種基板20間產生規則之空隙部10v。該空隙部10v 係具有缓和來自使GaN系半導體層，在GaN薄膜10a上成長 時所產生之GaN薄膜與異種基板之熱膨脹係數差之應力之 效果。 (4)GaN塊體結晶體之分割 接著，參考圖7(e)，以400°C，將上述貼合有各異種基板 20之GaN塊體結晶體10予以熱處理，使氫離子植入面（於 (2)植入有氫離子之面）脆化，以氫離子植入面分割GaN塊 體結晶體。如此，獲得於各異種基板20上貼合有膜厚 0.1 μιη之GaN薄膜10a之GaN薄膜貼合基板1。於此，GaN薄 膜10a經分割後之GaN塊體結晶體10b係使用於下一 GaN薄 膜貼合基板之製造。 藉由重複上述步驟，可從厚度10 mm之GaN塊體結晶體 獲得6000片厚度0.1 μηι之GaN薄膜之GaN薄膜貼合基板。 於藉由金屬線鋸切斷GaN塊體結晶體之以往之方法中，僅 止於從厚度10 mm之GaN塊體結晶體可製造10片厚度 3 00 μηι之GaN基板。如此，若根據實施例11，由於可從 121459.doc -41 - 200818248
GaN塊體結晶體獲得許多GaN薄膜貼合基板，因此可實現 基板之製造成本之大幅降低。 此外，如實施例9中所說明，實施例i〗之GaN薄膜貼合 基板係作為異種基板，宜使用具備熱膨脹係數丨x〗0-8 K·1以 上、IxlO·5 K·1以下、耐熱溫度12〇〇t：以上、耐腐蝕性、帶 隙比GaN大、導電性等特性之基板。 (實施例12)
作為實施型態1及實施型態1A之GaN薄膜貼合基板之進 一步其他具體例’實施例12係貼合有膜厚〇·ι μιη之半絕緣 性之GaN薄膜之GaN薄膜貼合基板。實施例丨2之GaN薄膜 貼合基板適宜作為高頻元件、HE]VIT(High Electron MoMlity Transistor:高電子遷移率電晶體）等電子元件用 基板使用。 (1) GaN塊體結晶體之製作、研磨 除了於GaN塊體結晶體成長時，僅摻雜4χ丨〇is cm_3i Cr 或V以外，與實施例9相同而獲得直徑2吋（5〇·8㈤⑷、厚度 10 mm之獨立性（freestanding)之半絕緣性之塊體結晶 體1〇(位錯密度：lxl〇5 em-2以上、lxl〇9 cm_2以下，相對 電阻為IxlO7 Qcm)。接著，與實施例9相同，藉由研磨而 將GaN塊體結晶體10<Ν表面1〇n予以鏡面加工。 (2) 對GaN塊體結晶體植入氫離子 接著以與κ施例9相同之方法及條件，於距離GaN塊 體、、、口曰曰體之貼合面（以N表面逼&之面）之深度丁為㈣之 面之位置，植入氫離子。 121459.doc -42- 200818248 (3) 對GaN塊體結晶體貼合異種基板 接著，以與實施例9相同之條件，藉由進行利用Cl2氣體 之蝕刻，將GaN塊體結晶體10之貼合面（以N表面逼近之面） 製成潔淨面。另一方面，以與實施例9相同之方法及條 件，作為貼合於GaN塊體結晶體之異種基板，將藍寶石基 板、A1N基板、SiC基板、ZnSe基板、Si基板、MgO基板、 ZnO基板、乙118基板、石英基板、碳基板、鑽石基板、 Ga203基板及ZrB2基板之各基板之貼合面以Ar氣體蝕刻而 製成潔淨面。GaN塊體結晶體之貼合面之最大表面粗度 Rmax、平均表面粗度Ra及對於面（0001)之傾角分別為 7 μπι、0.7 nm及0.4。。接著，與實施例9相同，貼合GaN塊 體結晶體與上述各異種基板。 (4) GaN塊體結晶體之分割 接著，與實施例9相同，以400°C，將上述貼合有各異種 基板之GaN塊體結晶體予以熱處理，使氫離子植入面（於 (2)植入有氫離子之面）脆化，以氫離子植入面分割GaN塊 體結晶體。如此，獲得於各異種基板上貼合有膜厚0.1 μπι 之半絕緣性之GaN薄膜之GaN薄膜貼合基板。於此，GaN 薄膜經分割後之GaN塊體結晶體係使用於下一 GaN薄膜貼 合基板之製造。 藉由重複上述步驟，可從厚度10 mm之GaN塊體結晶體 製造10000片包含厚度0·1 μπι之GaN薄膜之GaN薄膜貼合基 板。於藉由金屬線鋸切斷GaN塊體結晶體之以往之方法 中，僅止於從厚度10 mm之GaN塊體結晶體可製造10片厚 121459.doc -43- 200818248 度300 μπι之GaN基板。如此，若根據實施例12，由於可從 GaN塊體結晶體獲得許多GaN薄膜貼合基板，因此可實現 基板之製造成本之大幅降低。 此外，於實施例12之GaN薄膜貼合基板中，如實施例u 所說明，作為異種基板宜使用具備熱膨脹係數以 上、lxlO·5 K·1以下、耐熱溫度1200°C以上、耐腐蝕性等特 性之基板。 着而且，實施例12之GaN薄膜貼合基板因其作為冊以丁等 電子元件用基板使用’因此為了抑制電子元件之漏泡電流 產生，作為異種基板宜使用半絕緣性或絕緣性基板，例如 &寶石基板、A1N基板、SiC基板、ZnSe基板、Si基板、 MgO基板、ZnO基板、ZnS基板、石英基板、鑽石基板、 Ga203基板、ZrB2基板等。 (實施例13) 作為實施型態1及實施型態1A之GaN薄膜貼合基板之進 • 一步其他具體例，實施例U係貼合有包含以單結晶形成之 第一結晶區域、及以多結晶形成之第二結晶區域之膜厚 0.1 之半絕緣性之GaN薄膜之GaN薄膜貼合基板。實施 例13之GaN薄膜貼合基板適宜作為高頻元件、
Electron Mobility Transistor :高電子遷移率電晶體）等電 子元件用基板使用。 (l)GaN塊體結晶體之製作、研磨 除了於GaN塊體結晶體成長時，僅摻雜5xl〇u⑽-3之 Fe、Cr或V，以及提高氮原料氣體之分壓（具體而言為 121459.doc -44- 200818248 23 kPa以上）以外，與實施例π相同而獲得包含以單結晶形 成之第一結晶區域及以多結晶形成之第二結晶區域，厚度 10 mm之獨立性（freestan(iing)之半絕緣性之GaN塊體結晶 體1〇(位錯密度：IxlO4 cmd以上、ixl〇8 cm-2以下，相對 電阻：lxlO7 Qcm)。因此’參考圖π，於GaN塊體結晶體 10之N表面l〇n包含第一結晶區域U2N表面及第二結 晶區域之多結晶表面12p，於GaN塊體結晶體1〇之（^表面 1 〇g包含第一結晶區域之Ga表面〗丨g及第二結晶區域之多結 曰曰表面12q。接著，與貫施例相同，藉由研磨而將 塊體結晶體10之貼合面（以N表面1〇n逼近之面）予以鏡面加 工 〇 (2) 對GaN塊體結晶體植入氫離子 接著，以與實施例11相同之方法及條件，於距離GaN塊 體結晶體之N表面（第一結晶區域之N表面及第二結晶區域 之Ga表面）之深度為〇.1 μιη之面之位置，植入氫離子。 (3) 對GaN塊體結晶體貼合異種基板 接著，以與實施例11相同之方法及條件，藉由進行利用 ch氣體之蝕刻，將GaN塊體結晶體之貼合面（以n表面 10η(第一結晶區域UiN表面Un及第二結晶區域Η之多結 晶表面12p)逼近之面）製成潔淨面。於此，參考圖7(〇，於 第二結晶區域12由平均粒徑5 μιη程度以上之多結晶形成之 情況，由於相較於第二結晶區域12之多結晶表面l2p，第 一結晶區域112Ν表面11η之蝕刻速度大，因此於QaN塊體 結晶體10之貼合面（以N表面10η逼近之面），產生如圖7(〇) 121459.doc -45- 200818248 所示之數十nm程度之凹凸（空隙部1〇v)。GaN塊體結晶體 之貼合面（空隙部除外之部分）之最大表面粗度Rmax、平均 表面粗度Ra及從面（0001)之傾角分別為7 μπι、〇 7 nm及 0·4ο。 另一方面，以與實施例！ i相同之方法及條件，作為貼合 於GaN塊體結晶體之異種基板，將藍寶石基板、ain基 板SiC基板、ZnSe基板、Si基板、MgO基板、ZnO基板、
ZnS基板、石英基板、碳基板、鑽石基板、基板及
ZrB2基板之各基板之貼合面以心氣體蝕刻而製成潔淨面。 接著與貝施例11相同，貼合GaN塊體結晶體與上述各 異種基板。此時，參考圖7(d)，藉由在塊體結晶體ι〇 之N表面l〇n所產生之數+ nm程度之凹凸，於（^]^塊體結晶 體1〇與異種基板2〇間產生規則之空隙部1〇v。該空隙部ι〇ν 係具有緩和來自使GaN系半導體層，在㈣薄膜成長時所 產生之GaN薄膜與異種基板之熱膨脹係數差之應力之效 果。 此外’於第二結晶區域12由平均粒徑小於5，程度之多 結晶形成之情況’由於相較於第二結晶區域12之多結晶表 面12P’第一結晶區域表面Πη之蝕刻速度小，因此 於GaN塊體肖晶體之貼合面（以㈣塊體結晶體ΐ(^Ν表面 H)n逼近之面），與圖7⑷不同，產生第二結晶區域Η之多 結晶表面12p相對於第一結晶區域表面nn成為凹部 之數十nm程度之凹凸（空隙部）。 (4)GaN塊體結晶體之分害j 121459.doc -46- 200818248 接著，與實施例11相同，以4001，將上述貼合有各異 種基板之GaN塊體結晶體予以熱處理，使氫離子植入面（於 (2)植入有氫離子之面）脆化，以氫離子植入面分割GaN塊 體結晶體。如此，獲得於各異種基板上貼合有膜厚0.1 μπι 之GaN薄膜之GaN薄膜貼合基板。於此，GaN薄膜經分割 後之GaN塊體結晶體係使用於下一 GaN薄膜貼合基板之製 造。 藉由重複上述步驟，可從厚度10 mm之GaN塊體結晶體 製造6000片包含厚度0·1 μπι之GaN薄膜之GaN薄膜貼合基 板。於藉由金屬線鋸切斷GaN塊體結晶體之以往之方法 中，僅止於從厚度1 0 mm之GaN塊體結晶體可製造1 0片厚 度300 μπι之GaN基板。如此，若根據實施例13，由於可從 GaN塊體結晶體獲得許多GaN薄膜貼合基板，因此可實現 基板之製造成本之大幅降低。 此外，於實施例13之GaN薄膜貼合基板中，如實施例12 所說明，作為異種基板宜使用具備熱膨脹係數1x1 〇_8 ΙΓ1以 上、ΙχΙΟ·5 K·1以下、耐熱溫度1200°C以上、耐腐蝕性、半 絕緣性或絕緣性等特性之基板。 (實施例14) 作為實施型態1及實施型態1A之GaN薄膜貼合基板之進 一步其他具體例，實施例14係貼合有包含以單結晶形成之 第一結晶區域、及以[0001]方向對於第一結晶區域反轉之 早結晶形成之第二結晶區域之膜厚0.1 μπι之導電性之G aN 薄膜之GaN薄膜貼合基板。實施例14之〇31^薄膜貼合基板 121459.doc • 47 - 200818248 適宜作為直立型電晶體等電子元件用基板使用。 (1) G aN塊體結晶體之製作、研磨 與實施例11相同，獲得包含以單結晶形成之第一結晶區 域、及以[0001]方向對於第一結晶區域反轉之單結晶形成 之第二結晶區域，直徑2吋（5〇8 mm)、厚度1〇 mm之獨立 性（freestanding)之導電性之GaN塊體結晶體（位錯密度： lxl〇4cm-2以上、lxl〇8cm-2以下，載子濃度：4χι〇18^3、 相對電阻：0.01 ncm)e接著，與實施例3相同，藉由研磨 而將GaN塊體結晶體之n表面予以鏡面加工。 (2) 對GaN塊體結晶體植入氫離子 接著以與貫施例11相同之方法及條件，於距離GaN塊 體結晶體之貼合面（以N表面（第一結晶區域之N表面及第二 結晶區域之Ga表面）逼近之面）之深度為〇1 μηΐ2面之位 置，植入氫離子。 (3) 對GaN塊體結晶體貼合異種基板 接著，以與實施例1丨相同之方法及條件，藉由進行利用 cb氣體之蝕刻，將GaN塊體結晶體之貼合面（以n表面（第 、、’口曰曰區域之N表面及第二結晶區域之Ga表面）逼近之面） 製成潔淨面。於此，參考圖叫，由於相較於第二結晶區 域12之Ga表面12g，第一結晶區域11之N表面lln之蝕刻速 度大，因此於GaN塊體結晶體ι〇2Ν表面1〇n，產生如圖 7(c)所示之數十nm程度之凹凸。另一方面，以與實施例u 相同之方法及條件，作為貼合於GaN塊體結晶體之異種基 板，將藍寶石基板、AIN基板、Sic基板、ZnSe基板、以基 121459.doc -48- 200818248 板、MgO基板、ZnO基板、ZnS基板、石英基板、碳基 板、鑽石基板、Ga203基板及ZrB2基板之各基板之貼合面 以Ar氣體蝕刻而製成潔淨面。GaN塊體結晶體之貼合面之 最大表面粗度Rmax、平均表面粗度Ra及從面（0001)之傾角 分別為 7 μιη、0.7 nm及 0.4°。 接著，與實施例11相同，貼合GaN塊體結晶體與上述各 異種基板。此時，參考圖7(d)，藉由在GaN塊體結晶體之 貼合面（以N表面逼近之面）所產生之數十nm程度之凹凸， 於GaN塊體結晶體與異種基板間產生規則之空隙部。該空 隙部係具有緩和來自使GaN系半導體層，在GaN薄膜成長 時所產生之GaN薄膜與異種基板之熱膨脹係數差之應力之 效果。 (4)GaN塊體結晶體之分割 接著，與實施例11相同，以400°C，將上述貼合有各異 種基板之GaN塊體結晶體予以熱處理，使氫離子植入面（於 (2)植入有氫離子之面）脆化，以氫離子植入面分割GaN塊 體結晶體。如此，獲得於各異種基板上貼合有膜厚〇. 1 μπι 之GaN薄膜之GaN薄膜貼合基板。於此，GaN薄膜經分割 後之GaN塊體結晶體係使用於下一 GaN薄膜貼合基板之製 造。 藉由重複上述步驟，可從厚度10 mm之GaN塊體結晶體 製造6000片包含厚度0.1 μπι之GaN薄膜之GaN薄膜貼合基 板。於藉由金屬線鋸切斷GaN塊體結晶體之以往之方法 中，僅止於從厚度10 mm之GaN塊體結晶體可製造10片厚 121459.doc -49- 200818248 度300 μπι之GaN基板。如此，若根據實施例14，由於可從 GaN塊體結晶體獲得許多GaN薄膜貼合基板，因此可實現 基板之製造成本之大幅降低。 於此，於實施例14之GaN薄膜貼合基板中，如實施例9 所說明，作為異種基板宜使用具備熱膨脹係數1χ1〇_8 以 上、1χ1〇-5 Κ·1以下、耐熱溫度12〇〇。〇以上、耐腐蝕性等特 性之基板。 而且，由於實施例14之GaN薄膜貼合基板因其作為直立 型電晶體等電子元件用基板使用，因此為了可實現直立型 電晶體構造，作為異種基板適宜使用導電性基板，例如 SiC基板、Si基板、碳基板等。 (實施例15) 參考圖8 ’實施例15係作為實施型態2之第一 GaN系半導 體元件之一具體例之單面電極型（指於一方主面側具有電 極之型’以下相同）之LED。於實施例15之LED中，作為基 板係使用於實施例11所製作之貼合有包含於絕緣性之藍寶 石基板（異種基板2 0)以早結晶形成之第一結晶區域、及以 [0001]方向對於第一結晶區域反轉之單結晶形成之第二結 晶區域之膜厚〇·1 μπΐ2 GaN薄膜10a之GaN薄膜貼合基板 1 °
(1)製作LED
參考圖8，實施例15之LED係藉由以下製造方法製作。 亦即，於上述GaN薄膜貼合基板1(於藍寶石基板（異種基板 20))上貼合有GaN薄膜l〇a)之GaN薄膜l〇a上，藉由MOCVD 121459.doc -50- 200818248 法，作為GaN系半導體層30而依序成長厚度5 _^型_ 層31、厚度0.5,之11型八1〇〇5(^9#層32、具有由6對 In〇.15Ga0.85N層及In0.01Ga().99N層所組成之MQW(多重量子 井）構造之厚度100 nm之發光層33、厚度2〇 nmip型 • Al0.20Ga0.80N層34、厚度0·15 _之？型〇副層35。於此，由 • 於實施例11中所製作之本GaN薄膜貼合基板係於異種基板 與GaN濤膜間升> 成有空隙部，因此使上述GaN系半導體層 _ 進行磊晶成長時，來自異種基板與GaN薄膜間之熱膨脹係 數差之應力文緩和，於異種基板、GaN薄膜及GaN系半導 體層之任一均未產生裂縫。 接著’藉由咼原钱刻（mesa etching)使η型GaN層3 1之一 部分之表面露出。接著，藉由真空蒸鍍法或電子束蒸鍍 法，於p型GaN層35上形成p側電極51，於表面露出之11型 GaN層31上形成n側電極52。 此外，作為比較例R1 5，除了於藍寶石基板（異種基板 _ 20)上直接使GaN系半導體層30成長以外，採用與實施例15 相同之方法及條件來製作LED。 而且，作為實施例15A，除了於GaN系半導體層3〇之成 長時，作為發光層33而形成具有由6對Al0.05Ga0.95N層及 — GaN層所組成之MQw構造之層以外，採用與實施例15相同 之方法及條件來製作LED。此外，作為比較例Ri 5 A，除了 於藍寶石基板（異種基板20)上直接成長GaN系半導體層3〇 以外’採用與實施例15 A相同之方法及條件來製作LED。 (2)LED之特性評估 121459.doc -51 - 200818248 針對上述實施例15、比較例R15，藉由EL(電激發光）法 測定各LED之奮值波長450 nm之發光光譜之發光強度，實 施例15相對於比較例R15之LED之相對發光強度為1.2。並 且，針對上述實施例ISA、比較例R15A，藉由EL(電激發 光）法測定各LED之峰值波長350 nm之發光光譜之發光強 度，實施例15A相對於比較例R15A之LED之相對發光強度 為1 〇。由此可知，藉由使用GaN薄膜貼合基板，能以低成 本來製造發光強度高且特性高之LED。 (實施例I6) 參考圖9，實施例16係作為實施型態2之第一 GaN系半導 體元件之進一步其他具體例之雙面電極型（指於兩方主面 側具有電極之型，以下相同）之LED。於實施例16之LED 中’作為基板係使用於實施例11中所製作，於導電性之Si 基板（異種基板20)以單結晶形成之第一結晶區域、及以 [0001]方向對於第一結晶區域反轉之單結晶形成之第二結 晶區域之膜厚0·1 μιη之導電性之GaN薄膜l〇a之GaN薄膜貼 合基板1。
(1)製作LED 參考圖9，實施例.16之LED係藉由以下製造方法製作。 亦即’於上述GaN薄膜貼合基板1(於Si基板（異種基板2〇)) 上貼合有GaN薄膜l〇a)之0&>^薄膜1〇&上，藉由]\10(：¥〇 法，作為GaN系半導體層30而依序成長厚度2 μιη之η型GaN 層3 1、厚度0·5 μηι之η型Al〇.〇5Ga0.95N層32、具有由6對 Ino.uGaowN層及AlowGaowN層所組成之MQW構造之厚度 121459.doc -52- 200818248 100 nm之發光層 33、厚度 20 nm之 p型 Alo.2oGao.8oN層 34、 厚度0·15 μπι之p型GaN層35。於此，由於實施例η中所製 作之本G aN >專膜貼合基板係於異種基板與G aN薄膜間形成 有空隙部，因此使上述GaN系半導體層進行磊晶成長時， 來自異種基板與GaN薄膜間之熱膨脹係數差之應力受緩 和’於異種基板、GaN薄膜及GaN系半導體層之任一均未 產生裂缝。 接著，藉由真空蒸鍵法或電子束蒸鑛法，於p型GaN層 35上形成p側電極51，於GaN薄膜貼合基板1之si基板（異種 基板20)上形成η侧電極52。 由於實施例16之LED係於兩方主面側具有電極，因此會 於兩側之主面間導電’故晶片尺寸更加小型化。 (實施例17) 參考圖10，實施例17係作為實施型態3之第二GaN系半 導體元件之一具體例之雙面電極型之LED。實施例,17之 LED係具有於厚度〇·ι μπι之導電性之GaN薄膜1〇&上，至少 形成有1層GaN糸半導體層30，於該GaN系半導體層3 0之最 上層側貼合有散熱導電基板40之構造。
(1)製作LED
參考圖1 〇，實施例17之LED係藉由以下製造方法製作。 亦即，首先參考圖10(a)，於實施例u中所製作之GaN薄膜 貼合基板1(絕緣性之藍寶石基板（異種基板2〇))上貼合有厚 度〇·1 μηι之GaN薄膜l〇a)之GaN薄膜1〇a上，藉*m〇cvd 法，作為GaN系半導體層30而依序成長厚度2 pminsGaN 121459.doc •53- 200818248 層31、厚度〇·5 μπι之11型A1〇 〇5Ga0.95N層32、具有由6對
In0.i5Ga〇.85N層及AlG.G1Ga().99N層所組成之MQW構造之厚度 100 nm 之發光層 33、厚度 20 nm之 p 型 AlG20Ga〇.8GN 層 34、 厚度0·15 μιη之p型GaN層35。於此，由於實施例η中所製 作之本GaN薄膜貼合基板係於異種基板與GaN薄膜間形成 有空隙部，因此使上述GaN系半導體層進行磊晶成長時， 來自異種基板與GaN薄膜間之熱膨脹係數差之應力受緩 和，於異種基板、GaN薄膜及GaN系半導體層之任一均未 產生裂缝。接著’藉由真空蒸鐘法，於p型G aN層3 5上形 成p侧電極5 1。 接著，參考圖10(b)，於GaN系半導體層3〇之最外層（p型 GaN層35)側，介以p侧電極51，使用Au_Su焊錫貼合作為 散熱導電板40之Cu板。 接著，參考圖10(c)，籍由雷射剝離法，將藍寶石基板 (異種基板20)從GaN薄膜l〇a分離。接著，藉由電子束蒸鍍 法，於GaN薄膜上形成η側電極52。 此外，作為比較例R17,於藍寶石基板（異種基板2〇)上 直接成長GaN系半導體層30以外，採用與實施例17相同之 方法及條件來製作LED 〇 (2)LED之特性評估 針對上述實施例17及比較例Rl7，測定各LED之峰值波 長450 nm之發光光譜之發光強度，實施例^相對於比較例 R17之LED之相對發光強度為由此可知，藉由使用 GaN薄膜貼合基板，能以低成本來製造發光強度高且特性 121459.doc -54- 200818248 高之LED。而且，實施例I?之LED係藉由除去藍寶石基板 (異種基板20)而更提高光之取出效率。而且，由於實施例 17之LED係於兩方主面側具有電極，因此會於兩側之主面 間導電，故晶片尺寸更加小型化。 (實施例18) 參考圖11，實施例18係作為實施型態2之第一 GaN系半 導體元件之進一步其他具體例之HEMT。於實施例18之 HEMT ’使用於作為基板而於實施例12所製作之絕緣性之 藍寶石基板（異種基板20)，貼合有厚度〇·ι μπι之半絕緣性 之GaN薄膜l〇a之GaN薄膜貼合基板J。
(1)製作 HEMT 參考圖Π，實施例18之HEMT係藉由以下製造方法製 作。亦即，於上述GaN薄膜貼合基板1(於藍寶石基板（異種 基板20))上貼合有GaN薄膜1〇a)之GaN薄膜1〇a上，藉由 MOCVD法，作為GaN系半導體層3〇而依序成長厚度3 之i型GaN層36、厚度30㈣之丨型A1〇 25Ga〇 75N層37。接 著，使用光微影法及剝離法，於〗型a1q 25GaG 75]^層37上形 成源極電極53及汲極電極54。於此，源極電極53及汲極電 極54均藉由疊層50 nmiTi層、1〇〇 ^瓜之乂層、2〇 nmiTi 層及200 11111之八11層，以800t：進行熱處理3〇秒來予以合金 化而开> 成。而且，使用相同方法，於丨型75N層37 上，作為閘極電極55而將厚度300 11111之人11層形成為閘極寬 2 μπι、閘極長150 μπι。如此形成^^撾丁，並進行其動作確 認0 121459.doc -55- 200818248 (實施例19) 參考圖12，實施例19係作為實施型態2之第一 〇aN系半 導體元件之進一步其他具體例之直立型電晶體。於實施例 19之直立型電晶體中’作為基板係使用於實施例14中所製 作，包含於導電性基板（異種基板20)以單結晶形成之第一 結晶區域、及以[0001]方向對於第一結晶區域反轉之單結 晶开> 成之第二結晶區域之膜厚〇· 1 μιη之導電性之GaN薄膜 1 〇a之GaN薄膜貼合基板1。 11-1·直立型電晶體之製作 參考圖12，實施例19之直立型電晶體係藉由以下製造方 法製作。首先，於上述GaN薄膜貼合基板丨（於導電性之Si 基板（異種基板20)上貼合有GaN薄膜l〇a)之GaN薄膜1〇a 上，藉由MOCVD法使厚度1〇 μπ^η-型Ga：N^38(電子濃 度· 1 χ 10 c m )成長以作為G aN系半導體層3〇。 接著，藉由選擇性離子植入，於n-型GaN層38之一部分 區域植入Mg離子而形成p型層38a，於？型層38a之一部分區 域植入Si離子而形成n+型層38b。接著，於n型GaN層38、p 型層38a及n+型層3813上，作為保護膜（未圖示）形成厚 度300 nm之Si〇2層後，以125〇t：進行熱處理3〇秒，使植入 離子活化。 而且以氟I除去上述保護膜後，於η型GaN層3 8、p型 層38a及n+型層38b上，藉由p-CVD&(電漿化學氣相堆積） 法，形成50 nm之Si〇2層以作為絕緣膜6〇。接著，藉由使 用光微影法及緩衝型氟酸之選擇性蝕刻法，選擇性地蝕刻 121459.doc •56- 200818248 絕緣膜60之一部分區域，藉由剝離法形成源極電極53。於 此，源極電極5 3係藉由疊層5 0 nm之Ti層、100 nm之A1 層、20 nm之Ti層及200 nm之Au層，以800°C進行熱處理30 秒來予以合金化而形成。接著，藉由光微影法及剝離法， 於絕緣膜60上形成厚度300 nm之A1層以作為閘極電極55， 構成MIS(金屬一絕緣體一半導體）構造。接著，於Si基板 (異種基板20)上形成汲極電極54。於此，源極電極54係藉 由疊層50 nm之Ti層、100 nm之A1層、20 nm之Ti層及 200 nm之Au層，以800°C進行熱處理30秒來予以合金化而 形成。如此製作直立型電晶體，並進行其動作確認。 儘管已詳細描述及圖示本發明，但顯然可理解其相同者 僅為圖式及舉例，不得視作限制，本發明之精神及範圍僅 得受限於附加之申請專利範圍。 【圖式簡單說明】 圖1係表示有關本發明之GaN薄膜貼合基板、第一 GaN系 半導體元件及第二GaN系半導體元件、以及此等之製造方 法之概略剖面圖。於此，（a)表示GaN塊體結晶體之成長步 驟，(b)表示鏡面之形成步驟，（c)表示異種基板之貼合步 驟，（d)表示GaN塊體結晶體之分割步驟，（e)表示GaN系半 導體層之成長步驟，(f)表示散熱導電板之貼合步驟，(g) 表示異種基板之分離步驟。 圖2係表示關於本發明之GaN薄膜貼合基板之製造方法 之一例之概略剖面圖。於此，（、a)表示離子植入步驟，（b) 表示潔淨面之形成步驟，（c)表示異種基板之貼合步驟， 121459.doc -57- 200818248 (d)表示藉由熱處理所進行之GaN塊體結晶體之分割步驟。 圖3係表示關於本發明之GaN薄膜貼合基板之製造方法 之其他例之概略剖面圖。於此，（a)表示潔淨面之形成步 驟，（b)表示異種基板之貼合步驟，（c)表示藉由切斷所進 行之GaN塊體結晶體之分割步驟。 圖4A係表示用於本發明所使用之GaN塊體結晶體之成長 之第一遮罩層中之開口部之條紋狀之圖案之概略圖。 圖4B係表示用於本發明所使用之GaN塊體結晶體之成長 之第一遮罩層中之開口部之點狀之圖案之概略圖。 圖5 A係表示用於本發明所使用之GaN塊體結晶體之成長 之遮罩層中之第二遮罩層之條紋狀之圖案之概略圖。 圖5B係表示用於本發明所使用之GaN塊體結晶體之成長 之遮罩層中之第二遮罩層之點狀之圖案之概略圖。 圖6 A係表示本發明所使用之包含第一結晶區域及條紋狀 之第二結晶區域之GaN塊體結晶體及其製造方法之概略平 面圖。 圖6B係表示本發明所使用之包含第一結晶區域及點狀之 第二結晶區域之GaN塊體結晶體及其製造方法之概略平面 圖。 圖6C係表示圖6A及圖6B之VIC-VIC剖面之概略剖面圖。 圖7係表示有關本發明之GaN薄膜貼合基板之製造方法 之進一步其他例之概略剖面圖。於此，（a)表示鏡面之形成 步驟，（b)表示離子之植入步驟，（c)表示潔淨面之形成步 驟，(d)表示異種基板之貼合步驟，（e)表示藉由熱處理所 121459.doc -58- 200818248 進行之GaN塊體結晶體之分割步驟。 圖8係表示關於本發明之第一 GaN系半導體元件之一例 之LED之概略剖面圖。 圖9係表示關於本發明之第一 GaN系半導體元件之其他 例之LED之概略剖面圖。 圖10係表示關於本發明之第二GaN系半導體元件之一例 之LED之製造步驟之概略剖面圖。於此，(a)表示於GaN薄 膜貼合基板形成至少1層GaN系半導體層之步驟，（b)表示 散熱導電板之貼合步驟，（c)表示異種基板之分離步驟。 圖11係表示關於本發明之第一 GaN系半導體元件之進一 步其他例之HEMT之概略剖面圖。 圖12係表示關於本發明之第一GaN系半導體元件之進一 步其他例之直立型電晶體之概略剖面圖。 【主要元件符號說明】 1 GaN薄膜貼合基板 2 第一 GaN系半導體元件 3 , 第二GaN系半導體元件 10, 10b GaN塊體結晶體 10a GaN薄膜 10g， llg， 12g Ga表面 1 On，1 In，12n N表面 lOt 面 lOv 空隙部 11 第一結晶區域 121459.doc -59- 200818248 12 第二結晶區域 12p? 12q 多結晶表面 20 異種基板 30 GaN系半導體層 - 31 η型GaN層 、 32 η型 Al0.05Ga0.95N層 33 發光層 34 ρ型 Al〇.2〇Ga〇.8〇N層 • 35 p型GaN層 36 i型GaN層 m 37 i型 Alo.25Gao.75N層 38 rT型GaN層 38a P型層 3 8b n+型層 40 散熱導電板 51 ρ側電極 52 η側電極 53 源極電極 — 54 汲極電極 - 55 閘極電極 60 絕緣膜 100 基底基板 110 第一遮罩層 110m 遮罩部 121459.doc -60- 200818248 110 w 開口部 120 第二遮罩層 130 遮罩層 140 氫離子 150 蝕刻 τ 距離、深度 Vp5 Wp 間距> Vw5 Ww 寬度
121459.doc -61 -

Claims (1)

  1. 200818248 十、申請專利範圍： 1. 一種GaN薄膜貼合基板（1)之製造方法，其包含以下步 驟： 於GaN塊體結晶體（10)貼合化學組成與GaN不同之異種 基板（20);及於與前述異種基板(20)之界面具有0.1 μπι以 上、100 μπι以下之距離之面（10t)，分割前述GaN塊體結 晶體（10)，而於前述異種基板（20)上形成GaN薄膜 (10a); 前述GaN塊體結晶體（10)之貼合面之最大表面粗度 Rmax為 20 μπι以下。 2·如請求項1之GaN薄膜貼合基板之製造方法，其中於將前 述異種基板（20)貼合於前述GaN塊體結晶體（10)之步驟 前，包含於距前述GaN塊體結晶體（10)之貼合面0.1 μιη以 上、100 μπι以下之深度之面（10t)的位置，植入選自由氫 離子、氦離子及氮離子所組成之群之任一離子之步驟； 分割前述GaN塊體結晶體（10)之步驟係藉由將前述GaN 塊體結晶體（10)予以熱處理來進行。 3·如請求項1之GaN薄膜貼合基板之製造方法，其中分割前 述GaN塊體結晶體（10)之步驟係藉由於與前述異種基板 (20)之界面具有0·1 μηι以上、100 μιη以下之距離之面 (lot)切斷前述GaN塊體結晶體而進行。 4· 一種第一GaN系半導體元件（2)之製造方法，其係使用藉 由如請求項1之製造方法所獲得之GaN薄膜貼合基板（1) 者，且包含： 121459.doc 200818248 於前述GaN薄膜貼合基板（1)之前述GaN薄膜（l〇a)上， 使至少1層GaN系半導體層（30)成長之步驟。 5· 一種第二GaN系半導體元件（3)之製造方法，其係使用藉 由請求項4之製造方法所獲得之第一 GaN系半導體元件 (2)者，且包含： 於前述第一 GaN系半導體元件（2)之前述GaN系半導體 層（30)之最外層側黏貼散熱導電板（4〇)之步驟；及將前 述GaN薄膜（l〇a)與前述異種基板（20)分離之步驟。 6· —種GaN薄膜貼合基板，其包含：異種基板（2〇)，其係 化學組成與GaN不同者；及GaN薄膜（1 〇a)，其係貼合於 鈿述異種基板（20)，且厚度為〇· 1 μπ!以上、1〇〇 以下 者。 7·如請求項6之GaN薄膜貼合基板，其中前述薄膜（i〇a) 係位錯密度為lxl〇9CnT2以下。 8·如請求項6之GaN薄膜貼合基板，其中前述GaN薄膜（1〇a) 係載子濃度為lxl017cnT13以上。 9.如請求項6之GaN薄膜貼合基板，其中前述GaN薄膜（1〇a) 包含·第一結晶區域（11 )，其係以單結晶形成；及第二 結晶區域（12)，其包含以[0001]方向對於第一結晶區域 (Π)反轉之單結晶形成之部分、及以多結晶形成之部分 之至少任一部分。 1〇·如請求項6之GaN薄膜貼合基板，其中前述異種基板（2〇) 係熱膨脹係數為lxlO·8!^1以上、1χ1〇·5κ·ι以下。 11· 一種第一 GaN系半導體元件，其包含：異種基板（2〇)， 121459.doc 200818248 其係化學組成與GaN不同者；GaN薄膜（iGa)，其係貼合 於前述異種基板（2G)，且厚度為。」㈣以上 '謂哗以 下者，及至少1層GaN系半導體層（30)，其係形成於前述 GaN薄膜（i〇a)上者。 12. —種第二GaN系半導體元件，其包含：GaN薄膜（i〇a)， 其係厚度為0· 1 μιη以上、100 μπι以下者；至少i層GaN系 半導體層（3 0) ’其係形成於前述GaN薄膜（1 〇a)上者；及 散熱導電基板（40)，其係貼合於前述GaN系半導體層（3〇) 之最外層側者。
    121459.doc
TW096120036A 2006-06-30 2007-06-05 Substrate having thin film of GaN joined thereon and method of fabricating the same, and a GaN-based semiconductor device and method of fabricating the same TW200818248A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006182118A JP5003033B2 (ja) 2006-06-30 2006-06-30 ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法

Publications (1)

Publication Number Publication Date
TW200818248A true TW200818248A (en) 2008-04-16

Family

ID=38616553

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096120036A TW200818248A (en) 2006-06-30 2007-06-05 Substrate having thin film of GaN joined thereon and method of fabricating the same, and a GaN-based semiconductor device and method of fabricating the same

Country Status (7)

Country Link
US (2) US7728348B2 (zh)
EP (1) EP1873817B1 (zh)
JP (1) JP5003033B2 (zh)
KR (1) KR20080002644A (zh)
CN (1) CN100573822C (zh)
HK (1) HK1117270A1 (zh)
TW (1) TW200818248A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI644346B (zh) * 2012-10-12 2018-12-11 日商住友電氣工業股份有限公司 Ｉｉｉ族氮化物複合基板與其製造方法、及ｉｉｉ族氮化物半導體裝置之製造方法
TWI692021B (zh) * 2016-07-05 2020-04-21 伯思達綠能科技股份有限公司 Ｌｅｄ製造用圖案化藍寶石基板的氮化鎵薄膜清除裝置及其清除方法

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7018909B2 (en) * 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
FR2926674B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable
US8343824B2 (en) * 2008-04-29 2013-01-01 International Rectifier Corporation Gallium nitride material processing and related device structures
JP2009272380A (ja) * 2008-05-01 2009-11-19 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶およびその表面処理方法、ｉｉｉ族窒化物積層体およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
FR2931293B1 (fr) * 2008-05-15 2010-09-03 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure support d'epitaxie et heterostructure correspondante
EP2151861A1 (en) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Passivation of etched semiconductor structures
EP2151856A1 (en) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relaxation of strained layers
TWI457984B (zh) 2008-08-06 2014-10-21 Soitec Silicon On Insulator 應變層的鬆弛方法
EP2151852B1 (en) * 2008-08-06 2020-01-15 Soitec Relaxation and transfer of strained layers
JP4631946B2 (ja) * 2008-08-11 2011-02-16 住友電気工業株式会社 Ｉｉｉ族窒化物半導体層貼り合わせ基板の製造方法
EP2159836B1 (en) * 2008-08-25 2017-05-31 Soitec Stiffening layers for the relaxation of strained layers
JP5441094B2 (ja) * 2008-10-01 2014-03-12 国立大学法人京都工芸繊維大学 半導体基板の製造方法および半導体基板
FR2936903B1 (fr) * 2008-10-07 2011-01-14 Soitec Silicon On Insulator Relaxation d'une couche de materiau contraint avec application d'un raidisseur
JP5608969B2 (ja) * 2008-10-20 2014-10-22 富士通株式会社 化合物半導体装置及びその製造方法
US8637383B2 (en) 2010-12-23 2014-01-28 Soitec Strain relaxation using metal materials and related structures
JP5907730B2 (ja) 2008-10-30 2016-04-26 エス・オー・アイ・テック・シリコン・オン・インシュレーター・テクノロジーズ 低減した格子ひずみを備えた半導体材料、同様に包含する半導体構造体、デバイス、および、加工された基板を製造する方法
JP2010165927A (ja) * 2009-01-16 2010-07-29 Sumitomo Electric Ind Ltd 発光素子用基板
JP2010177464A (ja) * 2009-01-29 2010-08-12 Sumitomo Electric Ind Ltd 電子デバイスの製造方法
JP5407385B2 (ja) * 2009-02-06 2014-02-05 住友電気工業株式会社 複合基板、エピタキシャル基板、半導体デバイス及び複合基板の製造方法
JP5597933B2 (ja) * 2009-05-01 2014-10-01 住友電気工業株式会社 Ｉｉｉ族窒化物半導体層貼り合わせ基板およびその製造方法
JP5420968B2 (ja) * 2009-05-07 2014-02-19 信越化学工業株式会社 貼り合わせウェーハの製造方法
JP2011077102A (ja) * 2009-09-29 2011-04-14 Toyoda Gosei Co Ltd ウエハ、ｉｉｉ族窒化物系化合物半導体素子、及びそれらの製造方法
JP2011077351A (ja) * 2009-09-30 2011-04-14 Sumitomo Electric Ind Ltd 発光素子
JP5381581B2 (ja) * 2009-09-30 2014-01-08 住友電気工業株式会社 窒化ガリウム基板
JP5365454B2 (ja) * 2009-09-30 2013-12-11 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
FR2953328B1 (fr) 2009-12-01 2012-03-30 S O I Tec Silicon On Insulator Tech Heterostructure pour composants electroniques de puissance, composants optoelectroniques ou photovoltaiques
JP2011146652A (ja) * 2010-01-18 2011-07-28 Sumitomo Electric Ind Ltd 貼り合わせ基板、貼り合わせ基板の製造方法、及び発光素子
EP2562789A4 (en) 2010-04-20 2015-03-04 Sumitomo Electric Industries PROCESS FOR PRODUCING COMPOSITE SUBSTRATE
JP2011243651A (ja) * 2010-05-14 2011-12-01 Sumitomo Electric Ind Ltd 半導体装置、貼り合せ基板およびそれらの製造方法
JP2012015304A (ja) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 半導体装置
KR20120027988A (ko) 2010-09-14 2012-03-22 삼성엘이디 주식회사 질화갈륨계 반도체소자 및 그 제조방법
JP5938871B2 (ja) 2010-11-15 2016-06-22 住友電気工業株式会社 ＧａＮ系膜の製造方法
US8697564B2 (en) 2010-11-16 2014-04-15 Sumitomo Electric Industries, Ltd. Method of manufacturing GaN-based film
US9184228B2 (en) 2011-03-07 2015-11-10 Sumitomo Electric Industries, Ltd. Composite base including sintered base and base surface flattening layer, and composite substrate including that composite base and semiconductor crystalline layer
JP2012243792A (ja) * 2011-05-16 2012-12-10 Sumitomo Electric Ind Ltd ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系高電子移動度トランジスタおよびその製造方法
JP2012250907A (ja) * 2011-06-02 2012-12-20 Samsung Corning Precision Materials Co Ltd 自立基板の製造方法
KR20130008281A (ko) * 2011-07-12 2013-01-22 삼성전자주식회사 파워소자의 제조방법
JP2013030617A (ja) * 2011-07-28 2013-02-07 Sumitomo Electric Ind Ltd 複合基板およびその製造方法、ならびに複合ウエハ
CN103180494A (zh) * 2011-10-07 2013-06-26 住友电气工业株式会社 GaN基膜的制造方法及为此使用的复合衬底
KR101984698B1 (ko) 2012-01-11 2019-05-31 삼성전자주식회사 기판 구조체, 이로부터 제조된 반도체소자 및 그 제조방법
KR101847941B1 (ko) * 2012-02-08 2018-04-11 삼성전자주식회사 반도체 발광소자 및 그 제조방법
US9105561B2 (en) * 2012-05-14 2015-08-11 The Boeing Company Layered bonded structures formed from reactive bonding of zinc metal and zinc peroxide
JP5792694B2 (ja) * 2012-08-14 2015-10-14 株式会社東芝 半導体発光素子
FR2995136B1 (fr) 2012-09-04 2015-06-26 Soitec Silicon On Insulator Pseudo-substrat avec efficacite amelioree d'utilisation d'un materiau monocristallin
JP6232853B2 (ja) * 2012-10-12 2017-11-22 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
US9136337B2 (en) 2012-10-12 2015-09-15 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
JP6322890B2 (ja) * 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
US9923063B2 (en) 2013-02-18 2018-03-20 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
US20140264456A1 (en) * 2013-03-15 2014-09-18 Semiconductor Components Industries, Llc Method of forming a high electron mobility semiconductor device
JP5682651B2 (ja) * 2013-04-25 2015-03-11 住友電気工業株式会社 半導体デバイス及びその製造方法
JP5692279B2 (ja) * 2013-04-26 2015-04-01 住友電気工業株式会社 半導体デバイスおよびその製造方法
US10156023B2 (en) 2013-06-11 2018-12-18 Bae Systems Information And Electronic Systems Integration Inc. Ultra long lifetime gallium arsenide
JP6176069B2 (ja) * 2013-11-13 2017-08-09 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP5892495B2 (ja) * 2013-12-24 2016-03-23 株式会社タムラ製作所 Ｇａ２Ｏ３系結晶膜の成膜方法、及び結晶積層構造体
TW201530757A (zh) 2013-12-30 2015-08-01 Veeco Instr Inc 用於以結晶氮化物為主之裝置中的工程基板
JP6488465B2 (ja) * 2014-07-02 2019-03-27 パナソニックＩｐマネジメント株式会社 半導体装置
CN111952150B (zh) * 2015-02-09 2023-06-20 住友电气工业株式会社 磷化铟衬底和制造磷化铟衬底的方法
JP6444249B2 (ja) * 2015-04-15 2018-12-26 株式会社ディスコ ウエーハの生成方法
JP6606879B2 (ja) * 2015-06-15 2019-11-20 富士電機株式会社 窒化物半導体装置の製造方法
KR101951902B1 (ko) 2016-04-12 2019-02-26 주식회사 루미스탈 복수의 공극을 포함한 질화물 반도체 기판 및 그 제조 방법
US20170301772A1 (en) * 2016-04-15 2017-10-19 Robert M. Radway GaN DEVICES FABRICATED VIA WAFER BONDING
US10249786B2 (en) * 2016-11-29 2019-04-02 Palo Alto Research Center Incorporated Thin film and substrate-removed group III-nitride based devices and method
DE102017205268A1 (de) * 2017-03-29 2018-10-04 Robert Bosch Gmbh Verfahren zum Fertigen einer Kristallkörpereinheit für eine Sensorvorrichtung, Verfahren zum Herstellen einer Sensorvorrichtung, System und Verfahren zum Erfassen einer Messgröße sowie Sensorvorrichtung
US11031167B2 (en) * 2017-11-21 2021-06-08 University Of New Hampshire Giant perpendicular magnetic anisotropy in Fe/GaN thin films for data storage and memory devices
US11024501B2 (en) * 2018-12-29 2021-06-01 Cree, Inc. Carrier-assisted method for parting crystalline material along laser damage region
CN110349843B (zh) * 2019-07-26 2021-12-21 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、生物识别器件、显示装置
US11714231B2 (en) * 2020-05-14 2023-08-01 The Boeing Company Silicon carbide and nitride structures on a substrate

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10229218A (ja) * 1997-02-17 1998-08-25 Nichia Chem Ind Ltd 窒化物半導体基板の製造方法および窒化物半導体基板
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
WO2000004615A1 (en) * 1998-07-14 2000-01-27 Fujitsu Limited Semiconductor laser, semiconductor device, and method for manufacturing the same
EP1065734B1 (en) * 1999-06-09 2009-05-13 Kabushiki Kaisha Toshiba Bonding type semiconductor substrate, semiconductor light emitting element, and preparation process thereof.
US6475882B1 (en) * 1999-12-20 2002-11-05 Nitride Semiconductors Co., Ltd. Method for producing GaN-based compound semiconductor and GaN-based compound semiconductor device
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
US7407869B2 (en) * 2000-11-27 2008-08-05 S.O.I.Tec Silicon On Insulator Technologies Method for manufacturing a free-standing substrate made of monocrystalline semiconductor material
WO2002080225A2 (en) * 2001-03-30 2002-10-10 Technologies And Devices International Inc. Method and apparatus for growing submicron group iii nitride structures utilizing hvpe techniques
JP4165030B2 (ja) * 2001-04-27 2008-10-15 日亜化学工業株式会社 窒化物半導体から成る単体基板の製造方法
JP3864870B2 (ja) * 2001-09-19 2007-01-10 住友電気工業株式会社 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
US20030064535A1 (en) * 2001-09-28 2003-04-03 Kub Francis J. Method of manufacturing a semiconductor device having a thin GaN material directly bonded to an optimized substrate
FR2834123B1 (fr) * 2001-12-21 2005-02-04 Soitec Silicon On Insulator Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report
TWI240434B (en) * 2003-06-24 2005-09-21 Osram Opto Semiconductors Gmbh Method to produce semiconductor-chips
JP4232605B2 (ja) * 2003-10-30 2009-03-04 住友電気工業株式会社 窒化物半導体基板の製造方法と窒化物半導体基板
US7118813B2 (en) * 2003-11-14 2006-10-10 Cree, Inc. Vicinal gallium nitride substrate for high quality homoepitaxy
JP5110772B2 (ja) 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
JP4831940B2 (ja) * 2004-05-24 2011-12-07 株式会社光波 半導体素子の製造方法
JP4956928B2 (ja) * 2004-09-28 2012-06-20 日亜化学工業株式会社 半導体装置
US7772609B2 (en) * 2004-10-29 2010-08-10 Ledengin, Inc. (Cayman) LED package with structure and materials for high heat dissipation
EP1962340A3 (en) * 2004-11-09 2009-12-23 S.O.I. TEC Silicon Method for manufacturing compound material wafers
JP4624131B2 (ja) * 2005-02-22 2011-02-02 三洋電機株式会社 窒化物系半導体素子の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI644346B (zh) * 2012-10-12 2018-12-11 日商住友電氣工業股份有限公司 Ｉｉｉ族氮化物複合基板與其製造方法、及ｉｉｉ族氮化物半導體裝置之製造方法
TWI646635B (zh) * 2012-10-12 2019-01-01 日商住友電氣工業股份有限公司 Iii族氮化物複合基板與其製造方法、及iii族氮化物半導體裝置與其製造方法
TWI692021B (zh) * 2016-07-05 2020-04-21 伯思達綠能科技股份有限公司 Ｌｅｄ製造用圖案化藍寶石基板的氮化鎵薄膜清除裝置及其清除方法

Also Published As

Publication number Publication date
EP1873817A2 (en) 2008-01-02
JP2008010766A (ja) 2008-01-17
HK1117270A1 (en) 2009-01-09
JP5003033B2 (ja) 2012-08-15
CN100573822C (zh) 2009-12-23
US20100210089A1 (en) 2010-08-19
CN101101868A (zh) 2008-01-09
US7728348B2 (en) 2010-06-01
EP1873817A3 (en) 2009-09-23
KR20080002644A (ko) 2008-01-04
US8143140B2 (en) 2012-03-27
EP1873817B1 (en) 2013-08-14
US20080169483A1 (en) 2008-07-17

Similar Documents

Publication Publication Date Title
TW200818248A (en) Substrate having thin film of GaN joined thereon and method of fabricating the same, and a GaN-based semiconductor device and method of fabricating the same
JP4458116B2 (ja) エピタキシャル層成長用ｉｉｉ族窒化物半導体層貼り合わせ基板および半導体デバイス
TWI395341B (zh) Group III nitride semiconductor crystal and its manufacturing method, Group III nitride semiconductor device and manufacturing method thereof, and light emitting machine
TWI497749B (zh) 生長在複合基材上之半導體發光裝置
TWI434428B (zh) 發光結構
US8884306B2 (en) Semiconductor device and method for manufacturing the same
US8664085B2 (en) Method of manufacturing composite substrate
US8124498B2 (en) Method of manufacturing group III nitride semiconductor layer bonded substrate
TW200925340A (en) GaN epitaxial substrate, semiconductor device and methods for manufacturing gan epitaxial substrate and semiconductor device
US20110121311A1 (en) Method for manufacturing semiconductor substrate, method for manufacturing semiconductor device, semiconductor substrate, and semiconductor device
JP7190245B2 (ja) 垂直窒化ガリウムショットキーダイオード
JP2012243792A (ja) ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系高電子移動度トランジスタおよびその製造方法
JP2011233861A (ja) 半導体デバイスの製造方法、エピ成長用積層支持基板およびデバイス用積層支持基板
JP2010226023A (ja) 窒化物系化合物半導体層を支持基板上に有する基板生産物を製造する方法、及び半導体デバイスの製造方法
JP5598321B2 (ja) 半導体デバイスの製造方法
JP2009260391A (ja) Ｉｉｉ族窒化物半導体層貼り合わせ基板および半導体デバイスの製造方法
JP5692279B2 (ja) 半導体デバイスおよびその製造方法
JP2011082393A (ja) 半導体基板、半導体デバイス、半導体基板の製造方法および半導体デバイスの製造方法
JP2016048712A (ja) 半導体デバイスの製造方法