TWI434428B - 發光結構 - Google Patents

發光結構 Download PDF

Info

Publication number
TWI434428B
TWI434428B TW095135370A TW95135370A TWI434428B TW I434428 B TWI434428 B TW I434428B TW 095135370 A TW095135370 A TW 095135370A TW 95135370 A TW95135370 A TW 95135370A TW I434428 B TWI434428 B TW I434428B
Authority
TW
Taiwan
Prior art keywords
layer
type region
light
substrate
lattice constant
Prior art date
Application number
TW095135370A
Other languages
English (en)
Other versions
TW200717883A (en
Inventor
Michael R Krames
Nathan F Gardner
John E Epler
Original Assignee
Philips Lumileds Lighting Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Lumileds Lighting Co filed Critical Philips Lumileds Lighting Co
Publication of TW200717883A publication Critical patent/TW200717883A/zh
Application granted granted Critical
Publication of TWI434428B publication Critical patent/TWI434428B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Drying Of Semiconductors (AREA)

Description

發光結構
本發明關於半導體發光裝置，例如發光二極體，且更明確地，關於其上可成長此類發光裝置的成長基板。
包括發光二極體(LED)、共振腔發光二極體(RCLED)、垂直腔雷射二極體(VCSEL)以及邊緣發射雷射的半導體發光裝置屬於目前可利用之最具效率光源。目前在製造高亮度發光裝置上，能夠橫跨可見光譜操作的重要材料系統包括三五族半導體，尤其是鎵、鋁、銦及氮之二元、三元及四元合金，亦稱之為三族氮化物材料。通常，三族氮化物發光裝置係藉由金屬有機化學汽相沉積(MOCVD)、分子束磊晶(MBE)、或其他磊晶技術在藍寶石、碳化矽、三族氮化物或其他適當的基板上，以磊晶方式成長具有不同成分與摻雜物濃度之半導體層堆疊來製造。該堆疊經常包括：形成於該基板上，摻雜(例如)Si之一或更多的n型層；形成於該(等)n型層上，一作用區域中之一或更多的發光層；以及形成於該作用區域上，摻雜(例如)Mg之一或更多的p型層。電性接點係形成於該等n與p型區域上。
由於天然三族氮化物基板通常價格昂貴且不易獲得，故而經常會使三族氮化物裝置成長於藍寶石或SiC基板上。此類非三族氮化物基板基於一些理由並非最理想的。
第一，藍寶石與SiC所具之晶格常數與成長於其上之三族氮化物層所具者有所不同，而會使該等三族氮化物裝置層中產生應變與結晶缺陷，其可導致低性能與可靠度之問題。
第二，於部分裝置中，最好能夠移除該成長基板，以例如提升該裝置之光學特性，或取得與成長於該成長基板上之半導體層的電性存取。於藍寶石基板之情況下，該成長基板經常係藉由雷射解離於該藍寶石與該等半導體層間之介面處的三族氮化物材料(一般為GaN)而得以移除。雷射解離在該等半導體層內會產生衝擊波，其可破壞該等半導體或接點層，並潛在地劣化該裝置性能。可藉由其他技術，例如蝕刻來移除其他基板。
根據本發明之具體實施例，一半導體結構包括：一n型區域；一p型區域；以及一三族氮化物發光層，其位於該n型區域與該p型區域之間。該三族氮化物發光層具有大於3.19的晶格常數。此一結構可成長於一包括一主體與一接合至該主體之種晶層的基板。於部分具體實施例中，一接合層會將該主體接合至該種晶層。於部分具體實施例中，該種晶層可比用以使該半導體結構中之應變鬆弛的關鍵厚度薄，使得該半導體結構中之應變係藉由該種晶層中所形成之錯位，或藉由該種晶層與位於此等層間介面處之接合層間的滑動而得以釋放。於部分具體實施例中，該種晶層之晶格常數與該半導體結構中之成核層之晶格常數間的差異小於1%。於部分具體實施例中，該主體之熱膨脹係數為該半導體結構之至少一層之熱膨脹係數的至少90%。於部分具體實施例中，於該種晶層中會形成溝渠，以減輕該半導體結構中的應變。於部分具體實施例中，該主體可藉由將該接合層蝕刻掉而與該半導體結構及種晶層分隔開來，其中一蝕刻會優先侵襲該半導體結構上的接合層。
根據本發明之具體實施例，一半導體發光裝置，例如一三族氮化物發光裝置係成長於一複合成長基板10上，如同圖1中所說明。基板10包括一主體基板12、一種晶層16與一將主體12接合至種晶16的接合層14。基板10中的每一層係由可承受成長該裝置中之半導體層所需處理條件的材料所形成。例如，於一藉由MOCVD所成長之三族氮化物裝置的情況中，基板10中的每一層必須能耐受溫度超過1000℃下的H2 環境；於一藉由MBE所成長之三族氮化物裝置的情況中，基板10中的每一層必須在真空中能耐受超過600℃的溫度。
主體基板12會對基板10與成長於基板10上的半導體裝置層18提供機械支撐。主體基板12之厚度通常係介於3與500微米之間，且經常會比100微米厚。於其中主體基板12會成為該裝置之部分的具體實施例中，若光係從該裝置穿過主體基板12而擷取出來，則主體基板12便可能至少為部分透明。主體基板12通常不必然為一單一結晶材料，因為裝置層18並非直接成長於主體基板12上。於部分具體實施例中，主體基板12之材料係經選擇而具有一熱膨脹係數(CTE)，其會與裝置層18之CTE與種晶層16之CTE相匹配。任何能夠承受磊晶層18之處理條件的材料便適合本發明之具體實施例，其包括半導體、陶瓷與金屬。可將具有一符合所希望接近裝置層18之CTE的CTE，但卻會在以MOCVD成長三族氮化物層所需之溫度下經由昇華而分解的材料，例如GaAs與一不可穿透覆蓋層，例如沉積於該GaAs主體與種晶層16之間的氮化矽一起使用。表1說明三族氮化物材料之CTE與一些合適的主體基板材料之CTE：
種晶層16係其上會成長裝置層18之層，因此其必須是一種三族氮化物結晶可於其上成核的材料。種晶層16之厚度可介於約50與1 μm之間。於部分具體實施例中，種晶層16會與裝置層18之材料CTE相匹配。種晶層16通常係一與裝置層18合理地接近晶格匹配的單晶材料。其上會成長裝置層18之種晶層16頂部表面的結晶取向經常係該纖維鋅礦[0001]c軸。於其中種晶層16會成為該最終裝置之部分的具體實施例中，若光係從該裝置穿過種晶層16而擷取出來，則種晶層16便可能為透明或薄的。表2說明一些種晶層材料的晶格常數：
一或更多的接合層14會將主體基板12接合至種晶層16。接合層14之厚度可介於約100與1 μm之間。適當的接合層範例包括：SiOx ，例如SiO2 ；SiNx ，例如Si3 N4 ；HfO2 ；其之混合物；金屬，例如Mo、Ti、TiN、其他合金；以及其他半導體或介電質。由於接合層14會將主體基板12連接至種晶層16，故而形成接合層14之材料會經挑選以在主體12與種晶16間提供良好黏著。於部分具體實施例中，接合層14係一釋放層，其係由能夠以一不會侵害裝置層18之蝕刻進行蝕刻的材料所組成，從而會使裝置層18與種晶層16從主體基板12釋放出。例如，接合層14可為SiO2 ，其可在不會對三族氮化物裝置層18產生破壞的情況下以HF進行濕式蝕刻。於其中接合層14會成為該最終裝置之部分的具體實施例中，接合層14較佳地係透明或極薄。於部分具體實施例中，可省略接合層14，而可直接將種晶層16黏著至主體基板12。
裝置層18係以本技術中熟知之成長技術成長的傳統三族氮化物裝置層。鄰接種晶層16之層的成分可針對其之晶格常數或其他特性，及/或其於種晶層16之材料上成核的能力而加以選擇。
於本發明之部分具體實施例中，種晶層16與接合層14係能夠與主體基板12一起膨脹及收縮的厚層。例如，接合層14與種晶層16二者皆可比100厚。於種晶層16上所成長之磊晶層18會因磊晶層18與種晶層16之間的晶格不匹配而產生應變，於是為能限制應變，便會選擇能夠與磊晶層18合理地晶格匹配的種晶層成分。此外，種晶層16與主體基板12之成分會經挑選而具有接近磊晶層18之CTE的CTE。於部分具體實施例中，該等主體基板與種晶層材料係經挑選而使該主體之CTE為該等裝置層中之至少一者(例如，發光層)之CTE的至少90%。可能的種晶層/接合層/主體基板組合範例包括：Al2 O3 /氧化物/Al2 O3 或氧化鋁；SiC/氧化物/任何具有合理接近之CTE的主體；ZnO/氧化物/任何具有合理接近之CTE的主體；以及一三族氮化物材料，例如GaN/氧化物/任何具有合理接近之CTE的主體。
若主體基板12之CTE大於磊晶層18之CTE，則磊晶層18在室溫中便會處於壓縮應變之下。磊晶層18中之壓縮應變會允許成長高Si摻雜之n型層，並允許成長一厚的(例如，大於2 μm)磊晶區域18。相反地，若主體基板12之CTE小於磊晶層18之CTE，則磊晶層18在室溫中便會處於拉伸應變之下，而使磊晶層18之厚度與其內之摻雜位準因破裂而受到限制。據此，主體基板12之成分通常會經選擇而具有比磊晶層18之CTE大的CTE。
於本發明之部分具體實施例中，成長於複合基板10上之磊晶層18中的應變釋放會藉由將種晶層16之厚度限制成小於或大約等於磊晶層18之關鍵厚度(即，磊晶層18會鬆弛且不再發生應變的厚度)而產生。例如，就一具有一藍寶石或其他主體基板12與一SiC種晶層16的複合基板而言，種晶層16之厚度可介於50與300之間。
在成長磊晶層18的期間，由於層18之厚度會增加超過一薄的種晶層之厚度，故而磊晶層18內之應變負擔便會因成長於晶格不匹配之種晶層16上而從層18轉移至種晶層16。一旦層18之厚度超過鬆弛的關鍵點，則層18內應變的釋放便會藉由該種晶層16內所形成之錯位，或藉由相容接合層14與種晶層16間之滑動而產生，且並非藉由穿過磊晶層18向上傳遞之錯位而產生。當該應變負擔藉由於該種晶層中形成錯位而從磊晶層18轉移至種晶層16時，該種晶層之晶格常數便會偏離鬆弛時之種晶層之晶格常數，同時並獨立成接近或等於該等磊晶層中之晶格常數之晶格常數。因此，磊晶層18便為大部分不具有錯位的高品質層。例如，裝置層18中的穿透錯位濃度可侷限於小於109 cm－ 2 ；較佳地侷限於小於108 cm－ 2 ；較佳地侷限於小於107 cm－ 2 ；以及較佳地侷限於小於106 cm－ 2 。
如同上文中所說明，鄰接種晶層16之三族氮化物層的成分通常係針對其在種晶層16材料上成核的能力而加以選擇。就上述關於此具體實施例(其中一SiC種晶層16係附著至一藍寶石主體基板12)的範例而言，成長於種晶層16之上的三族氮化物層可為AlN，其會妥善地於SiC上成核，並具有合理接近SiC之晶格常數。磊晶層18之成分在整個層18的厚度中可因三族氮化物層之任意組合的成分漸變或超晶格而有所變化。例如，一極薄的AlN層可直接沉積於一SiC種晶層16上，然後可添加GaN以形成減少AlN成分的AlGaN，直到該AlN成分達到0%並得到GaN為止。該成分可在隨後藉由添加與提升InN之成分而從GaN改變成InGaN，直到達成所需要之InGaN成分為止。
隨著種晶層之厚度在此具體實施例中的減少，種晶層16、主體基板12與磊晶層18之CTE之間的匹配，以及種晶層16與磊晶層18之晶格常數之間的匹配遂變得較不重要，因為一薄的種晶層較能夠膨脹、形成錯位或在具有能釋放磊晶層18中之應變之接合層14的介面處滑動。
於部分具體實施例中，種晶層16與成長於該種晶層上之第一磊晶層18的材料係經挑選而使種晶層16之晶格常數與成長於該種晶層上之第一磊晶層(稱為成核層)之晶格常數間的差異小於1%。例如，一GaN或InGaN成核層可成長於一包括一ZnO種晶層16的複合成長基板上，該ZnO種晶層16係藉由一氧化物接合層而接合至任何具有合理接近該ZnO種晶之CTE之CTE的主體基板。該ZnO之晶格常數為3.24。該成核層之晶格常數取決於該成核層之InN成分，而可能會介於(例如)3.21與3.27之間。例如，一In0 . 0 9 Ga0 . 9 1 N成核層具有大約3.21的晶格常數，而一In0 . 1 6 Ga0 . 8 4 N成核層則具有大約3.24的晶格常數。由於ZnO在以MOCVD成長InGaN所需溫度下可能會解離，故而於一具有一ZnO種晶層之複合基板上成長的第一三族氮化物層可以例如MBE的低溫技術來進行成長。或者是，可在一SiC種晶層(其具有3.08之晶格常數)上成長一AlN成核層(其具有3.11之晶格常數)。
限制該種晶層與該成核層之晶格常數間的差異可使該裝置中應變的量降低，並潛在地減少該裝置之磊晶層18中所形成的錯位數目。於一些裝置中，磊晶層18，例如該成核層之晶格常數可大於種晶層16中之晶格常數，故而該等磊晶層係處於壓縮應變的情況下，而非拉伸應變。
於部分具體實施例中，該主體基板材料為能更加接近地與磊晶層18之晶格常數相匹配，係經挑選而具有能使該種晶層之晶格常數在加熱之情況下伸展一所需量的CTE。主體基板12可經挑選使其之CTE於該三族氮化物層18的成長溫度中會在種晶層16內產生拉伸應變。因此，種晶層16之晶格常數便會藉由該拉伸應變而膨脹，以較佳地匹配高InN成分(例如，In0 . 1 5 Ga0 . 8 5 N)之晶格常數，其為磊晶層18之發光層發出可見光所必須。膨脹的種晶層晶格常數可能發生於一複合基板，其在一藍寶石主體基板12上具有一SiC種晶層16，或在一多晶SiC主體基板12上具有一GaN種晶層16。在由主體基板12將拉伸應變施加至種晶層16的情況中，該種晶層16愈薄，則該種晶層16便愈能夠承受該拉伸應變，而不會破裂。一般而言，最好能夠將種晶層16之晶格常數與該成核層之晶格常數之間的差異限制成小於約1%，尤其是在希望該種晶層之經伸展之晶格常數能夠與該成核層之晶格常數相匹配的情況中。
於該主體基板材料係經選擇而伸展該種晶層之晶格常數的具體實施例中之一項範例中，一AlN成核層(其具有約5×10－ 6 ℃－ 1 之CTE與3.11之晶格常數)係成長於一具有一SiC種晶層16(其具有約4×10－ 6 ℃－ 1 之CTE與3.08之晶格常數)的基板上。主體基板12可具有至少10×10－ 6 ℃－ 1 之CTE。若主體基板12具有至少15×10－ 6 ℃－ 1 之CTE，則隨著環境溫度上升至一適合磊晶層18成長的溫度(例如，約1000℃)，主體基板12的膨脹將使得SiC種晶層16之晶格常數能夠膨脹以匹配該成長AlN成核層之晶格常數。由於在種晶層16與該成核層之間沒有任何的晶格常數不匹配，故而該AlN成核層便可在無具錯位或具有極低濃度之錯位的情況下成長。一具有至少15×10－6 ℃－ 1 之CTE的合適主體基板材料中之一項範例係海恩斯合金214(UNS # N07214)，其係一種含75% Ni、16% Cr、4.5% Al與3% Fe具有18.6×10－ 6 ℃－ 1 之CTE以及1355℃之熔點的合金。於另一範例中，一具有達50%之AlN的AlGaN成核層係成長於一具有一AlN種晶層16的基板上。於另一範例中，一InGaN成核層係成長於一具有一GaN種晶層16的基板上。可在裝置晶圓上形成溝渠，以在成長之後將該晶圓冷卻至室溫時能避免錯位的形成，同時種晶層16之晶格常數會再次收縮。此等溝渠於下文中係參考圖9而加以說明。
於部分具體實施例中，使磊晶層18中進一步的應變釋放發生，可藉由將該等種晶層形成如接合層14上之條紋或格柵，而非如一單一連續層。或者是，可將種晶層形成如一單一連續層，然後移除適當地方(例如，藉由形成溝渠)，進而產生應變釋放。圖9係一具有一複合基板之裝置的斷面圖，該複合基板包括形成如條紋之種晶層16。一單一連續種晶層16可經由接合層14而附著至主體基板12，然後藉由傳統微影技術來移除該種晶層之部分以形成條紋而圖案化。每一種晶層條紋之邊緣可藉由將磊晶層18內之錯位集中在種晶層條紋邊緣處而提供額外的應變釋放。種晶層16、接合層14與該成核層之成分可經選擇而使該成核層材料會優先於種晶層16上，而非於由種晶層16之部分間空間所曝露出的接合層14之部分上成核。
於一發光裝置之晶圓上，圖9所說明之種晶層16中的溝渠可以一單一裝置寬度(例如，數百微米或毫米)之等級而加以分隔開來。可分割具有一圖案化種晶層之形成於一複合基板上的裝置晶圓，使得該種晶層部分之邊緣不會位於個別裝置之發光層的下面，因為集中於該等種晶層之邊緣處的錯位可導致低效能或可靠度的問題。或者是，可在一單一裝置之寬度(例如，以數微米或數十微米加以分隔開來)內形成多溝渠。於此等基板上之成長條件可經挑選而使於種晶層16(或一稍後之磊晶層)上所形成之成核層會聚結於種晶層16中所形成之溝渠上，使得該晶圓上之裝置的發光層會形成一因種晶層16中之溝渠而不中斷的連續層。
一些於上文之具體實施例或範例中所說明之複合基板可如圖4至6中所說明一般地形成。圖4至6說明在可獲得該種晶層之整體材料時形成一複合基板；例如具有SiC、Al2 O3 、ZnO之種晶層，以及可能還有一些例如AlN之三族氮化物層的基板。如圖4中所說明，接合層14係藉由一對該接合層與該主體基板材料合適之傳統技術而形成於一主體基板12上。例如，一SiO2 接合層14可藉由(例如)一例如化學汽相沉積之沉積技術而沉積於一Al2 O3 主體基板12上。於部分具體實施例中，接合層14可在沉積之後以一能使接合層14變平坦之技術進行處理，例如機械拋光。
種晶層材料16A之厚晶圓隨後係接合至接合層14之曝露表面，如同圖5中所說明。種晶層材料晶圓16A為能對接合層14形成一強接合亦必須平坦。主體基板12與晶圓16A會在升高的溫度與壓力下進行接合。
超過種晶層16之所需厚度的種晶層材料16A部分隨後係由一適合種晶層16之成分的技術60加以移除，如同圖6中所說明。例如，Al2 O3 種晶層材料可藉研磨加以移除，而SiC種晶層材料可藉蝕刻加以移除。所產生之結構係上述複合基板10。
圖4、7與8說明一種用以形成上述複合基板的替代性方法。如同於上述參考圖4至6之方法中一般，一接合層14首先會形成於主體基板12上，隨後若需要讓接合層14變平坦則進行處理，如同圖4中所說明。
不同的是，種晶層材料16B之晶圓會植入70一例如為氫、氘或氦之材料72，以於一與該最終複合基板中之種晶層16所需厚度相符的深度72處形成一氣泡層。種晶層材料晶圓16B可為一單一材料，例如Al2 O3 ，或其可包括不同材料，例如一磊晶成長於一Al2 O3 晶圓上或接合至一主體基板的三族氮化物層，如下文所述一般。
晶圓16B係接合至接合層14，使得植入氫的晶圓16B之側係接合至接合層14。如同上文參考圖5之所述，接合層14之曝露表面與晶圓16B之表面二者皆必須夠平坦，進而能在升高的溫度與壓力下形成一強接合。所產生之結構係說明於圖8。圖8之接合結構隨後係經加熱而在一惰性氣體環境中例如達一大於約500℃的溫度，這樣的加熱會使植入於晶圓16B中的氣泡層膨脹，同時會使晶圓16B之薄種晶層部分在植入氣泡層72之厚度位置剝離剩餘的晶圓16B，並產生如上所述的最終複合基板10。
於上文包括尚無法以整體材料獲得之材料的種晶層具體實施例與範例中，該種晶層(例如)在如GaN、AlGaN、InGaN、InN與AlN之三族氮化物種晶層的情況中必須以一例如為MOCVD或MBE之磊晶技術成長於一例如為藍寶石之合適成長基板上而加以個別地製備。於一成長基板上成長適當厚度之種晶層材料後，該種晶層可附著至一適當主體，並可以一適合該成長基板之技術移除該成長基板。
於部分具體實施例中，例如三族氮化物種晶層材料，該種晶層係於該成長基板上進行應變成長。當該種晶層16係連接至主體基板12並從該成長基板釋放出時，若種晶層16與主體基板12之間的連接係相容的(例如，一相容接合層14)，則種晶層16便可至少部分鬆弛。因此，儘管該種晶層係成長為一應變層，但仍可挑選該成分，而在該種晶層從該成長基板釋放出並鬆弛之後，使該種晶層之晶格常數合理接近或匹配成長於該種晶層上之磊晶層18的晶格常數。
例如，當一三族氮化物裝置係傳統成長於Al2 O3 上時，於該基板上所成長之第一層通常係一具有約3.19之晶格常數的GaN緩衝層。該GaN緩衝層會針對成長於該緩衝層上之所有裝置層(包括經常為InGaN之發光層)設定該晶格常數。由於鬆弛、獨立InGaN具有一比GaN大的晶格常數，故而該發光層在成長於一GaN緩衝層之上時係應變的。相反地，於本發明之具體實施例中，一InGaN種晶層可應變成長於一傳統基板上，隨後會接合至一主體，並從該成長基板釋放出，使得該InGaN種晶層會至少部分鬆弛。在鬆弛之後，該InGaN種晶層會具有一比GaN大的晶格常數。由於如此，該InGaN種晶層之晶格常數便比GaN更接近匹配與該InGaN發光層相同成分之鬆弛獨立層之晶格常數。成長於該InGaN種晶層上，包括該InGaN發光層之裝置層將會複製該InGaN種晶層之晶格常數。據此，一具有一鬆弛InGaN種晶層晶格常數的InGaN發光層便會比一具有一GaN緩衝層晶格常數的InGaN發光層應變程度輕。該發光層中之應變之減輕可提升該裝置的效能。
例如，一以傳統方式成長於藍寶石上之GaN緩衝層可具有3.189的晶格常數。一會發出藍色光之InGaN層可具有In0 . 1 2 Ga 0 . 8 8 N之成分(具有3.23之獨立晶格常數的成分)。該發光層中之應變係該發光層中之實際晶格常數(就成長於一傳統GaN緩衝層上之層而言為3.189)與一相同成分之獨立層之晶格常數間的差，於是應變便可表示成(a獨 立 －a實 際 )/a獨 立 。在一傳統In0 . 1 2 Ga0 . 8 8 N層的情況中，該應變係(3.23－3.189)/3.23，約為1.23%。若一相同成分之發光層係與一InGaN種晶層一起成長於一複合基板上，則便可減輕或消除該應變，因為該InGaN種晶層之晶格常數愈大會使該發光層中之實際晶格常數愈大。於本發明之部分具體實施例中，可將於一發光介於430與480 nm間之裝置之發光層中的應變減輕至小於1%，且更佳地會小於0.5%。一會發出青色光之InGaN層可具有In0 . 1 6 Ga0 . 8 4 N之成分(一在成長於傳統GaN緩衝層上時會具有約1.7%之應變的成分)。於本發明之部分具體實施例中，可將於一發光介於480與520 nm間之裝置之發光層中的應變減輕至小於1.5%，且更佳地會小於1%。一會發出綠色光之InGaN層可具有In0 . 2 Ga0 . 8 N之成分(一具有3.26之獨立晶格常數，並在成長於傳統GaN緩衝層上時會產生約2.1%之應變的成分)。於本發明之部分具體實施例中，可將於一發光介於520與560 nm間之裝置之發光層中的應變減輕至小於2%，且更佳地會小於1.5%。
三族氮化物種晶層材料為能形成一具有就所需取向之三族氮化物種晶層的複合基板，便可能需要額外的接合步驟。於藍寶石或SiC成長基板上所成長之三族氮化物層一般係成長為c平面纖維鋅礦。此類纖維鋅礦之三族氮化物結構會具有一鎵面與一氮面。三族氮化物會優先成長為使該成長層之頂部表面係該鎵面，而該底部表面(鄰接該成長基板之表面)係該氮面。以傳統方式單純地使種晶層材料成長於藍寶石或SiC上，然後將該種晶層材料連接至一主體，並移除該成長基板將會使具有一三族氮化物種晶層之複合基板曝露出該氮面。如上之所述，三族氮化物會優先成長於該鎵面上(即，在該鎵面作為該頂部表面的情況下)，因此於該氮面上成長便可使該結晶中產生不希望的缺陷，或由於該結晶取向會從一以該氮面作為該頂部表面之取向轉換成一以該鎵面作為該頂部表面之取向而導致材料品質變低。
欲形成一以該鎵面作為該頂部表面之具有一三族氮化物種晶層的複合基板，可以傳統方式使種晶層材料成長於一成長基板上，然後接合至任何合適的第一主體基板，然後從該成長基板分離出，使得該種晶層材料係經由該鎵面而接合至該第一主體基板，並藉由移除該成長基板而使該氮面曝露出來。該種晶層之氮面隨後會接合至一第二主體基板10(根據本發明具體實施例之複合基板的主體基板)。在接合至該第二主體基板後，會以一適合該成長基板之技術移除該第一主體基板。於該最終複合基板中，該種晶層材料16之氮面會經由選擇性接合層14而接合至主體基板12(第二主體基板)，使得三族氮化物種晶層16之鎵面會曝露出來，以供成長磊晶層18。
例如，一GaN緩衝層係以傳統方式成長於一藍寶石基板上，接著並成長一InGaN層，其將形成複合基板的種晶層。該InGaN層係在具有或無具一接合層的情況下接合至一第一主體基板。該藍寶石成長基板係藉由對鄰接該藍寶石之GaN緩衝層進行雷射熔化而移除，然後因移除該藍寶石而曝露出的剩餘GaN緩衝層會藉由蝕刻而移除，並產生一接合至一第一主體基板的InGaN層。該InGaN層可植入一材料，例如氫、氘或氦，以於一與該最終複合基板中之種晶層所需厚度相符的深度處形成一氣泡層，如同上文參考圖7之所述。該InGaN層可選擇性加以處理，以形成一就接合而言夠平坦的表面。該InGaN層隨後會在具有或無具一接合層之情況下接合至一第二主體基板，並且會在該最終複合基板中形成該主體。隨後會如上所述一般加熱該第一主體基板、InGaN層與第二主體基板，並使植入該InGaN層中的氣泡層膨脹，同時該InGaN層之薄種晶層部分會剝離剩餘的InGaN層與該第一主體基板，遂產生如上所述具有一接合至一主體基板之InGaN種晶層的最終複合基板。
作為將該種晶層材料接合兩次，先至一第一主體基板然後至一第二主體基板，以將該種晶層材料之結晶取向翻轉兩次的替代，可使該種晶層材料成長於一氮面朝上的成長基板。當該氮面種晶層材料係如上之所述連接至主體基板12時，種晶層16之鎵面會曝露出來，以供成長磊晶層18。可藉由，例如汽相磊晶或MOCVD來成長氮面膜，如同在"Morphological and structure characteristics of homoepitaxial GaN grown by metalorganic chemical vapour deposition (MOCVD)"、Journal of Crystal Growth 204(1999)419－428與"Playing with Polarity"、Phys.Stat.Sol.(b)228、No.2、505－512(2001)中所做較詳細之說明，其二者皆以提及方式併入本文。
於部分具體實施例中，該種晶層材料係成長為m平面或a平面材料，而非如上所述一般的c平面材料。
可將一成長於根據上述具體實施例中之任一者之複合基板10上的三族氮化物裝置處理成一如圖1至3中所說明之薄膜裝置。如上所述，裝置層18係成長於一複合基板10上。該等裝置層隨後會接合至一新的主體基板，然後可移除複合基板10的全部或一部分。圖1說明於複合基板10上所成長的裝置層。裝置層18通常會包括一成長於基板10上的n型區域，其可包括例如為緩衝層或成核層的選擇性製備層，以及經設計以在移除複合基板10之後使得釋放複合基板10或薄化該等磊晶層變容易的選擇性釋放層。於該n型區域上，通常會成長一或更多的發光層，其上接著並成長一p型區域。可處理裝置層18之頂部表面，以藉由例如粗糙化或形成一例如為光子結晶之結構，而提升來自該最終裝置之光擷取。
如圖2中所說明，一或更多的金屬層20(例如，包括歐姆接點層、反射層、阻障層與接合層)係沉積於裝置層18之頂部表面上。該等裝置層隨後會經由金屬層20之曝露表面而接合至一主體基板22。一或更多的接合層(通常為金屬)可作為該等磊晶裝置層18與主體基板22間之熱壓縮或共熔接合的相容材料。適當的接合層金屬範例包括金與銀。主體基板22在移除複合成長基板10之後會提供對該等磊晶層的機械支撐，並且會提供對裝置層18中之一表面的電性接點。主體基板22通常係經選擇而為電傳導性(即，小於約0.1 Ωcm)；為熱傳導性；具有一與該等磊晶層之CTE相匹配的CTE；以及足夠平坦(即，具有的均方根糙度小於約10 nm)來形成強晶圓接合。合適的材料(例如)包括金屬，如Cu、Mo、Cu/Mo與Cu/W；具有金屬接點之半導體，如具有歐姆接點之Si與具有歐姆接點之GaAs，該等歐姆接點(例如)包括Pd、Ge、Ti、Au、Ni、Ag中之一者或一者以上；以及陶瓷，如AlN、壓縮鑽石或藉由化學汽相沉積所成長之鑽石層。
裝置層18可在一晶圓規模上接合至主體基板22，使得裝置的整體晶圓係接合至主體之晶圓，然後會在接合之後切割該等個別裝置。或者是，可將裝置之晶圓切割成個別裝置，然後每一裝置會在一晶粒規模上接合至主體基板22，如同於2004年10月28日所申請之美國申請序號第10/977,294號，"Package－Integrated Thin－Film LED"中所做較詳細之說明，同時其係以提及之方式併入本文。
主體基板22與磊晶層18係在升高的溫度與壓力中壓在一起，以於主體基板22與金屬層20間之介面處形成一堅固的接合(例如，一於該介面處之金屬接合層間所形成之堅固金屬接合)。接合的溫度與壓力範圍係由所產生之接合強度限制在較低部分上，而由主體基板結構、金屬化與該磊晶結構之穩定性限制在較高部分上。例如，高溫及/或高壓可導致該等磊晶層的分解、金屬接點的剝離、阻障擴散的失敗或在該等磊晶層中成分材料遭排氣。對接合而言適當的溫度範圍，例如係室溫至約500℃。對接合而言適當的壓力範圍，例如係無施加任何壓力至約500 psi。
隨後可移除複合基板10之全部或一部分，如同圖3中所說明。例如，可藉由在一會侵襲接合層14之蝕刻中蝕刻該裝置而移除複合基板10之主體基板12。因此遂移除主體基板12與接合層14，並留下種晶層16與接合至第二主體基板22的裝置層18。亦可藉由，例如蝕刻、碾磨、研磨或其之組合而移除種晶層16。例如，一SiC種晶層可經蝕刻而去除，而一Al2 O3 種晶層則可經研磨而去除。於部分具體實施例中，種晶層16或整個複合基板10會成為該最終裝置的部分。
若如圖3中所說明之裝置一般移除整個複合基板10，則便可薄化剩餘的裝置層18，以例如移除該等裝置層中最接近種晶層16且材料品質低的部分。該等磊晶層可藉由，例如化學機械拋光、傳統乾式蝕刻或光電化學蝕刻(PEC)而進行薄化。該等磊晶層的頂部表面可加以紋理化或粗糙化，進而使擷取之光的量能夠提升。一接點26(經常是一n接點)係，例如在一環或一格柵中，形成於層18之曝露表面上。於該接點下之裝置層可植入(例如)氫，以避免從該接點下之發光區域部分發光。可將例如為磷光體之波長轉換層及/或例如為雙色鏡或偏光鏡之次要光學元件施加至該發光表面上，如同本技術中所習知的一般。
或者是，如圖10中所說明，可移除圖1中所顯示之裝置的磊晶層18之一部分，使得包夾該發光區域之該n型區域與該p型區域二者之部分皆會曝露在該裝置的同一側上。電性接點26與28係形成於此等曝露部分上。若電性接點26與28為反射性，則可將該結構以接點側朝下的方式安裝於一座24上，使得光會穿過種晶層16而擷取出來，如同圖10中所說明。可移除複合基板的全部或部分，並例如留下附著至磊晶層18的種晶層16，如同圖10中所說明。若電性接點26及/或28為透明，則可將該裝置以接點側朝上的方式安裝，使得光會穿過接點26與28而擷取出來(圖10中未顯示出)。
本發明既經詳細說明，熟悉本技術人士便應明白，依所給的本揭示內容，可不脫離本文中所說明之本發明概念的精神來對本發明進行修改。因此並不希望本發明之範疇限於所解釋及說明的特定具體實施例。
10．．．複合成長基板
12．．．主體基板
14．．．接合層
16．．．種晶層
16A．．．種晶層材料晶圓
16B．．．種晶層材料晶圓
18．．．半導體裝置層/磊晶層
20．．．金屬層
22．．．主體基板
24．．．座
26．．．電性接點
28．．．電性接點
60．．．技術
70．．．植入
72．．．材料/深度
圖1說明成長於一包括一主體基板、一接合層與一種晶層之複合成長基板上的三族氮化物半導體結構。
圖2說明接合至一第二主體基板的圖1之結構。
圖3說明移除該種晶層、該接合層與該第一主體基板之後，且在該等磊晶層之曝露表面上形成一接點之後的圖2之結構。
圖4說明一主體基板與接合層。
圖5說明接合至一種晶層材料之厚晶圓的圖4之結構。
圖6說明為產生一具所需厚度之種晶層而移除一種晶層材料厚晶圓之一部份後的複合基板。
圖7說明於一種晶層材料厚晶圓中植入一氣泡層。
圖8說明接合至圖4結構的圖7之結構。
圖9說明具有包括一圖案化種晶層之複合基板的裝置。
圖10說明一成長於複合基板之種晶層上的覆晶裝置。
10．．．複合成長基板
12．．．主體基板
14．．．接合層
16．．．種晶層
18．．．半導體裝置層/磊晶層

Claims (24)

  1. 一種發光結構，其包括：一n型區域；一p型區域；一三族氮化物發光層，其位於該n型區域與該p型區域之間，其中該三族氮化物發光層具有大於3.19Å之一晶格常數；及一基板，該基板包含：一主體；及一InGaN種晶層，其接合至該主體，其中該InGaN種晶層具有大於3.19Å之一晶格常數；其中該等n型區域、p型區域與發光層係成長於該InGaN種晶層上。
  2. 如請求項1之發光結構，其中該三族氮化物發光層係受應變的。
  3. 如請求項1之發光結構，其中該發光層具有大於3.2Å之一晶格常數。
  4. 如請求項3之發光結構，其中該發光層係配置成用以發出具有介於430與480nm間之一峰值波長的光。
  5. 如請求項1之發光結構，其中該發光層具有大於3.22Å之一晶格常數。
  6. 如請求項5之發光結構，其中該發光層係配置成用以發出具有介於480與520nm間之一峰值波長的光。
  7. 如請求項1之發光結構，其中該發光層具有大於3.23Å之 一晶格常數。
  8. 如請求項7之發光結構，其中該發光層係配置成用以發出具有介於520與560nm間之一峰值波長的光。
  9. 如請求項1之發光結構，其進一步包括電性連接至該n型區域與該p型區域的接點。
  10. 一種發光結構，其包括：一n型區域；一p型區域；一三族氮化物發光層，其位於該n型區域與該p型區域之間，且該發光層具有一晶格常數a實際 ；及一基板，該基板包括：一主體；以及三族氮化物種晶層，其接合至該主體，其中該三族氮化物種晶層具有大於3.19Å之一晶格常數；其中該等n型區域、p型區域與發光層係成長於該三族氮化物種晶層上；且其中：含與該發光層相同之一成分的一鬆弛、獨立層具有一晶格常數a獨立 ；(a獨立 -a實際 )/a獨立 係小於1%；以及該發光層係配置成用以發出具有介於430與480nm間之一峰值波長的光。
  11. 如請求項10之發光結構，其中(a獨立 -a實際 )/a獨立 係小於0.5%。
  12. 如請求項10之發光結構，其進一步包括：一第一接點，其電性連接至該n型區域；以及一第二接點，其電性連接至該p型區域。
  13. 如請求項12之發光結構，其中：該等n型區域、p型區域與發光層係包含於一半導體結構中；該等第一與第二接點中的一者係形成於該半導體結構之一頂部側上；以及該等第一與第二接點中的另一者係形成於該半導體結構之一底部側上。
  14. 如請求項12之發光結構，其中：該等n型區域、p型區域與發光層係包含於一半導體結構中；以及第一與第二接點二者係皆形成於該半導體結構之一相同側上。
  15. 一種發光結構，其包括：一n型區域；一p型區域；一三族氮化物發光層，其位於該n型區域與該p型區域之間，且該發光層具有一晶格常數a實際 ；及一基板，該基板包括：一主體；以及三族氮化物種晶層，其接合至該主體，其中該三族氮化物種晶層具有大於3.19Å之一晶格常數； 其中該等n型區域、p型區域與發光層係成長於該三族氮化物種晶層上；且其中：含與該發光層相同之一成分的一鬆弛、獨立層具有一晶格常數a獨立 ；(a獨立 -a實際 )/a獨立 係小於1.5%；以及該發光層係配置成用以發出具有介於480與520nm間之一峰值波長的光。
  16. 如請求項15之發光結構，其中(a獨立 -a實際 )/a獨立 係小於1%。
  17. 如請求項15之發光結構，其進一步包括：一第一接點，其電性連接至該n型區域；以及一第二接點，其電性連接至該p型區域。
  18. 如請求項17之發光結構，其中：該等n型區域、p型區域與發光層係包含於一半導體結構中；該等第一與第二接點中的一者係形成於該半導體結構之一頂部側上；以及該等第一與第二接點中的另一者係形成於該半導體結構之一底部側上。
  19. 如請求項17之發光結構，其中：該等n型區域、p型區域與發光層係包含於一半導體結構中；以及第一與第二接點二者係皆形成於該半導體結構之一相 同側上。
  20. 一種發光結構，其包括：一n型區域；一p型區域；一三族氮化物發光層，其位於該n型區域與該p型區域之間，且該發光層具有一晶格常數a實際 ；及一基板，該基板包括：一主體；以及三族氮化物種晶層，其接合至該主體，其中該三族氮化物種晶層具有大於3.19Å之一晶格常數；其中該等n型區域、p型區域與發光層係成長於該三族氮化物種晶層上；且其中：含與該發光層相同之一成分的一鬆弛、獨立層具有一晶格常數a獨立 ；(a獨立 -a實際 )/a獨立 係小於2%；以及該發光層係配置成用以發出具有介於520與560nm間之一峰值波長的光。
  21. 如請求項20之發光結構，其中(a獨立 -a實際 )/a獨立 係小於1.5%。
  22. 如請求項20之發光結構，其進一步包括：一第一接點，其電性連接至該n型區域；以及一第二接點，其電性連接至該p型區域。
  23. 如請求項22之發光結構，其中： 該等n型區域、p型區域與發光層係包含於一半導體結構中；該等第一與第二接點中的一者係形成於該半導體結構之一頂部側上；以及該等第一與第二接點中的另一者係形成於該半導體結構之一底部側上。
  24. 如請求項22之發光結構，其中：該等n型區域、p型區域與發光層係包含於一半導體結構中；以及第一與第二接點二者係皆形成於該半導體結構之一相同側上。
TW095135370A 2005-09-27 2006-09-25 發光結構 TWI434428B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/237,215 US20070069225A1 (en) 2005-09-27 2005-09-27 III-V light emitting device

Publications (2)

Publication Number Publication Date
TW200717883A TW200717883A (en) 2007-05-01
TWI434428B true TWI434428B (zh) 2014-04-11

Family

ID=37892770

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095135370A TWI434428B (zh) 2005-09-27 2006-09-25 發光結構

Country Status (6)

Country Link
US (1) US20070069225A1 (zh)
EP (1) EP1932187B1 (zh)
JP (1) JP5441297B2 (zh)
CN (2) CN101273469B (zh)
TW (1) TWI434428B (zh)
WO (1) WO2007036858A2 (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7018909B2 (en) * 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
US8334155B2 (en) * 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
US7951693B2 (en) * 2006-12-22 2011-05-31 Philips Lumileds Lighting Company, Llc III-nitride light emitting devices grown on templates to reduce strain
US7547908B2 (en) * 2006-12-22 2009-06-16 Philips Lumilieds Lighting Co, Llc III-nitride light emitting devices grown on templates to reduce strain
US20080259980A1 (en) * 2007-04-19 2008-10-23 Philips Lumileds Lighting Company, Llc Semiconductor Light Emitting Device Including Oxide Layer
TWI385820B (zh) * 2007-08-24 2013-02-11 Sino American Silicon Prod Inc 半導體發光元件及其製造方法
JP2009188249A (ja) * 2008-02-07 2009-08-20 Nanoteco Corp 発光ダイオードおよびその製造方法、発光ダイオードアレイ
FR2931293B1 (fr) 2008-05-15 2010-09-03 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure support d'epitaxie et heterostructure correspondante
TWI457984B (zh) * 2008-08-06 2014-10-21 Soitec Silicon On Insulator 應變層的鬆弛方法
EP2151861A1 (en) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Passivation of etched semiconductor structures
EP2151852B1 (en) * 2008-08-06 2020-01-15 Soitec Relaxation and transfer of strained layers
EP2151856A1 (en) * 2008-08-06 2010-02-10 S.O.I. TEC Silicon Relaxation of strained layers
EP2159836B1 (en) * 2008-08-25 2017-05-31 Soitec Stiffening layers for the relaxation of strained layers
US9117944B2 (en) * 2008-09-24 2015-08-25 Koninklijke Philips N.V. Semiconductor light emitting devices grown on composite substrates
WO2010042871A1 (en) * 2008-10-09 2010-04-15 The Regents Of The University Of California Photoelectrochemical etching for chip shaping of light emitting diodes
TWI373861B (en) * 2008-12-11 2012-10-01 Nat Univ Tsing Hua Fabrication method of light emitting element and its light emitting element
TW201030809A (en) * 2009-02-10 2010-08-16 Nat Univ Tsing Hua Fabrication method of a photonic crystal structure
JP5597933B2 (ja) * 2009-05-01 2014-10-01 住友電気工業株式会社 Ｉｉｉ族窒化物半導体層貼り合わせ基板およびその製造方法
US9520856B2 (en) 2009-06-24 2016-12-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator structure having an electrode with a cantilevered portion
JP4871378B2 (ja) * 2009-08-24 2012-02-08 株式会社沖データ 半導体発光素子アレイ装置、画像露光装置、画像形成装置、及び画像表示装置
US9847768B2 (en) * 2009-11-23 2017-12-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Polarity determining seed layer and method of fabricating piezoelectric materials with specific C-axis
US20110177638A1 (en) * 2010-01-15 2011-07-21 Koninklijke Philips Electronics N.V. Semiconductor light emitting device with curvature control layer
US8536022B2 (en) * 2010-05-19 2013-09-17 Koninklijke Philips N.V. Method of growing composite substrate using a relaxed strained layer
KR101042561B1 (ko) * 2011-02-28 2011-06-20 박건 결정성 및 휘도가 우수한 질화물계 발광소자 및 그 제조 방법
US9425764B2 (en) 2012-10-25 2016-08-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having composite electrodes with integrated lateral features
US9099983B2 (en) 2011-02-28 2015-08-04 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic wave resonator device comprising a bridge in an acoustic reflector
US9203374B2 (en) 2011-02-28 2015-12-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Film bulk acoustic resonator comprising a bridge
US9444426B2 (en) 2012-10-25 2016-09-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having integrated lateral feature and temperature compensation feature
CN102832297B (zh) * 2011-06-17 2015-09-30 比亚迪股份有限公司 一种半导体发光器件及电流扩散层的制备方法
US8922302B2 (en) 2011-08-24 2014-12-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator formed on a pedestal
US9608592B2 (en) 2014-01-21 2017-03-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Film bulk acoustic wave resonator (FBAR) having stress-relief
US9343626B2 (en) 2013-03-15 2016-05-17 Soitec Semiconductor structures having active regions comprising InGaN, methods of forming such semiconductor structures, and light emitting devices formed from such semiconductor structures
DE112014001423T5 (de) * 2013-03-15 2015-12-24 Soitec Halbleiterstrukturen mit InGaN umfassenden Aktivbereichen, Verfahren zum Bilden derartiger Halbleiterstrukturen und aus derartigen Halbleiterstrukturen gebildete Licht emittierende Vorrichtungen
CN103988843B (zh) * 2014-05-29 2016-06-22 江苏龙灯化学有限公司 一种杀菌组合物
DE102015103323A1 (de) * 2015-03-06 2016-09-08 Infineon Technologies Austria Ag Verfahren zum Herstellen von Halbleitervorrichtungen durch Bonden einer Halbleiterscheibe auf ein Basissubstrat, zusammengesetzter Wafer und Halbleitervorrichtung
FR3079534B1 (fr) * 2018-03-28 2022-03-18 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau gaas et substrat pour croissance par epitaxie d'une couche monocristalline de materiau gaas
FR3079532B1 (fr) 2018-03-28 2022-03-25 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau ain et substrat pour croissance par epitaxie d'une couche monocristalline de materiau ain
KR20200017847A (ko) * 2018-08-09 2020-02-19 고려대학교 산학협력단 압전 박막의 제조 방법 및 압전 박막을 이용한 압전 센서
US10581225B1 (en) * 2018-09-27 2020-03-03 Avago Technologies International Sales Pte. Limited Optical devices with bandwidth enhancing structures
US10847625B1 (en) 2019-11-19 2020-11-24 Opnovix Corp. Indium-gallium-nitride structures and devices
CN113284994B (zh) * 2021-03-30 2023-03-14 华灿光电（浙江）有限公司 深紫外发光二极管的外延片及其制备方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2560963B2 (ja) * 1993-03-05 1996-12-04 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
US5578839A (en) * 1992-11-20 1996-11-26 Nichia Chemical Industries, Ltd. Light-emitting gallium nitride-based compound semiconductor device
US5909040A (en) * 1994-03-09 1999-06-01 Kabushiki Kaisha Toshiba Semiconductor device including quaternary buffer layer with pinholes
US5656832A (en) * 1994-03-09 1997-08-12 Kabushiki Kaisha Toshiba Semiconductor heterojunction device with ALN buffer layer of 3nm-10nm average film thickness
JP3325380B2 (ja) * 1994-03-09 2002-09-17 株式会社東芝 半導体発光素子およびその製造方法
JP2780691B2 (ja) * 1994-12-02 1998-07-30 日亜化学工業株式会社 窒化物半導体発光素子
US5777350A (en) * 1994-12-02 1998-07-07 Nichia Chemical Industries, Ltd. Nitride semiconductor light-emitting device
JPH08316581A (ja) * 1995-05-18 1996-11-29 Sanyo Electric Co Ltd 半導体装置および半導体発光素子
JPH08316582A (ja) * 1995-05-19 1996-11-29 Nec Corp 半導体レーザ
JP2839077B2 (ja) * 1995-06-15 1998-12-16 日本電気株式会社 窒化ガリウム系化合物半導体発光素子
JPH09116225A (ja) * 1995-10-20 1997-05-02 Hitachi Ltd 半導体発光素子
JP3448450B2 (ja) * 1996-04-26 2003-09-22 三洋電機株式会社 発光素子およびその製造方法
JPH10150245A (ja) * 1996-11-21 1998-06-02 Matsushita Electric Ind Co Ltd 窒化ガリウム系半導体の製造方法
JP3718329B2 (ja) * 1997-08-29 2005-11-24 株式会社東芝 ＧａＮ系化合物半導体発光素子
US6657300B2 (en) * 1998-06-05 2003-12-02 Lumileds Lighting U.S., Llc Formation of ohmic contacts in III-nitride light emitting devices
US6194742B1 (en) * 1998-06-05 2001-02-27 Lumileds Lighting, U.S., Llc Strain engineered and impurity controlled III-V nitride semiconductor films and optoelectronic devices
US6233265B1 (en) * 1998-07-31 2001-05-15 Xerox Corporation AlGaInN LED and laser diode structures for pure blue or green emission
JP4530234B2 (ja) * 1998-10-09 2010-08-25 シャープ株式会社 半導体発光素子
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP2000261035A (ja) * 1999-03-12 2000-09-22 Toyoda Gosei Co Ltd ＧａＮ系の半導体素子
CN1292494C (zh) * 2000-04-26 2006-12-27 奥斯兰姆奥普托半导体有限责任公司 发光半导体元件及其制造方法
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
CN101834245B (zh) * 2001-06-15 2013-05-22 克里公司 在SiC衬底上形成的GaN基LED
JP4558502B2 (ja) * 2002-12-11 2010-10-06 アンモノ・スプウカ・ジ・オグラニチョノン・オドポヴィエドニアウノシツィオン テンプレート型基板の製造方法
JP2004247563A (ja) * 2003-02-14 2004-09-02 Sony Corp 半導体素子
US7256483B2 (en) * 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
TWI299915B (en) * 2004-11-16 2008-08-11 Showa Denko Kk Group iii nitride semiconductor light-emitting device
US8334155B2 (en) * 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device

Also Published As

Publication number Publication date
CN101273469B (zh) 2012-07-04
CN101273469A (zh) 2008-09-24
WO2007036858A3 (en) 2007-09-07
CN101916802A (zh) 2010-12-15
EP1932187B1 (en) 2019-04-03
US20070069225A1 (en) 2007-03-29
JP2007096330A (ja) 2007-04-12
EP1932187A2 (en) 2008-06-18
JP5441297B2 (ja) 2014-03-12
TW200717883A (en) 2007-05-01
WO2007036858A2 (en) 2007-04-05
CN101916802B (zh) 2013-03-27

Similar Documents

Publication Publication Date Title
TWI434428B (zh) 發光結構
TWI538110B (zh) 製造發光裝置的方法
US9117944B2 (en) Semiconductor light emitting devices grown on composite substrates
JP6307547B2 (ja) 光抽出構造を含む半導体発光装置及び方法
US8105852B2 (en) Method of forming a composite substrate and growing a III-V light emitting device over the composite substrate
TW200928015A (en) III-nitride device grown on edge-dislocation template