KR20050104151A

KR20050104151A - 질화물계 반도체 발광다이오드 및 그의 제조방법

Info

Publication number: KR20050104151A
Application number: KR1020040029464A
Authority: KR
Inventors: 김성진
Original assignee: 주식회사 이츠웰
Priority date: 2004-04-28
Filing date: 2004-04-28
Publication date: 2005-11-02

Abstract

본 발명은, 소자의 크기를 줄일 수 있고, 소자를 분리하기 위한 연마된 기초기판의 두께를 두껍게 할 수 있고, 광추출이 용이하며, 벽개면이 균일하며, 제조생산의 시간과 비용을 줄일 수 있는, 질화물계 반도체 발광다이오드 및 그의 제조방법에 관한 것으로서, 사파이어 기초기판, 상기 사파이어 기초기판 위에 형성되어 있는 제1 오믹 접촉층, 상기 제1 오믹접촉층과 연결되어 있는 제2 전극, 상기 제1 도전 접촉층 위에 형성되어 있는 제1 클래드층, 상기 제1 클래드층 위에 형성되어 있는 발광층, 상기 발광층 위에 형성되어 있는 제2 클래드층, 상기 제2 클래드층 위에 형성되어 있는 제2 도전 접촉층, 상기 제2 도전 접촉층 위에 형성되어 있는 제1 전극을 포함하여 이루어지는 질화물계 반도체 발광 다이오드에 있어서, 상기한 사파이어 기초기판은 모따기가 되어 있는 것을 특징으로 한다.

Description

질화물계 반도체 발광다이오드 및 그의 제조방법{GaN-based Light Emitting Diode and manufacturing method of the same}

본 발명은 질화물계 반도체 발광다이오드의 제조방법에 관한 것으로, 보다 상세하게는 웨이퍼의 손실을 줄여 소자의 크기를 줄일 수 있고, 소자를 분리하기 위하여 랩핑된 기초기판의 두께를 두껍게 할 수 있으며, 광추출이 용이하며, 벽개면이 균일하여 제조생산의 시간과 비용을 줄일 수 있도록 하는 질화물계 반도체 발광다이오드 및 그의 제조방법에 관한 것이다.

질화물계 반도체 발광다이오드는 정방향 전류가 일정 이상 흐를 경우 인가전류를 광으로 변환시키는 발광소자중의 하나로서, 질화물계 반도체 재료를 이용하여 p-i-n 접합구조를 갖도록 하여 만들어지며, 질화물계 반도체 재료인 GaN, GaAs, GaP, InP, InAs, InSb 등의 반도체재료의 종류에 따라 그 발광파장이 결정된다.

표시장치용 발광소자로서 주로 사용되는 가시광 영역의 질화물계 반도체 발광다이오드는 사람이 인식할 수 있는 발광파장을 갖도록 하는 GaN, GaAs, GaP 등의 질화물계 반도체 재료를 주로 사용하는데, 특히 GaN 반도체 재료를 이용하여 청색 발광소자로서 주로 사용되고 있는 청색 질화물계 반도체 발광다이오드는 풀칼라를 구현할 수 있다는 장점 때문에 표시장치에서의 응용범위가 확대되고 있고, 향후 조명 광원으로 응용을 고려해 볼 때 그 수요는 폭발적으로 늘어날 것으로 기대되고 있다.

종래의 질화물계 반도체 발광다이오드 제조 방법에서는, 사파이어 기초기판이 단단하기 때문에 다이아몬드 펜으로 사파이어 기판을 스크라이빙하여 소자를 분리하고 있으며 사파이어를 브레이킹하기 위하여 랩핑된 사파이어 기초기판의 두께를 75~150um정도로 얇게 할 수 밖에 없고, 다이아몬드 펜이나 레이저를 이용하여 벽개라인을 형성하기 때문에 소자간의 간격을 일정거리 이상 확보해야 하는 문제점이 있고, 다이아몬드 펜이나 레이저를 이용한 소자분리는 소자공정비용에 반 이상을 차지할 정도로 공정비용이 높다는 문제점이 있다.

또한, 종래의 질화물계 반도체 발광다이오드 제조방법으로는, 사파이어 기초기판 가공이 어렵기 때문에 광추출이 용이한 형태로 가공하기가 힘든 문제점이 있다.

또한 종래의 질화물계 반도체 발광다이오드 제조방법은, 소자분리를 위하여 다이아몬드 펜 또는 레이저 광원을 이용한 벽개라인(scribing line) 형성 및 벽개(braking)를 하고 있는데, 다이아몬드 펜의 사이즈와 레이저 빔의 크기 때문에 소자간 거리를 40~50um 확보해야만 하는 문제점과, 벽개시에 벽개면이 균일하지 못하여 외관불량을 유발시키는 문제점이 있다.

이에 따라 종래의 질화물계 반도체 발광다이오드는 제조생산에 많은 시간과 비용이 소요되어 웨이퍼당 칩생산량의 향상에 장애가 되어 원가상승을 초래하는 문제점이 있다.

본 발명은 이와 같은 종래의 문제점을 해결하기 위한 것으로서, 소자의 크기를 줄일 수 있고, 소자를 분리하기 위하여 랩핑된 기초기판의 두께를 두껍게 할 수 있으며, 광 추출이 용이하며, 벽개면이 균일하여 제조생산의 시간과 비용을 줄일 수 있는, 질화물계 반도체 발광다이오드 및 그의 제조방법을 제공하는 것을 목적으로 한다.

상기한 목적을 달성하기 위한 수단으로서 본 발명은

a. 사파이어 기초기판 위에 버퍼층, 제1 오믹접촉층, 활성층, 제2 오믹접촉층을 포함하는 질화물 반도체층을 성장하는 단계;

b. 상기 제2 오믹접촉층위에 제1 SiO₂보호막을 증착하는 단계;

c. 상기 제1 SiO₂보호막의 일부를 식각하여 상기 제2 오믹접촉층 중 상기 사파이어 기초기판 상에 벽개라인을 형성할 부분과 동일 수직선상에 위치한 부분을 노출시키는 단계;

d. 상기 제1 SiO₂ 보호막을 통해 노출된 질화물 반도체층을 식각하여 사파이어 기초기판을 노출시키는 단계;

e. 상기 제1 SiO₂보호막을 제거한 후, 상기 질화물 반도체 위에 제2 SiO₂보호막을 증착하고, 벽개라인을 형성할 부분의 사파이어 기초기판이 노출되도록 상기 제2 SiO₂ 보호막을 노출시키는 단계;

f. 상기 제2 SiO₂ 보호막을 통해 노출된 사파이어 기초기판을 식각하여 벽개라인을 형성하는 단계;

g. 상기 제2 SiO₂보호막을 제거한후, 제1전극을 형성 할 부분의 질화물 반도체층을 식각하여 제1 오믹접촉층을 노출시키는 단계;

h. 상기 제1 오믹접촉층 및 제2 오믹접촉층 상에 제2 및 제1 전극을 형성하는 단계; 및

i. 상기 사파이어 기초기판을 랩핑한 후, 상기 벽개라인을 따라 브레이킹하여 소자단위로 분리하는 단계;를 포함하는 질화물계 반도체 발광다이오드 제조방법을 제공한다.

바람직하게는, 상기 사파이어 기초기판의 랩핑은 기계적 연마, 습식식각 방법, 건식식각 방법 중 적어도 어느 하나이상의 방법을 사용하여 수행하는 것을 특징으로 한다.

또한 바람직하게는, 상기한 식각액은 100℃ 이상의 온도로 가열된 상태에서 사용하며, 이때 상기한 식각액은 250℃ 이상의 온도로 가열된 상태에서 사용하는 것이 더욱 바람직하다.

또한 바람직하게는 상기 벽개라인의 단면이 삼각홈(V-groove) 형상이 되도록 식각하거나, 트랜치 형상이 되도록 식각하는 것을 특징으로 한다.

또한 바람직하게는 상기 e단계에서 제2 SiO₂ 보호막을 통해 노출되는 사파이어 기초기판의 폭(h1)은 상기 d단계에서 노출된 질화물 반도체층의 폭(h2)보다 좁은 것을 특징으로 한다.

또한 바람직하게는, 상기 i단계에서 조정되는 사파이어 기초기판의 두께는 40um 내지 400um 이다. 또한, 상기 질화물계 반도체층은 In_x(Ga_yAl_1-y)N (x, y는 1≥x≥0, 1≥y≥0, x+y>0)로 구성되는 것이 바람직하다.

또한 상기 제1 전극과 제2 오믹접촉층 사이에는 Pt 또는 Ni/Au/Ni를 포함하는 투과성 전극을 형성하거나, 상기 제1 전극과 제2 오믹접촉층 사이에는 ITO, ZnO로 이루어진 투명전극을 형성하는 것이 바람직하다. 또한, 제1전극 및 제2전극은 Ti, Ni, Pt, Au, Al, Cr중 적어도 어느하나 이상의 조합으로 이루어지는 것이 바람직하다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명하기로 한다. 이 발명의 목적, 작용, 효과를 포함하여 기타 다른 목적들, 특징적인 점들, 그리고 동작상의 잇점들이 바람직한 실시예의 설명에 의해 보다 명확해질 것이다.

참고로, 여기에서 개시되는 실시예는 여러가지 실시가능한 예 중에서 당업자의 이해를 돕기 위하여 가장 바람직한 실시예를 선정하여 제시한 것일 뿐, 이 발명의 기술적 사상이 반드시 이 실시예에만 의해서 한정되거나 제한되는 것은 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 다양한 변화와 부가 및 변경이 가능함은 물론, 균등한 타의 실시예가 가능함을 밝혀 둔다.

도 1a내지 도 1f는 본 발명의 실시예에 따른 질화물계 반도체 발광다이오드 제조과정의 중간단계를 도시한 것이다.

종래기술의 질화물계 발광 다이오드 제작방법에서는 사파이어 기초기판을 가공하는 것이 어려웠기 때문에 소자를 분리하기 위하여 다이아몬드 펜을 이용하여 스크라이빙을 했다. 그러나 이러한 방법은 시간과 제조비용이 많이 소요되어 비 경제적인 측면이 없지 않았다.

본 발명에서는 이러한 문제점을 극복하기 위하여 습식, 건식식각중 적어도 어느 하나를 이용하여 사파이어 기판을 가공함으로서 제조원가와 시간을 절감할 수 있는 반도체 발광소자 제조방법을 제안한다.

<질화물 반도체층 발광 다이오드 성장>

430um 정도의 두께의 사파이어 기초기판 (Sapphire, Al₂O₃)위에 금속유기화학증착법(metal organic chemical vapor deposition; MOCVD)을 이용하여 발광다이오드 구조를 갖는 In_x(Ga_yAl_1-y)N 질화물 반도체 층을 성장한다. 질화물계 반도체의 조성비는 1≥x≥0, 1≥y≥0, x+y>0이다. 여기서 질화물계 반도체층은 금속유기화학증착법(metal organic chemical vapor deposition), 액상에피텍셜법(liquid phase epitaxy), 수소액상성장(hydride vapor phase epitaxy), 분자빔에피텍셜법(Molecular beam epitaxy), MOVPE(metal organic vapor phase epitaxy)로 성장하는 것도 가능하다.

성장하는 질화물 반도체 층은 제작하고자 하는 소자의 종류에 따라 단일층 또는 복수층으로 성장 할 수 있고, 도전성질을 갖도록 Si, Mg, Zn군 중 어느 하나 또는 복수의 원소를 불순물로 첨가 할 수 있다. n-형 질화물계 반도체층을 만들기 위해서는 Si를 첨가하고 p-형 질화물계 반도체 층을 만들기 위해서 Mg를 첨가할 수 있다. 도핑농도는 제작하고자 하는 소자의 종류 및 층의 역활에 따라 다르며 10¹⁵/cm³내지 10²¹/cm³ 정도로 도핑 할 수 있다.

따라서 도핑농도에 따라 질화물 반도체를 고저항체 또는 도전성으로 구분하며 고저항체인 경우 비저항은 1x10⁰Ωcm이상, 도전성인 경우는 1x10^-1Ωcm이하가 되는 것이 바람직하다.

발광다이오드를 제작하기 위하여 사파이어 기판(1)위에 버퍼층 (Buffer layer + undoped In_x(Ga_yAl_1-y)N)(2), 제1 오믹 접촉층(3), 활성층(4), 제2 오믹 접촉층(5)의 In_x(Ga_yAl_1-y)N 질화물계 반도체층을 성장했다. 즉, 각층(2, 3, 4, 5) 마다 AlGaN, InGaN, AlGaInN 등으로도 형성할 수 있다. 특히 활성층(4)의 경우 In_x(Ga_yAl_1-y)N의 장벽층과 In_x(Ga_yAl_1-y)N의 우물층으로 이루어진 단일 양자 우물 구조 또는 다중 양자 우물 구조를 가질 수 있고, In, Ga, Al의 조성비를 조절함으로써 InN(~1.8eV) 밴드갭을 갖는 장파장에서부터 AlN(~6.4eV) 밴드갭을 갖는 단파장의 발광다이오드까지 자유롭게 제작할 수 있다.

도면에서 예시하지는 않았지만, 사파이어 기초 기판위에 10Å 내지 1000Å 두께정도의 SiO₂, SiN군 중 어느 하나 또는 이들 조합으로 미세구조(fine cluster)를 형성한 후 버퍼층을 포함하는 발광 다이오드를 성장할 수 있다. 이러한 SiNx, 또는 SiO₂ 미세 구조는 사파이어 기초기판과 질화물 반도체층간의 응력을 최소화시키기 위하여 바람직하다. 이때 사파이어 기초기판을 덮는 SiNx, 또는 SiO₂ 미세 구조의 면적 비(wafer coverage)는 90% 이하 이여야 한다. 그 이유는 SiNx, 또는 SiO₂ 미세 구조가 사파이어 기판 전체를 덮었을 경우에는 질화물이 성장될 사파이어가 노출되지 않아 질화물계 반도체가 성장되지 않기 때문이며, 질화물계 반도체는 SiNx 또는 SiO₂위에는 성장되지 않기 때문이다.

<발광다이오드의 제조방법>

도 1a는 발광다이오드 제조과정의 중간 단계인 ICP/RIE 또는 RIE를 이용하여 질화물 반도체층을 식각하여 사파이어 기초기판을 노출시키는 단계를 도시한 발광다이오드의 단면도와 평면도이다. 도 1a에서 보는 바와 같이, 사파이어 기초기판(1) 위에 질화물 반도체 층(2~5)을 성장한 후, 질화물 반도체층위에 PECVD(plasma enhanced chemical vapor deposition), 또는 thermal CVD를 이용하여 제1 SiO₂ 보호막(6)을 증착하고 사진식각 기술을 이용하여 사파이어기판을 노출할 부분의 SiO₂를 RIE 또는, ICP/RIE(inductive coupled plasma/reactive ion etching) 건식식각 방법, BOE (buffer oxide echant) 중 적어도 어느하나를 이용하여 식각한다. 이후 ICP/RIE 또는, RIE 건식식각 방법으로 질화물 반도체층(2, 3, 4, 5)를 식각하여 사파이어 기초기판을 노출시킨다. 건식식각에 사용되는 반응 가스는 BCl₃, Cl₂, HBr, Ar중 적어도 어느하나를 사용하여 식각한다.

이후, 도 1b에서와 같이, 제1 SiO₂보호막(6)을 제거하고 다시 질화물 반도체위에 PECVD(plasma enhanced chemical vapor deposition), 또는 thermal CVD를 이용하여 제2 SiO₂ 보호막(7)를 1um정도 증착한다. 이때 제2 SiO₂ 보호막(7)은 습식식각 또는, 건식식각에서 질화물 반도체를 보호하는 역할을 한다.

그후, 사진식각 기술을 이용하여 절개부분의 사파이어 기초기판(1)이 노출되도록 제2 SiO₂ 보호막(7)을 식각한다. SiO₂의 식각에는 RIE, ICP/RIE 건식식각 또는, BOE 습식식각을 사용 할 수 있으며, 건식식각에 사용되는 가스는 O₂, CF₄중 어느 하나를 포함하는 것이 바람직하다.

도 1c는 발광다이오드 제조의 중간 단계를 도시 한 것으로서 기초기판인 사파이어 기판(1)을 습식식각하여 스크라이빙 라인 또는, 벽개라인(8)을 형성한 것을 도시한 단면도 및 평면도이다. 도 1c에서 볼수 있는 바와 같이, 사파이어 기초기판의 노출된 부분을 식각하는 단계에서, ICP/RIE 또는, RIE(Reactive Ion Etching) 같은 건식식각 기술이나 습식식각 중 적어도 어느 하나 이상 혼용하여 사용할 수도 있다. 여기서 SiO₂의 오픈된 선폭(h1)은 상기 설명한 질화물반도체를 식각한 선폭(h2)보다 좁게하는 것이 습식식각중에 질화물 반도체의 손상을 막기위하여 바람직하다.

또한, 상기 벽개라인(8)의 단면은 삼각홈(V-groove) 또는 트랜치 형상을 갖도록 형성하는 것이 바람직하다. 벽개라인(8)의 단면이 V형 홈(groove)을 갖도록 형성하게 되면 벽개라인을 따라 절단하는 후속공정이 용이하게 진행될 수 있다. 또한 벽개라인(8) 단면의 하부면이 소정길이 평행하게 형성되는 트랜치 형상을 갖도록 하는 것도 가능하다.

도 1c에서 사파이어 기초기판(1)의 습식 식각은 다음과 같은 방법으로 진행한다. 200℃ 내지 400℃ 온도의 염산(HCl), 질산(HNO₃), 수산화칼륨(KOH), 수산화 나트륨(NaOH), 황산(H₂SO₄), 인산(H₃PO₄) 및 알루에치(4H₃PO₄+4CH₃COOH+HNO₃)중 적어도 어느하나를 포함하는 혼합된 식각 용액에 의한 사파이어 기판(1)의 식각 속도를 측정하여 사파이어 기판(1) 두께보다 0.1㎛ 내지 5㎛정도 더한 두께를 식각할 만큼의 시간동안 식각 용액에 담가둔다.

여기서 사용되는 식각 용액을 사용하면 GaN 질화물 반도체의 식각속도는 사파이어 기판(1)에 비하여 1/10 이하의 식각 속도를 보였다. 즉, 사파이어 기초기판(1)에 대한 질화물계 반도체 층(2, 3, 4, 5)의 식각 선택비가 10 이상이다. 따라서 사파이어 기초기판(1)을 완전히 식각하고도 남을 시간동안 식각을 진행하더라도 질화물 반도체 층(2, 3, 4, 5)의 식각 속도가 느리기 때문에 질화물 반도체 층(2, 3, 4, 5)이 손상될 염려는 적다.

사파이어 기초기판(1)의 식각에는 RIE 또는 ICP/RIE 기술을 사용할 수도 있고 습식식각과 건식식각을 병행 할 수도 있다.

도 2는 ICP/RIE 건식 식각에 의한 사파이어와 GaN의 식각 속도를 나타내는 그래프이다. 도 2에서와 같이, 100sccm의 BCl₃, 1800W의 인덕트 파워(Inductive Power), 10mTorr의 챔버압력에서 실험한 결과, 사파이어 및 질화물계 반도체는 ICP 및 RIE 파워를 증가시킴에 따라 식각 속도가 증가하고 있지만, 사파이어와 질화물계 반도체 사이의 식각비(Al₂O₃ 식각속도 vs. GaN 식각속도)는 감소하고 있다는 것을 알 수 있다. 사파이어 기판(1)을 빠르게 식각하기 위하여 ICP와 RIE 파워를 가능한 한 높이는 것이 좋지만, 에피층을 손상시킬 수 있기 때문에 주의가 필요하다.

도 3은 황산(H₂SO₄)과 인산(H₃PO₄)을 혼합 용액으로 사파이어 기초기판과 GaN을 습식 식각할 경우의 식각 속도를 나타내는 그래프이다. 도 3에서 볼 수 있는 바와 같이, 황산과 인산을 혼합한 용액의 질화물계 반도체에 대한 사파이어 식각속도는 황산과 인산의 혼합비에 의존하며 황산이 증가할수록 빠르게 식각된다. GaN질화물 반도체의 식각속도도 황산의 혼합비에 의존하고 있으며 사파이어와의 식각 선택 비는 특정 온도에서 20 이상이 됨을 알 수 있다. 도 4에서 보는 바와 같이 100℃의 고온에서 20 이상의 식각 선택 비를 얻을 수 있었다.

도 4는 황산(H₂SO₄)과 인산(H₃PO₄)이 혼합된 용액의 온도 변화에 대한 사파이어 기초기판의 식각속도를 나타낸 도면이다. 도4에서 보는 바와 같이 식각 용액의 온도는 100℃ 이상, 바람직하게는 250℃ 이상으로 유지하는 것이 식각 시간 단축을 위하여 바람직하다. 식각 용액의 온도를 100℃ 이상으로 유지하기 위한 가열은 히터 위에 용액을 올려놓거나 히터를 직접 용액에 접촉하도록 하는 직접 가열 방식과 광흡수를 이용한 간접 가열 방식으로 할 수 있다.

도 5는 사파이어 기판에 특정한 패턴을 형성하고, 습식식각 방법으로 사파이어 기판을 식각한 후의 사파이어 기판 표면 사진이다. 도 5를 보면, 식각된 경사면과 바닥이 아주 깨끗한 것을 알 수 있다. 사파이어 기판(1)은 330℃, 20분 동안에 22.4㎛ 식각 되어 1.1㎛/min의 식각 속도를 나타냈다. 이러한 식각 속도는 괄목할 만한 것이고 양산을 고려해 보더라도 전혀 문제가 없을 것으로 판단되며, 습식 식각은 장비의 생산성에 제약을 받지 않으므로 대량 생산 측면에서 그 어떤 방법보다 많은 장점이 있다고 할 수 있다.

도 6은 황산(H₂SO₄)과 인산(H₃PO₄)이 혼합된 용액으로 다양한 선폭을 갖는 패턴에 대한 사파이어 기초기판을 식각한 경우의 단면도이다. 도 7은 다양한 선폭을 갖는 패턴에 대한 식각 깊이를 나타낸 그래프이다. 도6 내지 도7에서 보는 바와 같이, 사파이어 기판(1) 식각기술을 활용하여 다이싱 라인(dicing line) 또는, 벽개(cleve, brake) 라인(8)을 형성시킬 수도 있다. 황산 (H₂SO₄)과 인산(H₃PO₄)이 혼합된 용액으로 다양한 선폭을 갖는 패턴에 대한 사파이어 기판(1)을 식각한 경우 식각된 깊이는 오픈된 패턴폭에 따라 달랐으며, 오픈된 선폭이 넓을수록 깊었고 선폭이 좁은 패턴인 경우에는 식각깊이가 자동으로 정지되는 것을 알 수 있었다.

다시 말하면, 습식식각에서 사파이어 기판(1)은 습식식각에서 방향성을 갖고 있으며 식각깊이는 패턴된 선폭에 의존한다. 주로 사용되는 사파이어 기초기판(1)은 (0001)의 C면이며 습식식각을 하면 방향에 따라 식각면의 각도는 M면, R면, A면에 따라 54°또는 25°정도의 경사면을 이룬다. 이러한 현상은 (0001)의 C면과 식각된 (10-10)의 M면, (-1012)의 R면, (11-20)의 A면-식각파셋(etched facet)면이 식각 속도가 다르기 때문이다. 즉 사파이어 식각속도의 면방위 의존성을 살펴본 결과, C면>R면>M면>A면 순서이고, 이와 같은 결과로 미루어 볼 때 식각깊이는 오픈된 선폭에 의해 결정되며 오픈된 선폭을 조절하면 자유자제로 식각깊이를 조절할 수 있다는 것을 의미한다. 도 6에서 보는 바와 같이 식각된 표면을 현미경으로 관찰한 결과, 표면 모폴로지(morphology)는 매우 깨끗했고 큰 두께편차도 관측 할 수 없었다. (0001)면의 사파이어 기판을 일정한 깊이까지 식각하면 식각된 단면은 뾰족한 삼각형 형태 (V-grooved shaped)를 갖게 되어 그 어떤 다이아몬드 펜으로 벽개 라인을 형성했을 때보다 깨끗하게 만들 수 있었다. 스크라이빙 또는 벽개 라인(8)은 1um 내지 100㎛ 선폭이면 충분하고 비아홀을 식각하는 동안에 일정 깊이에서 식각이 정지되어 자동으로 스크라이빙 라인이 형성되므로 비아를 형성한 후 추가 공정없이 개별 칩으로 분리하기 위한 다이싱 라인을 형성할 수 있다. 이러한 결과는, 소자를 분리할 장소에 사파이어 기판을 식각하여 다이싱 라인(8)을 형성시켜 줌으로서 용이하게 소자를 분리 할 수 있을 뿐만 아니라, 절단된 면을 깨끗한 경면을 만들 수 있다는 것을 보여주는 것이다. 사파이어 기초기판(1)의 벽개라인(8) 깊이는 바람직하게 5~100um일 수 있다.

도 1d는 발광다이오드 제조과정의 중간단계를 도시한 발광다이오드의 단면도이다. 도 1d에서 보는 바와 같이, 이어서 제1 오믹 접촉층(3)을 노출시킨다. 이때 상기 제1 오믹 접촉층(3) 노출은 RIE 또는, ICP/RIE 건식 식각방법으로 하고 사용가스는 BCL₂, Cl₂, HBr, Ar중 적어도 어느하나 이상을 포함하여 반도체층(3, 4, 5)을 식각함으로서 제1 오믹접촉층(3)을 노출시킨다.

도 1e는 발광다이오드 제조과정의 중간단계를 도시한 발광다이오드의 단면도이다. 도 1e에서 보는 바와 같이, 투과성 전극 또는 투명전극(9)을 증착하여 열처리 한다. 투과성 전극은 Ti, Ni, Au, Pt군중 적어도 어느하나를 포함하거나 Pt 또는 Ni/Au/Ni로 하는 것이 바람직하다. Ni/Au/Ni중 마지막 Ni은 발광다이오드를 SiO₂로 패시베이션 막을 증착할 때 산화막이 떨어짐을 방지 하기 위함이다.

투과성 전극과 반도체 제2 오믹접촉층(5) 사이의 접촉저항을 낮추기 위한 열처리는 산소 또는, 질소를 포함하는 400℃ 내지 700℃에서 1분내지 10분간 열처리 한다. 투명전극인 경우 ITO, ZnO중 적어도 어느하나를 증착하고 열처리한다. 이후, 제1전극(10)과 제2전극(11)을 증착하여 리프트 오프하여 열처리하는 것이 접촉저항 감소와 밀착력 향상을 위해 바람직하다.

제 1전극(10) 및 제 2전극(11)은 Ti, Au, Ni, Cr, Al중 적어도 어느하나를 포함하는 구조로 하며 질소가 포함된 분위기 400℃ 내지 700℃에서 1분 내지 10분간 열처리 하여 형성하게 된다.

도 1f는 발광다이오드 제조과정의 중간단계로서 사파이어 기판의 랩핑과 소자의 분리 단계를 설명하는 발광다이오드의 단면도와 평면도를 도시한 것이다. 도 1f에서 보는 바와 같이, 사파이어 기판(1)을 랩핑(lapping and polishing)하고 경면연마하였다. 이때, 사파이어 기판(1)의 두께는 얇게 하는 것이 좋으나 너무 얇으면 사파이어 기판(1)이 깨지고, 너무 두꺼우면 사파이어 기판을 브레이킹 할 수 없기 때문이다. 바람직하게 사파이어 기판의 두께는 20um 내지 200um이지만 스크라이빙 라인을 깊게 형성해주면 브레이킹에 제약을 받지 않으므로 특별히 사파이어 기판의 두께에 제약을 둘 필요는 없다.

사파이어 랩핑단계에서는 CMP, 기계적 연마, 습식식각, 건식식각중 어느 하나 이상으로 혼용하여 실시 할 수 있다. 기계적 연마로 사파이어 기판을 랩핑하는 경우에는 알루미나 파우다, 다이아몬드 슬러리(slrrury)를 이용하여 연마하는 것이 바람직하다. 습식식각 방법을 사용하는 경우에는, 염산(HCl), 질산(HNO₃), 수산화칼륨(KOH), 수산화 나트륨(NaOH), 황산(H₂SO₄), 인산(H₃PO₄) 및 알루에치 (4H₃PO₄+4CH₃COOH+HNO₃) 중 어느 하나 또는 이들의 조합에 의한 혼합 용액에 담가 사파이어 기초기판을 식각하여 랩핑할 수 있다.

스크라이빙 라인 또는 벽개라인(8)의 식각깊이는 바람직하게는 20um 이내이지만 0.1~100um 이상 깊어도 된다. 상기 식각깊이는 인접한 칩의 질화물 반도체층들의 간격에 따라 다르며 사파이어 기판의 전체 두께에 의존한다. 즉, 사파이어 기판의 브레이킹은 식각깊이에 의존하는 것이 아니라 칩의 크기와 식각하여 남는 사파이어 두께에 의존하며 칩의 크기가 350um x 350um 인경우는 바람직하게 20 um 내지 150um이고 칩의 크기가 커지면 남는 사파이어 두께를 증가시키는 것도 가능하다.

종래의 질화물계 반도체 발광소자 제작 방법에서는 소자를 분리하기 위한 칩 간격을 40~50um로 하여 스크라이빙했지만, 본 발명에서는 칩 간격을 10um 이내로 축소시킬 수 있어서 하나의 웨이퍼에서 생산되는 칩의 수를 크게 증가시킬 수 있다. 즉, 종래와 같이 다이아몬드 펜이나 레이저를 사용하여 벽개라인을 직접 형성하는 경우는 칩간의 간격을 상기 다이아몬드 펜 또는 레이저에 의해 간섭받지 않도록 충분히 확보해야 했으나, 본 발명에서와 같이 사파이어 기판을 식각하는 방법에 의해 스크라이빙 라인 또는 벽개 라인을 형성하게 되면 직접 공구에 의해 가공하지 않게 됨으로써 보다 정밀하고 충분한 깊이를 갖도록 할 수 있다. 이는 칩간의 간격을 종래보다 줄일 수 있다는 장점을 제시하며 이로인해 단위 면적당의 웨이퍼에서 생산되는 칩의 수를 증가시킬 수 있어 원가절감에 큰 기여를 할 수 있다.

본 발명에서 제시한 방법은 건식 또는 습식식각 방법으로 소자를 분리할 장소에 삼각형 형태의 스크라이빙 라인을 형성시켜 줌으로써 용이하게 소자를 분리할 수 있을 뿐만 아니라, 질화물 반도체 및 사파이어 기초기판을 삼각형 모양으로 형성시켜 광 임계각을 낮추어 줌으로써 광 추출 효율을 증가시킬 수 있다.

또한, 본 발명에서는 소자분리를 위한 랩핑, 경면연마, 벽개라인 형성을 기계적 연마방법과 건식 또는 습식 식각 방법을 적어도 어느하나를 이용하기 때문에 생산성이 크게 향상되고, 특히 소자분리를 위한 종래의 스크라이빙 공정을 습식식각, 건식식각 기술을 어느 하나이상 이용한 방법으로 대체함으로써 포토 사진식각 기술과 식각기술만으로 소자분리가 가능하게 되어, 표준화된 공정이 가능하고 대량생산이 용이해진다. 본 발명은 예로서 제시한 질화물계 반도체 발광다이오드 뿐만 아니라 사파이어 기판을 사용하는 모든 소자제작에 응용 할 수 있다.

이상의 실시예에서 살펴 본 바와 같이 본 발명은, 종래의 랩핑 및 소자분리 방법을 개선시켜줌으로서 소자의 크기를 줄일 수 있고, 소자를 분리하기 위한 사파이어 기초기판의 두께를 두껍게 할 수 있으며, 소자분리를 용이하게 해줌으로서 제조시간과 원가를 줄일 수 있다는 효과를 갖는다.

도 1a내지 도 1f는 본 발명의 실시예에 따른 질화물계 반도체 발광다이오드 제조과정의 중간단계를 도시한 도면이다.

도 2는 ICP/RIE 건식 식각에 의한 사파이어 기초기판과 GaN의 식각속도를 나타내는 그래프이다.

도 3은 황산(H₂SO₄)과 인산(H₃PO₄)을 혼합한 용액에 대한 사파이어 기초기판과 GaN을 습식 식각할 경우의 식각속도를 나타낸 그래프이다.

도 4는 황산(H₂SO₄)과 인산(H₃PO₄)이 혼합된 용액의 온도 변화에 대한 사파이어 기초기판의 식각속도를 나타낸 도면이다.

도 5는 사파이어 기초기판에 특정한 패턴을 형성하고, 습식 식각 방법으로 사파이어 기판을 식각한 후의 사파이어 기초기판의 표면사진이다.

도 6는 황산(H₂SO₄)과 인산(H₃PO₄)이 혼합된 용액으로 다양한 선폭을 갖는 패턴에 대한 사파이어 기초기판을 식각한 경우의 단면도이다.

도 7은 다양한 선폭을 갖는 패턴에 대한 식각 깊이를 나타낸 그래프이다.

* 도면의 주요 부분에 대한 부호의 설명 *

1 : 사파이어 기초기판

2 : 버퍼층

3 : 제1 오믹 접촉층

4 : 활성층

5 : 제2 오믹 접촉층

6 : 제1 SiO₂ 보호막

7 : 제2 SiO₂ 보호막

8 : 벽개라인

9 : 투과성전극 또는 투명전극

10 : 제1 전극

11 : 제2 전극

12 : 벽개면

Claims

a. 사파이어 기초기판 위에 버퍼층, 제1 오믹접촉층, 활성층, 제2 오믹접촉층을 포함하는 질화물 반도체층을 성장하는 단계;

b. 상기 제2 오믹접촉층위에 제1 SiO₂보호막을 증착하는 단계;

c. 상기 제1 SiO₂보호막의 일부를 식각하여 상기 제2 오믹접촉층 중 상기 사파이어 기초기판 상에 벽개라인을 형성할 부분과 동일 수직선상에 위치한 부분을 노출시키는 단계;

d. 상기 제1 SiO₂ 보호막을 통해 노출된 질화물 반도체층을 식각하여 사파이어 기초기판을 노출시키는 단계;

e. 상기 제1 SiO₂보호막을 제거한 후, 상기 질화물 반도체 위에 제2 SiO₂보호막을 증착하고, 벽개라인을 형성할 부분의 사파이어 기초기판이 노출되도록 상기 제2 SiO₂ 보호막을 노출시키는 단계;

f. 상기 제2 SiO₂ 보호막을 통해 노출된 사파이어 기초기판을 식각하여 벽개라인을 형성하는 단계;

g. 상기 제2 SiO₂보호막을 제거한후, 제1전극을 형성 할 부분의 질화물 반도체층을 식각하여 제1 오믹접촉층을 노출시키는 단계;

h. 상기 제1 오믹접촉층 및 제2 오믹접촉층 상에 제1 및 제2 전극을 형성하는 단계; 및

i. 상기 사파이어 기초기판을 가공하여 두께를 조절하고, 상기 벽개라인을 따라 브레이킹하여 소자단위로 분리하는 단계;를 포함하는 질화물계 반도체 발광다이오드 제조방법.
제 1항에 있어서, 상기 사파이어 기초기판의 두께의 조절은 기계적 연마, 습식식각 방법, 건식식각 방법 중 적어도 어느 하나이상의 방법을 사용하여 수행하는 것을 특징으로 하는 질화물계 반도체 발광다이오드 제조방법.
제 1항에 있어서, 상기한 식각액은 100℃ 이상의 온도로 가열된 상태에서 사용하는 것을 특징으로 하는 질화물계 반도체 발광다이오드 제조방법.
제 3항에 있어서, 상기한 식각액은 250℃ 이상의 온도로 가열된 상태에서 사용하는 것을 특징으로 하는 질화물계 반도체 발광다이오드 제조방법.
제 1항에 있어서, 상기 벽개라인의 단면이 삼각홈(V-groove) 형상이 되도록 식각하는 것을 특징으로 하는 질화물계 반도체 발광다이오드 제조방법.
제 1항에 있어서, 상기 벽개라인의 단면이 트랜치 형상이 되도록 식각하는 것을 특징으로 하는 질화물계 반도체 발광다이오드 제조방법.
제 1항에 있어서, 상기 e단계에서 제2 SiO₂ 보호막을 통해 노출되는 사파이어 기초기판의 폭(h1)은 상기 d단계에서 노출된 질화물 반도체층의 폭(h2)보다 좁은 것을 특징으로 하는 질화물계 반도체 발광다이오드 제조방법.
제 1항에 있어서, 상기 i단계에서 조정되는 사파이어 기초기판의 두께는 40um에서 400um 사이인 것을 특징으로 하는 질화물계 반도체 발광 다이오드 제조방법.
제 1항에 있어서, 상기 질화물계 반도체층은 In_x(Ga_yAl_1-y)N (x, y는 1≥x≥0, 1≥y≥0, x+y>0)로 구성되는 것을 특징으로 하는 질화물계 반도체 발광 다이오드 제조방법.
제 1항에 있어서, 상기 제1 전극과 제2 오믹접촉층 사이에는 Pt 또는 Ni/Au/Ni를 포함하는 투과성 전극을 형성하는 것을 특징으로 하는 질화물계 반도체 발광다이오드 제조방법.
제 1항에 있어서, 상기 제1 전극과 제2 오믹접촉층 사이에는 ITO, ZnO로 이루어진 투명전극을 형성하는 것을 특징으로 하는 질화물계 반도체 발광 다이오드 제조방법.
제 1항에 있어서 제1전극 및 제2전극은 Ti, Ni, Pt, Au, Al, Cr중 적어도 어느하나 이상의 조합으로 이루어진 것을 특징으로 하는 질화물계 반도체 발광 다이오드 제조방법.
제 1항 내지 제 12항 중 어느 한 항에 의한 제조방법에 의해 제조되는 질화물계 반도체 발광다이오드.