JP2002185085A

JP2002185085A - 窒化物系半導体レーザ素子及びチップ分割方法

Info

Publication number: JP2002185085A
Application number: JP2000376846A
Authority: JP
Inventors: Takeshi Kamikawa; 剛神川; Shigetoshi Ito; 茂稔伊藤
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2000-12-12
Filing date: 2000-12-12
Publication date: 2002-06-28

Abstract

(57)【要約】【課題】ＧａＮ基板を用いたＬＤ素子の分割方法とし
て用いられていた、基板裏面をスクライブして、基板に
形成されたエピ膜側からブレーキング刃をあてて、押し
割る方法では、クラックやチッピングが多数発生して、
共振器長を一定にして歩留まり良くチップに分割するこ
とができなかった。【解決手段】本発明において、六方晶ＧａＮ基板上に
半導体層が積層形成された半導体ウエハーであって、基
板であり、また側面に、へき開面を有するＧａＮ系半導
体基板の裏面、つまり半導体層が形成されていない面の
表面ラフネスＲａが３００オングストローム以下とする
ことで歩留まり良くチップ分割を行うものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は青色ＬＤ（レーザ）
に使用される窒化ガリウム系化合物半導体チップの製造
法にかかわり、特にＧａＮ系基板上に積層された窒化ガ
リウム系化合物半導体ウエハーからチップに切り出すた
めの切断方法に関するものである。

【０００２】

【従来の技術】従来、窒化物半導体は発光素子やパワー
デバイスとして、利用または研究されている。たとえ
ば、発光素子の場合、その構成する組成を調整すること
により、理論的には青色から橙色までの幅の広い波長で
発光素子として利用することができる。近年、その特性
利用して青色発光ダイオードや緑色発光ダイオードの実
用化がなされ、また、窒化物半導体レーザとして青紫色
半導体レーザが開発されてきている。ジャパニーズジャ
ーナルオブアプライドフィジクス（Ｊｐｎ．Ｊ．Ａｐｐ
ｌ．Ｐｈｙｓ．Ｖｏｌ．３８（１９９９）Ｐｔ．２．Ｎ
ｏ．２Ｂｐｐ．１８４−１８６）に記載されているＧ
ａＮ基板を用いた青色ＬＤ（半導体レーザ）素子を図１
６に示す。以下に本素子の構造を説明する。基板とし
て、ＧａＮ基板２００、ｎクラッド層２０１のｎ−Ａｌ
_0.07Ｇａ_0.93Ｎ、ｎガイド層２０２のｎ−ＧａＮ、ＭＱ
Ｗ（多重量子井戸構造）活性層２０３、拡散防止層２０
４のｐ−Ａｌ_0.19Ｇａ_0.81Ｎ、ｐガイド層２０５のｐ−
ＧａＮ、ｐクラッド層２０６のｐ−Ａｌ_0.07Ｇａ
_0.93Ｎ、ｐコンタクト層２０８のｐ−ＧａＮである。さ
らに、ｐクラッド層２０６のｐ−Ａｌ_0.07Ｇａ_0.93Ｎ、
ｐコンタクト層２０８のｐ−ＧａＮが、メサ状にエッチ
ングされてｐクラッド層２０６のｐ−Ａｌ_0.07Ｇａ_0.93
Ｎ、ｐコンタクト層２０８のｐ−ＧａＮ上に、ＳｉＯ₂
の誘電体膜２０７が形成されている。２０９はｐ電極で
ある。ＧａＮ基板２００の裏面（窒化物半導体膜が形成
されていない面）には、ｎ電極２１０が形成されてい
る。また、図１６の紙面に向いた面２１１は、レーザの
共振器のミラー端面であり、劈開により形成されてい
る。

【０００３】

【発明が解決しようとする課題】しかしながら、本従来
例のＧａＮ基板を用いたＬＤ素子の例では、チップ分割
方法に関しての詳細な記述はなかった。本発明者らが、
六方晶ＧａＮ基板を用いたウエハーの劈開を試みたとこ
ろ、共振器長をばらつきなく一定の長さで歩留まり良く
分割するは困難であった。これは、劈開方向である＜１
１−２０＞方向に罫書き線を入れた場合であっても、六
方晶であるＧａＮでは、この劈開方向と６０度をなす角
度も劈開方向となる。このため、図１４に示すように＜
１１−２０＞方向に入れた罫書き線に対して斜めに割れ
てしまうことが原因であった。

【０００４】

【課題を解決するための手段】本発明の窒化物系半導体
レーザ素子は、窒化ガリウム系半導体基板と、基板上に
積層された半導体層を備えた窒化物系半導体レーザ素子
において、窒化ガリウム系半導体基板の裏面の表面ラフ
ネスＲａが３００Å以下であることを特徴とする。

【０００５】さらに、本発明の窒化物系半導体レーザ素
子は、Ｃｌが添加されていることを特徴とする。

【０００６】本発明のチップ分割方法は、基板上に半導
体積層構造を形成する工程と、基板の所定の位置に傷を
つける工程と、傷に沿って、基板を劈開で分割するチッ
プ分割方法において、半導体積層構造を形成する工程と
基板の所定の位置に傷をつける工程の間に、基板裏面の
ラフネスＲａを３００Å以下になるように研磨する工程
を含むことを特徴とする。

【０００７】なお、本明細書において、半導体膜表面の
ラフネスを示す指標としてＲａ（平均粗度）を用いた。
この定義に関しては以下に述べる通りである。Ｒａは中
心線を基準とした粗度曲線の平均値で、次式によって計
算されるものである。

【０００８】

【数１】

【０００９】ここで、Ｌは粗度曲線の長さで通常２５０
μｍ程度とする、ｆ（ｘ）は中心線を基準にした粗度曲
線とする。本実施例においてラフネスの測定は、ＡＳ
ＵＢＳＩＤＩＡＲＹＯＦＶＥＥＣＯＩＮＳＴＲＵ
ＭＥＮＴＳＩＮＣ社製ＤＥＫＴＡＫ３ＳＴを用いて測
定した。測定条件として、測定長２５０μｍ、測定時間
３ｓ、触針圧３０ｍｇ、水平分解能１μｍ／ｓａｍｐｌ
ｅで行っている。

【００１０】

【発明の実施の形態】一般に、窒化物半導体の結晶成長
を行う方法としては、有機金属気相成長法（以下ＭＯＣ
ＶＤ法という）、分子線エピタキシー法、ハイドライド
気相成長法（以下ＨＶＰＥ法という）、で行うのが通例
であり、どの結晶成長法を用いてもよい。以下に、基板
としてＧａＮ基板を用い、成長法としてＭＯＣＶＤ法を
用いて製造した窒化物半導体レーザの例について記述す
る。基板としては、窒化物半導体で構成されている基板
であれば良く、Ａｌ_xＧａ_yＩｎ_zＮ_1-x-y一_z基板であっ
ても良い。また、Ａｌ_xＧａ_yＩｎ_zＮ_1-x-y一_z基板（六
方晶系）の窒素元素の内、約１０％程度以下が、Ｐ、Ａ
ｓ、Ｓｂの他のＶ族元素に置換されていてもよい。特
に、窒化物半導体レーザの場合、垂直横モードの単峰化
のために、クラッド層よりも屈折率の低い層が該クラッ
ド層の外側に接している必要があり、ＡｌＧａＮ基板を
用いるのが最良である。また、本発明の場合、用いる基
板は、窒化物半導体のＣ面基板が好ましい。基板面のオ
フ角度は±３度は適用の範囲とする。

【００１１】次に本発明のチップ分割を行った、半導体
レーザ素子の一般的な構造およびその製造方法について
説明する。

【００１２】図１は、窒化物半導体レーザ構造を示して
おり、Ｃ面（０００１）ｎ型ＧａＮ基板１００、ｎ型Ｇ
ａＮバッファ層１０１、ｎ型Ａｌ_x1Ｇａ_y1Ｉｎ_1-x1-y1
Ｎクラッド層１０２、活性層１０３、ｐ型Ａｌ_x2Ｇａ_y2
Ｉｎ_1-x2-y2Ｎクラッド層１０４、ｐ型ＧａＮコンタク
ト層１０５、ｎ型電極１０６、ｐ型電極１０７、ＳｉＯ
₂１０８から構成されている。以下に図１の窒化物半導
体レーザの製造方法について説明する。

【００１３】まず、ＨＶＰＥ法で種基板（例えば、サフ
ァイア基板）上に厚膜のＧａＮを積層し、その後、研磨
でサファイア基板を剥き取り、厚さ４００μｍ、大きさ
２インチφのＣ面（０００１）ｎ型ＧａＮ基板１００を
作製した。該ｎ型ＧａＮ基板のｎ型極性は、Ｓｉをドー
ピングすることによって得られ、該Ｓｉの濃度は、２×
１０¹⁸ｃｍ^-3であった。さらに、前記ｎ型ＧａＮ基板中
に約８×１０¹⁶ｃｍ^-3の塩素（Ｃｌ）をドーピングして
いる。次に、ＭＯＣＶＤ装置に、前記ｎ型ＧａＮ基板１
００をセットし、１０５０℃の成長温度でｎ型ＧａＮバ
ッファ層１０１を１００ｎｍ形成した。この時、リアク
ター内には、ＩＩＩ族原料、Ｎ₂とＨ₂とＮＨ₃を流して
いる。このｎ型ＧａＮバッファ層は、種基板からｎ型Ｇ
ａＮ基板を剥き取るときに生じたｎ型ＧａＮ基板の表面
歪みの緩和、表面モフォロジや表面凹凸の改善（平坦
化）を目的に設けた層であり、無くても構わない。ｎ型
ＧａＮバッファ層１０１を形成後、続けて０．８μｍ厚
のｎ型Ａｌ_x1Ｇａ_y1Ｉｎ_1-x1 _-y1Ｎクラッド層１０２を
形成した。次に、基板の温度を７００℃〜８００℃程度
に下げ、３周期の、厚さ２ｎｍのＩｎ_1-y3Ｇａ_y3Ｎ井戸
層と厚さ４ｎｍのＩｎ _1-y4Ｇａ_y4Ｎ障壁層より構成され
る活性層（多重量子井戸層）１０３を成長する。この
時、ｙ３＜ｙ４である。その際、ＳｉＨ₄は供給しても
よいし、供給しなくてもよい。次に、基板温度を再び１
０５０℃まで昇温して、０．１μｍ厚みのｐ型Ａｌ_x2Ｇ
ａ_y2Ｉｎ_1-x2-y2Ｎ層１０４を成長する。その後、０．
１μｍの厚みのｐ型ＧａＮコンタクト層１０５を成長し
た。

【００１４】本実施の形態の活性層１０３は、３周期か
らなる多重量子井戸構造を作製したが、その他の周期構
造でも良く、井戸層のみの単一量子井戸構造でも良い。
活性層を構成する井戸層および障壁層はＩｎＧａＮから
構成されていれば良く、所望の発光波長に応じて井戸層
あるいは障壁層のＩｎ組成、もしくは井戸層厚を変化さ
せればよい。

【００１５】活性層が単一量子井戸で、発光波長が３７
０ｎｍ以下の場合は、井戸層はＧａＮから構成されてい
るのが好ましく、少なくとも極性を示す不純物がドープ
されていなければならない。また、ｎ型クラッド層１０
２とｐ型クラッド層１０４は少なくともＡｌを含む窒化
物半導体から構成されていなければならない。

【００１６】活性層が多重量子井戸から構成されてい
て、発光波長が３７０ｎｍ以上の場合は、井戸層はＩｎ
ＧａＮから構成されていて、障壁層は少なくともＧａＮ
もしくはＡｌを含む窒化物半導体でなければならなく、
少なくとも井戸層もしくは障壁層の何れかに極性を有す
る不純物がドープされていなければならない。上記活性
層中の井戸層または障壁層にドープする極性を有する不
純物は、Ｓｉ、Ｇｅ、Ｏ、Ｃ、Ｚｎ、Ｂｅ、Ｍｇの何れ
かが好ましい。

【００１７】ｐ型ＧａＮコンタクト層１０５のｐ型不純
物濃度は、ｐ型電極１０７の形成位置に向かって、ｐ型
不純物濃度を高くする方が好ましい。このことによりｐ
型電極形成によるコンタクト抵抗を低減する。また、ｐ
型化不純物にＭｇを用いる場合は、Ｍｇの活性化を妨げ
ｐ層中の残留水素を除去するために、ｐ型層成長中に微
量の酸素を混入させてもよい。

【００１８】この様にして、ｐ型ＧａＮコンタクト層１
０５を成長後、ＭＯＣＶＤ装置のリアクター内を全窒素
キャリアガスとＮＨ₃の混合ガスに変えて、６０℃／分
で温度を降下させた。基板温度が８５０℃に達した時点
で、ＮＨ₃の供給を停止して、５分間、前記基板温度で
待機してから、室温まで降下させた。上記基板の保持温
度は６５０℃から９００℃の間が好ましく、待機時間
は、３分以上１５分以下が好ましかった。また、降下温
度の速度は、３０℃／分以上が好ましい。このようにし
て作製された成長膜をラマン測定によって評価した結
果、前記手法により、従来、利用されているｐ型化アニ
ールを行わなくとも、成長後すでにｐ型化の特性を示し
ていた。また、ｐ型電極形成によるコンタクト抵抗も低
減していた。

【００１９】次に、ｐ型ＧａＮコンタクト層１０５上に
ＳｉＯ₂１０８を蒸着する。その後、フォトリソとエッ
チングによりＳｉＯ₂を３μｍ幅のストライプで除去す
る。次に図１のように、ｐ型ＧａＮコンタクト層１０５
とＳｉＯ₂１０８上に、Ｐｄ（１０ｎｍ）／Ｍｏ（１０
ｎｍ）／Ａｕ（１５０ｎｍ）の順に、ｐ型電極１０７を
リソグラフィー技術でパターン形成した後、微量の酸素
を導入しながら、Ｎ₂雰囲気中てアニールを行った。こ
のことにより、ｐ型電極形成によるコンタクト低抗の低
抵抗化が得られた。

【００２０】図２にｎ型電極の形成までのプロセス手順
を示す。図２（ａ）において、３０１はＧａＮ基板、３
０２は図１におけるｎ型ＧａＮバッファ層からｐ型Ｇａ
Ｎコンタクト層１０５までのエピ膜で、３０３はｐ型電
極、３０４はｎ型電極である。まず、上記エピウエハー
のＧａＮ基板側を研削機により研削して、塩素ドーピン
グされたＧａＮ基板３０１の厚さを１５０μｍにする
（図２（ｂ））。その後、研磨機により、初めは１５μ
ｍダイヤモンドスラリーを用いて研磨し、研削した結果
できた基板裏面のダメージ層を除去する。この時、研削
によってできた基板裏面のダメージ層はできるだけ除去
しておく必要がある。ダメージ層は、およそ１５μｍ程
度になると考えられる。このダメージ層を除去しない
と、基板をスクライブやブレーキングした時に、意図し
ない方向に割れてしまう事がある。ダメージ層除去と基
板裏面のラフネス調整のために、粒径１５μｍ以下（６
μｍ、３μｍ、１μｍ等）のダイヤモンスラリーを用い
研磨し、基板裏面のラフネスを３００Å以下にする（図
２ｃ）。好ましくは１００Å以下にする。

【００２１】次に、ＧａＮ基板３０１の研磨した側に、
Ｔｉ（３０ｎｍ）／Ａｌ（２００ｎｍ）によるｎ型電極
３０４を、リソグラフィー技術でパターン形成する。こ
の時、表面のｐ型電極３０３の形成位置と真反対側に、
ｎ型電極を形成し、且つ、スクライブすべく互いの電極
が被覆されていない領域を一致させる。（図２ｄ）図２
においてはｎ型電極はｐ型電極と同様のパターンで形成
しているが、後述の実施例のように基板裏面全面に形成
する場合もある。

【００２２】以下に本発明のチップ分割の方法につい
て、いくつかの例を説明する。（実施の形態１）図３を用いて本発明のチップ分割方法
の例を説明する。図３において、４０１はｐ型電極、４
０２はｎ型電極、４０３はエピ膜、４０４はＧａＮ基
板、４０５は罫書き線である。本実施例の基板裏面のラ
フネスは３０Åであった。前記方法によりｎ型電極まで
形成したエピウエハーのＧａＮ基板４０４側に、ダイヤ
モンド針でスクライブすることにより、図３に示すよう
に、罫書き線４０５をいれる。罫書く方向は窒化物半導
体に対して＜１１−２０＞である。罫書く部分は基板の
周囲から１〜２ｍｍ程度である。スクライブ装置で罫書
き線を入れる際、ダイヤモンド針の針圧（針を基板に押
さえつける圧力）を適当な値にすることにより、スクラ
イブしただけで前記エピウエハーを分割することも可能
であり、本発明においては、スクライブしただけで素子
を分割しても、次に行うブレーキングによって素子を分
割しても結果に何ら違いはなく、どちらで行ってもよ
い。このブレーキングでは、先に入れた罫書き線に一致
するようにブレーキング刃をエピ面側（スクライブを入
れた面と逆面）から当ててウエハーを押し割る。このよ
うにすることで素子を図４に示すようにバー５０１の状
態に分割することが可能である。図４において、５０１
はバー、５０２は罫書き線、５０３はチップである。次
に、このバーの基板側（ｎ型電極側）に、図４に示すよ
うに、＜１−１００＞方向に、周囲から１〜２ｍｍ程度
で罫書き線５０２を入れる。更に先に入れた罫書き線５
０２に一致するようにブレーキング刃をエピ面側（スク
ライブを入れた面と逆面）から当ててブレーキングする
事により、一つのチップ単位５０３に分割する。上記で
示した方法を用いて、２インチφのウエハーから共振器
長３５０μｍのチップを多数得た。チップの切断面にク
ラック、チッピングが発生しておらず、外形不良の無い
物であり、共振器長が設定の３５０μｍ±３μｍに収ま
っていおり、チップの歩留まりは９５％であった。

【００２３】図１５にＧａＮ基板裏面のラフネスと歩留
まりとの相関を示す。９５％以上の歩留まりで、所望の
形状でチップ分割できたのは、ＧａＮ基板面のラフネス
を３００Å以下（本実施例に関しては３０Å）の状態に
したためである。これよりラフネスが大くきくなると
（Ｒａ＝３９０Å）、スクライブした際、表面の凹凸に
より、図１４に示すように、意図しない方向に亀裂が生
じウエハーが割れてしまうことが分かった。この時、図
１５に示すように、歩留まりは５５％以下になってしま
った。逆に、ラフネスの値は小さいほど良いがラフネス
１０Å以下に小さくしてもあまり歩留まりの向上は見ら
れない。１０Åにしても何ら問題はない（図１５）。（実施の形態２）図５、図６に本実施の形態のチップ分
割方法の概略図を示す。６０１はｐ型電極、６０２はｎ
型電極、６０３はエピ膜、６０４はＧａＮ基板、６０５
は罫書き線である。本実施の形態のＧａＮ基板裏面のラ
フネスは１０Åであった。前述の方法でｎ型電極まで形
成したエピウエハーのＧａＮ基板６０３側に、ダイヤモ
ンド針でスクライブすることにより、く１１−２０＞方
向に罫書き線６０５をいれる。図５に示すように、罫書
く部分はウエハーの端から端までとする。次に、ブレー
キングによってウエハーを図６に示すようなバー７０１
の状態に分割する。このブレーキングでは、先に入れた
罫書き線６０１に一致するようにブレーキング刃をエピ
面側（スクライブを入れた面と逆面）から当ててウエハ
ーを押し割る。このようにすることでウエハーをバーに
分割することが可能である。次に、図６に示すようにバ
ー７０１の基板側に＜１−１００＞方向ヘウエハーの端
から端までスクライブすることにより、に罫書き線７０
２をいれる。更にく１−１００＞方向へいれた罫書き線
７０２に一致するようにブレーキング刃をエピ面側（ス
クライブを入れた面と逆面）から当ててブレーキングす
る事により、一つのチップ単位７０３に分割する。上記
で示した方法を用いて、２インチφのウエハーから１８
０μｍ角のチップ７０３を多数得た。本実施例に関し
て、用いたウエハーのＲａは１０Åであった。

【００２４】チップの切断面にクラック、チッピングが
発生しておらず、外形不良の無い物であり、共振器長が
設定の１８０μｍ±３μｍに収まっているチップの歩留
まりは９５％であった（図１５）。

【００２５】（実施の形態３）図７、図８に本実施の形
態のチップ分割方法の概略図を示す。ｎ電極形成までは
前述の方法と全く同様の工程で行う。本実施の形態の基
板裏面のラフネスＲａは２０４Åであった。次に図７に
示すように、＜１１−２０＞方向へウエハーの周囲から
１〜２ｍｍ程度をスクライブすることにより、エピ面側
に罫書き線８０５をいれる。図７において、８０１はｐ
型電極、８０２はｎ型電極、８０３はエピ膜、８０４は
ＧａＮ基板、８０５は罫書き線である。次に、ブレーキ
ングによってウエハーを図８に示すバー９０１の状態に
分割する。このブレーキングでは、先に入れた罫書き線
８０５に一致するようにブレーキング刃をＧａＮ基板８
０４側（スクライブを入れた面と逆面）から当ててウエ
ハーを押し割る。このようにすることでウエハーをバー
に分割することが可能である。次に、図８に示すように
バー９０１のエピ面側＜１−１００＞方向ヘウエハーの
周囲１〜２ｍｍ程度をスクライブすることにより罫書き
線９０２をいれる。図８のように、＜１−１００＞方向
へいれた罫書き線９０２に一致するようにブレーキング
刃をＧａＮ基板側（スクライブを入れた面と逆面）から
当ててブレーキングする事により、一つのチップ単位９
０３に分割する。

【００２６】上記で示した方法を用いて、２インチφの
ウエハーから共振器長５００μｍのチップを多数得た。

【００２７】本実施例に関して、用いたウエハーのＲａ
は２０４Åであった。チップの切断面にクラック、チッ
ピングが発生しておらず、外形不良の無い物であり、共
振器長が設定の５００μｍ±３μｍに収まっているチッ
プの歩留まりは９３％であった（図１５）。

【００２８】さらに、本実施の形態で示した劈開方法
で、形成された端面（従来例の図１６における２１１に
あたる）は平坦性が高い良好なミラー面が得られる事が
分かった。ＡＦＭ（ａｔｏｍｉｃｆｏｒｃｅｍｉｃ
ｒｏｓｃｏｐｅ）で劈開端面のラフネスを測定したとこ
ろ、ＲＭＳ（中心線から荒さ曲線までの偏差の二乗の平
方根を表し、本請求項で表現したＲａとは異なる。：Ｒ
ｏｏｔＭｅａｎＳｑｕａｒｅ）０．１ｎｍ程度であ
った。測定方向は基板面に平行方向に長さ４μｍ測定し
た。本実施例で作成されたレーザ素子はミラー損失が他
の方法で劈開した場合に比べ低く、２０％程度、低閾値
の駆動電流で発振することが分かった。これは、活性層
が近い、エピ面側をスクライブして罫書き線を入れた方
が、活性層から遠い基板裏面に罫書き線を入れるより、
劈開される際、端面が荒れるなどの影響が少ないためで
あり、更に裏面からブレーキングの刃を入れるため膜に
ダメージを与えないため良好な特性、および端面が得ら
れると考えられる。（実施の形態４）ｎ型電極形成までは前述と全く同様の
工程で行う。本実施の形態の基板裏面のラフネスＲａは
２８０Åであった。エピ面側を＜１１−２０＞方向へウ
エハーの端から端までスクライブすることにより、に罫
書き線をいれる。次に、ブレーキングによってウエハー
をバーの状態に分割する。このブレーキングでは、先に
入れた罫書き線に一致するようにブレーキング刃をＧａ
Ｎ基板側（スクライブを入れた面と逆面）から当ててウ
エハーを押し割る。このようにすることでウエハーをバ
ーに分割することが可能である。次に、バーのエピ面側
を＜１−１００＞方向ヘウエハーの端から端までスクラ
イブすることにより罫書き線をいれる。更に＜１−１０
０＞方向へいれた罫書き線に一致するようにブレーキン
グ刃をＧａＮ基板側（スクライブを入れた面と逆面）か
ら当ててブレーキングする事により、一つのチップ単位
に分割する。

【００２９】上記で示した方法を用いて、２インチφの
ウエハーから１０００μｍ角のチップを多数得た。

【００３０】本実施例に関して、用いたウエハーのＲａ
は２８０Åであった。チップの切断面にクラック、チッ
ピングが発生しておらず、外形不良の無い物であり、共
振器長が設定の１０００μｍ±３μｍに収まっているチ
ップの歩留まりは９０％であった（図１５）。これは、
活性層が近い、エピ面側をスクライブして罫書き線を入
れた方が、活性層から遠い基板裏面に罫書き線を入れる
より、劈開される際、端面が荒れるなどの影響が少ない
ためであり、更に裏面からブレーキングの刃を入れるた
め膜にダメージを与えないため良好な特性、および端面
が得られると考えられる。（実施の形態５）ｎ型電極形成までは前述と全く同様の
工程で行う。本実施の形態の基板裏面のラフネスＲａは
２０４Åであった。＜１１−２０＞方向へウエハーの周
囲から１〜２ｍｍ程度をスクライブすることにより、エ
ピ面側に罫書き線をいれる。次に、ブレーキングによっ
てウエハーをバーの状態に分割する。このブレーキング
では、先に入れた罫書き線に一致するようにブレーキン
グ刃をエピ面側（スクライブを入れた面と同じ面）から
当ててウエハーを押し割る。このようにすることでウエ
ハーをバーに分割することが可能である。次に、バーの
エピ面側＜１−１００＞方向ヘウエハーの周囲１〜２ｍ
ｍ程度をスクライブすることにより罫書き線をいれる。
＜１−１００＞方向へいれた罫書き線にー致するように
ブレーキング刃をエピ面側（スクライブを入れた面と同
じ面）から当ててブレーキングする事により、一つのチ
ップ単位に分割する。

【００３１】上記で示した方法を用いて、２インチφの
ウエハーから共振器長３５０μｍのチップを多数得た。

【００３２】本実施例に関して、用いたウエハーのＲａ
は２０４Åであった。チップの切断面にクラック、チッ
ピングが発生しておらず、外形不良の無い物であり、共
振器長が設定の３５０μｍ±３ｍに収まっているチップ
の歩留まりは９３％であった（図１５）。（実施の形態６）ｎ型電極形成までは前述と全く同様の
工程で行う。本実施の形態の基板裏面のラフネスＲａは
１２７Åであった。＜１１−２０＞方向へウエハーの周
囲から１〜２ｍｍ程度をスクライブすることにより、Ｇ
ａＮ基板側に罫書き線をいれる。次に、ブレーキングに
よってウエハーをバーの状態に分割する。このブレーキ
ングでは、先に入れた罫書き線に一致するようにブレー
キング刃をＧａＮ基板側（スクライブを入れた面と同じ
面）から当ててウエハーを押し割る。このようにするこ
とでウエハーをバーに分割することが可能である。次
に、バーのＧａＮ基板側＜１−１００＞方向ヘウエハー
の周囲１〜２ｍｍ程度をスクライブすることにより罫書
き線をいれる。＜１−１００＞方向へいれた罫書き線に
一致するようにブレーキング刃をＧａＮ基板側（スクラ
イブを入れた面と同じ面）から当ててブレーキングする
事により、一つのチップ単位に分割する。

【００３３】上記で示した方法を用いて、２インチφの
ウエハーから共振器長３５０μｍのチップを多数得た。

【００３４】本実施例に関して、用いたウエハーのＲａ
は１２７Åであった。チップの切断面にクラック、チッ
ピングが発生しておらず、外形不良の無い物であり、共
振器長が設定の３５０μｍ±３μｍに収まっているチッ
プの歩留まりは９４％であった（図１５）。（実施の形態７）図９に本実施の形態のチップ分割方法
の概略図を示す。１はｐ型電極、２はｎ型電極、３はエ
ピ膜、４はＧａＮ基板、５は罫書き線、６は割り溝であ
る。

【００３５】ｎ型電極形成までは前述と全く同様の工程
で行う。本実施の形態の基板裏面のラフネスＲａは８６
Åであった。エピウエハーのエピ面側に、ダイヤモンド
針でスクライブすることにより、罫書き線５をいれる。
罫書く方向は窒化物半導体に対して＜１１−２０＞方向
である。罫書く部分はウエハーの周囲から１〜２ｍｍ程
度である。次に素子分割の際の意図しない方向への横割
れを防ぐために、ＧａＮ基板側に割り溝６を＜１１−２
０＞方向に形成する。前記エピウエハーをダイサーにセ
ットし、該エピウエハーのＧａＮ基板側に、深さ３０μ
ｍ、線幅２０μｍ、ピツチ３５０μｍの割り溝６を、＜
１１−２０＞方向に形成した。この時の、割り溝はエピ
面側に形成した罫書き線５と一致するようにアライメン
トする。次に、先に入れた割り溝６に一致するようにブ
レーキング刃をＧａＮ基板側（スクライブを入れた面と
逆面）から当ててウエハーを押し割る。このようにする
ことで横割れの確立を大きく減少させ、ウエハーをバー
の状態に分割することが可能である。

【００３６】更に、バーのエピ面側に＜１−１００＞方
向にダイヤモンド針でスクライブすることにより、罫書
き線をいれる。罫書く部分はウエハーの周囲から１〜２
ｍｍ程度である。次に、ブレーキング刃をＧａＮ基板側
（スクライブを入れた面と逆面）から当ててバーを押し
割りチップに分割する。

【００３７】上記で示した方法を用いて、２インチφの
ウエハーから共振器長７５０μｍのチップを多数得た。
本実施例に関して、用いたウエハーのＲａは８６Åであ
った。チップの切断面にクラック、チッピングが発生し
ておらず、外形不良の無い物であり、共振器長が設定の
１０００μｍ±３μｍに収まっているチップの歩留まり
は９３％であった（図１５）。（実施の形態８）図１０、図１１に本実施の形態のチッ
プ分割方法の概略図を示す。１１１はｐ型電極、１１２
はｎ型電極、１１３はエピ膜、１１４はＧａＮ基板、１
１５は罫書き線である。研削、研磨工程までは前述と同
様の手順で行う。ｎ型電極の形成は、これまでの実施の
形態とは異なる。本実施の形態の基板裏面のラフネスＲ
ａは８６Åであった。次に、エピウエハーを裏返しにし
て、ＧａＮ基板側に、Ｔｉ（３０ｎｍ）／Ａｌ（２００
ｎｍ）によるｎ型電極１１２を裏面全体に形成する。こ
こで、前記エピウエハーのＧａＮ基板１１４側に、つま
りｎ型電極１１２に、ダイヤモンド針でスクライブする
ことにより、罫書き線１１５をいれる。罫書く部分はウ
エハーの周囲から１〜２ｍｍ程度である。方向は、窒化
物半導体に対してく１１−２０＞方向である。この際、
ｎ型電極１１２の膜厚は１５００ｎｍ以上であった場
合、スクライブを入れる際、電極が邪魔し針が基板面ま
で到達しないために非常に割れにくくなり、スクライブ
だけて分割するのは難しい。この様な、スクライブによ
り十分罫書く事ができない状態でブレーキングによって
素子を分割しても歩留まりは４０％以下に大幅に低下し
てしまう。このため、ｎ型電極を形成した部分をスクラ
イブする際、ｎ型電極の膜厚は、積層する場合であって
も１５００ｎｍ以下にする必要がある。次に、ＧａＮ基
板側に入れた罫書き線に一致するようにブレーキング刃
をエピ面側（スクライブを入れた面と逆面）から当てて
ウエハーを押し割り図１１に示すバー１２１の状態に分
割する。次に、ＧａＮ基板側に＜１−１００＞方向にダ
イヤモンド針でスクライブすることにより、罫書き線１
２２をいれる。罫書く部分はウエハーの周囲から１〜２
ｍｍ程度てある。次に、ブレーキング刃をエピ面側（ス
クライブを入れた面と逆面）から当ててバーを押し割り
チップ１２３に分割する。この様な分割方法で、２イン
チφのウエハーから２５０μｍ角のチップを多数得た。

【００３８】本実施例に関して、用いたウエハーのＲａ
は８６Åであった。チップの切断面にクラック、チッピ
ングが発生しておらず、外形不良の無い物であり、共振
器長が設定の２５０μｍ±３μｍに収まっているチップ
の歩留まりは９３％であった（図１５）。

【００３９】以上のように、裏面全面にｎ型電極が形成
されている場合であっても、ｎ電極の膜厚を１５００ｎ
ｍ以下にする事で、通常のスクライブにより歩留まり良
く分割する事ができた。更に、罫書く部分を実施の形態
２のようにウエハーの端から端まで罫書いた場合であっ
ても９０％以上の歩留まりであった。（実施の形態９）ｎ型電極形成までは、実施の形態８と
同様の手順で行う。本実施の形態の基板裏面のラフネス
Ｒａは５Åであった。ここで、前記エピウエハーのエピ
面側に、ダイヤモンド針でスクライブすることにより、
罫書き線をいれる。罫書く部分はウエハーの周囲から１
〜２ｍｍ程度である。方向は、窒化物半導体に対してく
１１−２０＞方向である。次に、エピ面側に入れた罫書
き線に一致するようにブレーキング刃をＧａＮ基板側
（スクライブを入れた面と逆面）から当ててウエハーを
押し割りバーの状態に分割する。次に、バーのエピ面側
に＜１−１００＞方向にダイヤモンド針でスクライブす
ることにより、罫書き線をいれる。罫書く部分はウエハ
ーの周囲から１〜２ｍｍ程度である。次に、ブレーキン
グ刃をＧａＮ基板側（スクライブを入れた面と逆面）か
ら当ててバーを押し割りチップに分割する。この様な分
割方法で、２インチφのウエハーから５５０μｍ角のチ
ップを多数得た。

【００４０】本実施例に関して、用いたウエハーのＲａ
は５Åであった。チップの切断面にクラック、チッピン
グが発生しておらず、外形不良の無い物であり、共振器
長が設定の５５０μｍ±３μｍに収まっているチップの
歩留まりは９７％であった（図１５）。

【００４１】以上のように、裏面全面にｎ型電極が形成
されている場合であっても、通常のスクライブにより歩
留まり良く分割する事ができた。

【００４２】さらに、本実施の形態で示した劈開方法
で、形成された端面は平坦性が高い良好なミラー面がえ
られる事が分かった。ＡＦＭで劈開端面のラフネスを測
定したところ、ＲＭＳ＝０．１ｎｍ程度であった。測定
方向は基板面に平行方向に長さ４μｍ測定した。本実施
の形態で作成されたレーザ素子はミラー損失が他の方法
で劈開した場合に比べ低く、２０％程度、低閾値の駆動
電流で発振することが分かった。これは、活性層が近
い、エピ面側をスクライブして罫書き線を入れた方が、
活性層から遠い基板裏面に罫書き線を入れるより、劈開
される際、端面が荒れるなどの影響が少ないためであ
り、更に裏面からブレーキングの刃を入れるため膜にダ
メージを与えないため良好な特性、および端面が得られ
ると考えられる。（実施の形態１０）図１２、図１３に本実施の形態のチ
ップ分割方法の概略図を示す。１３１はｐ型電極、１３
２はｎ型電極、１３３はエピ膜、１３４はＧａＮ基板、
１３５は罫書き線、１３６は割り溝である。ｎ型電極形
成工程までは、実施の形態８と同様の手順で行う。本実
施の形態の基板理面のラフネスＲａは１８５Åであっ
た。ここで、前記エピウエハーのエピ面側に、ダイヤモ
ンド針でスクライブすることにより、罫書き線１３５を
いれる。罫書く部分はウエハーの周囲から１〜２ｍｍ程
度である。方向は、窒化物半導体に対して＜１１−２０
＞方向である。次に素子分割の際の意図しない方向への
横割れを防ぐために、ＧａＮ基板側に割り溝１３６を形
成する。前記エピウエハーをダイサーにセットし、該エ
ピウエハ一のＧａＮ基板側に、深さ３０μｍ、線幅２０
μｍ、ピツチ３５０μｍの割り溝１３６を、＜１１−２
０＞方向に形成した。この時の、割り溝はＧａＮ基板側
に形成した罫書き線と一致するようにアライメントす
る。次に先に入れた割り溝に一致するようにブレーキン
グ刃をエピ面側（スクライブを入れた面と逆面）から当
ててウエハーを押し割る。このようにすることで、ウエ
ハーを図１３に示すバー１４１の状態に分割することか
可能である。

【００４３】次に、バーのエピ面側にく１１−２０＞方
向にダイヤモンド針てスクライブすることにより、罫書
き線１４２をいれる。罫書く部分はウエハーの周囲から
１〜２ｍｍ程度である。前記バーをダイサーにセット
し、該バーのＧａＮ基板側に、深さ３０μｍ、線幅２０
μｍ、ピッチ３５０μｍの割り溝１４４を、＜１１−２
０＞方向に形成した。この時の、割り溝１４４はＧａＮ
基板側に形成した罫書き線と一致するようにアライメン
トする。次に、ブレーキング刃をＧａＮ基板側（スクラ
イブを入れた面と逆面）から当ててバーを押し割りチッ
プに分割する。この様な分割方法で、２インチφのウエ
ハーから３５０μｍ角のチップを多数得た。

【００４４】本実施例に関して、用いたウエハーのＲａ
は１８５Åであった。チップの切断面にクラック、チッ
ピングが発生しておらず、外形不良の無い物であり、共
振器長が設定の５５０μｍ±３μｍに収まっているチッ
プの歩留まりは９５％であった（図１５）。

【００４５】以上のように、裏面全面にｎ型電極が形成
されている場合であっても、通常のスクライブにより歩
留まり良く分割する事がてきた。更に、罫書く部分を実
施の形態２のようにウエハーの端から端まで罫書いた場
合てあっても９０％以上の歩留まりであった。

【００４６】なお、実施の形態１〜１０において、Ｇａ
Ｎ基板は塩素がドープされている基板を用いた。しかし
ノンドープのＧａＮ基板、または１×１０¹⁷ｃｍ^-3から
１×１０²⁰ｃｍ^-3程度、酸素ドープされたＧａＮ基板で
あっても、分割する際の歩留まりは上記で述べた結果と
同じであった。

【００４７】上記実施の形態１〜１０では、ダイシング
により割り溝を形成して、スクライブにより分割、スク
ライブにより罫書き線を入れて分割、スクライブにより
試料の端だけに罫書き線を入れて試料の劈開性を利用し
て劈開で分割する方法を用いた。素子を分割する際は、
格子状に２方向から、上記で示した方法を用い分割しな
くてはならない。この場合、実施の形態７に示すように
１方向は罫書き線を入れて、もう１方向ばダイシングに
より割り溝を形成して分割しているが、このように異な
る分割方法を用いても何ら上記、実施の形態に問題はな
い。

【００４８】また今回、研磨工程を終了したＧａＮ基板
の最終的な膜厚は１００ｎｍとしたが基板膜厚の範囲と
して４０ｕｍから４４０ｕｍの範囲が好ましい。４４０
ｕｍ以上では基板裏面のラフネスＲａを３００Å以下に
制御した場合であっても上記に示した効果が見られず、
分割の歩留まりは５０％以下に低下した。更に、４０ｕ
ｍ以下にすると、膜に過度にかかる歪の効果のために基
板裏面のラフネスＲａを３００Å以下に制御した場合で
あっても、意図しない方向にクラックが入る等の問題が
確認され、分割の歩留まりは、やはり５０％以下に低下
してしまった。

【００４９】

【発明の効果】本発明の構造を用いることによって、窒
化物半導体基板の裏面ラフネスを制御することによっ
て、精度良く、歩留まりも９０％以上で半導体レーザ素
子をチップに分割することができ、更に良好な端面を得
ることが可能となった。

【図面の簡単な説明】

【図１】本発明のチップ分割方法により分割された発光
素子の構造を示す断面図である。

【図２】本発明によるチップ分割方法のプロセス手順の
概略図である。

【図３】実施の形態１に示したウエハーの概略図であ
る。

【図４】実施の形態１に示したバーの概略図である。

【図５】実施の形態２に示したウエハーの概略図であ
る。

【図６】実施の形態２に示したバーの概略図である。

【図７】実施の形態３に示したウエハーの概略図であ
る。

【図８】実施の形態３に示したバーの概略図である。

【図９】実施の形態５に示したウエハーの概略図であ
る。

【図１０】実施の形態７に示したウエハーの概略図であ
る。

【図１１】実施の形態７に示したバーの概略図である。

【図１２】実施の形態９に示したウエハーの概略図であ
る。

【図１３】実施の形態９に示したバーの概略図である。

【図１４】従来例のチップ分割方法により分割したウエ
ハーの劈開方向の概略図である。

【図１５】ＧａＮ基板のラフネスと歩留まりの相関図で
ある。

【図１６】従来例のチップ分割方法により分割された発
光素子の構造を示す断面図である。

【符号の説明】

１、１０７、１１１、１３１、２０９、３０３、４０
１、６０１、８０１…ｐ型電極２、１０６，１１２、１３２、２１０、３０４、４０
２、６０２、８０２…ｎ型電極３、１１３、１３３、３０２、４０３、６０３、８０３
…エピ膜４、１１４、２００、１３４、４０４、６０４、８０４
…ＧａＮ基板５、１１５，１２２、１３５、１４２、４０５、５０
２、６０５、７０２、８０５、９０２…罫書き線６、１３６、１４４…割り溝１００…ｎ型ＧａＮ基板１０１…ｎ型ＧａＮバッファ層１０２…ｎ型Ａｌ_x1Ｇａ_y1Ｉｎ_1-x1-y1Ｎクラッド層１０３…活性層１０４…ｐ型Ａｌ_x2Ｇａ_y2Ｉｎ_1-x2-y2Ｎクラッド層１０５…ｐ型ＧａＮコンタクト層１０８…ＳｉＯ₂ １２１、１４１、５０１、７０１、９０１…バー１２３、１４３、５０３、７０３、９０３…チップ２０１ｎクラッド層ｎ−Ａｌ_0.07Ｇａ_0.93Ｎ２０２ｎガイド層ｎ−ＧａＮ２０３ＭＱＷ活性層２０４拡散防止層ｐ−Ａｌ_0.19Ｇａ_0.81Ｎ２０５ｐガイド層ｐ−ＧａＮ、２０６ｐクラッド層ｐ−Ａｌ_0.07Ｇａ_0.93Ｎ２０７ SiO₂誘電体膜２０８ｐコンタクト層ｐ−ＧａＮ３０１…塩素ドーピングされたＧａＮ基板

Claims

【特許請求の範囲】

【請求項１】窒化ガリウム系半導体基板と、基板上に
積層された半導体層を備えた窒化物系半導体レーザ素子
において、窒化ガリウム系半導体基板の裏面の表面ラフ
ネスＲａが３００Å以下であることを特徴とする窒化物
系半導体レーザ素子。
【請求項２】前記基板には、Ｃｌが添加されているこ
とを特徴とする請求項１に記載の窒化物系半導体レーザ
素子。
【請求項３】基板上に半導体積層構造を形成する工程
と、基板の所定の位置に傷をつける工程と、傷に沿っ
て、基板を劈開で分割するチップ分割方法において、半
導体積層構造を形成する工程と基板の所定の位置に傷を
つける工程の間に、基板裏面のラフネスＲａを３００Å
以下になるように研磨する工程を含むことを特徴とする
チップ分割方法。