WO2017057977A1 - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
WO2017057977A1
WO2017057977A1 PCT/KR2016/011024 KR2016011024W WO2017057977A1 WO 2017057977 A1 WO2017057977 A1 WO 2017057977A1 KR 2016011024 W KR2016011024 W KR 2016011024W WO 2017057977 A1 WO2017057977 A1 WO 2017057977A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
substrate
light
light emitting
light extraction
Prior art date
Application number
PCT/KR2016/011024
Other languages
English (en)
French (fr)
Inventor
이종섭
송현돈
강기만
김승환
정성달
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to US15/764,961 priority Critical patent/US10553756B2/en
Priority to CN201680057032.2A priority patent/CN108140697B/zh
Publication of WO2017057977A1 publication Critical patent/WO2017057977A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Definitions

  • the embodiment relates to a light emitting device.
  • a light emitting device is a compound semiconductor device that converts electrical energy into light energy, and various colors can be realized by adjusting the composition ratio of the compound semiconductor.
  • the nitride semiconductor light emitting device has advantages of low power consumption, semi-permanent life, fast response speed, safety and environmental friendliness compared to conventional light sources such as fluorescent lamps and incandescent lamps. Therefore, LED backlights that replace the Cold Cathode Fluorescence Lamps (CCFLs) that make up the backlight of liquid crystal display (LCD) displays, white LED lighting devices that can replace fluorescent or incandescent bulbs, and automotive headlights. And the application is expanding to traffic lights.
  • CCFLs Cold Cathode Fluorescence Lamps
  • LCD liquid crystal display
  • the gallium nitride-based light emitting device is grown on the sapphire substrate, but the sapphire substrate is a hard, electrically non-conducting and poor thermal conductivity, reducing the size of the gallium nitride-based light emitting device to reduce the manufacturing cost, or improve the light output and chip characteristics There is a limit to improvement.
  • InGaN light emitting devices which are grown on substrates such as sapphire, silicon carbide, and silicon, have a droop phenomenon in which internal quantum efficiency decreases as current density increases, and reliability problems such as current crowding may occur. Can be.
  • the embodiment provides a light emitting device using a GaN substrate.
  • the gallium nitride substrate including one surface and the other surface; And a light emitting structure disposed on the other surface of the substrate, wherein the substrate includes a plurality of light extraction structures formed on one surface, the thickness of the substrate is 80 ⁇ m or more, and the average height of the plurality of light extraction structures is 10 ⁇ m. That's it.
  • the substrate may include a first region in which the plurality of light extraction structures are formed, and a second region between the plurality of light extraction structures.
  • the second region may include a flat surface.
  • the area of the first region may be 60% or more of the entire area of the substrate.
  • the area of the first region may be 90% or more of the total area of the substrate.
  • the plurality of light extraction structures may have a hexagonal pyramid shape.
  • the inclination angles of the bottom and side surfaces of the light extraction structures may be the same.
  • An average height of the plurality of light extracting structures may be 30 ⁇ m or less.
  • the substrate may include a plurality of sub light extraction structures formed on a side surface thereof in a thickness direction.
  • the substrate may include a stepped portion formed on a side surface of the light emitting structure, and the sub light extracting structure may be formed on an upper surface of the stepped portion.
  • the substrate includes a first layer facing the light emitting structure, a second layer including the light extraction structure, and a third layer disposed between the first layer and the second layer, wherein the third layer
  • the doping concentration may be the lowest.
  • the doping concentration of the first layer may be 1 ⁇ 10 18 cm ⁇ 3 to 5 ⁇ 10 19 cm ⁇ 3 .
  • the doping concentration of the second layer may be 1 ⁇ 10 18 cm ⁇ 3 to 5 ⁇ 10 19 cm ⁇ 3 .
  • the doping concentration of the third layer may be 1 ⁇ 10 16 cm ⁇ 3 or less.
  • the lattice mismatch can be solved by using a gallium nitride (GaN) substrate.
  • GaN gallium nitride
  • FIG. 1 is a conceptual diagram of a light emitting device according to an embodiment of the present invention.
  • 3a to 3c are photographs showing a conventional light extraction structure of various shapes
  • FIG. 4 is a photo showing the light extraction structure of FIG.
  • FIG. 8 is a diagram for describing a doping concentration of the substrate of FIG. 1;
  • FIG. 9 is a view showing a sub light extraction structure formed on the side of the substrate of FIG.
  • 10 is a graph showing a change in optical power (PO) according to the size of the light extraction structure
  • 11A and 11B are graphs showing a change in the orientation angle according to the size of the light extraction structure
  • FIG. 12 is a view for explaining the light emitting device of FIG.
  • FIG. 13 is a view illustrating a structure in which a wavelength conversion layer is disposed in the light emitting device of FIG. 12.
  • first and second may be used to describe various components, but the components are not limited by the terms. The terms are used only for the purpose of distinguishing one component from another.
  • the second component may be referred to as the first component, and similarly, the first component may also be referred to as the second component.
  • FIG. 1 is a conceptual diagram of a light emitting device according to an embodiment of the present invention
  • Figure 2 is a conceptual diagram of a conventional GaN substrate
  • Figures 3a to 3c is a photo showing a conventional light extraction structure of various shapes
  • Figure 4 is Figure 1 The photo shows the light extraction structure.
  • the light emitting device includes a gallium nitride substrate 110 including one surface 110b and the other surface 110a, and a light emitting structure 120 disposed on the other surface 110a of the substrate 110. ).
  • the substrate 110 may be manufactured by growing gallium nitride (GaN).
  • GaN gallium nitride
  • a sapphire substrate that is used generally does not match the lattice constant with the gallium nitride-based semiconductor layer, and lattice mismatch occurs. Due to such lattice mismatch, a strong piezoelectric magnetic field is applied to the light emitting structure 120, thereby reducing the quantum efficiency.
  • Embodiments can solve the problems caused by lattice mismatch by using the gallium nitride substrate 110. Further, the buffer layer for eliminating lattice mismatch can be omitted.
  • a gallium nitride substrate is defined as a substrate for convenience.
  • the substrate 110 includes one surface 110b and the other surface 110a.
  • One surface 110b may be an N surface and the other surface 110a may be a Ga surface.
  • the substrate 110 includes a plurality of light extraction structures 111 formed on one surface.
  • the substrate 110 may have a thickness of 80 ⁇ m to 300 ⁇ m. When the thickness is smaller than 80 ⁇ m, warpage may occur during epitaxial growth, which may cause device defects. When the thickness is larger than 300 ⁇ m, it may be difficult to uniformly control the dopant on the substrate.
  • the height of the light extraction structure 111 may be 10 ⁇ m to 30 ⁇ m. If the height is less than 10 ⁇ m there is a problem that the light extraction structure is not formed in some areas and the light is not extracted, even if the height is larger than 30 ⁇ m may no longer increase the light extraction efficiency.
  • the plurality of light extracting structures 111 may have different heights.
  • the light extraction structure 111 may be formed using a basic solution of KOH or NaOH. As an example, after heating the bath at a temperature of 70 to 80 ° C. using 45% KOH, the substrate 110 may be immersed in the heated KOH solution to form irregularities.
  • the formation method of the light extraction structure 111 is not specifically limited.
  • the height of the light extracting structure 11 may be about 1 ⁇ m to 5 ⁇ m.
  • the light extraction structure 11 is varied into a random shape 11a as shown in FIG. 3A, a microrod shape 11b having a flat top surface as shown in FIG. 3B, and a nanorod shape 11c as shown in FIG. 3C.
  • the light extraction structures of all of these shapes are only about 0.6 ⁇ m to 3.0 ⁇ m in height, the light extraction structure may not have a light extraction effect when the thickness of the substrate exceeds 80 ⁇ m.
  • the light extraction structure 111 may have a height of 10 ⁇ m to 30 ⁇ m.
  • the height of the light extraction structure may be defined as the vertical distance of the lowermost part and the uppermost part of the inclined surface. Heights of the plurality of light extracting structures 111 may be different from each other.
  • the plurality of light extracting structures 111 may have a substantially hexagonal pyramid shape, and the inclination angles ⁇ of the bottom side 111b and the side surfaces 111a of the plurality of light extracting structures 111 are all the same angle. It can have The inclination angle ⁇ may be between 50 degrees and 60 degrees. However, the present invention is not necessarily limited thereto, and the inclination angles ⁇ of the base 111b and the side surfaces 111a may be different from each other.
  • FIG. 5 is a photograph in which the area of the light extraction structure is less than 60% of the total area of the substrate
  • FIG. 6 is a photograph in which the area of the light extraction structure is more than 60% and less than 90% of the entire area of the substrate
  • FIG. It is a photograph over 90% of the total area of the board.
  • the substrate 110 may include a first region P1 in which a plurality of light extraction structures are formed, and a second region P2 between the plurality of light extraction structures.
  • the second region P2 may be a relatively flat surface. The flat surface may totally reflect the light emitted from the light emitting structure 120.
  • the average height of the light extraction structure when the average height of the light extraction structure is less than 10 ⁇ m, the second area having a large area may be observed.
  • the ratio of the first region P1 to the entire area of the substrate is less than 60%. That is, since the light extraction structure did not grow significantly, there are many empty regions therebetween. Since the area of the first region P1 is less than 60%, light extraction efficiency may be relatively low.
  • the average height of the light extracting structure may be a value obtained by averaging the heights of the plurality of light extracting structures located within an area of 100 ⁇ m ⁇ 100 ⁇ m.
  • the area of the second region may be relatively reduced.
  • the ratio of the first region P1 to the entire area of the substrate is 60% or more.
  • the area may be greater than 60% and less than 90%.
  • the second region P2 may be reduced to increase light extraction efficiency.
  • the ratio of the first region P1 to the entire area of the substrate 110 may be 90% or more.
  • the average height of the light extraction structure 111 was measured to be 27 ⁇ m. As the height of the light extracting structure increases, the bottom surface becomes wider, so the second region P2 is reduced.
  • the height of the maximum light extraction structure may be 30 ⁇ m.
  • FIG. 8 is a diagram for describing a doping concentration of the substrate of FIG. 1
  • FIG. 9 is a diagram illustrating a sub light extraction structure formed on a side of the substrate of FIG. 1.
  • the substrate 110 includes a first layer 114 facing the light emitting structure 120, a second layer 112 including a light extraction structure 111, and a first layer 114. And a third layer 113 disposed between the second layer 112 and the second layer 112.
  • the first layer 114 may form a current dispersion path when a current is applied to the first semiconductor layer 121.
  • the current may be effectively distributed through the first layer 114. Therefore, even if the area of the electrode in contact with the first semiconductor layer 121 is reduced, the operating voltage can be maintained.
  • the doping concentration of the first layer 114 may be relatively high. Specifically, the doping concentration of the first layer 114 may be 1 ⁇ 10 18 cm ⁇ 3 to 5 ⁇ 10 19 cm ⁇ 3 .
  • the dopant various kinds of dopants doped in the first semiconductor layer 121 may be selected.
  • the doping concentration of the second layer 112 may be the same as the doping concentration of the first layer 114. As described above, the second layer 112 may form the light extraction structure 111 by wet etching. The higher the doping concentration, the easier the separation of Ga and N can improve the etching performance.
  • the doping concentration of the third layer 113 may be lower than that of the first layer 114 and the second layer 112.
  • the doping concentration is 1 ⁇ 10 18 cm ⁇ 3 to 5 ⁇ 10 19 cm ⁇ 3 in the entire thickness of the substrate 110, it is difficult to secure desired light transmittance and crystallinity. Accordingly, the third layer 113 may relatively lower the doping concentration to secure desired transparency and crystallinity in the substrate 110.
  • the doping concentration of the third layer 113 may be 1 ⁇ 10 16 cm ⁇ 3 or less or the n-type dopant may not be doped.
  • the thickness of the first layer 114 is about 40% to 50%, the thickness of the third layer 113 is 40% to 50%, and the thickness of the second layer 112 based on the total thickness of the substrate 110.
  • the thickness can be 10% to 20%.
  • the first layer 114 and the third layer 113 may be 40 ⁇ m, and the second layer 112 may be 20 ⁇ m.
  • the substrate 110 may include a plurality of sub light extraction structures 115a formed in a thickness direction on a side surface thereof. Such a structure may improve extraction efficiency toward the side of the substrate 110.
  • the substrate 110 of the embodiment may include a stepped portion 115 formed at a side surface, and the sub light extracting structure 115a may be formed on the top surface (m plane) of the stepped portion 115.
  • the width, height, and the like of the stepped portion 114 may be appropriately modified in consideration of extraction efficiency.
  • the height of the sub light extracting structure 115a formed in the stepped portion 114 may have a light extraction effect. Therefore, the size of the sub light extraction structure 115a may become smaller as it approaches the light emitting structure 120.
  • FIG. 10 is a graph showing a change in optical power (PO) according to the size of the light extraction structure
  • Figures 11a and 11b is a graph showing a change in the orientation angle according to the size of the light extraction structure.
  • the emission characteristics may not be improved even if the current is increased.
  • the light extraction structure (small texture) having a height of about 12 ⁇ m was applied, the light emission efficiency was improved, and when the light extraction structure (large texture) was applied at 27 ⁇ m, the light emission efficiency was further improved.
  • FIG. 11A is a radial plot and FIG. 11B is a Cartesian Plot.
  • the directing angle is 154.6 degrees, but when the light extracting structure 111 having a height of about 12 ⁇ m is formed, the directing angle is narrowed to 146.85 degrees, and the light extracting structure has a height of 27 ⁇ m. In the case of 142.7 degrees, the angle of view narrowed. Therefore, it can be seen that the height of the light extraction structure 111 and the direction angle are inversely related. This means that the light output efficiency increased in the vertical direction.
  • FIG. 12 is a view illustrating the light emitting device of FIG. 1
  • FIG. 13 is a view illustrating a structure in which a wavelength conversion layer is disposed on the light emitting device of FIG. 12.
  • the light emitting structure 120 includes a first semiconductor layer 121, an active layer 122, and a second semiconductor layer 123.
  • the first semiconductor layer 121 may be a compound semiconductor such as a III-V group or a II-VI group, and a first dopant may be doped into the first semiconductor layer 121.
  • the first semiconductor layer 121 is a semiconductor material having a composition formula of In x1 Al y1 Ga 1 -x1- y1 N (0 ⁇ x1 ⁇ 1, 0 ⁇ y1 ⁇ 1, 0 ⁇ x1 + y1 ⁇ 1), for example GaN, AlGaN, InGaN, InAlGaN and the like can be selected.
  • the first dopant may be an n-type dopant such as Si, Ge, Sn, Se, or Te.
  • the first semiconductor layer 121 doped with the first dopant may be an n-type semiconductor layer.
  • the active layer 122 is a layer where electrons (or holes) injected through the first semiconductor layer 121 and holes (or electrons) injected through the second semiconductor layer 123 meet.
  • the active layer 122 may transition to a low energy level as electrons and holes recombine, and may generate light having a corresponding wavelength. There is no restriction on the emission wavelength in this embodiment.
  • the active layer 122 may have any one of a single well structure, a multi well structure, a single quantum well structure, a multi quantum well (MQW) structure, a quantum dot structure, or a quantum line structure, and the active layer 122
  • the structure of is not limited to this.
  • the second semiconductor layer 123 may be formed of a compound semiconductor such as a group III-V group or a group II-VI, and a second dopant may be doped into the second semiconductor layer 123.
  • the second semiconductor layer 123 is a semiconductor material having a composition formula of In x5 Al y2 Ga 1-x5-y2 N (0 ⁇ x5 ⁇ 1, 0 ⁇ y2 ⁇ 1, 0 ⁇ x5 + y2 ⁇ 1) or AlInN, AlGaAs It may be formed of a material selected from GaP, GaAs, GaAsP, AlGaInP.
  • the second dopant is a p-type dopant such as Mg, Zn, Ca, Sr, or Ba
  • the second semiconductor layer 123 doped with the second dopant may be a p-type semiconductor layer.
  • an electron blocking layer EBL may be disposed between the active layer 122 and the second semiconductor layer 123.
  • the electron blocking layer may block the flow of electrons supplied from the first semiconductor layer 121 to the second semiconductor layer 123 to increase the probability of recombination of electrons and holes in the active layer 122.
  • the light emitting structure 120 may have a first groove H1 through which the first semiconductor layer 121 is exposed through the second semiconductor layer 123 and the active layer 122.
  • the first semiconductor layer 121 may also be partially etched by the first groove H1.
  • the first ohmic electrode 151 may be disposed in the first groove H1 to be electrically connected to the first semiconductor layer 121.
  • the second ohmic electrode 131 may be disposed under the second semiconductor layer 123.
  • the first ohmic electrode 151 and the second ohmic electrode 131 are indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IZO), and indium gallium (IGZO). zinc oxide), indium gallium tin oxide (IGTO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), SnO, InO, INZnO, ZnO, IrOx, RuOx, NiO, Ti, Al , Ni, Cr, and optional compounds or alloys thereof, and may be formed in at least one layer.
  • the thickness of the ohmic electrode is not particularly limited.
  • the first insulating layer 141 may cover one surface of the light emitting structure 120 and the sidewall S of the first groove H1.
  • the first insulating layer 141 may cover the light emitting structure 120 and the first ohmic electrode 151 except for the point where the first ohmic electrode 151 is connected to the first electrode pad 150. .
  • the first insulating layer 141 may include an insulating material or an insulating resin formed of at least one of an oxide, nitride, fluoride, and sulfide having at least one of Al, Cr, Si, Ti, Zn, and Zr.
  • the first insulating layer 141 may be selectively formed of, for example, SiO 2, Si 3 N 4, Al 2 O 3, or TiO 2.
  • the first insulating layer 141 may be formed as a single layer or a multilayer, but is not limited thereto.
  • the reflective electrode layer 132 may be disposed on the first insulating layer 141 to cover one surface of the light emitting structure 120 and the sidewall S of the first groove H1.
  • the reflective layer may be entirely formed on the light emitting structure 120 except for a portion where the first ohmic electrode 151 is connected to the first electrode pad 150.
  • the reflective electrode layer 132 may be formed of a metallic or non-metallic material.
  • the metallic reflective electrode layer 132 is formed of In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al It may include any one of a metal selected from Ni, Cu, and WTi.
  • the non-metallic reflective layer includes a structure in which a first layer having a first refractive index and a second layer having a second refractive index are alternately stacked by two or more pairs, and the first and second refractive indices are different from each other, and the first and second refractive indices are different.
  • the layer may be formed of a conductive or insulating material having a refractive index between 1.5 and 2.4.
  • This structure may be a distributed bragg reflection (DBR) structure.
  • DBR distributed bragg reflection
  • it may be a structure in which a dielectric layer having a low refractive index and a metal layer are stacked.
  • a light extraction structure such as roughness may be formed on a surface of at least one of the second semiconductor layer 123 and the reflective electrode layer 132, and the light extraction structure may change the critical angle of incident light to improve light extraction efficiency. can do.
  • the light extraction structure may include an uneven pattern or a plurality of protrusions.
  • the capping electrode 133 may be disposed under the reflective electrode layer 132.
  • the capping electrode 133 may perform at least one of protecting the diffusion barrier layer, the current spreading layer, and the reflective electrode layer 132.
  • the capping electrode 133 may be selected from Au, Cu, Hf, Ni, Mo, V, W, Rh, Ru, Pt, Pd, La, Ta, Ti, and two or more alloys thereof.
  • the second insulating layer 142 is disposed under the capping electrode 133.
  • the second insulating layer 142 may include an insulating material or an insulating resin formed of at least one of an oxide, nitride, fluoride, and sulfide having at least one of Al, Cr, Si, Ti, Zn, and Zr.
  • the second insulating layer 142 may be selectively formed of, for example, SiO 2 , Si 3 N 4 , Al 2 O 3 , or TiO 2 .
  • the second insulating layer 142 may be formed as a single layer or a multilayer, but is not limited thereto.
  • the first electrode pad 150 may be electrically connected to the first ohmic electrode 151 through the second insulating layer 142.
  • the area of the first ohmic electrode 151 increases as the closer to the substrate 110, whereas the area of the first electrode pad 150 decreases as the closer to the substrate 110.
  • the second electrode pad 160 may be electrically connected to the second ohmic electrode 131 and the reflective electrode layer 132 through the second insulating layer 142.
  • the first electrode pad 150 and the second electrode pad 160 are formed of In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, and may include any one of the metal selected from WTi.
  • a wavelength conversion layer 180 may be disposed on a substrate. Light of the blue wavelength band emitted from the active layer 122 by the wavelength conversion layer 180 may be converted into white light.
  • the wavelength conversion layer 180 may be disposed up to the side of the substrate and the side of the light emitting structure.
  • the package of this structure may be a chip scale package (CSP).
  • the wavelength conversion layer 180 may have a phosphor or a quantum dot dispersed in the polymer resin.
  • the kind of the phosphor is not particularly limited.
  • the fluorescent material of any one of YAG-based, TAG-based, Silicate-based, Sulfide-based, or Nitride-based may be included.
  • the light emitting device of the embodiment can be used as a light source of various devices.
  • the light emitting device may further include an optical member such as a light guide plate, a prism sheet, and a diffusion sheet to function as a backlight unit.
  • the light emitting device of the embodiment may be further applied to a display device, a lighting device, and a pointing device.
  • the display device may include a bottom cover, a reflector, a light emitting module, a light guide plate, an optical sheet, a display panel, an image signal output circuit, and a color filter.
  • the bottom cover, the reflector, the light emitting module, the light guide plate, and the optical sheet may form a backlight unit.
  • the reflecting plate is disposed on the bottom cover, and the light emitting module emits light.
  • the light guide plate is disposed in front of the reflective plate to guide light emitted from the light emitting module to the front, and the optical sheet includes a prism sheet or the like and is disposed in front of the light guide plate.
  • the display panel is disposed in front of the optical sheet, the image signal output circuit supplies the image signal to the display panel, and the color filter is disposed in front of the display panel.
  • the lighting apparatus may include a light source module including a substrate and a light emitting device according to an embodiment, a heat dissipation unit for dissipating heat of the light source module, and a power supply unit for processing or converting an electrical signal provided from the outside and providing the light source module to the light source module.
  • the lighting device may include a lamp, a head lamp, a street lamp or the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예는 질화갈륨 기판; 및 상기 기판의 타면에 배치되는 발광 구조물을 포함하고, 상기 기판은 일면에 형성된 복수 개의 광 추출 구조를 포함하고, 상기 기판의 두께는 80㎛이상이고, 상기 복수 개의 광 추출 구조의 평균 높이는 10㎛이상인 발광소자를 개시한다.

Description

발광소자
실시 예는 발광소자에 관한 것이다.
발광소자(Light Emitting Device, LED)는 전기에너지를 빛 에너지로 변환하는 화합물 반도체 소자로서, 화합물반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
질화물반도체 발광소자는 형광등, 백열등 등 기존의 광원에 비해 저소비 전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 갖고 있다. 따라서, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
일반적으로, 질화갈륨계 발광소자는 사파이어 기판 위에 성장하지만, 사파이어 기판은 단단하고 전기적으로 부도체이며 열전도 특성이 좋지 않아 질화갈륨계 발광소자의 크기를 줄여 제조원가를 절감하거나, 광 출력 및 칩의 특성을 개선시키는데 한계가 있다.
종래의 사파이어, 실리콘 탄화물, 실리콘 같은 기판에서 성장한 InGaN 발광소자들은 전류 밀도가 증가함에 따라 내부 양자 효율이 감소하는 드루프(Droop) 현상이 발생하며, 전류 집중(Current crowding)과 같은 신뢰성 문제들이 발생할 수 있다.
고효율 고전류 발광소자를 개발하기 위해 격자 부정합(Lattice mismatch)이 작으며, 전위밀도가 작은 GaN 벌크 기판을 이용한 발광소자 개발이 필요하다.
실시 예는 GaN 기판을 이용한 발광소자를 제공한다.
본 발명의 일 실시예에 따른 발광소자는, 일면과 타면을 포함하는 질화갈륨 기판; 및 상기 기판의 타면에 배치되는 발광 구조물을 포함하고, 상기 기판은 일면에 형성된 복수 개의 광 추출 구조를 포함하고, 상기 기판의 두께는 80㎛이상이고, 상기 복수 개의 광 추출 구조의 평균 높이는 10㎛이상이다.
상기 기판은 상기 복수 개의 광 추출 구조가 형성된 제1영역, 및 복수 개의 광 추출 구조 사이의 제2영역을 포함할 수 있다.
상기 제2영역은 평탄면을 포함할 수 있다.
상기 제1영역의 면적은 기판 전체 면적의 60%이상일 수 있다.
상기 제1영역의 면적은 기판의 전체 면적의 90%이상일 수 있다.
상기 복수 개의 광 추출 구조는 육각 피라미드 형상(Hexagonal shape)일 수 있다.
상기 복수 개의 광 추출 구조의 밑변과 측면의 경사각은 모두 동일할 수 있다.
상기 복수 개의 광 추출 구조의 평균 높이는 30㎛이하일 수 있다.
상기 기판은 측면에 두께 방향으로 형성된 복수 개의 서브 광 추출 구조를 포함할 수 있다.
상기 기판은 상기 발광 구조물에서 측면에 형성되는 단차부를 포함하고, 상기 단차부의 상면에 상기 서브 광 추출 구조가 형성될 수 있다.
상기 기판은 상기 발광 구조물과 마주보는 제1층과, 상기 광 추출 구조를 포함하는 제2층, 및 상기 제1층과 제2층 사이에 배치되는 제3층을 포함하고, 상기 제3층의 도핑 농도가 가장 낮을 수 있다.
상기 제1층의 도핑 농도는 1×1018cm-3 내지 5×1019cm-3일 수 있다.
상기 제2층의 도핑 농도는 1×1018cm-3 내지 5×1019cm-3일 수 있다.
상기 제3층의 도핑 농도는 1×1016cm-3 이하일 수 있다.
실시 예에 따르면, 질화갈륨(GaN) 기판을 이용하여 격자 부정합을 해소할 수 있다.
또한, 광 추출 효율 및 발광 효율이 증가할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 발광소자의 개념도이고,
도 2는 종래 GaN 기판의 개념도이고,
도 3a 내지 도3c는 종래 다양한 형상의 광 추출 구조를 보여주는 사진이고,
도 4는 도 1의 광 추출 구조를 보여주는 사진이고,
도 5는 광 추출 구조의 면적이 기판 전체 면적의 60%미만인 사진이고,
도 6은 광 추출 구조의 면적이 기판 전체 면적의 60%이상 90%미만인 사진이고,
도 7은 광 추출 구조의 면적이 기판 전체 면적의 90%이상인 사진이고,
도 8은 도 1의 기판의 도핑 농도를 설명하기 위한 도면이고,
도 9는 도 1의 기판의 측면에 형성된 서브 광 추출 구조를 보여주는 도면이고,
도 10은 광 추출 구조의 크기에 따른 광 파워(PO) 변화를 보여주는 그래프이고,
도 11a와 도 11b는 광 추출 구조의 크기에 따라 지향각의 변화를 보여주는 그래프이고,
도 12는 도 1의 발광소자를 설명하기 위한 도면이고,
도 13은 도 12의 발광소자에 파장 변환층이 배치된 구조를 보여주는 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예를 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명 실시 예를 특정한 실시 형태에 대해 한정하려는 것이 아니며, 실시 예의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등과 같이 서수를 포함하는 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 실시 예의 권리 범위를 벗어나지 않으면서 제 2 구성 요소는 제 1 구성 요소로 명명될 수 있고, 유사하게 제 1 구성 요소도 제 2 구성 요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명 실시 예를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하, 첨부된 도면을 참조하여 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 발광소자의 개념도이고, 도 2는 종래 GaN 기판의 개념도이고, 도 3a 내지 도3c는 종래 다양한 형상의 광 추출 구조를 보여주는 사진이고, 도 4는 도 1의 광 추출 구조를 보여주는 사진이다.
도 1을 참고하면, 실시 예에 따른 발광소자는, 일면(110b)과 타면(110a)을 포함하는 질화갈륨 기판(110), 및 기판(110)의 타면(110a)에 배치되는 발광구조물(120)을 포함한다.
기판(110)은 질화갈륨(GaN)을 성장시켜 제작할 수 있다. 일반적으로 사용되는 사파이어 기판은 질화갈륨계 반도체층과 격자 상수가 일치하지 않아 격자 부정합이 발생한다. 이러한 격자 부정합에 의해 발광구조물(120)에 강한 압전 자기장이 걸려 양자 효율이 감소하는 문제가 있다.
실시 예는 질화갈륨 기판(110)을 사용함으로써 격자 부정합에 의해 야기되는 문제를 해소할 수 있다. 또한, 격자 부정합을 해소하기 위한 버퍼층을 생략할 수도 있다. 이하에서는 질화갈륨 기판을 편의상 기판으로 정의한다.
기판(110)은 일면(110b)과 타면(110a)을 포함한다. 일면(110b)은 N 면일 수 있고 타면(110a)은 Ga 면일 수 있다. 기판(110)은 일면에 형성된 복수 개의 광 추출 구조(111)를 포함한다.
기판(110)은 두께가 80㎛ 내지 300㎛일 수 있다. 두께가 80㎛보다 작은 경우 에피 성장시 휘어짐이 발생하여 소자의 불량을 야기할 수 있으며, 두께가 300㎛보다 큰 경우에는 기판에 도펀트를 균일하게 제어하기 어려울 수 있다.
광 추출 구조(111)의 높이는 10㎛ 내지 30㎛일 수 있다. 높이가 10㎛보다 작은 경우 일부 영역에서 광 추출 구조가 형성되지 않아 광이 추출되지 않는 문제가 있으며, 높이가 30㎛보다 커져도 더 이상 광 추출 효율은 증가하지 않을 수 있다. 복수 개의 광 추출 구조(111)는 높이가 상이할 수 있다.
광 추출 구조(111)는 KOH 혹은 NaOH의 염기성 용액을 이용하여 형성할 수 있다. 일 예로 45% KOH를 이용하여 70 내지 80℃온도에서 중탕 가열한 뒤, 가열된 KOH 용액에 기판(110)을 침지하여 요철을 형성할 수 있다. 그러나, 광 추출 구조(111)의 형성 방법은 특별히 한정하지 않는다.
도 2를 참조하면, GaN 기판(10)은 두께가 약 10㎛인 경우 광 추출 구조(11)의 높이는 약 1㎛ 내지 5㎛일 수 있다. 광 추출 구조(11)는 도 3a와 같이 랜덤 형상(11a), 도 3b와 같이 상면이 평평한 마이크로 로드 형상(11b), 및 도 3c와 같은 나노 로드 형상(11c)으로 다양하다. 그러나, 이러한 형상의 광 추출 구조는 모두 높이가 약 0.6㎛ 내지 3.0㎛에 불과하므로 기판의 두께가 80㎛를 초과하는 경우에는 광 추출 효과를 갖지 못할 수 있다.
도 4를 참고하면, 실시 예에 따른 광 추출 구조(111)는 높이가 10㎛ 내지 30㎛일 수 있다. 광 추출 구조의 높이는 경사면의 최하부와 최상부의 수직 거리로 정의할 수 있다. 복수 개의 광 추출 구조(111)의 높이는 서로 상이할 수 있다.
복수 개의 광 추출 구조(111)는 실질적으로 육각 피라미드 형상(Hexagonal shape)을 가질 수 있고, 복수 개의 광 추출 구조(111)의 밑변(111b)과 측면(111a)의 경사각(θ)은 모두 동일한 각도를 가질 수 있다. 경사 각도(θ)는 50도 내지 60도일 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 밑변(111b)과 측면(111a)의 경사각(θ)은 서로 다를 수도 있다.
도 5는 광 추출 구조의 면적이 기판 전체 면적의 60%미만인 사진이고, 도 6은 광 추출 구조의 면적이 기판 전체 면적의 60%이상 90%미만인 사진이고, 도 7은 광 추출 구조의 면적이 기판 전체 면적의 90%이상인 사진이다.
도 5를 참고하면, 기판(110)은 복수 개의 광 추출 구조가 형성된 제1영역(P1), 및 복수 개의 광 추출 구조 사이의 제2영역(P2)을 포함할 수 있다. 제2영역(P2)은 상대적으로 평탄면일 수 있다. 평탄면은 발광구조물(120)에서 방출된 광을 전반사시킬 수 있다.
도 5를 참고하면, 광 추출 구조의 평균 높이가 10㎛미만인 경우 면적이 큰 제2영역을 관찰할 수 있다. 도 5의 경우 제1영역(P1)이 기판 전체 면적에서 차지하는 비율은 60%미만이다. 즉, 광 추출 구조가 크게 성장하지 못하였으므로 그 사이에 빈 영역들이 다수 존재하는 것이다. 제1영역(P1)의 면적이 60%미만이므로 광 추출 효율은 상대적으로 떨어질 수 있다. 여기서 광 추출 구조의 평균 높이는 가로 세로 100㎛×100㎛의 면적 내에 위치한 복수 개의 광 추출 구조의 높이를 평균한 값일 수 있다.
도 6을 참고하면, 광 추출 구조(111)의 평균 높이가 약 12㎛인 경우에는 제2영역의 면적이 상대적으로 줄어든 것을 확인할 수 있다. 도 6의 경우 제1영역(P1)이 기판 전체 면적에서 차지하는 비율은 60% 이상이다. 면적은 60%이상 90미만일 수 있다. 이 경우 도 5에 비해 제2영역(P2)이 줄어 광 추출 효율이 증가할 수 있다.
도 7을 참고하면, 광 추출 구조가 성장하여 제2영역(P2)이 거의 제거되었음을 알 수 있다. 제1영역(P1)가 기판(110) 전체 면적에서 차지하는 비율은 90%이상일 수 있다. 광 추출 구조(111)의 평균 높이는 27㎛로 측정되었다. 광 추출 구조의 높이가 증가할수록 밑면이 넓어지므로 제2영역(P2)은 줄어들게 된다.
그러나, 이 이상 식각 시간을 늘려도 더 이상의 광 추출 구조의 높이는 증가하지 않는 것으로 확인되었다. 습식 식각을 통해 형성되는 요철은 특정한 각도/방향성을 가지고 식각되며, 시간이 증가할수록 면적이 증가하나 이웃한 광 추출 구조와 접하면 더 이상 식각이 진행되지 않았다. 따라서, 최대 광 추출 구조의 높이는 30㎛일 수 있다.
도 8은 도 1의 기판의 도핑 농도를 설명하기 위한 도면이고, 도 9는 도 1의 기판의 측면에 형성된 서브 광 추출 구조를 보여주는 도면이다.
도 8을 참고하면, 기판(110)은 발광구조물(120)과 마주보는 제1층(114)과, 광 추출 구조(111)를 포함하는 제2층(112), 및 제1층(114)과 제2층(112) 사이에 배치되는 제3층(113)을 포함할 수 있다.
제1층(114)은 전류가 제1반도체층(121)에 인가된 경우 전류 분산 경로를 형성할 수 있다. 제1층(114)을 통해 전류는 효과적으로 분산될 수 있다. 따라서, 제1반도체층(121)의 접촉하는 전극의 면적을 줄여도 동작 전압을 유지할 수 있다. 이를 위해 제1층(114)의 도핑 농도는 상대적으로 높아질 수 있다. 구체적으로 제1층(114)의 도핑 농도는 1×1018cm-3 내지 5×1019cm-3일 수 있다. 도펀트는 제1 반도체층(121)에 도핑되는 다양한 종류의 도펀트가 모두 선택될 수 있다.
제2층(112)의 도핑 농도는 제1층(114)의 도핑 농도와 동일할 수 있다. 전술한 바와 같이 제2층(112)은 습식 식각에 의해 광 추출 구조(111)를 형성할 수 있다. 도핑 농도가 높아질수록 Ga와 N의 분리가 용이해져 식각 성능을 높일 수 있다.
제3층(113)의 도핑 농도는 제1층(114) 및 제2층(112)보다 낮을 수 있다. 기판(110)의 두께 전체에서 도핑 농도가 1×1018cm-3 내지 5×1019cm-3인 경우에는 원하는 투광성 및 결정성을 확보하기 어렵다. 따라서, 제3층(113)은 도핑 농도를 상대적으로 낮추어 기판(110)에서 원하는 투명성 및 결정성을 확보할 수 있다. 일 예로, 제3층(113)의 도핑 농도는 1×1016cm-3 이하이거나 n형 도펀트가 도핑되지 않을 수 있다.
기판(110)의 전체 두께를 기준으로 제1층(114)의 두께는 약 40% 내지 50%이고, 제3층(113)의 두께는 40% 내지 50%이고, 제2층(112)의 두께는 10% 내지 20%일 수 있다. 일 예로, 기판(110)의 두께가 100㎛인 경우 제1층(114)과 제3층(113)은 각각 40㎛이고, 제2층(112)은 20㎛일 수 있다.
도 9를 참고하면, 기판(110)은 측면에 두께 방향으로 형성된 복수 개의 서브 광 추출 구조(115a)를 포함할 수 있다. 이러한 구조는 기판(110)의 측면으로 추출 효율을 향상시킬 수 있다.
그러나, 습식 식각은 기판(110)의 특정 방향의 면에서만 가능하다. 따라서, 실시 예의 기판(110)은 측면에 형성되는 단차부(115)를 포함하고, 단차부(115)의 상면(m면)에 서브 광 추출 구조(115a)가 형성될 수 있다. 단차부(114)는 복수 개일 수 있고 기판(110)의 일면에서 타면까지 연속적으로 형성될 수도 있다. 단차부(114)의 폭, 높이 등은 추출 효율을 고려하여 적절히 변형할 수 있다. 발광구조물(120)에 가까운 경우 단차부(114)에 형성된 서브 광 추출 구조(115a)의 높이가 작아도 광 추출 효과를 가질 수 있다. 따라서, 서브 광 추출 구조(115a)의 크기는 발광구조물(120)에 가까워질수록 작아질 수 있다.
도 10은 광 추출 구조의 크기에 따른 광 파워(PO) 변화를 보여주는 그래프이고, 도 11a와 도 11b는 광 추출 구조의 크기에 따라 지향각의 변화를 보여주는 그래프이다.
도 10을 참고하면, 기판(110)에 광 추출 구조(111)가 없는 경우에는 주입 전류가 400A이상이되면 그 이상 전류를 증가하여도 발광 특성이 개선되지 않는 것을 확인할 수 있다. 이에 비해 약 12㎛ 높이의 광 추출 구조(small texture)를 적용한 경우 발광 효율이 향상되었으며, 27㎛ 높이의 광 추출구조(large texture)를 적용한 경우 발광 효율이 더욱 향상되었음을 확인할 수 있다.
도 11a와 도 11b를 참고하면, 광 추출 구조(111)의 크기가 커질수록 지향각이 좁아지는 것을 알 수 있다. 도 11a은 Radial plot이고 도 11b는 Cartesian Plot이다.
도 11을 참고하면 광 추출 구조(111)가 없는 경우 지향각은 154.6도이나, 약 12㎛ 높이의 광 추출 구조(111)가 형성된 경우 지향각은 146.85도로 좁아졌으며, 27㎛ 높이의 광 추출구조의 경우 142.7도로 지향각이 좁아졌다. 따라서, 광 추출 구조(111)의 높이와 지향각은 반비례 관계에 있음을 알 수 있다. 이는 수직 방향으로 빛 출사 효율이 증가하였음을 의미한다.
도 12는 도 1의 발광소자를 설명하기 위한 도면이고, 도 13은 도 12의 발광소자에 파장 변환층이 배치된 구조를 보여주는 도면이다.
도 12를 참고하면, 발광구조물(120)은 제1반도체층(121), 활성층(122), 및 제2반도체층(123)을 포함한다. 제1반도체층(121)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체일 수 있으며, 제1반도체층(121)에 제1도펀트가 도핑될 수 있다. 제1반도체층(121)은 Inx1Aly1Ga1 -x1- y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlGaN, InGaN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1도펀트가 n형 도펀트인 경우, 제1도펀트가 도핑된 제1반도체층(121)은 n형 반도체층일 수 있다.
활성층(122)은 제1반도체층(121)을 통해서 주입되는 전자(또는 정공)과 제2반도체층(123)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(122)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다. 본 실시 예에서 발광 파장에는 제한이 없다.
활성층(122)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(122)의 구조는 이에 한정하지 않는다.
제2반도체층(123)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2반도체층(123)에 제2도펀트가 도핑될 수 있다. 제2반도체층(123)은 Inx5Aly2Ga1-x5-y2N (0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제2도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2도펀트가 도핑된 제2반도체층(123)은 p형 반도체층일 수 있다.
도시되지는 않았으나 활성층(122)과 제2반도체층(123) 사이에는 전자 차단층(EBL)이 배치될 수 있다. 전자 차단층은 제1반도체층(121)에서 공급된 전자가 제2반도체층(123)으로 빠져나가는 흐름을 차단하여, 활성층(122) 내에서 전자와 정공이 재결합할 확률을 높일 수 있다.
발광구조물(120)은 제2반도체층(123)과 활성층(122)을 관통하여 제1반도체층(121)이 노출되는 제1홈(H1)이 형성될 수 있다. 제1홈(H1)에 의해 제1반도체층(121)도 일부 식각될 수 있다. 제1홈(H1)은 복수 개일 수도 있다. 제1홈(H1)에는 제1오믹전극(151)이 배치되어 제1반도체층(121)과 전기적으로 연결될 수 있다. 제2반도체층(123)의 하부에는 제2오믹전극(131)이 배치될 수 있다.
제1오믹전극(151)과 제2오믹전극(131)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SnO, InO, INZnO, ZnO, IrOx, RuOx, NiO, Ti, Al, Ni, Cr 및 이들의 선택적인 화합물 또는 합금 중에서 선택되며, 적어도 한 층으로 형성될 수 있다. 오믹전극의 두께는 특별히 제한하지 않는다.
제1절연층(141)은 발광구조물(120)의 일면과 제1홈(H1)의 측벽(S)을 커버할 수 있다. 제1절연층(141)은 제1오믹전극(151)이 제1전극패드(150)와 연결되는 지점을 제외하고는 발광구조물(120) 및 제1오믹전극(151)에 전체적으로 커버할 수 있다.
제1절연층(141)은 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 및 황화물 중 적어도 하나로 형성된 절연물질 또는 절연성 수지를 포함할 수 있다. 제1절연층(141)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다. 제1절연층(141)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
반사전극층(132)은 제1절연층(141)상에 배치되어 발광구조물(120)의 일면과 제1홈(H1)의 측벽(S)을 커버할 수 있다. 반사층은 제1오믹전극(151)이 제1전극패드(150)와 연결되는 부분을 제외하고는 발광구조물(120)에 전체적으로 형성될 수 있다. 이러한 구성에 의하여 활성층(122)에서 제2반도체층(123) 방향으로 방출된 광은 대부분 기판(110)측으로 반사될 수 있다. 따라서, 반사 효율이 증가하고, 외부 양자 효율이 개선될 수 있다.
반사전극층(132)은 금속성 또는 비금속성 재질로 형성될 수 있다. 금속성 반사전극층(132)은 In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, 및 WTi 중에서 선택된 금속 중 어느 하나를 포함할 수 있다.
비금속성의 반사층은 제1굴절률을 갖는 제1층과 제2굴절률을 갖는 제2층이 교대로 2페어 이상 적층된 구조를 포함하며, 제1 및 제2굴절률은 서로 다르고, 제1층과 제2층은 굴절률이 1.5~2.4 사이인 전도성 또는 절연성 물질로 형성될 수 있다. 이러한 구조는 DBR(distributed bragg reflection) 구조일 수 있다. 또한, 낮은 굴절률을 갖는 유전체층과 금속층이 적층된 구조(Omnidirectional Reflector)일 수도 있다.
제2반도체층(123) 및 반사전극층(132) 중 적어도 한 층의 표면에는 러프니스와 같은 광 추출구조가 형성될 수 있으며, 이러한 광 추출 구조는 입사되는 광의 임계각을 변화시켜 광 추출 효율을 개선할 수 있다. 광 추출 구조는 요철 패턴, 또는 복수의 돌기들을 포함할 수 있다.
반사전극층(132)의 하부에는 캡핑 전극(133)이 배치될 수 있다. 캡핑 전극(133)은 확산 방지층, 전류 분산층 및 반사전극층(132)을 보호하는 역할 중 적어도 하나를 수행할 수 있다. 캡핑 전극(133)은 Au, Cu, Hf, Ni, Mo, V, W, Rh, Ru, Pt, Pd, La, Ta, Ti 및 이들 중에서 2 이상의 합금 중에서 선택될 수 있다.
캡핑 전극(133)의 하부에는 제2절연층(142)이 배치된다. 제2절연층(142)은 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 및 황화물 중 적어도 하나로 형성된 절연물질 또는 절연성 수지를 포할 수 있다. 제2절연층(142)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다. 제2절연층(142)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
제1전극패드(150)는 제2절연층(142)을 관통하여 제1오믹전극(151)과 전기적으로 연결될 수 있다. 제1오믹전극(151)은 기판(110)에 가까워질수록 면적이 커지는데 반해, 제1전극패드(150)는 기판(110)에 가까워질수록 면적이 작아진다.
제2전극패드(160)는 제2절연층(142)을 관통하여 제2오믹전극(131) 및 반사전극층(132)과 전기적으로 연결될 수 있다.
제1전극패드(150)와 제2전극패드(160)는 In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, 및 WTi 중에서 선택된 금속 중 어느 하나를 포함할 수 있다.
도 13을 참고하면, 기판상에는 파장변환층(180)이 배치될 수 있다. 파장변환층(180)에 의해 활성층(122)에서 발광된 청색 파장대의 광은 백색광으로 변환될 수 있다. 파장변환층(180)은 기판의 측면 및 발광구조물의 측면까지 배치될 수 있다. 이러한 구조의 패키지는 칩 스케일 패키지(CSP)일 수 있다.
파장변환층(180)은 고분자 수지에 형광체 또는 양자점 등이 분산될 수 있다. 형광체의 종류는 특별히 제한하지 않는다. YAG계, TAG계, Silicate계, Sulfide계 또는 Nitride계 중 어느 하나의 형광물질이 포함될 수 있다.
실시 예의 발광소자는 다양한 디바이스의 광원으로 이용될 수 있다. 일 예로, 발광소자는 도광판, 프리즘 시트, 확산 시트 등의 광학 부재를 더 포함하여 이루어져 백라이트 유닛으로 기능할 수 있다. 또한, 실시 예의 발광 소자는 표시 장치, 조명 장치, 지시 장치에 더 적용될 수 있다.
이 때, 표시 장치는 바텀 커버, 반사판, 발광 모듈, 도광판, 광학 시트, 디스플레이 패널, 화상 신호 출력 회로 및 컬러 필터를 포함할 수 있다. 바텀 커버, 반사판, 발광 모듈, 도광판 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
반사판은 바텀 커버 상에 배치되고, 발광 모듈은 광을 방출한다. 도광판은 반사판의 전방에 배치되어 발광 모듈에서 발산되는 빛을 전방으로 안내하고, 광학 시트는 프리즘 시트 등을 포함하여 이루어져 도광판의 전방에 배치된다. 디스플레이 패널은 광학 시트 전방에 배치되고, 화상 신호 출력 회로는 디스플레이 패널에 화상 신호를 공급하며, 컬러 필터는 디스플레이 패널의 전방에 배치된다.
그리고, 조명 장치는 기판과 실시 예의 발광 소자를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열부 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 더욱이 조명 장치는, 램프, 해드 램프, 또는 가로등 등을 포함할 수 있다.
이상에서 설명한 본 발명 실시 예는 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 실시 예의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명 실시 예가 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.

Claims (16)

  1. 질화갈륨 기판; 및
    상기 기판의 타면에 배치되는 발광 구조물을 포함하고,
    상기 기판은 일면에 배치된 복수 개의 광 추출 구조를 포함하고,
    상기 기판의 두께는 80㎛이상이고,
    상기 복수 개의 광 추출 구조의 평균 높이는 10㎛이상인 발광소자.
  2. 제1항에 있어서,
    상기 기판은 상기 복수 개의 광 추출 구조가 형성된 제1영역, 및 복수 개의 광 추출 구조 사이의 제2영역을 포함하는 발광소자.
  3. 제2항에 있어서,
    상기 제2영역은 평탄면을 포함하는 발광소자.
  4. 제2항에 있어서,
    상기 제1영역의 면적은 기판 전체 면적의 60%이상인 발광소자.
  5. 제2항에 있어서,
    상기 제1영역의 면적은 기판의 전체 면적의 90%이상인 발광소자.
  6. 제1항에 있어서,
    상기 복수 개의 광 추출 구조는 육각 피라미드 형상(Hexagonal shape)인 발광소자.
  7. 제6항에 있어서,
    상기 복수 개의 광 추출 구조의 밑변과 측면의 경사각은 동일한 발광소자.
  8. 제1항에 있어서,
    상기 복수 개의 광 추출 구조의 평균 높이는 30㎛이하인 발광소자.
  9. 제1항에 있어서,
    상기 기판은 측면에 형성된 복수 개의 서브 광 추출 구조를 포함하는 발광소자.
  10. 제9항에 있어서,
    상기 기판은 상기 발광 구조물의 측면에 배치되는 단차부를 포함하고,
    상기 서브 광 추출 구조는 상기 단차부의 상면에 배치되는 발광소자.
  11. 제1항에 있어서,
    상기 기판은
    상기 발광 구조물과 마주보는 제1층과,
    상기 광 추출 구조를 포함하는 제2층, 및
    상기 제1층과 제2층 사이에 배치되는 제3층을 포함하고,
    상기 제3층의 도핑 농도가 가장 낮은 발광소자.
  12. 제11항에 있어서,
    상기 제1층의 도핑 농도는 1×1018cm-3 내지 5×1019cm-3인 발광소자.
  13. 제11항에 있어서,
    상기 제2층의 도핑 농도는 1×1018cm-3 내지 5×1019cm-3인 발광소자.
  14. 제11항에 있어서,
    상기 제3층의 도핑 농도는 1×1016cm-3 이하인 발광소자.
  15. 발광소자; 및
    상기 발광소자에서 방출된 광을 변환하는 파장변환층을 포함하고,
    상기 발광소자는,
    질화갈륨 기판; 및
    상기 기판의 타면에 배치되는 발광 구조물을 포함하고,
    상기 기판은 일면에 배치된 복수 개의 광 추출 구조를 포함하고,
    상기 기판의 두께는 80㎛이상이고,
    상기 복수 개의 광 추출 구조의 평균 높이는 10㎛이상인 발광소자 패키지.
  16. 제1항에 따른 발광소자를 광원으로 사용하는 디스플레이 장치.
PCT/KR2016/011024 2015-09-30 2016-09-30 발광소자 WO2017057977A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/764,961 US10553756B2 (en) 2015-09-30 2016-09-30 Light emitting device
CN201680057032.2A CN108140697B (zh) 2015-09-30 2016-09-30 发光器件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150137808A KR102415075B1 (ko) 2015-09-30 2015-09-30 발광소자
KR10-2015-0137808 2015-09-30

Publications (1)

Publication Number Publication Date
WO2017057977A1 true WO2017057977A1 (ko) 2017-04-06

Family

ID=58424183

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2016/011024 WO2017057977A1 (ko) 2015-09-30 2016-09-30 발광소자

Country Status (4)

Country Link
US (1) US10553756B2 (ko)
KR (1) KR102415075B1 (ko)
CN (1) CN108140697B (ko)
WO (1) WO2017057977A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109103230B (zh) * 2018-08-27 2022-02-08 武汉天马微电子有限公司 一种oled显示面板、oled显示面板的制作方法及显示装置
US20230411562A1 (en) * 2022-06-21 2023-12-21 Creeled, Inc. Light extraction structures for light-emitting diode chips and related methods

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368261A (ja) * 2001-06-05 2002-12-20 Sharp Corp 窒化物系化合物半導体発光素子
JP2008192900A (ja) * 2007-02-06 2008-08-21 Mitsubishi Chemicals Corp ＧａＮ系発光ダイオード素子の製造方法
JP2009200522A (ja) * 2009-05-15 2009-09-03 Mitsubishi Chemicals Corp ＧａＮ系半導体発光素子
KR20130054041A (ko) * 2011-11-16 2013-05-24 엘지이노텍 주식회사 발광 소자 및 이를 구비한 발광 장치
KR20130117474A (ko) * 2012-04-18 2013-10-28 서울바이오시스 주식회사 배면에 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6455877B1 (en) * 1999-09-08 2002-09-24 Sharp Kabushiki Kaisha III-N compound semiconductor device
JP2005191530A (ja) * 2003-12-03 2005-07-14 Sumitomo Electric Ind Ltd 発光装置
JP2006049855A (ja) * 2004-06-28 2006-02-16 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
US7161188B2 (en) * 2004-06-28 2007-01-09 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element, semiconductor light emitting device, and method for fabricating semiconductor light emitting element
US7716494B2 (en) * 2004-07-15 2010-05-11 Sony Corporation Establishing a trusted platform in a digital processing system
JP2006179511A (ja) * 2004-12-20 2006-07-06 Sumitomo Electric Ind Ltd 発光装置
JP4297084B2 (ja) * 2005-06-13 2009-07-15 住友電気工業株式会社 発光装置の製造方法および発光装置
KR100735496B1 (ko) * 2006-05-10 2007-07-04 삼성전기주식회사 수직구조 질화갈륨계 ｌｅｄ 소자의 제조방법
WO2009084325A1 (ja) * 2007-12-28 2009-07-09 Mitsubishi Chemical Corporation Ｌｅｄ素子およびｌｅｄ素子の製造方法
JP5687858B2 (ja) * 2010-07-30 2015-03-25 スタンレー電気株式会社 半導体発光装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368261A (ja) * 2001-06-05 2002-12-20 Sharp Corp 窒化物系化合物半導体発光素子
JP2008192900A (ja) * 2007-02-06 2008-08-21 Mitsubishi Chemicals Corp ＧａＮ系発光ダイオード素子の製造方法
JP2009200522A (ja) * 2009-05-15 2009-09-03 Mitsubishi Chemicals Corp ＧａＮ系半導体発光素子
KR20130054041A (ko) * 2011-11-16 2013-05-24 엘지이노텍 주식회사 발광 소자 및 이를 구비한 발광 장치
KR20130117474A (ko) * 2012-04-18 2013-10-28 서울바이오시스 주식회사 배면에 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법

Also Published As

Publication number Publication date
KR20170038439A (ko) 2017-04-07
US20180287013A1 (en) 2018-10-04
KR102415075B1 (ko) 2022-06-30
CN108140697A (zh) 2018-06-08
US10553756B2 (en) 2020-02-04
CN108140697B (zh) 2020-06-30

Similar Documents

Publication Publication Date Title
WO2017057978A1 (ko) 발광소자
WO2016153213A1 (ko) 발광 소자 패키지 및 조명 장치
EP2402995B1 (en) Light emitting device and light unit
WO2017014512A1 (ko) 발광 소자
WO2015190722A1 (ko) 발광 소자 및 조명 장치
WO2016111454A1 (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
WO2018080224A1 (ko) 반도체 소자 패키지
WO2012011749A2 (en) Light emitting diode
WO2016153218A1 (ko) 발광 소자, 이를 포함하는 발광 소자 패키지 및 이 패키지를 포함하는 조명 장치
WO2011162479A2 (en) Light emitting diode
WO2013015472A1 (ko) 반도체 발광소자 및 그 제조방법
EP2830094A1 (en) Light emitting device
CN102074625A (zh) 发光器件、发光器件封装以及照明系统
WO2017014580A1 (ko) 발광 소자 패키지
WO2013165127A1 (ko) 발광 다이오드 소자 및 그의 제조 방법
WO2016104958A1 (ko) 적색 발광소자 및 조명장치
WO2017119730A1 (ko) 발광 소자
WO2017034346A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
WO2016052929A1 (en) Light emitting diode comprising porous transparent electrode
WO2017057977A1 (ko) 발광소자
WO2017116094A1 (ko) 발광 소자
WO2016032178A1 (ko) 형광체 조성물, 이를 포함하는 발광 소자 패키지 및 조명 시스템
KR101803570B1 (ko) 발광 소자 및 그 제조방법
KR20160118487A (ko) 발광소자
WO2016159694A1 (ko) 발광 소자

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16852123

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15764961

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 17.07.2018)

122 Ep: pct application non-entry in european phase

Ref document number: 16852123

Country of ref document: EP

Kind code of ref document: A1