DE102010020789B4 - Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung - Google Patents

Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102010020789B4
DE102010020789B4 DE102010020789.6A DE102010020789A DE102010020789B4 DE 102010020789 B4 DE102010020789 B4 DE 102010020789B4 DE 102010020789 A DE102010020789 A DE 102010020789A DE 102010020789 B4 DE102010020789 B4 DE 102010020789B4
Authority
DE
Germany
Prior art keywords
nanostructures
semiconductor chip
radiation
substructure
layer stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102010020789.6A
Other languages
English (en)
Other versions
DE102010020789A1 (de
Inventor
Werner Bergbauer
Philipp Drechsel
Dr. Höppel Lutz
Christopher Kölper
Dr. Straßburg Martin
Patrick Rode
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102010020789.6A priority Critical patent/DE102010020789B4/de
Priority to PCT/DE2011/001025 priority patent/WO2011144199A1/de
Priority to KR1020127032934A priority patent/KR20130118217A/ko
Priority to US13/696,602 priority patent/US8884311B2/en
Priority to CN201180024376.0A priority patent/CN102893407B/zh
Priority to EP11743182A priority patent/EP2572384A1/de
Publication of DE102010020789A1 publication Critical patent/DE102010020789A1/de
Application granted granted Critical
Publication of DE102010020789B4 publication Critical patent/DE102010020789B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

Optoelektronischer Halbleiterchip (10) aufweisend einen Halbleiterschichtenstapel (2) und eine Strahlungsaustrittsfläche oder -eintrittsfläche (3), wobei- der Halbleiterschichtenstapel (2) eine aktive Schicht (2a) aufweist, die zur Erzeugung oder zum Empfangen elektromagnetischer Strahlung geeignet ist,- auf der Strahlungsaustrittsfläche oder -eintrittsfläche (3) eine Mehrzahl von Nanostrukturen (4) angeordnet ist, die eine Substruktur (42) aufweisen, wobei die Substruktur (42) eine einzige Aussparung (42) ist,- die Nanostrukturen (4) jeweils eine laterale Ausdehnung von höchstens 5 µm aufweisen,- die Nanostrukturen (4) pyramidenförmig ausgebildet sind, und- die Aussparung (42) im Zentrum der Pyramide angeordnet ist.

Description

  • Die Erfindung betrifft einen optoelektronischen Halbleiterchip aufweisend einen Halbleiterschichtenstapel und eine Strahlungsaustritts- oder Strahlungseintrittsfläche und ein Verfahren zu dessen Herstellung.
  • Die Leistung von strahlungsemittierenden Halbleiterchips, wie beispielsweise LEDs, oder strahlungsempfangenden Halbleiterchips, wie beispielsweise Sensoren oder Detektoren, wird unter anderem beeinflusst durch die Verwendung eines Substrats, auf dem die Halbleiterschichten des Halbleiterchips aufgewachsen sind. Insbesondere weist das Substrat verglichen zu den Halbleiterschichten des Halbleiterchips meist signifikante Unterschiede im Ausdehnungskoeffizienten und/oder in den Gitterparametern auf. Dadurch können Gitterversetzungen und Punktdefekte entstehen, die zu nichtstrahlenden oder nichtempfangenden Rekombinationszentren führen, wodurch die interne und externe Quanteneffizienz der Halbleiterchips nachteilig beeinflusst werden kann. Zudem können so Leckstromwege im Halbleiterchip entstehen.
  • Zur Verbesserung der Lichtaus- oder Lichteinkopplung aus dem oder in den Halbleiterchip ist es bekannt, den Winkel der auftreffenden Strahlung an der Grenzfläche zwischen Halbleiterchip und Umgebung kleiner zu halten als den kritischen Winkel der Totalreflexion. Dazu wird beispielsweise die Oberfläche des Halbleiterchips mit einem nasschemischen Ätzprozess, beispielsweise unter Verwendung von KOH (Kaliumhydroxid), behandelt, wodurch spezielle dreidimensionale Strukturen auf der Oberfläche gebildet werden können, die jedoch aufgrund der selektiven chemischen Reaktion nicht zu einer maximalen und winkelunabhängigen Strahlungsemission führen.
  • Zur Optimierung der Strahlungsemission des Halbleiterchips sind Oberflächenstrukturen von Vorteil, die eine spezielle Form und Größe aufweisen. Mit den herkömmlicherweise verwendeten Herstellungsverfahren zur Herstellung der Oberflächenstrukturen, wie beispielsweise die KOH-Behandlung der Oberfläche, sind der Form und Größe der Oberflächenstrukturen jedoch Grenzen gesetzt.
  • Die DE 10 2010 012 711 A1 betrifft ein strahlungsemittierendes Halbleiterbauelement mit zumindest einer epitaktisch entlang einer Wachstumsrichtung gewachsenen Halbleiterschichtenfolge, und wobei die Halbleiterschichtenfolge als Nanostab ausgebildet ist.
  • Die Druckschrift US 2009 / 0 261 318 A1 beschreibt eine lichtemittierende Halbleitervorrichtung, die eine erste leitende Halbleiterschicht, eine aktive Schicht auf der ersten leitenden Halbleiterschicht, eine zweite leitende Halbleiterschicht auf der aktiven Schicht und eine Halbleiterschicht auf der zweiten leitenden Halbleiterschicht umfasst, und die eine Vielzahl von voneinander getrennten Halbleiterstrukturen und Mikrofacetten umfasst.
  • Es ist Aufgabe der vorliegenden Anmeldung, einen Halbleiterchip vorzusehen, der reduzierte Gitterversetzungen und/oder Punktdefekte aufweist, wodurch auf vorteilhafte Weise eine verbesserte Effizienz des Halbleiterchips erzielt werden kann. Weiter ist es Aufgabe der vorliegenden Anmeldung, ein verbessertes Herstellungsverfahren für einen derartigen Halbleiterchip anzugeben.
  • Diese Aufgaben werden unter anderem durch einen Halbleiterchip mit den Merkmalen des Anspruchs 1 und durch ein Verfahren zum Herstellen eines derartigen Halbleiterchips mit den Merkmalen des Anspruchs 7 gelöst. Vorteilhafte Weiterbildungen des Halbleiterchips und des Verfahrens zu dessen Herstellung sind Gegenstand der abhängigen Ansprüche.
  • In einer Weiterbildung weist der optoelektronische Halbleiterchip einen Halbleiterschichtenstapel und eine Strahlungsaustrittsfläche oder -eintrittsfläche auf. Der Halbleiterschichtenstapel weist eine aktive Schicht auf, die zur Erzeugung oder zum Empfang elektromagnetischer Strahlung geeignet ist. Auf der Strahlungsaustrittsfläche oder Strahlungseintrittsfläche ist eine Mehrzahl von Nanostrukturen angeordnet, die eine Substruktur aufweisen. Dabei ist nicht zwingend erforderlich, dass jede Nanostruktur der Strahlungsaustritts- oder Strahlungseintrittsfläche und/oder im Halbleiterschichtenstapel eine Substruktur aufweist. Zudem ist es möglich, dass eine Nanostruktur eine Mehrzahl von Substrukturen aufweist. Die Substrukturen können dabei in den Nanostrukturen gezielt oder willkürlich angeordnet sein. Die Form und Größe der Substrukturen ist vorzugsweise abhängig von den gewünschten optoelektronischen und chemischen Eigenschaften des Halbleiterschichtenstapels.
  • Durch die Substrukturen in den Nanostrukturen vergrößert sich vorzugsweise die Oberfläche der Nanostrukturen im Vergleich zu Nanostrukturen ohne integrierte Substrukturen. Zudem können die nachteiligen Folgen, die aufgrund von Gitterversetzungen und Punktdefekten auftreten können, verringert werden, da eine indirekte Proportionalität zwischen Auswirkungen der Gitterversetzungen beziehungsweise Punktdefekten und der Oberfläche besteht. Beispielsweise können sich aufgrund der erhöhten Oberfläche Versetzungen oder Defekte gegeneinander aufheben. Aufgrund der erhöhten Oberfläche kann die Zahl der nichtstrahlenden oder nichtempfangenden Rekombinationszentren reduziert werden, wodurch sich die interne und externe Quanteneffizienz der Halbleiterchips vorteilhaft verbessert. Zudem können somit Leckstromwege im Halbleiterchip, die aufgrund von Gitterversetzungen oder Punktdefekten entstehen können, reduziert werden. Insgesamt kann sich mit Vorteil die Versetzungsdichte der Schichten im Halbleiterchip signifikant reduzieren.
  • Durch die Verwendung von Nanostrukturen mit integrierten Substrukturen kann mit Vorteil ein Aufwachssubstrat Verwendung finden, dessen Ausdehnungskoeffizient vom Ausdehnungskoeffizient der Halbleiterschichten abweicht. Insbesondere können so nichtkristalline Oberflächen, wie beispielsweise amorphe Oberflächen, Verwendung finden. Zudem vereinfacht sich das Ablösen des Substrats während des Herstellungsprozesses des Halbleiterchips vorteilhaft.
  • Ein optoelektronischer Halbleiterchip ist insbesondere ein Halbleiterchip, der die Umwandlung von elektronisch erzeugten Daten oder Energien in Lichtemission ermöglicht oder umgekehrt. Beispielsweise ist der optoelektronische Halbleiterchip ein strahlungsemittierender oder strahlungsempfangender Halbleiterchip.
  • Die Substruktur ist eine Aussparung, beispielsweise eine Vertiefung, ein Loch, eine Rinne oder eine Öffnung an einer Oberfläche einer Nanostruktur oder innerhalb einer Nanostruktur. Alternativ oder zusätzlich ist die Substruktur auch eine Erhebung, beispielsweise ein Steg oder eine Auswölbung. Die Substruktur wird dabei vorzugsweise entsprechend der elektrooptischen und chemischen Eigenschaften des Halbleiterschichtenstapels ausgebildet.
  • In einer Weiterbildung sind die Nanostrukturen in einem periodischen Muster angeordnet. Vorzugsweise werden die Nanostrukturen während eines Aufwachsprozesses in diesem periodischen Muster ausgebildet. Ist die Mehrzahl von Nanostrukturen auf der Strahlungsaustrittsfläche oder Strahlungseintrittsfläche angeordnet, so weist die Strahlungsaustrittsfläche oder Strahlungseintrittsfläche auf diese Weise ein regelmäßiges Muster der Nanostrukturen auf. Dadurch kann mit Vorteil eine winkelunabhängige Strahlungsemission erzielt werden, wodurch sich mit Vorteil eine homogene Abstrahlcharakteristik ergibt. In einer Weiterbildung ist die periodische Anordnung der Nanostrukturen auf der Strahlungsaustrittsfläche oder Strahlungseintrittsfläche derart gezielt angeordnet, dass eine Strahlungsformung erzeugt wird. Dabei sind mit Vorteil keine komplexen nachbearbeitenden Schritte bezüglich der Formgebung der Nanostrukturen abhängig von der gewünschten Strahlungsform notwendig.
  • Ist die Mehrzahl von Nanostrukturen alternativ oder zusätzlich im Halbleiterschichtenstapel angeordnet, so bedeutet dies, dass zumindest eine Schicht des Halbleiterschichtenstapels die Nanostrukturen aufweisen kann. Beispielsweise kann der Halbleiterschichtenstapel mit der aktiven Schicht auf einem Substrat, beispielsweise einem Aufwachs- oder Trägersubstrat, angeordnet sein, wobei die Nanostrukturen zwischen dem Substrat und der aktiven Schicht angeordnet sein können, so dass die aktive Schicht wiederum zwischen den Nanostrukturen und der Strahlungsaustrittsfläche oder -eintrittsfläche angeordnet ist. Dadurch kann mit Vorteil eine Reduzierung von Defekten in der aktiven Schicht erreicht werden.
  • Alternativ dazu kann die aktive Schicht auch in den Nanostrukturen angeordnet sein. Das kann insbesondere bedeuten, dass der Halbleiterschichtenstapel oder ein Teil davon einschließlich der aktiven Schicht als Mehrzahl von Nanostrukturen ausgebildet sein kann. Durch die Substrukturen in den Nanostrukturen können mit Vorteil die Oberflächen der Nanostrukturen vergrößert werden, so dass mögliche auftretende Gitterdefekte in den Nanostrukturen entlang der vergrößerten Oberflächen verlaufen und so mit Vorteil eine Reduzierung von Gitterdefekten in der aktiven Schicht innerhalb der Nanostrukturen erreicht werden kann. Weiterhin kann durch die Substruktur in einer Nanostruktur mit aktiver Schicht auch mit Vorteil die aktive Schicht vergrößert werden.
  • Sind die Nanostrukturen im Halbleiterschichtenstapel angeordnet, so können diese beispielsweise auf einer Pufferschicht aufgewachsen oder mit einer Pufferschicht verschmolzen sein. Alternativ dazu können die Nanostrukturen auch direkt auf einem Substrat aufgewachsen oder aufgebracht sein, ohne dass eine Pufferschicht zwischen dem Substrat und den Nanostrukturen vorhanden ist. Weiterhin können auch über den Nanostrukturen eine oder mehrere Schichten des Halbleiterschichtenstapels aufgewachsen sein oder mit den Nanostrukturen verschmolzen sein.
  • Die Nanostrukturen weisen jeweils eine laterale Ausdehnung von höchstens 5 µm auf. Besonders bevorzugt weisen die Nanostrukturen jeweils eine laterale Ausdehnung von höchstens 2 µm oder sogar von höchstens 1 µm auf.
  • Bevorzugt sind die Nanostrukturen in minimalen Dimensionierungen ausgebildet, wobei gleichzeitig vorzugsweise nahezu exakte vertikale Flanken der Nanostrukturen erzielt werden. Hierzu werden die Nanostrukturen vorzugsweise beim Ausbilden des Halbleiterschichtenstapels und/oder auf die Strahlungsaustrittsfläche oder -eintrittsfläche aufgewachsen.
  • Bei einer Weiterbildung weisen die Nanostrukturen eine Mehrzahl von Substrukturen auf, die vorzugsweise unterschiedliche Größen und/oder Formen aufweisen. Dabei können die Nanostrukturen jeweils eine Substruktur aufweisen, wobei sich die Größe und/oder Form der Substrukturen zwischen den einzelnen Nanostrukturen unterscheiden kann. Zudem oder alternativ kann eine Nanostruktur eine Mehrzahl von Substrukturen aufweisen, wobei die Substrukturen der einen Nanostruktur eine unterschiedliche Größe und/oder Form zueinander aufweisen können.
  • In einer Weiterbildung ist der Halbleiterchip ein Dünnfilmchip. Als Dünnfilmchip wird im Rahmen der Anmeldung ein Halbleiterchip angesehen, während dessen Herstellung das Aufwachssubstrat, auf den der Halbleiterschichtenstapel beispielsweise epitaktisch aufgewachsen wurde, vorzugsweise vollständig abgelöst ist.
  • In einer Weiterbildung sind die Nanostrukturen dreidimensionale Strukturen. Mit anderen Worten sind die Nanostrukturen räumlich ausgebildet. Die Nanostrukturen sind pyramidenförmig oder stäbchenförmig ausgebildet.
  • In einer Weiterbildung ist der Halbleiterchip eine LED (Licht emittierende Diode) oder ein Sensor. So kann der Halbleiterchip beispielsweise eine LED oder ein Sensor sein, der Nanostrukturen aufweist, die stäbchenförmig ausgebildet sind. Alternativ oder zusätzlich kann der Halbleiterchip auch beispielsweise pyramidenförmige Nanostrukturen aufweisen, wie weiter unten ausgeführt ist.
  • Der Halbleiterchip basiert bevorzugt auf einem Nitridverbindungshalbleiter, Phosphidverbindungshalbleiter und/oder Arsenidverbindungshalbleiter. Das bedeutet im vorliegenden Zusammenhang, dass die aktive Epitaxieschichtenfolge oder zumindest eine Schicht davon ein Nitrid-, Phosphid- und/oder Arsenid-III/V-Verbindungsmaterial aufweist. Dabei kann das Verbindungsmaterial einen oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die charakteristischen physikalischen Eigenschaften des Verbindungsmaterials im Wesentlichen nicht ändern.
  • Vorzugsweise basiert der Halbleiterschichtenstapel auf dem Materialsystem AlInGaN.
  • In einer Weiterbildung sind die Nanostrukturen auf der Strahlungsaustrittsfläche oder -eintrittsfläche in einem regelmäßigen Muster angeordnet und pyramidenförmig ausgebildet. Die Nanostrukturen weisen jeweils zumindest eine Substruktur auf, die eine Aussparung ist und im Zentrum der Pyramide angeordnet ist. Die Pyramide weist somit keine Pyramidenspitze auf. Anstelle der Pyramidenspitze ist eine Substruktur angeordnet, die insbesondere eine Aussparung ist. Dadurch kann sich mit Vorteil die Effizienz des Halbleiterchips verbessern, da auftretenden Gitterversetzungen und/oder Punktdefekten aufgrund der vergrößerten Oberfläche entgegengetreten werden kann.
  • Ein Verfahren zum Herstellen eines optoelektronischen Halbleiterchips weist folgende Schritte auf:
    • - Ausbilden eines Halbleiterschichtenstapels, der eine aktive Schicht aufweist, die zur Erzeugung oder zum Empfangen elektromagnetischer Strahlung geeignet ist,
    • - Ausbilden von Nanostrukturen auf dem Halbleiterschichtenstapel oder in dem Halbleiterschichtenstapel,
    • - Ausbilden von zumindest einer Substruktur zumindest teilweise in den Nanostrukturen. Die Substruktur wird so ausgebildet, dass die Substruktur eine Aussparung oder eine Erhebung ist. Die Nanostrukturen weisen jeweils eine laterale Ausdehnung von höchstens 5 µm auf. Die Nanostrukturen werden pyramidenförmig oder stäbchenförmig ausgebildet.
  • Insbesondere kann das Ausbilden der Nanostrukturen gleichzeitig mit dem Ausbilden der zumindest einen Substruktur zumindest teilweise in den Nanostrukturen erfolgen. Werden die Nanostrukturen im Halbleiterschichtenstapel ausgebildet, so kann das Ausbilden des Halbleiterschichtenstapels gleichzeitig mit dem Ausbilden der Nanostrukturen und dem Ausbilden der zumindest einen Substruktur zumindest teilweise in den Nanostrukturen erfolgen.
  • Die in Verbindung mit dem optoelektronischen Halbleiterchip genannten Merkmale gelten auch für das Verfahren und umgekehrt.
  • Das erfindungsgemäße Herstellungsverfahren weist demnach nicht nur das Herstellen von Nanostrukturen auf einer Strahlungsaustrittsfläche oder -eintrittsfläche des Halbleiterchips zur Verbesserung der Strahlungsauskopplung oder auch im Halbleiterschichtenstapel auf. Zusätzlich werden in den Nanostrukturen Substrukturen ausgebildet, die mit Vorteil die Oberfläche der Nanostrukturen erhöhen, sodass auftretenden Auswirkungen von vorhandenen Gitterversetzungen oder Punktdefekten entgegengetreten werden kann.
  • Bei einer Weiterbildung wird durch die Substruktur die Oberfläche der Nanostruktur vergrößert, wodurch auf vorteilhafter Weise auftretenden Gitterfehlern (Dislokationen) und Defekten effektiv entgegengetreten werden kann.
  • Bei einer Weiterbildung werden die Nanostrukturen mittels MOCVD (metallorganische Gasphasenepitaxie) hergestellt. Durch ein derartiges Herstellungsverfahren können bevorzugt periodisch angeordnete Nanostrukturen realisiert werden, wobei diese mittels dieses Verfahrens mit minimaler Dimensionierung ausgebildet werden können, und gleichzeitig nahezu vertikale Seitenflächen der Nanostrukturen erzielt werden können. Zudem können speziell erwünschte Seitenverhältnisse der Nanostrukturen gezielt eingestellt und kontrolliert werden. Nachbearbeitungsprozesse zur exakten Ausbildung der erwünschten beziehungsweise speziellen Form und Größe der Nanostrukturen werden so nicht benötigt.
  • Vorzugsweise werden mittels eines derartigen Verfahrens die Form und Größe der Nanostrukturen und Substrukturen abhängig von den optoelektronischen und chemischen Eigenschaften des Halbleiterschichtenstapels eingestellt, wodurch vorteilhafterweise beispielsweise eine optimierte und winkelunabhängige Strahlungsemission oder -detektion des Halbleiterchips erzielt werden kann.
  • Alternativ zu einem Herstellungsverfahren, das auf MOCVD basiert, können die Nanostrukturen auch mittels MBE (Molekularstrahlepitaxie, „molecular beam epitaxy“) oder LPE (Flüssigphasenepitaxie, „liquid phase epitaxy“) hergestellt werden.
  • In einer Weiterbildung wird ein Aufwachssubstrat, auf dem der Halbleiterschichtenstapel aufgewachsen worden ist, zumindest teilweise oder vollständig abgelöst.
  • Weitere Vorteile und vorteilhafte Weiterbildungen der Erfindung ergeben sich aus dem im Folgenden in Verbindung mit den 1A bis 4B beschriebenen Ausführungsbeispielen.
  • Es zeigen:
    • 1A bis 1C schematische Querschnitte von Halbleiterchips gemäß mehrerer Ausführungsbeispiele,
    • 1D eine schematische Darstellung einer Nanostruktur gemäß einem weiteren Ausführungsbeispiel,
    • 2A bis 2C jeweils eine schematische Ansicht einer Nanostruktur gemäß jeweils einem Ausführungsbeispiel, wobei die Nanostruktur beispielsweise Verwendung finden kann in einem der Halbleiterchips gemäß der 1A bis 1C,
    • 3A und 3B jeweils eine schematische Ansicht einer Nanostruktur gemäß einem weiteren Ausführungsbeispiel, wobei die Nanostruktur beispielsweise Verwendung finden kann im Halbleiterchip gemäß 1A, und
    • 4A und 4B jeweils Ansichten auf eine Strahlungsaus- oder -eintrittsfläche eines Halbleiterchips gemäß einem weiteren Ausführungsbeispiel.
  • In den Figuren können gleiche oder gleich wirkende Bestandteile jeweils mit den gleichen Bezugszeichen versehen sein. Die dargestellten Bestandteile und deren Größenverhältnisse untereinander sind grundsätzlich nicht als maßstabsgerecht anzusehen, vielmehr können einzelne Bestandteile, wie zum Beispiel Schichten, Strukturen, Komponenten und Bereiche, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben dick oder groß dimensioniert dargestellt sein.
  • 1A zeigt ein Ausführungsbeispiel eines Halbleiterchips 10 im Querschnitt. Der Halbleiterchip 10 weist ein Substrat 1 auf, auf dem eine Mehrzahl von Halbleiterschichten angeordnet ist. Die Halbleiterschichten bilden einen Halbleiterschichtenstapel 2, der eine aktive Schicht 2a aufweist, die zur Erzeugung oder zum Empfang elektromagnetischer Strahlung geeignet ist. Der Halbleiterchip 10 weist weiter eine Strahlungsaustrittsfläche oder -eintrittsfläche 3 auf, auf der Nanostrukturen 4 angeordnet sind.
  • Der Halbleiterchip 10 ist geeignet, Strahlung zu emittieren oder zu empfangen. Beispielsweise ist der Halbleiterchip 10 eine LED oder ein Sensor.
  • Der Halbleiterschichtenstapel 2 basiert auf dem Materialsystem AlInGaN.
  • Das Substrat 1 des Halbleiterchips 10 ist beispielsweise ein Aufwachssubstrat, das zum Aufwachsen der Halbleiterschichten des Halbleiterschichtenstapels 2 geeignet ist. Ferner kann das Substrat 1 ein Trägersubstrat sein. In diesem Fall ist das Aufwachssubstrat im Herstellungsverfahren des Halbleiterchips 10 zumindest teilweise oder vorzugsweise vollständig vom Halbleiterschichtenstapel 2 abgelöst worden. Ein derartiger Halbleiterchip 10 ist dem Fachmann auch bekannt als Dünnfilmchip.
  • Das Substrat 1 kann im Vergleich zu den Halbleiterschichten des Halbleiterschichtenstapels 2 einen unterschiedlichen Gitterparameter und/oder einen unterschiedlichen Ausdehnungskoeffizienten aufweisen. Dadurch können Versetzungen und Punktdefekte entstehen, die nichtstrahlende oder nichtempfangende Rekombinationszentren bilden können, wodurch sich die interne und externe Quanteneffizienz reduzieren kann. Ferner können derartige Defekte zu einem Leckstromweg im Halbleiterchip führen.
  • Um diesen herkömmlicherweise auftretenden Nachteilen entgegenzutreten, ist auf der Strahlungsaustrittsfläche oder Strahlungseintrittsfläche 3 eine Mehrzahl von Nanostrukturen 4 angeordnet. Die Nanostrukturen 4 erhöhen mit Vorteil die Oberfläche der Strahlungsaustrittsfläche oder Strahlungseintrittsfläche 3. Weiterhin kann durch de Vergrößerung der Oberfläche den negativen Effekten von Dislokationen, Versetzungen und Punktdefekten entgegengetreten werden, wobei diese Eigenschaft mit Vorteil auch unabhängig von der Oberfläche sein kann, auf denen die Nanostrukturen aufgebracht sind. Die Dislokationsdichte kann insbesondere signifikant reduziert werden, wodurch sich mit Vorteil die interne und externe Quanteneffizienz erhöht.
  • Zur Erhöhung der Oberfläche sind zusätzlich in den Nanostrukturen Substrukturen angeordnet (nicht dargestellt), die in Zusammenhang mit den 2 bis 4 näher erläutert werden.
  • Mit Vorteil kann aufgrund der Nanostrukturen mit integrierten Substrukturen der Anteil der Strahlung, der beispielsweise von der aktiven Schicht 2a emittiert und an der Grenzfläche zwischen Halbleiterschichtenstapel 2 und Umgebung in den Halbleiterschichtenstapel zurückreflektiert wird, aufgrund der dadurch bedingten Änderung des auftreffenden Winkels der Strahlung reduziert werden, sodass sich die Effizienz des Halbleiterchips weiter verbessert.
  • Insbesondere erfolgt an der Grenzfläche des Halbleiterchips 10 ein Sprung der Brechungsindices vom Material des Halbleiterchips 10 einerseits zum umgebenden Material andererseits. Dadurch kommt es zu einer Brechung der Strahlung beim Übergang vom Halbleiterchip 10 in die Umgebung. Abhängig vom Winkel, in dem ein Lichtstrahl auf die Grenzfläche auftrifft, kann es zu einer Totalreflexion kommen. Aufgrund der parallelen Oberfläche des Halbleiterchips 10 trifft der reflektierte Lichtstrahl im gleichen Winkel auf der gegenüberliegenden Grenzfläche auf, sodass auch dort Totalreflexion auftritt. Die Folge ist, dass der Lichtstrahl somit nicht zur Lichtabstrahlung des Halbleiterchips 10 beitragen kann. Dadurch, dass auf der Strahlungsaustrittsfläche Nanostrukturen 4 vorgesehen sind, wird der Winkel verändert, in dem ein Lichtstrahl auf die Oberfläche auftrifft, wodurch sich vorteilhaft die Effizienz erhöht.
  • Die Nanostrukturen 4 sind in einem periodischen Muster auf der Strahlungsaustritts- oder Strahlungseintrittsfläche 3 angeordnet. Aufgrund dieser periodischen und gleichmäßigen Anordnung findet mit Vorteil eine winkelunabhängige Lichtemission statt, sodass der Halbleiterchip 10 eine homogene Abstrahlcharakteristik aufweist.
  • Alternativ können durch die periodische Anordnung der Nanostrukturen 4 gezielt strahlformende Eigenschaften ausgebildet werden, ohne dass dabei Nachbehandlungsschritte der Strahlungsaustrittsfläche oder -eintrittsfläche 3 notwendig sind.
  • Die Nanostrukturen 4 weisen eine laterale Ausdehnung von höchstens 5 µm und besonders bevorzugt von höchstens 2 µm auf. Die laterale Ausdehnung der Nanostrukturen 4 ist insbesondere die parallel zur Strahlungsaustrittsfläche oder Strahlungseintrittsfläche 3 des Halbleiterchips 10 verlaufende Ausdehnung.
  • Ein Halbleiterchip 10 weist Nanostrukturen 4 auf der Strahlungsaustritts- oder -eintrittsfläche 3 auf, die minimale Dimensionierungen aufweisen, und in einem regelmäßigen Muster angeordnet sind, wodurch Dislokationen und Punktdefekten im Halbleiterchip 10 entgegengetreten werden kann, womit sich die Effizienz dieser Halbleiterchips 10 mit Vorteil erhöht.
  • Bevorzugt sind die Nanostrukturen 4 dreidimensionale Strukturen. Beispielsweise sind die Nanostrukturen 4 pyramidenförmig oder stäbchenförmig ausgebildet. Zudem weist zumindest ein Teil der Nanostrukturen 4 zumindest eine Substruktur auf. Dabei kann eine Nanostruktur 4 eine Mehrzahl von Substrukturen aufweisen.
  • In 1B ist ein Halbleiterchip 10 gemäß einem weiteren Ausführungsbeispiel gezeigt, der im Vergleich zum vorherigen Ausführungsbeispiel eine Mehrzahl von Nanostrukturen 4 im Halbleiterschichtenstapel 2 aufweist. Die aktive Schicht 2a ist dabei zwischen den Nanostrukturen 4 und der Strahlungsaustritts- oder -eintrittsfläche 3 angeordnet.
  • Die Nanostrukturen 4 sind auf einer Pufferschicht 5 aus AlInGaN aufgewachsen und weisen eine laterale Ausdehnung von höchstens 5 µm und besonders bevorzugt von höchstens 2 µm auf.
  • Die Nanostrukturen 4 sind säulen- oder stäbchenförmig, beispielsweise mit einem hexagonalen Querschnitt, ausgebildet und weisen zumindest teilweise Substrukturen 42 auf, die als Vertiefungen, insbesondere als röhrenförmige Vertiefungen, ausgebildet sind. Die Nanostrukturen 4 weisen dabei unterschiedliche Größen und/oder Formen auf. Durch die Nanostrukturen 4 mit den Substrukturen 42 können mit Vorteil Gitterdefekte in der aktiven Schicht 2a verringert werden.
  • Der Halbleiterchip 10 der 1B kann weitere Merkmale aufweisen, die im Zusammenhang mit dem Ausführungsbeispiel der 1A beschrieben sind. Insbesondere kann der Halbleiterchip 10 gemäß 1B auch Nanostrukturen 4 auf der Strahlungsaustritts- oder -eintrittsfläche 3 aufweisen. Alternativ dazu kann die Strahlungsaustrittsfläche oder - eintrittsfläche 3 auch beispielsweise aufgeraut sein.
  • In 1C ist ein weiteres Ausführungsbeispiel für einen Halbleiterchip 10 gezeigt, der im Gegensatz zum vorherigen Ausführungsbeispiel keine Pufferschicht aufweist. Die Nanostrukturen 4 mit den Substrukturen 42 sind dabei beim Ausbilden des Halbleiterschichtenstapels 2 direkt auf dem Substrat 1 aufgewachsen oder ausgebracht.
  • Alternativ zu den in den 1B und 1C gezeigten Ausführungsbeispielen kann die aktive Schicht 2a auch innerhalb der Nanostrukturen 4 angeordnet sein. In 1D ist ein Ausführungsbeispiel für eine solche Nanostruktur 4 gezeigt. Der Halbleiterschichtenstapel 2 in einem Halbleiterchip kann eine Mehrzahl solcher Nanostrukturen 4 mit unterschiedlichen Größen und/oder Formen aufweisen.
  • Die Nanostruktur 4 ist stäbchenförmig ausgebildet und weist beispielsweise einen hexagonalen Querschnitt auf. Weiterhin weist die Nanostruktur 4 eine Substruktur 42 in Form einer Vertiefung beziehungsweise Aussparung auf, durch die die Oberfläche der Nanostruktur 4 vergrößert wird. Dadurch ist es möglich, dass mögliche in der Nanostruktur 4 vorhandene Gitterdefekte entlang der vergrößerten Oberfläche verlaufen und somit die aktive Schicht 2a eine verringerte Defektdichte aufweist. Weiterhin kann die aktive Schicht 2a in der Nanostruktur 4 vergrößert werden.
  • Weitere Ausführungsbeispiele für Nanostrukturen 4 sind in den 2A bis 4B dargestellt. In den 2A bis 3A sind insbesondere Nanostrukturen 4 gezeigt, die jeweils mit einer Unterseite 43 auf der Strahlungsaustritts- oder - eintrittsfläche 3 der Halbleiterchips 10 gemäß den Ausführungsbeispielen der 1A bis 1C angeordnet sein können.
  • In 2A ist eine stäbchenförmige Nanostruktur 4 dargestellt, die eine Substruktur 41 aufweist. Die Substruktur 41 ist als längliche Erhöhung oder Erhebung ausgebildet, die in der gezeigten Darstellung aus der Zeichenebene herausragt. Die Erhöhung 41 führt dabei entlang der stäbchenförmigen Nanostruktur 4. Durch die Substruktur 41 kann insbesondere die Oberfläche der Nanostruktur erhöht werden, wodurch den Auswirkungen der Dislokationen und Punktdefekten im Halbleiterchip entgegengetreten werden kann.
  • Die Substruktur 41 wird dabei gezielt entsprechend der optoelektronischen und chemischen Eigenschaften des Halbleiterschichtenstapels 2 ausgebildet. Dabei muss sich die Substruktur 41 nicht zwingend über die gesamte Höhe der Nanostruktur 4 erstrecken. Vielmehr kann die Substruktur 41 lediglich in einem Teilbereich der Nanostruktur 4 ausgebildet sein.
  • Stäbchenförmige Nanostrukturen auf der Strahlungsaustritts- oder -eintrittsfläche können beispielsweise in Kombination mit als Sensoren ausgebildeten Halbleiterchips verwendet werden. Dabei weist die Strahlungseintrittsfläche eines solchen Sensors, wie in 1 dargestellt, eine Mehrzahl derartiger stäbchenförmiger Nanostrukturen 4 auf, die in einem regelmäßigen Muster angeordnet sind.
  • Alternativ dazu können auch als LEDs ausgeführte Halbleiterchips derartige stäbchenförmige Nanostrukturen aufweisen.
  • Derartige Nanostrukturen können beispielsweise mittels eines MOCVD-Verfahrens hergestellt werden. Nachbehandlungen der Strahlungsaustritts- und -eintrittsfläche oder der Nanostrukturen sind dabei nicht notwendig. Mittels eines derartigen MOCVD-Verfahrens können insbesondere Nanostrukturen mit integrierten Substrukturen hergestellt werden, die geringe Dimensionierungen aufweisen, nahezu exakte Seitenflächen aufweisen und in einem regelmäßigen Muster angeordnet sind, wodurch sich die Effizienz derartiger Chips mit Vorteil verbessert.
  • Alternativ dazu können die Nanostrukturen auch in einem selbstorganisiertem Wachstumsprozess, etwa MBE, hergestellt werden, wodurch beispielsweise auch nicht-regelmäßige Nanostrukturen erhältlich sind.
  • Die in 2B dargestellte Nanostruktur 4 weist im Vergleich zu der Nanostrukturen der 2A keine Erhebung als Substruktur auf. Die Substruktur der 2B ist insbesondere als Aussparung 42 ausgebildet, die in der gezeigten Darstellung in die Zeichenebene hineinragt. Dabei weist die Nanostruktur 4 eine Mehrzahl von Substrukturen 42, insbesondere eine Mehrzahl von Aussparungen, auf, die eine unterschiedliche Größe und/oder Form aufweisen können. Insbesondere ist eine der Substrukturen 42 dünner als die andere ausgebildet. Die Form und Größe der Substrukturen werden entsprechend der optoelektronischen und chemischen Eigenschaften des Halbleiterschichtenstapels ausgebildet.
  • Im Übrigen kann das Ausführungsbeispiel der 2B auch Merkmale des Ausführungsbeispiels der 2A aufweisen.
  • In 2C ist eine Nanostruktur 4 dargestellt, die eine Mehrzahl von Substrukturen 41, 42 aufweist, wobei die Substrukturen als Erhebung 41 und als Aussparung 42 ausgebildet sein können. Insbesondere ist zwischen zwei Erhebungen 41 eine Aussparung 42 angeordnet. Dadurch kann mit Vorteil die Oberfläche der Nanostruktur 4 erhöht werden, was sich vorteilhaft auf die Effizienz der Halbleiterchips, die derartige Nanostrukturen aufweisen, auswirken kann.
  • Im Übrigen kann das Ausführungsbeispiel der 2C Merkmale der Ausführungsbeispiele der 2A und 2b aufweisen.
  • Die Nanostrukturen der 2A bis 2C können anstelle der kubischen Form beziehungsweise einer säulenartigen oder stäbchenartigen Form mit einem viereckigen Querschnitt insbesondere auch eine säulenartige oder stäbchenartige Form mit einem mehreckigen, insbesondere sechseckigen, Querschnitt in einer Schnittebene senkrecht zur Zeichenebene aufweisen, sodass die Substrukturen 41 und/oder 42 entlang der Seitenflächen derartiger Nanostrukturen ausgebildet sind.
  • In den 3A und 3B sind weitere Beispiele von Nanostrukturen 4 dargestellt, wie sie beispielsweise bei Halbleiterchips des Ausführungsbeispiels der 1 Verwendung finden können.
  • Die Nanostruktur 4 der 3A weist eine Pyramidenform auf, wobei in dem Ausführungsbeispiel der 3A die Pyramidenspitze abgeflacht ist. Insbesondere ist die Nanostruktur 4 an der Ober- und Unterseite sechseckförmig ausgebildet. Alternativ dazu können die Ober- und/oder Unterseite auch abgerundete Ecken oder einen runden Querschnitt aufweisen.
  • In dem abgeflachten Bereich der Nanostruktur 4 sind Substrukturen als Aussparungen 42 ausgebildet. Die Substrukturen 42 können dabei eine unterschiedliche Größe und/oder Form aufweisen. Durch die Substrukturen 42 erhöht sich mit Vorteil die Oberfläche der Nanostruktur 4.
  • Durch den Herstellungsprozess der Nanostruktur 4 mittels eines MOCVD-Verfahrens können mit Vorteil nahezu glatte Seitenflächen erzielt werden. Ferner weisen derartige Nanostrukturen 4 eine laterale Ausdehnung von höchstens 5 µm, bevorzugt von höchstens 2 µm und besonders bevorzugt von höchstens 1 µm auf. Derartige Nanostrukturen 4 sind auf der Strahlungsaustrittsfläche oder -eintrittsfläche des Halbleiterchips gemäß dem Ausführungsbeispiel der 1 in einem regelmäßigen Muster angeordnet, wie beispielsweise in den 4A und 4B dargestellt.
  • 3B zeigt eine Aufsicht auf eine Nanostruktur 4, die ähnlich dem Ausführungsbeispiel der 3A ausgebildet ist. Die Nanostruktur 4 weist eine sechseckförmige Pyramidenform auf, die eine Substruktur 42 im Zentrum der Pyramide aufweist. Die Substruktur 42 ist insbesondere eine Aussparung. Die pyramidenförmige Nanostruktur 4 weist demnach keine Pyramidenspitze auf. Anstelle der Pyramidenspitze ist eine Aussparung 42 ausgebildet. Dadurch verbessert sich mit Vorteil die Strahlungseffizienz der Halbleiterchips, der auf der Strahlungseintrittsfläche oder -austrittsfläche ein regelmäßiges Muster derartig ausgebildeter Nanostrukturen 4 aufweist. Insbesondere kann so eine homogene Abstrahlcharakteristik der Halbleiterchips ermöglicht werden.
  • In 4A ist eine schräge Aufsicht auf eine Strahlungsaustrittsfläche oder -eintrittsfläche eines Halbleiterchips, wie er beispielsweise in 1 dargestellt ist, gezeigt. Auf der Strahlungsaustritts- oder Strahlungseintrittsfläche 3 ist eine Mehrzahl von Nanostrukturen 4 angeordnet, die jeweils eine pyramidenartige Form aufweisen. Insbesondere sind die Nanostrukturen 4 sechseckförmig ausgebildet.
  • Die Pyramidenspitze der Nanostrukturen 4 ist jeweils abgeflacht. Im Bereich der abgeflachten Bereiche der Nanostrukturen 4 sind Substrukturen 42 ausgebildet. Insbesondere weist jede Nanostruktur 4 eine Mehrzahl von unterschiedlich groß ausgebildeten Substrukturen 42 auf. Die Substrukturen sind in diesem Ausführungsbeispiel als Aussparungen ausgebildet.
  • Die Nanostrukturen 4 der 4A sind somit ähnlich dem Ausführungsbeispiel der 3A ausgebildet.
  • Wie in dem Ausführungsbeispiel der 4A dargestellt, bedecken die Nanostrukturen 4 lediglich einen Teil der Strahlungsaustritts- oder -eintrittsfläche 3, sodass der übrige Teil der Strahlungsaustritts- oder -eintrittsfläche 3 frei von Nanostrukturen 4 ist.
  • In 4B ist eine Aufsicht auf eine Strahlungseintritts- oder -austrittsfläche 3 eines Halbleiterchips, wie beispielsweise in 1 dargestellt, gezeigt. Auf der Strahlungsaustritts- oder -eintrittsfläche 3 sind in einem regelmäßigen Muster eine Mehrzahl von Nanostrukturen 4 ausgebildet, die wie in dem Ausführungsbeispiel der 4A pyramidenförmig ausgebildet sind. Insbesondere weisen sie eine sechseckförmige Form auf. Im Bereich des Zentrums der Pyramide, also im Bereich der Pyramidenspitze, ist jeweils eine Substruktur 42 ausgebildet, die insbesondere eine Aussparung ist.
  • Die Nanostrukturen 4 der 4B sind somit ähnlich dem Ausführungsbeispiel der 3B ausgebildet.
  • Die in den Figuren erläuterten Größenangaben des Halbleiterchips oder einzelner Komponenten davon sind nicht explizit auf diese beschränkt. Vielmehr weist die Erfindung zudem die in der Beschreibung oder den Ansprüchen erläuterten Größenangaben auf.

Claims (9)

  1. Optoelektronischer Halbleiterchip (10) aufweisend einen Halbleiterschichtenstapel (2) und eine Strahlungsaustrittsfläche oder -eintrittsfläche (3), wobei - der Halbleiterschichtenstapel (2) eine aktive Schicht (2a) aufweist, die zur Erzeugung oder zum Empfangen elektromagnetischer Strahlung geeignet ist, - auf der Strahlungsaustrittsfläche oder -eintrittsfläche (3) eine Mehrzahl von Nanostrukturen (4) angeordnet ist, die eine Substruktur (42) aufweisen, wobei die Substruktur (42) eine einzige Aussparung (42) ist, - die Nanostrukturen (4) jeweils eine laterale Ausdehnung von höchstens 5 µm aufweisen, - die Nanostrukturen (4) pyramidenförmig ausgebildet sind, und - die Aussparung (42) im Zentrum der Pyramide angeordnet ist.
  2. Optoelektronischer Halbleiterchip nach Anspruch 1, wobei die Nanostrukturen (4) in einem periodischen Muster angeordnet sind.
  3. Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip (10) ein Dünnfilm-Chip ist.
  4. Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei die Nanostrukturen (4) dreidimensionale Strukturen sind.
  5. Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip (10) eine lichtemittierende Diode oder ein Sensor ist.
  6. Optoelektronischer Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei die Nanostrukturen (4) auf der Strahlungsaustrittsfläche oder -eintrittsfläche (3) in einem regelmäßigen Muster angeordnet sind.
  7. Verfahren zum Herstellen eines optoelektronischen Halbleiterchips (10) aufweisend die folgenden Verfahrensschritte: - Ausbilden eines Halbleiterschichtenstapels (2), der eine aktive Schicht (2a) aufweist, die zur Erzeugung oder zum Empfangen elektromagnetischer Strahlung geeignet ist, - Ausbilden von Nanostrukturen (4) auf dem Halbleiterschichtenstapel (2), und - Ausbilden einer Substruktur (42) in den Nanostrukturen (4), sodass die Substruktur (42) eine einzige Aussparung (42) ist, wobei - die Nanostrukturen (4) jeweils eine laterale Ausdehnung von höchstens 5 µm aufweisen, und - die Nanostrukturen (4) pyramidenförmig ausgebildet werden und die Aussparung (42) im Zentrum der Pyramide ausgebildet wird.
  8. Verfahren nach Anspruch 7, wobei durch die Substruktur (42) die Oberfläche der Nanostruktur (4) vergrößert wird.
  9. Verfahren nach einem der vorhergehenden Ansprüche 7 und 8, wobei ein Aufwachssubstrat, auf dem der Halbleiterschichtenstapel (2) aufgewachsen worden ist, zumindest teilweise oder vollständig abgelöst wird.
DE102010020789.6A 2010-05-18 2010-05-18 Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung Expired - Fee Related DE102010020789B4 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102010020789.6A DE102010020789B4 (de) 2010-05-18 2010-05-18 Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
PCT/DE2011/001025 WO2011144199A1 (de) 2010-05-18 2011-04-29 Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
KR1020127032934A KR20130118217A (ko) 2010-05-18 2011-04-29 광전자 반도체 칩 그리고 광전자 반도체 칩을 제조하기 위한 방법
US13/696,602 US8884311B2 (en) 2010-05-18 2011-04-29 Optoelectronic semiconductor chip and method for producing same
CN201180024376.0A CN102893407B (zh) 2010-05-18 2011-04-29 光电子半导体芯片及其制造方法
EP11743182A EP2572384A1 (de) 2010-05-18 2011-04-29 Optoelektronischer halbleiterchip und verfahren zu dessen herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010020789.6A DE102010020789B4 (de) 2010-05-18 2010-05-18 Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE102010020789A1 DE102010020789A1 (de) 2011-11-24
DE102010020789B4 true DE102010020789B4 (de) 2021-05-20

Family

ID=44510615

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010020789.6A Expired - Fee Related DE102010020789B4 (de) 2010-05-18 2010-05-18 Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung

Country Status (6)

Country Link
US (1) US8884311B2 (de)
EP (1) EP2572384A1 (de)
KR (1) KR20130118217A (de)
CN (1) CN102893407B (de)
DE (1) DE102010020789B4 (de)
WO (1) WO2011144199A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012220909A1 (de) * 2012-09-27 2014-05-15 Osram Opto Semiconductors Gmbh Verfahren zum Vereinzeln von Bereichen einer Halbleiterschicht
DE102013100291B4 (de) 2013-01-11 2021-08-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
JP2016526787A (ja) * 2013-06-19 2016-09-05 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 放射場パターンに基づくパターン形成表面特徴部を持つｌｅｄ
DE102014116205B4 (de) * 2014-11-06 2022-09-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Leuchtdiode und Leuchtdiode
TWM587826U (zh) * 2019-08-15 2019-12-11 凌巨科技股份有限公司 薄膜太陽能電池

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030057444A1 (en) * 2001-07-24 2003-03-27 Nichia Corporation Semiconductor light emitting device
DE102006043400A1 (de) * 2006-09-15 2008-03-27 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
US20090261318A1 (en) * 2008-04-22 2009-10-22 Cheong Hung Seob Semiconductor light emitting device
DE102010012711A1 (de) * 2010-03-25 2011-09-29 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4223797B2 (ja) 2002-12-19 2009-02-12 株式会社東芝 窒化物系半導体発光素子およびその製造方法
KR100736623B1 (ko) 2006-05-08 2007-07-09 엘지전자 주식회사 수직형 발광 소자 및 그 제조방법
KR100816841B1 (ko) * 2006-08-14 2008-03-26 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
CN102047436B (zh) 2008-03-21 2014-07-30 欧瑞康光伏特鲁贝屈股份有限公司 光伏电池以及用以制造光伏电池的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030057444A1 (en) * 2001-07-24 2003-03-27 Nichia Corporation Semiconductor light emitting device
DE102006043400A1 (de) * 2006-09-15 2008-03-27 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
US20090261318A1 (en) * 2008-04-22 2009-10-22 Cheong Hung Seob Semiconductor light emitting device
DE102010012711A1 (de) * 2010-03-25 2011-09-29 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements

Also Published As

Publication number Publication date
CN102893407A (zh) 2013-01-23
US20130193450A1 (en) 2013-08-01
KR20130118217A (ko) 2013-10-29
US8884311B2 (en) 2014-11-11
DE102010020789A1 (de) 2011-11-24
EP2572384A1 (de) 2013-03-27
CN102893407B (zh) 2015-09-09
WO2011144199A1 (de) 2011-11-24

Similar Documents

Publication Publication Date Title
DE102008049395B4 (de) Verfahren zum Ausbilden eines feinen Musters und Verfahren zum Herstellen einer Halbleiter-LED
WO2011117056A1 (de) Strahlungsemittierendes halbleiterbauelement und verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements
DE102010020789B4 (de) Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
DE102006043400A1 (de) Optoelektronischer Halbleiterchip
EP1630915A2 (de) Strahlungsemittierendes optoelektronisches Bauelement mit einer Quantentopfstruktur und Verfahren zu dessen Herstellung
DE10322705B4 (de) Herstellverfahren für eine LED mit dicker Epitaxieschicht auf III-V-Halbleiterbasis und derartige LED
WO2009076939A2 (de) Polarisierte strahlung emittierendes halbleiterbauelement
DE102015109761B4 (de) Verfahren zur Herstellung eines Nitrid-Halbleiterbauelements und Nitrid-Halbleiterbauelement
WO2004057680A1 (de) Strahlungsemittierender halbleiterkörper und verfahren zu dessen herstellung
WO2016184752A1 (de) Verfahren zur herstellung eines nitridverbindungshalbleiter-bauelements
DE102016101442A1 (de) Konversionselement und strahlungsemittierendes Halbleiterbauelement mit einem solchen Konversionselement
DE102017113383B4 (de) Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
WO2010091936A1 (de) Verfahren zur strukturierung einer halbleiteroberfläche und halbleiterchip
EP2313934B1 (de) Herstellungsverfahren für einen iii-v basierten indium- haltigen optoelektronischen halbleiterchip und entsprechender chip
DE102014116999A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102018107615A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102018122684A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2017021301A1 (de) Verfahren zur herstellung eines nitrid-halbleiterbauelements und nitrid-halbleiterbauelement
DE102017105397A1 (de) Verfahren zur Herstellung von Leuchtdioden und Leuchtdiode
EP1649497B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102005056604A1 (de) Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
EP1649498B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102021131794A1 (de) Verfahren zur herstellung einer halbleiterstruktur und halbleiterstruktur
DE102018112255A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
WO2016055526A1 (de) Strahlungsemittierender halbleiterchip, verfahren zur herstellung einer vielzahl an strahlungsemittierenden halbleiterchips und optoelektronisches bauelement mit einem strahlungsemittierenden halbleiterchip

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed

Effective date: 20140131

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee