DE102008049395B4 - Verfahren zum Ausbilden eines feinen Musters und Verfahren zum Herstellen einer Halbleiter-LED - Google Patents

Verfahren zum Ausbilden eines feinen Musters und Verfahren zum Herstellen einer Halbleiter-LED Download PDF

Info

Publication number
DE102008049395B4
DE102008049395B4 DE102008049395.3A DE102008049395A DE102008049395B4 DE 102008049395 B4 DE102008049395 B4 DE 102008049395B4 DE 102008049395 A DE102008049395 A DE 102008049395A DE 102008049395 B4 DE102008049395 B4 DE 102008049395B4
Authority
DE
Germany
Prior art keywords
fine pattern
forming
plane
fine
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102008049395.3A
Other languages
English (en)
Other versions
DE102008049395A1 (de
Inventor
Jong Ho Lee
Moo Youn Park
Soo Ryong Hwang
Il Hyung Jung
Gwan Su Lee
Jin Ha Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020080086063A external-priority patent/KR101025990B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102008049395A1 publication Critical patent/DE102008049395A1/de
Application granted granted Critical
Publication of DE102008049395B4 publication Critical patent/DE102008049395B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Abstract

Verfahren zum Ausbilden eines feinen Musters, wobei das Verfahren folgende Schritte umfasst:
Vorsehen eines c-Ebenen-Hexagonal-Halbleiterkristalls;
Ausbilden einer Maske mit einem vorbestimmten Muster auf dem c-Ebenen-Hexagonal-Halbleiterkristall;
Trockenätzen des c-Ebenen-Hexagonal-Halbleiterkristalls unter Verwendung der Maske, um ein erstes feines Muster auf dem c-Ebenen-Hexagonal-Halbleiterkristall auszubilden; und
Nassätzen des c-Ebenen-Hexagonal-Halbleiterkristall einschließlich des ersten feinen Musters, um das erste feine Muster in einer horizontalen Richtung zu erweitern und dadurch ein zweites feines Muster zu bilden;
wobei das durch das Nassätzen des c-Ebenen-Hexagonal-Halbleiterkristalls erhaltene zweite feine Muster eine untere Fläche und eine Seitenwand aufweist, die jeweils singuläre Kristallebenen aufweisen,
eine durch das Ausbilden des ersten feinen Musters erhaltene untere Fläche dieselbe c-Ebene aufweist wie eine durch das Ausbilden des zweiten feinen Musters erhaltene untere Fläche,
das Muster der Maske eine Vielzahl von feinen Löchern umfasst, und
das zweite feine Muster eine Vielzahl von hexagonalen feinen Löchern umfasst.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Ausbilden eines feinen Musters und insbesondere ein Verfahren zum Herstellen einer Halbleiter-LED, die feine Muster aufweist, um die Lichtausbeute zu verbessern.
  • Es werden verschiedene Halbleiterbauelemente wie etwa LEDs, Laserdioden, Photodioden und Transistoren auf der Basis von Halbleitern hergestellt.
  • Für spezielle Funktionen muss ein Halbleiterbauelement unter Umständen feine Muster wie etwa periodische/nichtperiodische Muster in einem vorbestimmten Bereich aufweisen. Derartige feine Muster können durch das Ätzen einer Halbleiteroberfläche unter Verwendung eines bekannten Ätzverfahrens ausgebildet werden.
  • Bei einer Nitridhalbleiter-LED ist die Lichtextraktionseffizienz aufgrund einer Differenz in dem Brechungsindex zwischen der Außenseite und einem Nitridhalbleiter begrenzt. Um diese Begrenzung zu überwinden, kann eine fein gemusterte Struktur in einer Oberfläche der Nitridhalbleiter-LED ausgebildet werden.
  • Eine photonische Kristallstruktur mit feinen, periodischen Gittermustern wird derzeit untersucht, um die Leuchtdichte einer Halbleiter-LED zu verbessern. Außerdem werden ähnliche feine Gittermuster für ein Verfahren zum Verbessern der Leuchtdichte unter Verwendung des Prinzips der Oberflächenplasmonresonanz verwendet.
  • Der in diesem Musterungsverfahren verwendete Ätzprozess ist jedoch hinsichtlich der Ausbildung von feinen Mustern auf einer Halbleiteroberfläche beschränkt. Diese Beschränkung kann je nach dem verwendeten Ätzverfahren variieren.
  • Zum Beispiel können mit einem Trockenätzen wie etwa einem reaktiven Ionenätzen (RIE) und einem reaktiven Ionenätzen mit induktiv gekoppeltem Plasma (ICP-RIE) präzise und reproduzierbare Muster sichergestellt werden, weil diese Verfahren eine Steuerung der Leistung gestatten und eine Anisotropie aufweisen. Das Trockenätzen weist jedoch den Nachteil auf, dass sich die Eigenschaften einer Halbleiteroberfläche aufgrund einer physikalischen Bombardierung mit Ionen oder neutralen Atomen während des Trockenätzens verschlechtern. Auch wenn ein dünner Materialfilm, der kein p-GaN ist, auf einer p-GaN-Schicht aufgetragen und dann unter Verwendung eines Trockenätzens gemustert wird, ist es schwierig, eine Beschädigung der p-GaN-Schicht an einem Teil, an dem der Film entfernt wurde, zu vermeiden.
  • Die durchgezogene Linie von 1 gibt eine Strom-Spannung (I-V)-Kennlinie einer Nitridhalbleiter-LED an, die absichtlich durch ICP-RIE unter Verwendung eines Halogengases beschädigt wurde, bevor eine Elektrode auf einer p-GaN-Oberfläche ausgebildet wurde. Die durch X angegebene Strichlinie gibt eine I-V-Kennlinie einer Nitridhalbleiter-LED vor der Beschädigung an, die sich von der durch ♦ angegebenen I-V-Kennlinie einer unbeschädigten Nitridhalbleiter-LED unterscheidet. In der durch das Trockenätzen beschädigten Nitridhalbleiter-LED beginnt ein Strom mit einer niedrigen Spannung zu fließen. Dieser Strom ist jedoch nicht der Strom, der durch eine normale Rekombination von Trägern erzeugt wird, sondern ein Leckstrom, der beinahe kein Licht erzeugt.
  • Deshalb wird weiterhin nach einem Verfahren zum Wiederherstellen des ursprünglichen Zustands eines Kristalls nach einer durch ein Trockenätzen verursachten Beschädigung gesucht. Weil kein Stickstoff vorhanden ist, erfährt eine p-GaN-Schicht während eines Ätzprozesses eine Veränderung in ihrer Leitfähigkeit zu einem n-Typ. Aus diesem Grund kann eine Nachbearbeitung allgemein nicht zu der Wiederherstellung des beschädigten Kristalls beitragen. Die Umwandlung des Leitfähigkeitstyp stellt einen fatalen Defekt in einer Diode mit einem p-n-Übergang dar.
  • Im Gegensatz zu einem Trockenätzen verursacht ein Nassätzen keine Beschädigung einer Halbleiteroberfläche wie etwa p-GaN. Das Nassätzen weist jedoch den Nachteil auf, dass eine spezifische Ebene (z.B. eine c-Ebene) eines Nitrideinkristalls beinahe überhaupt nicht geätzt wird, sodass es schwierig ist, eine präzise Musterung zu erzielen. Und wenn die Ätztiefe übermäßig ist, wird das obere Ende eines Dünnfilms vollständig entfernt, sodass eine als Maske dienende Photoresistschicht abgetrennt wird.
  • Die JP 2007 - 116 057 A zeigt ein Verfahren zur Herstellung eines Halbleiterelements. Das Halbleiterelement wird unter Verwendung einer epitaktisch gewachsenen GaN-Schicht gebildet, welche eine (0001)-Fläche als Hauptfläche aufweist. Das Halbleiterelement weist ein Substrat auf und die epitaktisch gewachsene Schicht ist auf dem Substrat ausgebildet. Eine Seitenwand mit einer m-Fläche, die senkrecht zu der (0001)-Fläche ist, wird in der epitaktisch gewachsenen Schicht durch Nassätzen ausgebildet.
  • Die US 2006 / 0 186 418 A1 zeigt eine Leuchtdiode, die eine Trägerstruktur und eine Mesa einer Gruppe-III-Nitrid-Licht emittierenden aktiven Struktur auf der Trägerstruktur enthält. Die Seitenwände der Mesa befinden sich entlang einer indizierten Kristallebene des Nitrids der Gruppe III. Es wird auch ein Verfahren zum Ausbilden der Diode gezeigt, das die Schritte des Entfernens eines Substrats von einer Gruppe-III-Nitrid-Lichtemissionsstruktur, die eine Sub-Mount-Struktur auf der dem Substrat gegenüberliegenden Gruppe-III-Nitrid-Lichtemissionsstruktur enthält, und des anschließenden Ätzens der Oberfläche des Nitrids der Gruppe III, von dem das Substrat durch anisotropes Ätzen entfernt wurde, umfasst, um Kristallfacetten auf der Oberfläche zu entwickeln, in der sich die Facetten entlang einer Indexebene des Nitrids der Gruppe III befinden. Das Verfahren kann auch das Ätzen der lichtemittierenden Struktur mit einem anisotropen Ätzen umfassen, um eine Mesa mit Kanten entlang einer Indexebene des Nitrids der Gruppe III zu bilden.
  • Es ist Aufgabe der vorliegenden Erfindung, ein verbessertes Verfahren zum Ausbilden eines feinen Musters sowie ein verbessertes Verfahren zum Herstellen einer Halbleiter-LED zur Verfügung zu stellen.
  • Die Aufgabe wird durch die Gegenstände der unabhängigen Patenansprüche gelöst. Bevorzugte Ausführungsformen der vorliegenden Erfindung sind Gegenstand der Unteransprüche
  • Ein Aspekt der vorliegenden Erfindung gibt ein Verfahren zum Ausbilden von feinen Mustern an, mit dem der durch ein Trockenätzen beschädigte Bereich minimiert werden kann, indem eine horizontale Ätzeigenschaft eines {0001}-c-Ebenen-Hexagonal-Halbleiterkristalls nach dem Trockenätzen genutzt wird.
  • Weiterhin gibt ein Aspekt der Erfindung ein Verfahren zum Herstellen einer Halbleiter-LED mit feinen Mustern und einer verbesserten optische Ausgabe unter Verwendung des Verfahrens zum Ausbilden von feinen Mustern an.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird ein Verfahren zum Ausbilden eines feinen Musters angegeben, das umfasst: Vorsehen eines c-Ebenen-Hexagonal-Halbleiterkristalls; Ausbilden einer Maske mit einem vorbestimmten Muster auf dem Halbleiterkristall; Trockenätzen des Halbleiterkristalls unter Verwendung der Maske, um ein erstes feines Muster auf dem Halbleiterkristall zu bilden; und Nassätzen des Halbleiterkristalls einschließlich des ersten feinen Musters, um das erste feine Muster in einer horizontalen Richtung zu erweitern und dadurch ein zweites feines Muster zu bilden. Das durch das Nassätzen des Halbleiterkristalls erhaltene zweite feine Muster kann eine untere Fläche und eine Seitenwand aufweisen, die jeweils singuläre Kristallebenen aufweisen. Die durch das Ausbilden des ersten feinen Musters erhaltene untere Fläche weist dieselbe c-Ebene auf, wie eine durch das Ausbilden des zweiten feinen Musters erhaltene untere Fläche. Das Muster der Maske umfasst eine Vielzahl von feinen Löchern und das zweite feine Muster umfasst eine Vielzahl von hexagonalen feinen Löchern.
  • Das Halbleiterkristallsubstrat kann aus einem p-Nitridhalbleiter ausgebildet werden, das durch das Trockenätzen beschädigt werden kann.
  • Eine Innenwand des Lochs kann eine Kristallebene aufweisen, die mit der Zeit des Nassätzens, das ein sekundärer Ätzvorgang ist, variiert. Das Ausbilden eines zweiten feinen Musters kann das Durchführen eines Nassätzens umfassen, sodass die Seitenwand des zweiten feinen Musters eine m-Ebenenkomponente und eine s-Ebenenkomponente aufweist. Indem das Nassätzen fortgesetzt wird, kann eine innere Seitenwand des Lochs eine r-Ebenenkomponente aufweisen, die stabiler ist und eine niedrigere Deckung vorsehen kann.
  • Das zweite feine Muster kann einen Säulenaufbau aufweisen.
  • Je nach Bedarf kann das Ausbilden des zweiten feinen Musters vor oder nach der Entfernung der Maske durchgeführt werden.
  • Gemäß einem anderen Aspekt der vorliegenden Erfindung wird ein Verfahren zum Herstellen einer Halbleiter-LED angegeben, das vorteilhaft auf eine photonische Kristallstruktur, die feine Muster aufweisen soll, oder auf eine das Prinzip der Oberflächenplasmonresonanz verwendende Struktur angewendet werden kann.
  • Das Verfahren zum Herstellen einer Halbleiter-LED umfasst folgende Schritte: Vorsehen einer mehrschichtigen Halbleiterstruktur einschließlich einer Halbleiterschicht eines ersten Leitfähigkeitstyps, einer Hableiterschicht eines zweiten Leitfähigkeitstyps und einer aktiven Schicht zwischen den Halbleiterschichten des ersten und des zweiten Leitfähigkeitstyps; Ausbilden einer Maske mit einem vorbestimmten Muster auf der Halbleiterschicht des zweiten Leitfähigkeitstyps der mehrschichtigen Halbleiterstruktur; Trockenätzen der Halbleiterschicht des zweiten Leitfähigkeitstyps unter Verwendung der Maske, um ein erstes feines Muster auf der Halbleiterschicht des zweiten Leitfähigkeitstyps auszubilden; Nassätzen der Halbleiterschicht des zweiten Leitfähigkeitstyps einschließlich des ersten feinen Musters, um das erste feine Muster in einer horizontalen Richtung zu erweitern und dadurch ein zweites feines Muster zu bilden; und Ausbilden einer ersten Elektrode und einer zweiten Elektrode in einem Zustand, in dem die Maske entfernt wurde, wobei die erste und die zweite Elektrode jeweils mit den Halbleiterschichten des ersten und des zweiten Leitfähigkeitstyps verbunden sind. Die Halbleiterschicht des zweiten Leitfähigkeitstyps ist ein c-Ebenen-Hexagonal-Halbleiterkristall, und das durch das Trockenätzen der Halbleiterschicht des zweiten Leitfähigkeitstyps erhaltene zweite feine Muster weist eine untere Fläche und eine Seitenwand auf, die jeweils singuläre Kristallebenen aufweisen. Das Muster der Maske umfasst eine Vielzahl von feinen Löchern und das zweite feine Muster umfasst eine Vielzahl von feinen hexagonalen Löchern.
  • Das an der Halbleiterschicht des zweiten Leitfähigkeitstyps ausgebildete zweite feine Muster kann als eine photonische Kristallstruktur dienen, die die Lichtextraktionseffizienz verbessert, indem sie den Totalreflexionseffekt vermindert, der durch einen niedrigen Brechungsindex der Umgebungsluft oder eines Dichtungsmittels verursacht wird, wenn an der aktiven Schicht erzeugtes Licht durch eine Oberfläche der p-Nitridhalbleiterschicht nach außen extrahiert wird.
  • Für eine zu bevorzugende photonische Kristallstruktur kann eine lichtdurchlässige, leitende Schicht auf der Halbleiterschicht des zweiten Leitfähigkeitstyps einschließlich des zweiten feinen Musters ausgebildet werden. Zum Beispiel kann eine lichtdurchlässige Metallschicht oder eine lichtdurchlässige, leitende Oxidschicht wie etwa ITO ausgebildet werden.
  • Um eine Struktur unter Verwendung des Prinzips der Oberflächenplasmonresonanz auszubilden, kann das Ausbilden einer zweiten Elektrode das Ausbilden einer hochreflektiven Metallschicht aus etwa Ag auf der Halbleiterschicht des zweiten Leitfähigkeitstyps einschließlich des zweiten feinen Musters umfassen. Die hochreflektive Metallschicht kann eine mehrschichtige Struktur aufweisen.
  • Die Halbleiterschicht des zweiten Leitfähigkeitstyps kann eine Dicke aufweisen, bei der die durch eine Rekombination eines Elektron-Loch-Paares erzeugte Energie zu der aktiven Schicht injiziert werden kann, um ein Oberflächenplasmon an der Schnittstelle zwischen der Halbleiterschicht des zweiten Leitfähigkeitstyps und der hochreflektiven Metallschicht zu erregen.
  • Die Halbleiterschicht des zweiten Leitfähigkeitstyps kann eine Dicke von ungefähr 50 nm oder weniger zwischen dem zweiten feinen Muster und der aktiven Schicht aufweisen.
  • Das Herstellungsverfahren gemäß der vorliegenden Erfindung kann vorteilhaft auf eine LED angewendet werden, die die mehrschichtige Halbleiterstruktur eines Nitridhalbleiters umfasst. In diesem Fall kann die Halbleiterschicht des zweiten Leitfähigkeitstyps eine p-Nitridhalbleiterschicht sein.
  • Vorstehend genannte und andere Aspekte, Merkmale und Vorteile der vorliegenden Erfindung werden durch die folgende ausführliche Beschreibung mit Bezug auf die beigefügten Zeichnungen verdeutlicht.
    • 1 ist ein Kurvendiagramm, das eine Strom-Spannung (I-V)-Kurve einer Nitridhalbleiter-LED einschließlich einer durch Trockenätzen beschädigten p-GaN-Schicht zeigt.
    • 2A bis 2D sind Querschnittansichten, die einen Prozess zum Ausbilden eines feinen Musters unter Verwendung eines Nassätzens gemäß einer beispielhaften Ausführungsform erläutern.
    • 3A bis 3C sind Rasterelektronenmikroskop (REM)-Bilder, die Musterveränderungen über die Zeit eines horizontalen Nassätzens in einem Prozess zum Ausbilden von feinen Mustern gemäß einer beispielhaften Ausführungsform (Ausführungsform 1A) zeigen.
    • 4A bis 4D sind REM-Bilder, die Musterveränderungen über die Zeit eines horizontalen Nassätzens in einem Prozess zum Ausbilden von feinen Mustern gemäß einer anderen beispielhaften Ausführungsform (Ausführungsform 1B).
    • 5 ist ein REM-Bild eines dreidimensionalen Musters (Säulenstruktur), das gemäß einer weiteren beispielhaften Ausführungsform (Ausführungsform 1C) erhalten wird.
    • 6A und 6B sind REM-Bilder von feinen Mustern jeweils nach dem Trockenätzen und nach dem horizontalen Nassätzen in einem Prozess zum Ausbilden von feinen Mustern gemäß einer weiteren beispielhaften Ausführungsform (Ausführungsform 1D) der vorliegenden Erfindung.
    • 7A und 7B sind REM-Bilder, die Musterveränderungen über die Zeit eines horizontalen Nassätzens in einem Prozess zum Ausbilden von feinen Mustern gemäß einer weiteren beispielhaften Ausführungsform (Ausführungsform 1E) der vorliegenden Erfindung zeigen.
    • 8A ist eine Querschnittansicht einer Nitridhalbleiter-LED (eines Anwendungsbeispiels einer photonischen Kristallstruktur), die durch ein Herstellungsverfahren gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung erhalten wird.
    • 8B ist eine Draufsicht auf eine feine Musterschicht entlang der Linie A-A' der Nitridhalbleiter-LED von 8A.
    • 9 ist ein Kurvendiagramm, das eine I-V-Kurve einer Nitridhalbleiter-LED zeigt, die durch ein Verfahren zum Herstellen einer Halbleiter-LED gemäß einer beispielhaften Ausführungsform (Ausführungsform 2) der vorliegenden Erfindung erhalten wird.
    • 10 ist ein Kurvendiagramm, das eine optische Ausgabe in Bezug auf den Strom der Nitridhalbleiter-LED zeigt, die durch das Verfahren zum Herstellen einer Halbleiter-LED gemäß der beispielhaften Ausführungsform (Ausführungsform 2) der vorliegenden Erfindung erhalten wird.
    • 11 ist eine Querschnittansicht einer Nitridhalbleiter-LED (eines Anwendungsbeispiels einer Oberflächenplasmonresonanzstruktur), die durch ein Herstellungsverfahren gemäß einer weiteren beispielhaften Ausführungsform der vorliegenden Erfindung erhalten wird.
    • 12 ist ein Kurvendiagramm, das eine I-V-Kurve einer Nitridhalbleiter-LED zeigt, die durch ein Verfahren zum Herstellen einer Halbleiter-LED gemäß einer weiteren beispielhaften Ausführungsform (Ausführungsform 3) erhalten wird.
    • 13 ist ein Kurvendiagramm, das eine optische Ausgabe in Bezug auf den Strom der Nitridhalbleiter-LED zeigt, die durch das Verfahren zum Herstellen einer Halbleiter-LED gemäß der weiteren beispielhaften Ausführungsform (Ausführungsform 3) erhalten wird.
  • Im Folgenden werden beispielhafte Ausführungsformen im Detail mit Bezug auf die beigefügten Zeichnungen beschrieben.
  • 2A bis 2D sind Querschnittansichten, die einen Prozess zum Ausbilden von feinen Mustern unter Verwendung eines horizontalen Nassätzens gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung erläutern.
  • Wie in 2A gezeigt, beginnt der Prozess zum Ausbilden von feinen Mustern gemäß der vorliegenden Ausführungsform mit dem Vorsehen eines c-Ebenen-Hexagonal-Halbleiterkristalls 11.
  • Der Halbleiterkristall 11 kann ein Nitridhalbleiter wie etwa ein GaN oder ein anderer bekannter Halbleiter in einem Hexogonalsystem sein. Insbesondere kann die Halbleiterbasis 11 eine p-Nitridschicht sein, die durch ein Trockenätzen beschädigt werden kann. Gemäß der vorliegenden Ausführungsform wird ein hexagonaler Halbleiterkristall mit einer als c-Ebene {0001} vorgesehenen oberen Fläche verwendet.
  • Danach wird wie in 2B gezeigt eine Maske 18 mit vorbestimmten Mustern auf dem Halbleiterkristall 11 ausgebildet.
  • Die Maske 18 kann ein Photoresistmuster sein. In diesem Prozess kann die Maske 18 mit gewünschten Mustern ausgebildet werden, indem ein Photoresist auf eine obere Fläche des Halbleiterkristalls 11 aufgetragen wird, wobei dann ein allgemeiner Lithographieprozess oder ein holographischer Lithographieprozess ausgeführt wird.
  • Die Muster können bei Bedarf periodische Muster sein, wobei die Muster der verwendeten Maske 18 aber auch variieren können. Zum Beispiel können die Muster periodische Muster wie etwa eindimensionale Linienmuster oder zweidimensionale dreieckige oder rechteckige Gittermuster, quasi-periodische Muster mit einer kurzen oder langen Periodizität oder nichtperiodische Muster sein.
  • Die Größe und die Form der Muster kann variieren, auch wenn die Periodizität oder Quasi-Periodizität aufrechterhalten wird. Der Grund hierfür ist, dass ein anisotropischer Nassätzprozess (in der vorliegenden Erfindung in der horizontalen Richtung) nach dem Trockenätzen mit der Maske durchgeführt wird. Dies wird im Folgenden ausführlich mit Bezug auf 2C und 2D beschrieben.
  • Ein hybrider Ätzprozess, der eine Kombination aus einem primären Trockenätzen und einem sekundären Nassätzen ist, wird in dem vorliegenden Prozess zum Ausbilden von feinen Mustern verwendet.
  • Wie in 2C gezeigt, wird der Halbleiterkristall 11 unter Verwendung der Maske 18 trockengeätzt, um erste feine Linienmuster P1 zu bilden. Das erste feine Muster P1 wird in dem vorliegenden Prozess durch ein Trockenätzen des Halbleiterkristalls 11 bis zu einer Breite, die der Breite W1 einer Öffnung der Maske 18 entspricht, und bis zu einer vorbestimmten Tiefe d1 des Halbleiterkristalls 11 erhalten. Die Tiefe des durch das Trockenätzen erhaltenen ersten feinen Musters P1 ist beinahe gleich der Tiefe eines endgültigen feinen Musters P2 von 2D. Die Breite W1 des ersten Musters P1 (d.h. die Größe des Musters) dagegen ist kleiner als die Breite des endgültigen feinen Musters P2. Dies wird im Folgenden ausführlicher mit Bezug auf 2D beschrieben.
  • Wie oben beschrieben, verursachen in dem vorliegenden Prozess die in dem Trockenätzen verwendeten Ionen und neutralen Atome einen beschädigten Bereich D über der gesamten Oberfläche des ersten feinen Musters P1 des Halbleiterkristalls 11. Das heißt, ein Bereich D, in dem der Kristall direkt dem Trockenätzen ausgesetzt und dadurch beschädigt wird, ist nicht nur auf der unteren Fläche, sondern auch in einer Seitenwand des ersten feinen Musters P1 vorhanden. Dies kann jedoch durch den Nassätzprozess von 2D minimiert werden.
  • In einem Prozess von 2D wird der Halbleiterkristall 11 einschließlich der ersten feinen Muster P1 nassgeätzt. In dieser Ausführungsform wird das Nassätzen durchgeführt, nachdem die Maske 18 entfernt wurde. Die vorliegende Ausführungsform ist jedoch nicht darauf beschränkt, sondern die Maske 18 kann auch nach dem Nassätzprozess entfernt werden.
  • Der Nassätzprozess schreitet in einer horizontalen Richtung des ersten feinen Musters P1 fort, weil es die stabile c-Ebene beinahe überhaupt nicht beeinflusst. Das horizontale Nassätzen fährt fort, bis eine Seitenwand zu einer spezifischen Kristallebene wird. Weil die Ätzrate an der spezifischen Kristallebene wesentlich vermindert wird, kann das Nassätzen mit einer hohen Reproduzierbarkeit durchgeführt werden.
  • Das erste feine Muster P1 wird in der horizontalen Richtung erweitert und kann dadurch zu einem zweiten feinen Muster P2 mit einer Seitenwand einer singulären Kristallebene werden. Folglich kann das zweite feine Muster P2 eine Tiefe d2 aufweisen, die gleich der Tiefe d1 des ersten feinen Musters P1 ist, und eine Breite W2, die breiter als die Breite W1 des ersten feinen Musters P1 ist.
  • In diesem Prozess kann wie in 2D gezeigt kein beschädigter Bereich erzeugt werden oder wird ein beschädigter Bereich in neu freigelegten Seitewänden und an einer unteren Fläche entfernt, die durch die horizontale Erweiterung des ersten feinen Musters P1 erhalten werden. Deshalb bleibt der beschädigte Bereich D' auf einen Bereich beschränkt, der der unteren Fläche des ersten feinen Musters P1 entspricht.
  • Das zweite feine Muster P2 kann also dazu beitragen, das Verhältnis der beschädigten Fläche D' zu der gesamten freiliegenden Fläche zu minimieren. Unter Verwendung dieses Prinzips können ein Maskenmuster und ein Trockenätzprozess kontrolliert werden, um das Verhältnis der beschädigten Fläche weiter zu reduzieren.
  • Indem insbesondere die Breite W1 der Maske 18 reduziert wird und die Tiefe d1 des ersten feinen Musters P1 vergrößert wird, kann ein durch das zweite feine Muster P2 erhaltener neuer Bereich vergrößert werden, während ein Bereich der beschädigten unteren Fläche in Entsprechung zu dem ersten feinen Muster P1 verkleinert wird.
  • Folglich wird das Verhältnis der beschädigten Fläche D' in Bezug auf die gesamten freiliegende Fläche des zweiten feinen Musters P2 wesentlich reduziert, sodass Einflüsse wie etwa eine Verschlechterung der elektrischen Eigenschaften aufgrund des durch das Trockenätzen beschädigten Bereichs im Wesentlichen verhindert werden können.
  • Gemäß der vorliegenden Ausführungsform kann die durch das Trockenätzen erhaltene untere Fläche des ersten feinen Musters eine c-Ebene sein, die der oberen Fläche des Halbleiterkristalls entspricht. Weil die c-Ebene eine sehr stabile Kristallebene ist, wird die untere Fläche des ersten feinen Musters beinahe überhaupt nicht geätzt, auch wenn die Seitenwand nassgeätzt wird. Dementsprechend wird die Tiefe des zweiten feinen Musters durch die Tiefe des ersten feinen Musters bestimmt und kann die Tiefe des endgültigen feinen Musters präzise durch das Trockenätzen kontrolliert werden.
  • Außerdem weist das horizontale Nassätzen gemäß der vorliegenden Ausführungsform eine sehr niedrige Ätzrate auf, wenn eine durch das Nassätzen freigelegte Seitenwand zu einer spezifischen Kristallebene wird. Zum Beispiel kann bei einem Nitrideinkristall eine Seitenwand eine s-Ebene {1-101}, eine m-Ebene {1-100} oder eine r-Ebene {1-102} sein.
  • Weil also der Nassätzprozess ein sich selbst begrenzender Prozess ist, kann er eine vorteilhafte Gleichförmigkeit und eine hohe Reproduzierbarkeit sicherstellen.
  • Die Kristallausrichtung des Nassätzens und die Maskenmuster spielen eine wichtige Rolle dabei, die Form und die Größe des endgültigen Musters in der vorliegenden Ausführungsform zu erhalten. Die Kristallausrichtung kann durch ein Maskenmuster bestimmt werden, das auf einem zu ätzenden Halbleiterkristall ausgebildet wird.
  • Weil also die Nassätzraten in Übereinstimmung mit der Kristallebene variieren, können verschiedene Muster in Übereinstimung damit erhalten werden, welche Kristallebene an einer Seitenwand eines durch ein Maskenmuster freigelegten Kristallmusters freiliegt (siehe die Ausführungsformen 1A und 1B) .
  • Insbesondere haben die Erfinder festgestellt, dass ein feines Muster eines hexagonalen Lochs erhalten werden kann, indem ein grobes kreisrundes Loch durch Trockenätzen ausgebildet wird, wobei dann ein Nassätzen in einer horizontalen Richtung durchgeführt wird. Das feine Muster weist eine Submikrometergröße auf und kann eine hexagonale Form aufweisen, bei der jede Seite einen Winkel von 120° in Bezug auf eine benachbarte Seite aufweist (siehe Ausführungsform 1C). Dies kann als besondere Eigenschaft der vorliegenden Ausführungsform betrachtet werden, die durch keines der Halbleiter-Ätzverfahren aus dem Stand der Technik erzielt wird.
  • Weiterhin kann wie oben genannt jede in der Form eines Hexagons freiliegende Kristallebene durch das Nassätzen anders ausgebildet sein. Weil insbesondere die Kristallebene der Seitenwand in Übereinstimmung mit den Bedingungen des Nassätzens geneigt sein kann, kann eine Seitenwand mit einer das Auftragen eines Elektrodenmaterials unterstützenden Deckung vorgesehen werden.
  • Im Folgenden werden die Operationen und Effekte verschiedener Ausführungsformen ausführlicher beschrieben.
  • Gemäß einer Ausführungsform 1A wird eine Maske mit Linienmustern, die in einer <11-20>-Ausrichtung ausgebildet sind und in einer <1-100>-Ausrichtung angeordnet sind, auf einem c-Ebenen-GaN-Halbleiterkristall ausgebildet. Die Periode der Linienmuster ist mit ungefähr 0,6 µm gewählt. Anschließend wird ein Trockenätzen bis zu einer Tiefe von ungefähr 0,1 µm durchgeführt, wobei danach die Maske entfernt wird (siehe 3A) .
  • Dann wird ein Nassätzen unter Verwendung einer wässrigen Lösung (4M KOH) bei ungefähr 100°C für ungefähr 10 Minuten durchgeführt, wobei dann eine Prüfung unter Verwendung eines Rasterelektrodenmikroskops durchgeführt wird und anschließend das Nassätzen für ungefähr 20 weitere Minuten fortgesetzt wird (das Nassätzen umfasst also insgesamt 30 Minuten).
  • Nach ungefähr 10 Minuten des Nassätzens wird eine zu Beginn etwas geneigte Seitenwand zu einer vertikalen Seitenwand wie sie in 3B gezeigt ist. Weil die Seitenwand zu einer {1-100}-Ebene wird, die eine relativ stabile Kristallebene aus GaN, d.h. eine m-Ebene ist, wird die Seitenwand während des zusätzlichen Nassätzens von ungefähr 20 Minuten nicht weiter geätzt. Und natürlich wird eine Bodenfläche, die eine stabile c-Ebene ist, beinahe überhaupt nicht geätzt.
  • Gemäß der vorliegenden Ausführungsform wird ein aus dem Trockenätzen resultierender beschädigter Bereich von der Seitenwand und einem Teil einer unteren Fläche entfernt, sodass eine reine Kristallebene erhalten werden kann. Die Kristallebene kann einen hervorragenden elektrischen Kontakt in einem Halbleiterbauelement sicherstellen.
  • Gemäß einer Ausführungsform 1B wird ähnlich wie in der Ausführungsform 1A eine Maske mit einer Vielzahl von Linienmustern (Periode: ungefähr 0,6 µm) auf einer c-Ebene eines GaN-Halbleiterkristalls ausgebildet, wobei jedoch die Ausrichtungen der Ausbildung und der Anordnung anders sind. In der vorliegenden Ausführungsform wird eine Vielzahl von Linienmustern in einer <1-100>-Ausrichtung ausgebildet und in einer <11-20>-Ausrichtung angeordnet. Danach wird ein Trockenätzen bis zu einer Tiefe von ungefähr 0,1 µm durchgeführt, wobei dann die Maske entfernt wird (siehe 4A) .
  • Danach wird ein Nassätzen unter Verwendung einer wässrigen Lösung (4M KOH) bei einer Temperatur von ungefähr 100°C für ungefähr 10 Minuten durchgeführt, wobei die resultierende Struktur unter Verwendung eines Rasterelektronenmikroskops (REM) geprüft wird (siehe 4B). Danach wird das Nassätzen für ungefähr 20 Minuten durchgeführt (insgesamt also 30 Minuten), wobei die resultierende Struktur unter Verwendung des REM geprüft wird (siehe 4C). Danach wird das Nassätzen für ungefähr 20 weiter Minuten (insgesamt also 50 Minuten) fortgesetzt, wobei die resultierende Struktur unter Verwendung des REM geprüft wird (siehe 4D).
  • Gemäß der vorliegenden Ausführungsform weist ein durch das Trockenätzen erhaltenes Muster (siehe 4A) eine ähnliche Form auf wie in der Ausführungsform 1A (siehe 3A).
  • Wie in 4B gezeigt, wird jedoch mit fortschreitendem horizontalen Nassätzen die Breite des Musters vergrößert (d.h. die Breite eines Musterstrukturteils wird allmählich vermindert). Wenn das Ätzen 30 Minuten oder länger durchgeführt wird, werden die Linienmuster zu Punktmustern, die wie in 4C gezeigt linear angeordnet sind. Wenn das Ätzen weiter fortschreitet, bleibt eine vollständig flache Ebene zurück (siehe 4D). Der Grund hierfür ist, dass sich die Mustern kontinuierlich in der Zeit ändern, weil das Nassätzen mit einer relativ hohen Ätzrate in einer <11-20>-Ausrichtung im Vergleich zu einer anderen stabilen Kristallebene durchgeführt wird.
  • Wie oben beschrieben können in gemäß der vorliegenden Ausführungsform ein eindimensionales Gitter und Punktmuster vorgesehen werden, die in der Länge und Breite variieren und eine relativ kleine Beschädigung aufweisen.
  • Die vorliegende Ausführungsform (horizontales Nassätzen eines Gitters mit einer <1-100>-Ausrichtung) macht deutlich, dass die c-Ebene, die gewöhnlich nicht nassgeätzt wird, zu einer vorbestimmten Dicke entfernt werden kann. Gemäß der vorliegenden Ausführung wird also ein Trockenätzen auf einer kleinen Fläche durchgeführt, um eine Rille zu bilden, wobei dann ein horizontales Nassätzen als folgender Prozess verändert wird. Außerdem kann die Dicke einer ursprünglichen Epitaxieschicht zu einer gewünschten Dicke reduziert werden, indem die Ätztiefe des anfänglichen Trockenätzens kontrolliert wird.
  • Insbesondere kann die Oberfläche einer p-GaN-Schicht nicht trockengeätzt werden, weil dadurch eine Beschädigung verursacht würde, wobei sie aber auch nicht nassgeätzt werden kann, weil es sich um die c-Ebene handelt. Unter Verwendung des Prozesses gemäß der vorliegenden Ausführungsform kann die Dicke der p-GaN-Schicht jedoch reduziert werden, wobei gleichzeitig der beschädigte Teil minimiert wird.
  • Im Gegensatz zu den oben beschriebenen Ausführungsformen 1A und 1B verwendet die im Folgenden beschriebene Ausführungsform 1C dreidimensionale Muster. Eine Vielzahl von kreisrunden Maskenmustern mit jeweils einer Größe von ungefähr 0,3 µm werden auf einem c-Ebenen-GaN-Halbleiterkristall ausgebildet. Die Vielzahl von kreisrunden Maskenmustern sind vertikal und horizontal mit einer Periode von ungefähr 0,6 µm angeordnet.
  • Danach wird ein Trockenätzen bis zu einer Tiefe von ungefähr 0,1 µm durchgeführt, wobei dann die Maske entfernt wird. Dann wird ein Nassätzen unter Verwendung einer wässrigen Lösung (4M KOH) bei ungefähr 100°C für ungefähr 10 Minuten durchgeführt, wobei die resultierende Struktur unter Verwendung eines REM geprüft wird. In 5 ist zu erkennen, dass ein dreidimensionales Muster wie etwa eine Säulenstruktur (Durchmesser: ungefähr 130 nm) gebildet wird.
  • Gemäß einer Ausführungsform 1D wird ein dreidimensionales Muster wie etwa in der vorausgehenden Ausführungsform 1D verwendet, wobei aber eine Maske mit einer Vielzahl von kreisrunden Löchern mit einer Größe von ungefähr 100 nm auf einem c-Ebenen-GaN-Halbleiterkristall ausgebildet wird. Die Vielzahl der kreisrunden Löcher sind vertikal und horizontal mit dazwischen einer Periode von ungefähr 0,5 µm angeordnet.
  • Ein Trockenätzen (ungefähr 0,1 µm) wird auf der c-Ebenen-GaN-Fläche durch die Maske durchgeführt, um grobe, kreisrunde Lochmuster zu bilden, wobei die Maske dann entfernt wird (siehe 6A). Nachdem die kreisrunden Lochmuster ausgebildet wurden, wird ein Ätzen unter Verwendung einer wässrigen Lösung (4M KOH) bei ungefähr 108°C für ungefähr 30 Minuten durchgeführt. Wie in 6B gezeigt werden nach der Ausbildung von feinen Mustern mit einem Hexagonalloch mit einer Seite parallel zu einer {1-100}-m-Ebene die feinen Muster nicht weiter geätzt.
  • Eine Ausführungsform 1E ist der vorausgehenden Ausführungsform 1D ähnlich, wobei jedoch der Durchmesser der feinen Löcher größer vorgesehen ist, um die Beobachtung von Änderungen in einer Kristallebene an einer Seitenwand des endgültigen Loches zu vereinfachen. In der vorliegenden Ausführungsform ist die Periode der Löcher die gleiche wie in der vorausgehenden Ausführungsform 1D, wobei jedoch der Durchmesser des Loches größer vorgesehen ist.
  • Ein Schnitt eines hexagonalen Loches, das aus dem horizontalen Nassätzen (100°C, wässrige Lösung (4M KOH)) resultiert, wird als REM-Bild erfasst. 7A zeigt das Ergebnis des Nassätzens von ungefähr 10 Minuten, und 7B zeigt das Ergebnis des Ätzens von 40 Minuten.
  • Mit fortschreitendem Nassätzen nimmt die durch eine s-Ebene eingenommene und weniger stabile Fläche ab, während die durch die m-Ebene eingenommen Fläche zunimmt. Insbesondere wird aus 7A deutlich, dass der Teil, an dem die m-Ebene auf die c-Ebene an der unteren Fläche trifft, die s-Ebene ist, wobei diese mit fortschreitendem Ätzen jedoch allmählich zu der r-Ebene und schließlich zu der c-Ebene verändert wird.
  • Eine Beobachtung des Schnitts des hexagonalen Lochs über die Zeit des Nassätzens ergibt, dass die Form der aus dem anfänglichen Trockenätzen erhaltenen Seitenwand mit fortschreitendem Nassätzen verändert wird, bis die stabile Kristallebene allmählich freiliegt. Insbesondere kann die Kristallebene der inneren Seitenwand des Lochs durch eine Kombination aus der {0001} c-Ebene an der unteren Fläche und der {1-101} s-Ebene, der {1-100} m-Ebene, der {1-102} r-Ebene oder ähnliches gebildet werden. Weil das Nassätzen nicht in der Richtung der c-Ebene fortschreitet, verändert sich die Tiefe des Loches nicht. Es ist jedoch anzunehmen, dass wenn die untere Fläche eine feine Unebenheit und Neigung aufweist, diese durch die horizontale Ätzoperation entfernt werden können.
  • Wie oben beschrieben sind in den gemäß der vorliegenden Erfindung erhaltenen feinen Muster die durch das horizontale Ätzen freigelegten Kristallebenen die durch das Entfernen eines durch das Trockenätzen beschädigten Teils erhaltenen reinen Ebenen. Wenn also eine elektrische Kontaktschicht an der Kristallebene ausgebildet wird, kann eine hervorragende Ohmsche Eigenschaft sichergestellt werden. Und wenn ein Elektrodenmaterial aufgetragen wird, kann die Kontakteigenschaft verbessert werden, indem der Neigungsgrad der Kristallebene in Übereinstimmung mit der Kristallebene angepasst wird.
  • Der Prozess zum Ausbilden von feinen Mustern kann angewendet werden, um Funktionsmuster verschiedener Halbleiterbauelemente auszubilden. Insbesondere kann er vorteilhaft angewendet werden, um ein Muster zum Verbessern der Lichtausbeute einer Halbleiter-LED auszubilden. Eine Ausführungsform von 8A ist mit einer Nitridhalbleiter-LED 80 assoziiert, die ein Anwendungsbeispiel eines photonischen Kristalls ist.
  • Wie in 8A gezeigt, umfasst eine Nitridhalbleiter-LED 80 ein Saphirsubstrat 81 sowie eine n-Nitridhalbleiterschicht 82, eine aktive Schicht 84 und eine p-Nitridhalbleiterschicht 85, die nacheinander auf dem Saphirsubstrat 81 ausgebildet werden.
  • Weiterhin umfasst die Nitridhalbleiter-LED 80 eine n-Elektrode 89a und eine p-Elektrode 89b. Die n-Elektrode 89a und die p-Elektrode 89b sind elektrisch jeweils mit der n-Nitridhalbleiterschicht 82 und der p-Nitridhalbleiterschicht 85 verbunden.
  • Periodische feine Muster P3 sind auf der p-Nitridhalbleiterschicht 85 ausgebildet. Die feinen Muster P3 können durch den mit Bezug auf 2A bis 2D beschriebenen Prozess (Ausführungsform 1D) erhalten werden. Das heißt, hexagonale Löcher können wie in 8B gezeigt periodisch angeordnet werden.
  • Gemäß der vorliegenden Ausführungsform und wie in 8A und 8B gezeigt ist weiterhin eine lichtdurchlässige leitende Schicht 87 auf der p-Nitridhalbleiterschicht 85 einschließlich der periodischen feinen Lochmuster P3 ausgebildet. Die lichtdurchlässige leitende schicht 87 kann aus einem beliebigen Material ausgebildet sein, das eine lichtdurchlässige Eigenschaft aufweist und gleichzeitig einen Ohmschen Kontakt sicherstellt. Zum Beispiel kann eine lichtdurchlässige Metallschicht wie etwa Ni/Au oder eine lichtdurchlässige leitende Oxidschicht wie etwa ITO verwendet werden.
  • Die Dicke ts der p-Nitridhalbleiterschicht 85 kann 50 nm oder weniger betragen. Wenn die Dicke ts der p-Nitridhalbleiterschicht 85 übermäßig klein ist, d.h. wenn die Distanz von der aktiven Schicht 84 zu einer Gitterstruktur übermäßig kurz ist, nimmt der Leckstrom drastisch zu. Aus diesem Grund sollte die Dicke ts der p-Nitridhalbleiterschicht 85 bei 10 nm oder mehr liegen.
  • Die an der p-Nitridhalbleiterschicht 85 ausgebildeten feinen Muster P3 können als photonische Kristallstruktur dienen, die die Lichtextraktionseffizienz verbessert, indem sie einen Totalreflexionseffekt vermindert, der durch einen niedrigen Brechungsindex der Umgebungsluft oder eines Dichtungsmittels verursacht wird, wenn an der aktiven Schicht 84 erzeugtes Licht durch eine Oberfläche der p-Nitridhalbleiterschicht 85 nach außen extrahiert wird.
  • Der Prozess zum Ausbilden von feinen Mustern gemäß der vorliegenden Erfindung kann mit einer hohen Präzision und einer hervorragenden Reproduzierbarkeit implementiert werden, weil die Ätzrate in Übereinstimmung mit der Kristallebene variiert, wenn ein Nassätzen verwendet wird. Dementsprechend kann der Prozess zum Ausbilden von feinen Mustern vorteilhaft auf die Nitridhalbleiter-LED mit einer photonischen Kristallstruktur von 8A angewendet werden.
  • Die Ausführungsform von 8A verwendet eine photonische Kristallstruktur auf einer spezifischen Halbleiterschicht wie etwa einer p-Nitridhalbleiterschicht. Die Ausführungsform von 8A kann jedoch auch vorteilhaft auf ein Verfahren zum Ausbilden von periodischen feinen Mustern für ein Oberflächenplasmon oder auf ein Verfahren zum Ausbilden von gewünschten feinen Mustern angewendet werden, auch wenn nichtperiodische ungleichmäßige Muster für die Lichtextraktion aus verschiedenen Materialien ausgebildet werden.
  • Die im Folgenden beschriebene Ausführungsform 2 nimmt auf ein Experiment Bezug, das mit einer LED mit einem photonischen Kristall durchgeführt wurde.
  • Gemäß der Ausführungsform 2 wird eine Nitridhalbleiter-LED mit einer aktiven Schicht einschließlich eines InGaN-Mehrfachquantentopfs mit einer grünen Wellenlänge hergestellt.
  • Für die gemäß der vorliegenden Ausführungsform hergestellte LED wird eine p-GaN-Schicht mit einer Dicke von 150 nm auf eine Dicke von ungefähr 54 nm unter Verwendung einer Maske mit kreisrunden Löchern unter ähnlichen Bedingungen wie in der Ausführungsform 1D trockengeätzt, wobei dann ein Nassätzen für ungefähr 10 Minuten durchgeführt wird, um hexagonale Lochmuster auszubilden. Danach wird ähnlich wie bei dem in 8a gezeigten Aufbau ein lichtdurchlässiges Elektrodenoxid wie etwa ITO auf der p-GaN-Schicht als lichtdurchlässige Elektrodenschicht zum Ausbilden eines p-Kontakts aufgetragen. Ein Mesa-Ätzen wird durchgeführt, um eine n-GaN-Schicht teilweise freizulegen, und ein n-Kontakt wird auf der freigelegten n-GaN-Schicht ausgebildet.
  • Um die Verbesserung der elektrischen Eigenschaften und der Lichtausbeute einer durch das offenbarte Verfahren hergestellten Halbleiter-LED zu bestätigen, wurden die elektrischen Eigenschaften und die Lichtausbeute einer Nitridhalbleiter-LED gemäß der Ausführungsform 2 gemessen. Die Messergebnisse sind in 9 und 10 im Vergleich zu einem Bezugsbeispiel „Ref“ angegeben. Das Bezugsbeispiel Ref wird durch eine LED erhalten, in der nur ein Ag-Kontakt auf einer p-Nitridhalbleiterschicht angeordnet ist und keine Muster auf derselben ausgebildet sind.
  • 9 ist ein Kurvendiagramm, das eine I-V-Kurve einer Nitridhalbleiter-LED gemäß der vorliegenden Ausführungsform zeigt. 10 ist ein Kurvendiagramm, das eine optische Ausgabe in Bezug auf den Strom der Nitridhalbleiter-LED gemäß der aktuellen Ausführungsform zeigt.
  • Wie in 9 gezeigt, weist die gemäß der Ausführungsform 2 hergestellte Nitridhalbleiter-LED im Gegensatz zu der Nitridhalbleiter-LED von 1 eine I-V-Kennlinie auf, in der beinahe kein Leckstrom vorhanden ist, der durch eine durch das Trockenätzen erzeugte Beschädigung des Kristalls verursacht wird. Im Vergleich zu dem Bezugsbeispiel Ref weist die Nitridhalbleiter-LED eine höhere Spannung bei einem gleichen Strom auf, wobei die Differenz jedoch unerheblich ist. Das Flächenverhältnis einer durch das Nassätzen erhaltenen Kristallebene kann weiter erhöht werden, sodass der Kontaktwiderstand verbessert werden kann und bessere elektrische Eigenschaften als in der vorliegenden Ausführungsform erzielt werden können.
  • 10 ist ein Kurvendiagramm, das eine optische Ausgabe in Bezug auf den Strom einer Nitridhalbleiter-LED zeigt, die gemäß der Ausführungsform 2 hergestellt wurde.
  • Aus 10 wird deutlich, dass die Nitridhalbleiter-LED gemäß der vorliegenden Ausführungsform im Vergleich zu dem Vergleichsbeispiel Ref eine Erhöhung der Leuchtdichte von ungefähr 24% bei 350 mA aufgrund eines Beugungseffekts eines photonischen Kristalls erzielt. Das durch einen Ätzprozess gemäß der vorliegenden Ausführungsform erzeugte photonische Kristallmuster wird also mit einem präzisen Profil ausgebildet, sodass ein Teil des durch eine Totalreflexion in einem LED-Chip eingeschlossenen Lichts gebeugt wird und sich mit einem Winkel fortbewegt, der eine Emission aus dem Chip gestattet. Dadurch kann die Leuchtdichte der LED beträchtlich verbessert werden.
  • 11 ist eine Schnittansicht einer Nitridhalbleiter-LED, die ein Anwendungsbeispiel des Prinzips der Oberflächenplasmonresonanz ist.
  • Ein für diese Anwendung verwendetes Oberflächenplasmon ist eine kollektive Ladungsdichtenoszillation von Elektronen auf einer Oberfläche eines Metalldünnfilms. Ein durch die kollektive Ladungsdichtenoszillation erzeugte Oberflächenplasmonwelle ist eine elektromagnetische Oberflächenwelle, die sich entlang einer Grenzfläche zwischen einem Metall und einem Dielektrikum fortpflanzt. Wenn eine Kopplung zwischen dem Oberflächenplasmon und einer aktiven Schicht auftritt, wird eine spontane Emission an der aktiven Schicht durch das Oberflächenplasmon vergrößert und wird ein großer Teil des durch die spontane Emission erzeugten Lichts erregt, um das Oberflächenplasmon zu erzeugen. Eine Halbleiter-LED, die dieses Prinzip verwendet, um die Effizienz zu verbessern, kann als Oberflächenplasmon-Halbleiter-LED bezeichnet werden.
  • In 11 ist eine Oberflächenplasmon-Nitridhalbleiter-LED 110 auf einem Submontagesubstrat 120 durch Löten montiert. Die Oberflächenplasmon-Nitridhalbleiter-LED 110 umfasst ein Nitridhalbleiter-Saphirsubstrat 111, wobei eine n-Nitridhalbleiterschicht 112, eine aktive Schicht 114 und eine p-Nitridhalbleiterschicht 115 aufeinander folgend auf dem Nitridhalbleiter-Saphirsubstrat 111 angeordnet sind.
  • Weiterhin umfasst die Nitridhalbleiter-LED 110 eine n-Elektrode 117 und eine p-Elektrode 118, die jeweils elektrisch mit der n-Nitridhalbleiterschicht 112 und der p-Nitridhalbleiterschicht 115 verbunden sind.
  • Feine Muster P4 mit einer Periodizität sind auf der p-Nitridhalbleiterschicht 115 ausgebildet. Diese feinen Muster P4 können periodisch angeordnete hexagonale Lochmuster sein, die durch den mit Bezug auf 2A bis 2D erläuterten Prozess (Ausführungsform 1D) erhalten werden.
  • In der vorliegenden Ausführungsform wird wie in 11 gezeigt eine hochreflektive Metallschicht als p-Elektrode 118 auf der p-Nitridhalbleiterschicht 115 einschließlich der periodischen feinen Lochmuster 115 ausgebildet. Die hochreflektive Metallschicht kann aus einem Material ausgebildet werden, das einen vorbestimmten Reflexionsgrad aufweist und gleichzeitig einen Ohmschen Kontakt sicherstellt. Zum Beispiel kann die hochreflektive Metallschicht aus einem einfach oder mehrfach geschichteten Material wie etwa Al, Ag, Au, Cr, Ni, Pd und Pt sein.
  • Weiterhin ist die Distanz zwischen der aktiven Schicht 114 und der hochreflektiven Metallschicht sehr wichtig für die Erzeugung einer Oberflächenplasmonresonanz. Dementsprechend muss die p-Nitridhalbleiterschicht 115 eine ausreichende Dicke aufweisen, damit das von der aktiven Schicht 114 emittierte Licht das Oberflächenplasmon an einer Schnittstelle zwischen der p-Nitridhalbleiterschicht 115 und der hochreflektiven Metallschicht erregen kann.
  • Die Dicke ts der p-Nitridhalbleiterschicht 115 kann weniger als ungefähr 50 nm betragen. Wenn die Dicke ts der p-Nitridhalbleiterschicht 115 nicht ausreicht, d.h. wenn die Distanz von der aktiven Schicht 114 zu einer Gitterstruktur übermäßig kurz ist, tritt eine drastische Erhöhung des Leckstroms auf. Aus diesem Grund kann die p-Nitridhalbleiterschicht 115 eine Dicke ts von 10 nm oder mehr aufweisen.
  • Gemäß der vorliegenden Ausführungsform kann die Oberflächenplasmonresonanz für eine LED genutzt werden, um die Lichtemissionseffizienz zu verbessern.
  • Bei dieser Konfiguration müssen feine Muster P4 mit einer periodischen Gitterstruktur an einer Schnittstelle zwischen der p-Nitridhalbleiterschicht 115 und der hochreflektiven Metallschicht vorgesehen werden, um das erregte Oberflächenplasmon zu Licht zurückzuwandeln. Insbesondere werden ein präzises Intervall und eine präzise Größe der feinen Muster P4 auf der Basis einer durch die aktive Schicht 114 erzeugten Wellenlänge bestimmt.
  • Deshalb ist ein Trockenätzen zu bevorzugen. Wie weiter oben genannt, ist jedoch die Distanz zwischen der aktiven Schicht 114 und der hochreflektiven Metallschicht von großer Bedeutung unter den verschiedenen Bedingungen, die eine Oberflächenplasmonresonanz veranlassen, zu denen weiterhin etwa die Wellenlänge des einfallenden Lichts und der Brechungsindex eines das Metall kontaktierenden Materials gehören. Weil die Distanz allgemein 50 nm oder weniger beträgt und damit relativ kurz ist, verursacht eine Beschädigung der p-Nitridhalbleiterschicht 115 durch das Trockenätzen schwerwiegende Probleme. Der Prozess zum Ausbilden von feinen Mustern kann jedoch den in den feinen Mustern P4 in der endgültigen Form verbleibenden beschädigten Teil minimieren. Also auch wenn ein Nassätzen verwendet wird, kann der Prozess zum Ausbilden von feinen Mustern eine hohe Präzision und eine hervorragende Reproduzierbarkeit erzielen, weil die Ätzrate in Übereinstimmung mit der Kristallebene variiert. Dementsprechend kann der Prozess zum Ausbilden von feinen Mustern vorteilhaft auf die Oberflächenplasmon-Nitridhalbleiter-LED von 11 angewendet werden.
  • Gemäß einer Ausführungsform 3 wird ähnlich wie in der Ausführungsform 2 eine Nitridhalbleiter-LED mit einer aktiven Schicht aus einem InGaN-Mehrfachquantentopf mit einer grünen Wellenlänge hergestellt.
  • Die gemäß der vorliegenden Ausführungsform hergestellte LED umfasst hexagonale Lochmuster, die durch das Durchführen eines Trockenätzens bis zu einer Tiefe von ungefähr 33 nm unter Verwendung einer Maske mit kreisrunden Löchern auf einer p-GaN-Schicht mit einer Dicke von ungefähr 66 nm unter ähnlichen Bedingungen wie in der Ausführungsform 1D und durch das anschließende Durchführen eines Nassätzens für ungefähr 10 Minuten ausgebildet werden. Danach wird ähnlich wie bei dem in 11 gezeigten Aufbau ein p-Kontakt ausgebildet, indem eine mehrschichtige Metallelektrode mit einer hochreflektiven Materialschicht, die eine Ag-Schicht auf der p-GaN-Schicht ist, aufgetragen wird, und wird ein n-Kontakt auf einer n-GaN-Schicht ausgebildet, indem ein Mesa-Ätzen durchgeführt wird, um die n-GaN-Schciht teilweise freizulegen.
  • Um die Verbesserung der elektrischen Eigenschaften und der Leuchtdichte der hergestellten Nitridhalbleiter-LED zu prüfen, wurden die elektrischen Eigenschaften und die Leuchtdichte der gemäß der Ausführungsform 3 erhaltenen Nitridhalbleiter-LED gemessen. Die Messergebnisse sind in 12 und 13 in Vergleich zu einem Bezugsbeispiel Ref angegeben. Das Bezugsbeispiel Ref wird durch eine LED erhalten, die eine mehrschichtige Metallelektrode enthält, die identisch mit derjenigen der Ausführungsform 3 ist, wobei jedoch keine Muster auf einer p-Nitridhalbleiterschicht vorgesehen sind.
  • 12 ist ein Kurvendiagramm, das eine I-V-Kurve einer Nitridhalbleiter-LED gemäß der vorliegenden Ausführungsform zeigt. 13 ist ein Kurvendiagramm, das eine optische Ausgabe in Bezug auf den Strom der Nitridhalbleiter-LED gemäß der aktuellen Ausführungsform zeigt.
  • Aus 12 wird deutlich, dass die gemäß der Ausführungsform 3 hergestellte Nitridhalbleiter-LED eine I-V-Kennlinie aufweist, in der während des Trockenätzens beinahe kein Leckstrom erzeugt wird. Etwas unregelmäßige Kurven sind in der I-V-Kennlinie der vorliegenden Ausführungsform zu beobachten, die eine sehr dünne n-Nitridhalbleiterschicht im Vergleich zu der allgemeinen Nitridhalbleiter-LED aufweist.
  • Im Vergleich zu dem Bezugsbeispiel Ref weist die Nitridhalbleiter-LED gemäß der vorliegenden Ausführungsform eine beinahe konstante Spannung bei einem gleichen Strom auf. Bessere elektrische Eigenschaften als in der aktuellen Ausführungsform können erzielt werden, wenn das Flächenverhältnis der durch das Nassätzen erhaltenen Kristallebene vergrößert wird und dadurch der Kontaktwiderstand verbessert wird.
  • 13 ist ein Kurvendiagramm, das die optische Ausgabe in Bezug auf den Strom einer Nitridhalbleiter-LED gemäß der Ausführungsform 3 zeigt.
  • Aus 13 wird im Vergleich zu dem Bezugsbeispiel Ref deutlich, dass die Nitridhalbleiter-LED gemäß der vorliegenden Ausführungsform eine Leuchtdichte aufweist, die aufgrund des Oberflächenplasmoneffekts um ungefähr 64% bei einem Strom von 350 mA verbessert ist. Das heißt, die hergestellte feine Gitterstruktur wird mit einem präzisen Profil ausgebildet, sodass die Energie eines in einen Mehrfachquantentopf in einem LED-Chip injizierten Elektronen-Loch-Paars durch das Medium des Oberflächenplasmons zu Licht gewandelt wird und das Licht aus dem LED-Chip nach außen emittiert wird.
  • Weiterhin wird ein Teil des durch eine Selbstemission ohne Verwendung des Oberflächenplasmons als Medium erzeugten und durch die Totalreflexion eingeschlossenen Lichts gebeugt, um die Fortpflanzungsrichtung des Lichts zu einem Winkel zu wandeln, der eine Emission des Lichts aus dem Chip heraus gestattet. Dadurch kann die Leuchtdichte der LED beträchtlich verbessert werden.
  • Gemäß der vorliegenden Erfindung wird nur ein minimaler Teil einer gewünschten Musterfläche trockengeätzt, wobei dann ein Nassätzen in einer horizontalen Richtung zum Ausbilden einer Struktur durchgeführt wird, sodass die durch das Trockenätzen verursachte Beschädigung minimiert wird. Weiterhin werden die Kristallausrichtung (Musterbildungsrichtung) und die Nassätzbedingungen (wie etwa die Zeit) korrekt gesteuert, sodass eine hohe Reproduzierbarkeit der feinen Muster sichergestellt werden kann, während die Höhe und die Größe der feinen Muster fein kontrolliert werden. Es kann eine Halbleiter-LED mit einer hervorragende Lichtausbeute erhalten werden, wenn derartige feine Muster auf eine photonische Kristallstruktur oder auf eine das Oberflächenplasmonprinzip verwendende Struktur angewendet werden.
  • Weiterhin wird die spezifische geometrische Form der feinen Muster gemäß der vorliegenden Erfindung während des folgenden Nassätzprozesses auf natürliche Weise in Übereinstimmung mit dem hexagonalen Kristallsystem ausgebildet. Die feinen Muster weisen also singuläre Kristallebenen wie etwa die c-Ebene, die m-Ebene, die s-Ebene und/oder die r-Ebene auf, in denen beinahe keine Beschädigung auftritt. Weil die Kristallebene in einem direkten Kontakt zu einer Elektrodenschicht aus Metall oder einem leitenden Oxid in der Halbleiter-LED sein kann, ist dies vorteilhafter für die Ausbildung eines Ohmschen p-Kontakts.

Claims (16)

  1. Verfahren zum Ausbilden eines feinen Musters, wobei das Verfahren folgende Schritte umfasst: Vorsehen eines c-Ebenen-Hexagonal-Halbleiterkristalls; Ausbilden einer Maske mit einem vorbestimmten Muster auf dem c-Ebenen-Hexagonal-Halbleiterkristall; Trockenätzen des c-Ebenen-Hexagonal-Halbleiterkristalls unter Verwendung der Maske, um ein erstes feines Muster auf dem c-Ebenen-Hexagonal-Halbleiterkristall auszubilden; und Nassätzen des c-Ebenen-Hexagonal-Halbleiterkristall einschließlich des ersten feinen Musters, um das erste feine Muster in einer horizontalen Richtung zu erweitern und dadurch ein zweites feines Muster zu bilden; wobei das durch das Nassätzen des c-Ebenen-Hexagonal-Halbleiterkristalls erhaltene zweite feine Muster eine untere Fläche und eine Seitenwand aufweist, die jeweils singuläre Kristallebenen aufweisen, eine durch das Ausbilden des ersten feinen Musters erhaltene untere Fläche dieselbe c-Ebene aufweist wie eine durch das Ausbilden des zweiten feinen Musters erhaltene untere Fläche, das Muster der Maske eine Vielzahl von feinen Löchern umfasst, und das zweite feine Muster eine Vielzahl von hexagonalen feinen Löchern umfasst.
  2. Verfahren nach Anspruch 1, wobei der aus c-Ebenen-Hexagonal-Halbleiterkristall einem p-Nitridhalbleiter ausgebildet ist.
  3. Verfahren nach Anspruch 1, wobei das Ausbilden des zweiten feinen Musters das Durchführen eines Nassätzens umfasst, sodass die Seitenwand des zweiten feinen Musters eine m-Ebenenkomponente und eine s-Ebenenkomponente aufweist.
  4. Verfahren nach Anspruch 1, wobei das Ausbilden des zweiten feinen Musters das Durchführen eines Nassätzens umfasst, sodass die Seitenwand des zweiten feinen Musters eine r-Ebenenkomponente aufweist.
  5. Verfahren nach Anspruch 1, wobei das Ausbilden des zweiten feinen Musters durchgeführt wird, nachdem die Maske entfernt wurde.
  6. Verfahren nach Anspruch 1, wobei das Ausbilden des zweiten feinen Musters durchgeführt wird, bevor die Maske entfernt wurde.
  7. Verfahren zum Herstellen einer Halbleiter-LED, wobei das Verfahren folgende Schritte umfasst: Vorsehen einer mehrschichtigen Halbleiterstruktur, die eine Halbleiterschicht eines ersten Leitfähigkeitstyps, eine Halbleiterschicht eines zweiten Leitfähigkeitstyps und eine aktive Schicht zwischen den Halbleiterschichten des ersten und des zweiten Leitfähigkeitstyps enthält, wobei die mehrschichtige Halbleiterstruktur aus einem Nitridhalbleiter ausgebildet ist; Ausbilden einer Maske mit einem vorbestimmten Muster auf der Halbleiterschicht des zweiten Leitfähigkeitstyps der mehrschichtigen Halbleiterstruktur; Trockenätzen der Halbleiterschicht des zweiten Leitfähigkeitstyps unter Verwendung der Maske, um ein erstes feines Muster auf der Halbleiterschicht des zweiten Leitfähigkeitstyps auszubilden; Nassätzen der Halbleiterschicht des zweiten Leitfähigkeitstyps einschließlich des ersten feinen Musters, um das erste feine Muster in einer horizontalen Richtung zu erweitern und dadurch ein zweites feines Muster zu bilden; und Ausbilden einer ersten Elektrode und einer zweiten Elektrode in einem Zustand, in dem die Maske entfernt wurde, wobei die erste und die zweite Elektrode jeweils mit den Halbleiterschichten des ersten und des zweiten Leitfähigkeitstyps verbunden sind; wobei die Halbleiterschicht des zweiten Leitfähigkeitstyps ein c-Ebenen-Hexagonal-Halbleiterkristall ist und das durch das Nassätzen der Halbleiterschicht des zweiten Leitfähigkeitstyps erhaltene zweite feine Muster eine untere Fläche und eine Seitenwand aufweist, die jeweils singuläre Kristallebenen aufweisen, eine durch das Ausbilden des ersten feinen Musters erhaltene untere Fläche dieselbe c-Ebene aufweist wie die durch das Ausbilden des zweiten feinen Musters erhaltene untere Fläche, das Muster der Maske eine Vielzahl von feinen Löchern umfasst, und das zweite feine Muster eine Vielzahl von feinen hexagonalen Löchern umfasst.
  8. Verfahren nach Anspruch 7, wobei das Ausbilden der zweiten Elektrode das Ausbilden einer transparenten Elektrodenschicht auf der Halbleiterschicht des zweiten Leitfähigkeitstyps einschließlich des zweiten feinen Musters umfasst.
  9. Verfahren nach Anspruch 7, wobei das Ausbilden der zweiten Elektrode das Ausbilden einer hochreflektiven Metallschicht auf der Halbleiterschicht des zweiten Leitfähigkeitstyps einschließlich des zweiten feinen Musters umfasst.
  10. Verfahren nach Anspruch 9, wobei die Halbleiterschicht des zweiten Leitfähigkeitstyps eine Dicke aufweist, die gestattet, dass das an der aktiven Schicht emittierte Licht ein Oberflächenplasmon an einer Schnittstelle zwischen der Halbleiterschicht des zweiten Leitfähigkeitstyps und der hochreflektiven Metallschicht erregt.
  11. Verfahren nach Anspruch 9, wobei die Halbleiterschicht des zweiten Leitfähigkeitstyps eine Dicke von ungefähr 50 nm oder weniger aufweist.
  12. Verfahren nach einem der Ansprüche 9 bis 11, wobei die Halbleiterschicht des ersten Leitfähigkeitstyps und die Halbleiterschicht des zweiten Leitfähigkeitstyps jeweils eine n-Nitridhalbleiterschicht und eine p-Nitridhalbleiterschicht sind.
  13. Verfahren nach Anspruch 7, wobei das Ausbilden des zweiten feinen Musters das Durchführen eines Nassätzens umfasst, sodass die Seitenwand des zweiten feinen Musters eine m-Ebenenkomponente und eine s-Ebenenkomponente aufweist.
  14. Verfahren nach Anspruch 7, wobei das Ausbilden des zweiten feinen Musters das Durchführen eines Nassätzens umfasst, sodass die Seitenwand des zweiten feinen Musters eine r-Ebenenkomponente aufweist.
  15. Verfahren nach Anspruch 7, wobei die Maske zwischen dem Ausbilden des ersten feinen Musters und dem Ausbilden des zweiten feinen Musters entfernt wird.
  16. Verfahren nach Anspruch 7, wobei die Maske entfernt wird, nachdem das zweite feine Muster ausgebildet wurde.
DE102008049395.3A 2007-09-28 2008-09-29 Verfahren zum Ausbilden eines feinen Musters und Verfahren zum Herstellen einer Halbleiter-LED Active DE102008049395B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20070098320 2007-09-28
KR2007-98320 2007-09-28
KR1020080086063A KR101025990B1 (ko) 2007-09-28 2008-09-01 미세패턴 형성방법 및 이를 이용한 반도체 발광소자 제조방법
KR2008-86063 2008-09-01

Publications (2)

Publication Number Publication Date
DE102008049395A1 DE102008049395A1 (de) 2009-04-16
DE102008049395B4 true DE102008049395B4 (de) 2020-08-20

Family

ID=40435705

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008049395.3A Active DE102008049395B4 (de) 2007-09-28 2008-09-29 Verfahren zum Ausbilden eines feinen Musters und Verfahren zum Herstellen einer Halbleiter-LED

Country Status (3)

Country Link
US (1) US8080480B2 (de)
JP (1) JP2009088519A (de)
DE (1) DE102008049395B4 (de)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009530798A (ja) 2006-01-05 2009-08-27 イルミテックス， インコーポレイテッド Ｌｅｄから光を導くための独立した光学デバイス
US7789531B2 (en) * 2006-10-02 2010-09-07 Illumitex, Inc. LED system and method
US20090275157A1 (en) * 2006-10-02 2009-11-05 Illumitex, Inc. Optical device shaping
EP2240968A1 (de) 2008-02-08 2010-10-20 Illumitex, Inc. System und verfahren zur bildung einer emitterschicht
JP5266789B2 (ja) * 2008-02-26 2013-08-21 住友電気工業株式会社 半導体レーザ素子およびその製造方法
TW201034256A (en) 2008-12-11 2010-09-16 Illumitex Inc Systems and methods for packaging light-emitting diode devices
CN102804424A (zh) * 2009-06-19 2012-11-28 塞伦光子学有限公司 发光二极管
US8449128B2 (en) 2009-08-20 2013-05-28 Illumitex, Inc. System and method for a lens and phosphor layer
US8585253B2 (en) 2009-08-20 2013-11-19 Illumitex, Inc. System and method for color mixing lens array
WO2011024615A1 (ja) * 2009-08-31 2011-03-03 国立大学法人京都大学 紫外線照射装置
US8088633B2 (en) * 2009-12-02 2012-01-03 Ultratech, Inc. Optical alignment methods for forming LEDs having a rough surface
EP2341558B1 (de) * 2009-12-30 2019-04-24 IMEC vzw Verfahren zur herstellung eines halbleiterbauelements
TWI405358B (zh) * 2010-03-16 2013-08-11 Just Innovation Corp 發光二極體晶片及其製作方法
JP2011216555A (ja) * 2010-03-31 2011-10-27 Furukawa Electric Co Ltd:The 発光素子
CN101859855A (zh) * 2010-05-14 2010-10-13 厦门市三安光电科技有限公司 具有表面双层粗化的四元系垂直发光二极管及其制备方法
US20120112218A1 (en) * 2010-11-04 2012-05-10 Agency For Science, Technology And Research Light Emitting Diode with Polarized Light Emission
KR101199619B1 (ko) * 2011-01-21 2012-11-08 세크론 주식회사 웨이퍼 맵 생성 방법
KR101293205B1 (ko) * 2011-02-15 2013-08-05 한국기계연구원 나노 딤플 패턴의 형성방법 및 나노 구조물
DE102011012608A1 (de) * 2011-02-28 2012-08-30 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Lichtauskoppelstrukturen in einem Halbleiterkörper und Licht emittierender Halbleiterkörper
JP5679869B2 (ja) * 2011-03-07 2015-03-04 スタンレー電気株式会社 光半導体素子の製造方法
RU2569638C2 (ru) * 2011-08-05 2015-11-27 Востек, Инк. Светоизлучающий диод с наноструктурированным слоем и способы изготовления и применения
KR20130026883A (ko) * 2011-09-06 2013-03-14 삼성전자주식회사 전자 장치 및 그 외부 심볼 제작 방법
JP6001476B2 (ja) * 2013-03-12 2016-10-05 スタンレー電気株式会社 半導体発光素子の製造方法
CN103227254B (zh) * 2013-04-11 2015-05-27 西安交通大学 一种含左手材料的led光子晶体及制备方法
WO2014175837A1 (en) * 2013-04-26 2014-10-30 Agency For Science, Technology And Research High speed surface plasmon coupled light emitting diodes
US9275868B2 (en) * 2013-07-19 2016-03-01 Globalfoundries Inc. Uniform roughness on backside of a wafer
JP6231810B2 (ja) * 2013-08-09 2017-11-15 スタンレー電気株式会社 半導体発光素子及びその製造方法
CN103872579B (zh) * 2014-03-28 2016-08-24 江苏华芯半导体科技有限公司 改变半导体激光器件芯片慢轴方向光场分布的方法
CN106784221B (zh) * 2016-12-23 2019-06-18 华南理工大学 一种基于表面等离子体效应的宽带高效GaN基LED芯片及其制备方法
CN109004075B (zh) * 2017-06-06 2020-02-07 清华大学 发光二极管
DE102018107615A1 (de) * 2017-09-06 2019-03-07 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102019106964A1 (de) * 2019-03-19 2020-09-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur strukturierung einer halbleiteroberfläche und halbleiterkörper mit einer halbleiteroberfläche, die zumindest eine struktur aufweist
JP7151620B2 (ja) * 2019-05-15 2022-10-12 株式会社デンソー 半導体装置の製造方法
EP3813096A1 (de) * 2019-10-22 2021-04-28 Imec VZW Verfahren zur herstellung einer iii-nitrid-halbleiterstruktur
FR3115930B1 (fr) * 2020-10-29 2024-03-22 Commissariat Energie Atomique Diode électroluminescente à structure de contact tridimensionnelle, écran d’affichage et procédé de fabrication associé
DE102021131794A1 (de) 2021-12-02 2023-06-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung einer halbleiterstruktur und halbleiterstruktur
DE102022101787A1 (de) * 2022-01-26 2023-07-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Laserdiodenbauelement und verfahren zur herstellung zumindest einer photonischen kristallstruktur für ein laserdiodenbauelement
DE102022105668A1 (de) * 2022-03-10 2023-09-14 Ams-Osram International Gmbh Laseranordnung, optoelektronisches system und verfahren zur herstellung einer laseranordnung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5293392A (en) * 1992-07-31 1994-03-08 Motorola, Inc. Top emitting VCSEL with etch stop layer
US20050161681A1 (en) * 2001-03-06 2005-07-28 Hiroyuki Okuyama Semiconductor light emitting device, display unit, method of fabricating semiconductor light emitting device, and method of fabricating semiconductor laser
US20060081834A1 (en) * 2004-10-18 2006-04-20 Sanken Electric Co., Ltd. Semiconductor luminescent device and manufacturing method thereof
US20060186418A1 (en) * 2004-05-18 2006-08-24 Edmond John A External extraction light emitting diode based upon crystallographic faceted surfaces
JP2007116057A (ja) * 2005-10-24 2007-05-10 Sumitomo Electric Ind Ltd 半導体素子の製造方法、半導体素子、半導体レーザ、面発光素子、および光導波路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5779924A (en) 1996-03-22 1998-07-14 Hewlett-Packard Company Ordered interface texturing for a light emitting device
US6958494B2 (en) 2003-08-14 2005-10-25 Dicon Fiberoptics, Inc. Light emitting diodes with current spreading layer
JP4130163B2 (ja) 2003-09-29 2008-08-06 三洋電機株式会社 半導体発光素子
TWM261838U (en) 2004-09-16 2005-04-11 Super Nova Optoelectronics Cor Structure for GaN based LED with high light extraction efficiency
KR100862516B1 (ko) 2005-06-02 2008-10-08 삼성전기주식회사 발광 다이오드
JP2007214260A (ja) 2006-02-08 2007-08-23 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
KR20070098320A (ko) 2006-03-31 2007-10-05 주식회사 하이닉스반도체 반도체소자의 스토리지노드콘택홀 형성 방법
JP2008108844A (ja) 2006-10-24 2008-05-08 Toyota Central R&D Labs Inc トレンチ構造またはメサ構造を有するｉｉｉ族窒化物半導体装置およびその製造方法
US7700962B2 (en) * 2006-11-28 2010-04-20 Luxtaltek Corporation Inverted-pyramidal photonic crystal light emitting device
US7615398B2 (en) * 2006-11-28 2009-11-10 Luxtaltek Corporation Pyramidal photonic crystal light emitting device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5293392A (en) * 1992-07-31 1994-03-08 Motorola, Inc. Top emitting VCSEL with etch stop layer
US20050161681A1 (en) * 2001-03-06 2005-07-28 Hiroyuki Okuyama Semiconductor light emitting device, display unit, method of fabricating semiconductor light emitting device, and method of fabricating semiconductor laser
US20060186418A1 (en) * 2004-05-18 2006-08-24 Edmond John A External extraction light emitting diode based upon crystallographic faceted surfaces
US20060081834A1 (en) * 2004-10-18 2006-04-20 Sanken Electric Co., Ltd. Semiconductor luminescent device and manufacturing method thereof
JP2007116057A (ja) * 2005-10-24 2007-05-10 Sumitomo Electric Ind Ltd 半導体素子の製造方法、半導体素子、半導体レーザ、面発光素子、および光導波路

Also Published As

Publication number Publication date
US20090087994A1 (en) 2009-04-02
JP2009088519A (ja) 2009-04-23
US8080480B2 (en) 2011-12-20
DE102008049395A1 (de) 2009-04-16

Similar Documents

Publication Publication Date Title
DE102008049395B4 (de) Verfahren zum Ausbilden eines feinen Musters und Verfahren zum Herstellen einer Halbleiter-LED
DE112014000592B4 (de) Verfahren zum Herstellen von lichtemittierenden Nanostrukturhalbleitervorrichtungen
DE112006001084B4 (de) Licht emittierende Bauelemente mit aktiven Schichten, die sich in geöffnete Grübchen erstrecken
DE102012217640B4 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102009020819B4 (de) Verfahren zum Ausbilden eines Musters auf einem Gruppe-III-Nitridhalbleitersubstrat und Verfahren zum Herstellen einer Gruppe-III-Nitridhalbleiter-Lichtemissionseinrichtung
EP2248235B1 (de) Kantenemittierender halbleiterlaser und verfahren zur herstellung eines kantenemittierenden halbleiterlasers
DE10042947A1 (de) Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis
DE102007004302A1 (de) Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
DE102007056970A1 (de) Halbleiterelemente mit geringen TDs (Threading Dislocations) und verbesserter Lichtextraktion sowie Verfahren zum Herstellen derselben
EP2368278B1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
EP2193555A1 (de) Optoelektronischer halbleiterkörper
EP1845564A2 (de) Strahlungsemittierender Körper und Verfahren zur Herstellung eines strahlungsemittierenden Körpers
DE102010048617A1 (de) Verfahren zur Herstellung einer Halbleiterschichtenfolge, strahlungsemittierender Halbleiterchip und optoelektronisches Bauteil
WO2010136251A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102011055715B4 (de) Leuchtdiode und Verfahren zum Herstellen derselben
WO2020035498A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2020239749A1 (de) Optoelektronisches halbleiterbauelement mit verbindungsbereichen und verfahren zur herstellung des optoelektronischen halbleiterbauelements
WO2016078986A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
EP2313934B1 (de) Herstellungsverfahren für einen iii-v basierten indium- haltigen optoelektronischen halbleiterchip und entsprechender chip
WO2020114759A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
DE102008021674A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102018123932A1 (de) Optoelektronisches Bauelement mit dielektrischer Spiegelschicht und Verfahren zur Herstellung des optoelektronischen Bauelements
DE10056475A1 (de) Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis mit verbesserter p-Leitfähigkeit und Verfahren zu dessen Herstellung
WO2022161714A1 (de) Oberflächenemittierender halbleiterlaser und verfahren zur herstellung eines oberflächenemittierenden halbleiterlasers
DE102021128854A1 (de) Oberflächenemittierender halbleiterlaser und verfahren zur herstellung eines oberflächenemittierenden halbleiterlasers

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: SAMSUNG LED CO.,LTD., SUWON, KYONGGI, KR

R081 Change of applicant/patentee

Owner name: SAMSUNG ELECTRONICS CO., LTD., SUWON-SI, KR

Free format text: FORMER OWNER: SAMSUNG ELECTRO - MECHANICS CO., LTD., SUWON, KYONGGI, KR

Effective date: 20110228

R082 Change of representative

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

R081 Change of applicant/patentee

Owner name: SAMSUNG ELECTRONICS CO., LTD., SUWON-SI, KR

Free format text: FORMER OWNER: SAMSUNG LED CO.,LTD., SUWON, KYONGGI, KR

Effective date: 20121204

Owner name: SAMSUNG ELECTRONICS CO., LTD., KR

Free format text: FORMER OWNER: SAMSUNG LED CO.,LTD., SUWON, KR

Effective date: 20121204

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Effective date: 20121204

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

Effective date: 20121204

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0033000000

Ipc: H01L0021302000

R020 Patent grant now final