JP7151620B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7151620B2
JP7151620B2 JP2019092428A JP2019092428A JP7151620B2 JP 7151620 B2 JP7151620 B2 JP 7151620B2 JP 2019092428 A JP2019092428 A JP 2019092428A JP 2019092428 A JP2019092428 A JP 2019092428A JP 7151620 B2 JP7151620 B2 JP 7151620B2
Authority
JP
Japan
Prior art keywords
region
plane
semiconductor substrate
semiconductor device
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019092428A
Other languages
English (en)
Other versions
JP2020188165A (ja
Inventor
徹 池田
朋彦 森
成雅 副島
秀哉 山寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2019092428A priority Critical patent/JP7151620B2/ja
Priority to US16/862,115 priority patent/US11107691B2/en
Priority to CN202010409494.4A priority patent/CN111952179B/zh
Publication of JP2020188165A publication Critical patent/JP2020188165A/ja
Application granted granted Critical
Publication of JP7151620B2 publication Critical patent/JP7151620B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Weting (AREA)

Description

本明細書に開示の技術は、半導体装置の製造方法に関する。
特許文献１には、ＩＩＩ族窒化物半導体により構成された半導体基板を有する半導体装置が開示されている。この半導体装置は、半導体基板の上面に設けられた溝部と、溝部の側面を覆うゲート絶縁膜と、ゲート絶縁膜の表面を覆うゲート電極を有している。半導体基板が、ｎ型のソース領域と、ｐ型のボディ領域と、ｎ型のドレイン領域を有している。ソース領域が半導体基板の上面と溝部の側面に露出している。ボディ領域がソース領域の下側で溝部の側面に露出している。ドレイン領域がボディ領域の下側で溝部の側面に露出している。
この半導体装置の製造方法では、まず、ドレイン領域とボディ領域とソース領域が積層された半導体基板を準備する。そして、半導体基板の上面（すなわち、ｃ面）をドライエッチングすることにより、その側面にソース領域、チャネル領域及びドレイン領域が露出する溝部を形成する。このとき、溝部の側面には、ｃ面以外の面（無極性面や半極性面）が露出する。次いで、溝部の側面をウェットエッチングすることにより、ドライエッチングに起因するダメージ層を除去する。その後、ゲート絶縁膜、ゲート電極等を形成することにより、半導体装置が完成する。特許文献１の半導体装置では、ドライエッチングに起因するダメージ層が除去されるので、溝部の側面（すなわち、半導体基板）とゲート絶縁膜の界面準位を低減することができる。
特開２００８－２０５４１４号公報
ＩＩＩ族窒化物半導体では、ｃ面をウェットエッチングすることが難しい。このため、ｃ面にダメージが存在する場合に、ｃ面に形成されたダメージ層をウェットエッチングにより除去することが難しい。このため、従来は、ＩＩＩ族窒化物半導体において表層部のダメージ層を除去する場合にはｃ面以外の面を露出させる必要があり、半導体装置の設計が制限されるという問題があった。本明細書は、ＩＩＩ族窒化物半導体により構成された半導体基板において、ダメージが少ないｃ面を露出させる技術を提供する。
本明細書が開示する半導体装置の製造方法は、ＩＩＩ族窒化物半導体により構成されており、主面がｃ面である半導体基板を準備する工程と、前記主面をドライエッチングすることにより、前記主面に溝部を形成する工程と、前記半導体基板のｃ面に対するエッチングレートが前記半導体基板のｃ面以外の面に対するエッチングレートよりも低いエッチング液を用いて前記溝部の内面をウェットエッチングすることにより、エッチング領域内に前記半導体基板のｃ面を露出させる工程を有する。
上記の製造方法では、まず、ドライエッチングにより半導体基板の主面（ｃ面）に溝部を形成する。これにより、形成された溝部の側面には、ｃ面以外の面が露出する。そして、溝部の内面に対してウェットエッチングを実施する。ウェットエッチングは、ｃ面に対するエッチングレートが、ｃ面以外の面に対するエッチングレートよりも低いエッチング液を用いて実施される。溝部の側面はｃ面以外の面であるので、当該側面はウェットエッチングによりエッチングが進行する。溝部の側面がエッチングされると、溝部の側面と底面の境界部にｃ面が露出する。露出したｃ面ではエッチングが進行し難いので、ｃ面が露出した状態が維持される。このため、溝部の側面のエッチングが進行するほど、ｃ面の露出する範囲が拡大する。したがって、エッチング後の表面にｃ面を露出させることができる。ウェットエッチングでは、エッチング後の表面にダメージが生じ難い。このため、この方法によれば、ダメージが少ないｃ面を露出させることができる。
半導体装置１０の断面図。 半導体装置１０の製造工程を説明するための図。 半導体装置１０の製造工程を説明するための図。 半導体装置１０の製造工程を説明するための図。 半導体装置１０の製造工程を説明するための図。 半導体装置１０の製造工程を説明するための図。 溝部を形成する領域の一例を説明するための半導体基板１２の平面図。 溝部を形成する領域の一例を説明するための半導体基板１２の平面図。 半導体装置１００の断面図。
（実施例１）
図１を参照して、実施例１の半導体装置１０について説明する。半導体装置１０は、半導体基板１２、ソース電極１４、ドレイン電極１６、ゲート電極１８、ゲート絶縁膜２０及び層間絶縁膜２１、２２を備える。本実施例では、半導体装置１０は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。
半導体基板１２は、ＩＩＩ族窒化物半導体により構成されている。ＩＩＩ族窒化物半導体としては、例えば、ＧａＮ（窒化ガリウム）が挙げられる。半導体基板１２は、上面１２ａ及び下面１２ｂを有している。半導体基板１２の上面１２ａは、ｃ面である。半導体基板１２には、ソース領域３０、ボディ領域３２、ドレイン領域３４及びｎ型領域３６が設けられている。
ソース領域３０は、ｎ型である。ソース領域３０は、半導体基板１２の上面１２ａの一部に露出する範囲に設けられている。
ドレイン領域３４は、ｎ型である。ドレイン領域３４は、半導体基板１２の上面１２ａの一部に露出する範囲に設けられている。ドレイン領域３４は、ソース領域３０から間隔を空けて設けられている。
ボディ領域３２は、ｐ型である。ボディ領域３２は、半導体基板１２の上面１２ａに露出する範囲から、ソース領域３０及びドレイン領域３４の下側まで伸びている。ボディ領域３２は、ソース領域３０の周囲、及び、ドレイン領域３４の周囲を囲っている。ボディ領域３２によって、ソース領域３０とドレイン領域３４が分離されている。
ｎ型領域３６は、ボディ領域３２の下側に配置されている。ｎ型領域３６は、半導体基板１２の下面１２ｂに露出している。ｎ型領域３６は、ボディ領域３２によって、ソース領域３０及びドレイン領域３４から分離されている。
半導体基板１２の上面１２ａには、ゲート絶縁膜２０及び層間絶縁膜２１、２２が設けられている。ゲート絶縁膜２０は、ソース領域３０とドレイン領域３４の間の範囲において半導体基板１２の上面１２ａを覆っている。層間絶縁膜２１は、ソース領域３０近傍の範囲（ドレイン領域３４とは反対側の範囲）において、半導体基板１２の上面１２ａを覆っている。層間絶縁膜２２は、ドレイン領域３４の近傍の範囲（ソース領域３０とは反対側の範囲）において、半導体基板１２の上面１２ａを覆っている。ゲート絶縁膜２０及び層間絶縁膜２１、２２は、例えば、二酸化ケイ素（ＳｉＯ２）によって構成されている。
ソース電極１４は、層間絶縁膜２１の上面と半導体基板１２の上面１２ａに跨る範囲に設けられている。ソース電極１４は、ソース領域３０が露出する範囲（すなわち、層間絶縁膜２１とゲート絶縁膜２０の間の範囲）で半導体基板１２の上面１２ａに接している。
ドレイン電極１６は、層間絶縁膜２２の上面と半導体基板１２の上面１２ａに跨る範囲に設けられている。ドレイン電極１６は、ドレイン領域３４が露出する範囲で半導体基板１２の上面１２ａに接している。
ゲート電極１８は、ゲート絶縁膜２０の上面に設けられている。ゲート電極１８は、ソース領域３０とドレイン領域３４の間の範囲で、ボディ領域３２に対してゲート絶縁膜２０を介して対向している。ゲート電極１８は、ゲート絶縁膜２０によって半導体基板１２から絶縁されている。ソース電極１４、ドレイン電極１６及びゲート電極１８は、互いに絶縁されている。ソース電極１４、ドレイン電極１６及びゲート電極１８は、例えば、アルミニウム（Ａｌ）によって構成されている。
次に、半導体装置１０の動作について説明する。半導体装置１０の使用時には、半導体装置１０と負荷（例えば、モータ）と電源が直列に接続される。半導体装置１０と負荷の直列回路に対して、電源電圧が印加される。半導体装置１０のドレイン電極１６側がソース電極１４側よりも高電位となる向きで、電源電圧が印加される。ゲート電極１８にオン電位（ゲート閾値以上の電位）を印加すると、ゲート絶縁膜２０に接する範囲のボディ領域３２にチャネルが形成され、半導体装置１０がオンする。ゲート電極１８にオフ電位（ゲート閾値未満の電位）を印加すると、チャネルが消滅し、半導体装置１０がオフする。
続いて、本実施例の半導体装置１０の製造方法について説明する。まず、図２に示すように、上面がｃ面であり、ｎ型のＧａＮにより構成された基板（ｎ型領域３６）を準備する。そして、ｎ型領域３６の上面に、ｐ型のＧａＮ層４０をエピタキシャル成長により形成する。ＧａＮ層４０は、ｎ型領域３６のｃ面上に形成される。このため、形成されたＧａＮ層４０の上面もｃ面となる。以下では、ｎ型領域３６及びＧａＮ層４０の全体を半導体基板１２という。
次に、図３に示すように、半導体基板１２の上面に、複数の開口部４２ａを有するマスク４２を形成する。各開口部４２ａは、ソース領域３０を形成すべき範囲の上部、及び、ドレイン領域３４を形成すべき範囲の上部に設けられる。そして、マスク４２を介して半導体基板１２をドライエッチングすることによって、半導体基板１２の上面に溝部４４、４６を形成する。溝部４４、４６の深さは、ＧａＮ層４０の厚みよりも小さい。半導体基板１２の上面がｃ面であるので、半導体基板１２の上面と交わる面である溝部４４、４６の側面４４ａ、４６ａにはｃ面以外の面が露出する。この工程では、溝部４４、４６の底面に露出する範囲にドライエッチングに起因するダメージ層６０が形成される。ドライエッチング後に、マスク４２を除去する。
次に、マスク４２を除去した後に、図４に示すように、複数の開口部４８ａを有するマスク４８を、例えばプラズマＣＶＤ（Chemical Vapor Deposition）により形成する。各開口部４８ａは、溝部４４、４６の上部にそれぞれ設けられる。すなわち、各開口部４８ａによって、溝部４４、４６の内面が露出する。マスク４８は、例えば、ＳｉＯ２により構成されている。そして、マスク４８を介して半導体基板１２の上面にｎ型不純物（例えば、Ｓｉ）をイオン注入する。マスク４８が存在する範囲では、マスク４８によってｎ型不純物が遮断される。マスク４８が存在しない範囲（すなわち、開口部４８ａが存在する範囲）では、ｎ型不純物が半導体基板１２に注入される。この工程では、ｎ型不純物が、溝部４４、４６の底面の近傍（すなわち、表層部分）であって、ｎ型領域３６よりも浅い位置に注入されるようにｎ型不純物の照射エネルギーが調整される。ｎ型不純物を半導体基板１２に注入した後、半導体基板１２をアニールして、注入したｎ型不純物を活性化させる。これにより、溝部４４の底面に露出する範囲にソース領域３０となる領域を形成し、溝部４６の底面に露出する範囲にドレイン領域３４となる領域を形成する。ソース領域３０及びドレイン領域３４は、ＧａＮ層４０によってｎ型領域３６から分離される。イオン注入後に、マスク４８を除去する。
次に、図５に示すように、溝部４４、４６の内面をウェットエッチングすることにより、ＧａＮ層４０のｃ面を露出させる。ここでは、ＧａＮ層４０のｃ面に対するエッチングレートが、ＧａＮ層４０のｃ面以外の面に対するエッチングレートよりも低いエッチング液を用いてウェットエッチングを実施する。より詳細には、ＧａＮ層４０のｃ面がほとんどエッチングされないエッチング液を用いる。例えば、エッチング液として、水酸化テトラメチルアンモニウム（ＴＭＡＨ）やリン酸（Ｈ３ＰＯ４）等を用いることができる。上述したように、溝部４４、４６の側面４４ａ、４６ａはｃ面以外の面であるので、当該側面はウェットエッチングによりエッチングが進行する。他方、溝部４４、４６の底面は、ｃ面と略一致するので、ほとんどエッチングされない。溝部４４の側面４４ａがエッチングされると、溝部４４の側面４４ａと底面の境界部にｃ面が露出する。露出したｃ面ではエッチングがほとんど進行しないので、ｃ面が露出した状態が維持される。このため、溝部４４の側面４４ａのエッチングが進行するほど、ｃ面の露出する範囲が拡大する。溝部４６についても同様である。このように、露出したｃ面がＧａＮ層４０の上面全域に広がるまでウェットエッチングを実施する。この工程では、ウェットエッチングによりＧａＮ層４０をエッチングするため、エッチング後のｃ面にダメージが生じ難い。したがって、ウェットエッチング後のＧａＮ層４０の表面（ｃ面）は、溝部４４、４６が存在した範囲（ソース領域３０及びドレイン領域３４が形成された範囲）を除き、ダメージが少ない。なお、ウェットエッチング後に残存するｐ型のＧａＮ層４０がボディ領域３２となる。
次に、図６に示すように、ゲート絶縁膜２０と層間絶縁膜２１、２２をウェットエッチング後のＧａＮ層４０の上面に形成する。例えば、ＧａＮ層４０の上面の略全域を覆う酸化膜を形成した後、酸化膜を選択的にエッチングすることによって、酸化膜をゲート絶縁膜２０と層間絶縁膜２１、２２に分割することができる。ここでは、ゲート絶縁膜２０と層間絶縁膜２１の間にソース領域３０が露出し、ゲート絶縁膜２０と層間絶縁膜２２の間にドレイン領域３４が露出するように、各絶縁膜が形成される。その後、従来公知の方法によりソース電極１４、ドレイン電極１６及びゲート電極１８を形成することにより図１に示す半導体装置１０が完成する。
上述したように、本実施例の製造方法では、まず、ＧａＮ層のｃ面に溝部４４、４６を形成することにより、溝部４４、４６の側面にｃ面以外の面を露出させる。そして、溝部４４、４６の側面をウェットエッチングすることにより、ウェットエッチング後のＧａＮ層４０の表面にｃ面を露出させる。このように、本実施例では、ドライエッチングに起因するダメージ層６０の範囲を小さく抑えつつ、ウェットエッチングによって、ダメージの少ないｃ面を広範囲に露出させることができる。
また、本実施例の製造方法では、ダメージ層６０が存在する領域にソース領域３０及びドレイン領域３４が形成され、ダメージ層６０が存在しない領域に対向する範囲にゲート電極１８が形成される。すなわち、半導体装置１０がオンするときには、チャネルがダメージの少ない領域に形成される。このため、この半導体装置１０は、チャネル抵抗が低い。なお、ソース領域３０及びドレイン領域３４はダメージ層６０を含む領域に形成されるが、半導体装置１０の特性に対する影響はほとんどない。
なお、ｃ面以外の面には、ｍ面、ａ面及びそれ以外の面が存在する。ここで、水酸化テトラメチルアンモニウム（ＴＭＡＨ）やリン酸（Ｈ３ＰＯ４）等をエッチング液として用いる場合には、ウェットエッチングレートは、ａ面＞それ以外の面＞ｍ面の順で小さくなることが知られている。すなわち、ｃ面以外の面では、ｍ面のエッチングレートが最も小さい。このため、ｃ面以外の面に対してウェットエッチングを実施すると、エッチング面にｍ面が露出する。したがって、六方晶構造を有するＧａＮでは、溝の側面をエッチングすると、溝の形状がｍ面を各辺とする六角形の形状となる場合がある。この現象を利用して、ウェットエッチングの効率を向上させることができる。
図７は、半導体基板１２を平面視した図である。図７に示すように、チャネルを形成すべき領域７０を囲むように、半導体基板１２の上面１２ａに正六角形の外周の軌跡である溝部１４４を形成した場合を考える。すなわち、図７では、溝部１４４の内側の領域をウェットエッチングすることにより、ｃ面を露出させる。溝部１４４の角部１４４ａの底面にソース領域が形成され、角部１４４ｂの底面にドレイン領域が形成される。溝部１４４の各辺は、半導体基板１２のｍ面に平行な辺となるように形成される。ウェットエッチングは、ｍ面に対して等方的に進行するため、溝部１４４の内側の領域のエッチングに要する時間は、溝部１４４の対辺の距離Ｌ１をエッチングする時間に等しい。ここで、チャネルが形成される領域におけるダメージが少なければ、他の領域にダメージ層が存在しても半導体装置に対する影響はそれほどない。すなわち、少なくともチャネルを形成すべき領域７０においてウェットエッチングによりｃ面を露出させればよい。そこで、図８に示すように、領域７０の長手方向に平行な対辺の間隔を小さくした溝部２４４を形成した場合を考える。この場合、溝部２４４の内側の領域のエッチングに要する時間は、領域７０の長手方向に平行な対辺の距離Ｌ２をエッチングする時間に等しい。すなわち、溝部２４４の内側の領域をエッチングするために要する時間が、溝部１４４の内側の領域をエッチングするために要する時間よりも短くなる。このように、ドライエッチングにより形成する溝部の対辺の間隔を、チャネルを形成すべき領域７０の幅に近づけることで、ウェットエッチングに要する時間を短縮することができる。
（実施例２）
実施例２の半導体装置１００は、以下に説明する点において、図１の半導体装置１０と異なる。図９に示す半導体装置１００は、ドレイン領域１３４が半導体基板１１２の下面１１２ｂに露出する範囲に設けられており、ドレイン電極１１６が半導体基板１１２の下面１１２ｂに接している。図１に示す半導体装置１０のドレイン領域３４及びドレイン電極１６は、半導体装置１００ではソース領域１３０及びソース電極１１４として機能する。また、半導体装置１００では、半導体装置１０のｎ型領域３６に対応するｎ型領域１３６が、２つのソース領域１３０の間の範囲で半導体基板１１２の上面１１２ａに露出している。すなわち、ボディ領域１３２が、ｎ型領域１３６によって分割されている。半導体装置１００では、ｎ型領域１３６がドリフト領域として機能する。すなわち、半導体装置１００は、縦型のＭＯＳＦＥＴである。
半導体装置１００の製造方法では、実施例１と同様に、溝部を２つのソース領域１３０を形成すべき範囲の上部に形成し（図３参照）、当該溝部の内面をウェットエッチングすることによって、ｃ面を露出させる（図５参照）。そして、ウェットエッチングにより露出したｃ面（ダメージが少ない領域）に対向する範囲にゲート電極１８が形成される。このため、この半導体装置１００においても、半導体装置１００がオンするときに、ダメージの少ない領域にチャネルが形成される。したがって、半導体装置１００は、チャネル抵抗が低い。
上述した各実施例では、ＭＯＳＦＥＴについて説明したが、ＩＧＢＴに本明細書に開示の技術を適用してもよい。ｎ型のドレイン領域１３４に代えて、ｐ型領域を設けることで、ＩＧＢＴの構造を得ることができる。
（参考例）
一般的に、上述したような各半導体装置は、半導体ウェハの内部に複数の半導体装置を形成した後、ダイシングにより半導体ウェハを複数のチップに分割することにより製造される。半導体ウェハをダイシングすると、ダイシングされた面から不要な金属元素がチップの内部に取り込まれ、チップが汚染される場合がある。本明細書に開示の技術は、このような金属汚染を除去する際にも有用である。例えば、半導体ウェハの主面をｃ面とした場合、分割されたチップの側面に対して本明細書に開示のウェットエッチングを実施してもよい。上述したように、本明細書に開示のウェットエッチングでは、主にｃ面以外の面に対するエッチングが進行する。したがって、上面がｃ面により構成されているチップの側面に対してウェットエッチングを実施することにより、上面（ｃ面）をほとんどエッチングすることなく側面をエッチングすることができる。このため、チップの洗浄のみでは取り除くことが困難であったチップ内部に取り込まれた金属元素を除去することができる。
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
本明細書が開示する一例の製造方法では、半導体基板内にソース領域とドレイン領域を形成する工程であって、ウェットエッチングにより露出したｃ面がソース領域とドレイン領域の間に位置するようにソース領域とドレイン領域を形成する工程と、ソース領域とドレイン領域の間に位置するｃ面に対向する位置に配置されたゲート電極を形成する工程をさらに有してもよい。
このような構成では、ソース領域とドレイン領域の間の領域が、ダメージの少ない領域となる。この領域に対向するゲート電極を形成することによって、半導体装置をオンしたときに、ダメージの少ない領域にチャネルを形成することができる。このため、チャネル抵抗が低減する。なお、ダメージの比較的多い領域にソース領域やドレイン領域を形成しても、半導体装置の特性にはそれほど影響しない。
本明細書が開示する一例の製造方法では、ソース領域とドレイン領域を形成する工程では、溝部の底面の位置にソース領域とドレイン領域の少なくとも一方を形成してもよい。
本明細書が開示する一例の製造方法では、主面に溝部を形成する工程では、主面に第１溝部と第２溝部を形成してもよく、ソース領域とドレイン領域を形成する工程では、第１溝部の底面の位置にソース領域を形成し、第２溝部の底面の位置にドレイン領域を形成してもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０：半導体装置、１２：半導体基板、１２ａ：上面、１２ｂ：下面、１４：ソース電極、１６：ドレイン電極、１８：ゲート電極、２０：ゲート絶縁膜、２１、２２：層間絶縁膜、３０：ソース領域、３２：ボディ領域、３４：ドレイン領域、３６：ｎ型領域、４０：ＧａＮ層、４４、４６：溝部、６０：ダメージ層

Claims (3)

  1. 半導体装置の製造方法であって、
    ＩＩＩ族窒化物半導体により構成されており、主面がｃ面である半導体基板を準備する工程と、
    前記主面をドライエッチングすることにより、前記主面に溝部を形成する工程と、
    前記半導体基板のｃ面に対するエッチングレートが前記半導体基板のｃ面以外の面に対するエッチングレートよりも低いエッチング液を用いて前記溝部の内面をウェットエッチングすることにより、エッチング領域内に前記半導体基板のｃ面を露出させる工程と、
    前記半導体基板内にソース領域とドレイン領域を形成する工程であって、前記ウェットエッチングにより露出した前記ｃ面が前記ソース領域と前記ドレイン領域の間に位置するように前記ソース領域と前記ドレイン領域を形成する工程と、
    前記ソース領域と前記ドレイン領域の間に位置する前記ｃ面に対向する位置に配置されたゲート電極を形成する工程、
    を有する、製造方法。
  2. 前記ソース領域と前記ドレイン領域を形成する工程では、前記溝部の底面の位置に前記ソース領域と前記ドレイン領域の少なくとも一方を形成する、請求項１に記載の製造方法。
  3. 前記主面に前記溝部を形成する工程では、前記主面に第１溝部と第２溝部を形成し、
    前記ソース領域と前記ドレイン領域を形成する工程では、前記第１溝部の底面の位置に前記ソース領域を形成し、前記第２溝部の底面の位置に前記ドレイン領域を形成する、請求項２に記載の製造方法。
JP2019092428A 2019-05-15 2019-05-15 半導体装置の製造方法 Active JP7151620B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019092428A JP7151620B2 (ja) 2019-05-15 2019-05-15 半導体装置の製造方法
US16/862,115 US11107691B2 (en) 2019-05-15 2020-04-29 Method of manufacturing semiconductor device
CN202010409494.4A CN111952179B (zh) 2019-05-15 2020-05-14 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019092428A JP7151620B2 (ja) 2019-05-15 2019-05-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020188165A JP2020188165A (ja) 2020-11-19
JP7151620B2 true JP7151620B2 (ja) 2022-10-12

Family

ID=73220958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019092428A Active JP7151620B2 (ja) 2019-05-15 2019-05-15 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US11107691B2 (ja)
JP (1) JP7151620B2 (ja)
CN (1) CN111952179B (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006060069A (ja) 2004-08-20 2006-03-02 Sumitomo Electric Ind Ltd ＡｌＮ結晶の表面処理方法、ＡｌＮ結晶基板、エピタキシャル層付ＡｌＮ結晶基板および半導体デバイス
JP2008010608A (ja) 2006-06-29 2008-01-17 Toyota Central Res & Dev Lab Inc ウェットエッチング方法、ダメージ層除去方法、半導体装置の製造方法、および半導体基板の製造方法
JP2008041834A (ja) 2006-08-03 2008-02-21 Toyota Central Res & Dev Lab Inc コンタクトホールの形成方法とコンタクトホールを有する半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4097510B2 (ja) * 2002-11-20 2008-06-11 株式会社沖データ 半導体装置の製造方法
JP2007027232A (ja) * 2005-07-13 2007-02-01 Seiko Epson Corp 半導体装置及びその製造方法
JP2008205414A (ja) 2007-01-26 2008-09-04 Rohm Co Ltd 窒化物半導体素子、窒化物半導体パッケージおよび窒化物半導体素子の製造方法
US8080480B2 (en) * 2007-09-28 2011-12-20 Samsung Led Co., Ltd. Method of forming fine patterns and manufacturing semiconductor light emitting device using the same
JP2009177110A (ja) * 2007-12-26 2009-08-06 Rohm Co Ltd 窒化物半導体素子および窒化物半導体素子の製造方法
US8680581B2 (en) * 2008-12-26 2014-03-25 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor and template substrate
JP5685736B2 (ja) * 2012-02-10 2015-03-18 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
US9076763B2 (en) * 2012-08-13 2015-07-07 Infineon Technologies Austria Ag High breakdown voltage III-nitride device
EP2920814A4 (en) * 2012-11-16 2016-11-02 Massachusetts Inst Technology SEMICONDUCTOR STRUCTURE AND ETCHING TECHNIQUE FOR VENTING FORMATION
JP6136571B2 (ja) * 2013-05-24 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2015032745A (ja) * 2013-08-05 2015-02-16 株式会社東芝 半導体装置および半導体装置の製造方法
JP2017024927A (ja) * 2015-07-17 2017-02-02 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板の製造方法
JP6968404B2 (ja) * 2017-05-31 2021-11-17 国立大学法人東海国立大学機構 Ｉｉｉ族窒化物半導体装置とその製造方法
US11164950B2 (en) * 2019-03-07 2021-11-02 Toyoda Gosei Co., Ltd. Semiconductor device and production method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006060069A (ja) 2004-08-20 2006-03-02 Sumitomo Electric Ind Ltd ＡｌＮ結晶の表面処理方法、ＡｌＮ結晶基板、エピタキシャル層付ＡｌＮ結晶基板および半導体デバイス
JP2008010608A (ja) 2006-06-29 2008-01-17 Toyota Central Res & Dev Lab Inc ウェットエッチング方法、ダメージ層除去方法、半導体装置の製造方法、および半導体基板の製造方法
JP2008041834A (ja) 2006-08-03 2008-02-21 Toyota Central Res & Dev Lab Inc コンタクトホールの形成方法とコンタクトホールを有する半導体装置

Also Published As

Publication number Publication date
US20200365409A1 (en) 2020-11-19
JP2020188165A (ja) 2020-11-19
CN111952179B (zh) 2023-12-19
US11107691B2 (en) 2021-08-31
CN111952179A (zh) 2020-11-17

Similar Documents

Publication Publication Date Title
KR100772114B1 (ko) 반도체 소자의 제조방법
US10242869B2 (en) Method of manufacturing switching element having gallium nitride substrate
JP2018129378A (ja) 半導体装置および半導体装置の製造方法、ならびに、半導体ウエハ構造物
US9391135B1 (en) Semiconductor device
JP2009177110A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
US11244830B2 (en) Semiconductor device and manufacturing method thereof
US20080142845A1 (en) HEMT including MIS structure
KR20150050487A (ko) 반도체 기판에 형성된 절연 구조체 및 절연 구조체를 형성하는 방법
EP3288069A1 (en) Semiconductor device and fabrication method thereof
JP7031238B2 (ja) 窒化物半導体装置とその製造方法
WO2014063380A1 (zh) Mosfet的制造方法
JP7151620B2 (ja) 半導体装置の製造方法
US10707342B2 (en) Transistor having at least one transistor cell with a field electrode
CN107431009B (zh) 半导体装置的制造方法
KR101427954B1 (ko) 반도체 소자 및 그 제조 방법
JP7099191B2 (ja) 半導体装置の製造方法
KR20220096832A (ko) 반도체 소자 및 그 제조 방법
KR101910975B1 (ko) 트렌치 게이트를 포함한 파워 모스 트랜지스터 및 그 제조방법
US11742207B2 (en) Semiconductor device and manufacturing method thereof
JP7017152B2 (ja) 半導体装置とその製造方法
CN110854195B (zh) 半导体结构及其形成方法
US8987784B2 (en) Active area shaping of III-nitride devices utilizing multiple dielectric materials
JP7120051B2 (ja) 半導体装置の製造方法
JP2022142657A (ja) 半導体装置および半導体装置の製造方法
JP6680161B2 (ja) スイッチング素子の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200720

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220912

R151 Written notification of patent or utility model registration

Ref document number: 7151620

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151