JP7120051B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7120051B2 JP7120051B2 JP2019012470A JP2019012470A JP7120051B2 JP 7120051 B2 JP7120051 B2 JP 7120051B2 JP 2019012470 A JP2019012470 A JP 2019012470A JP 2019012470 A JP2019012470 A JP 2019012470A JP 7120051 B2 JP7120051 B2 JP 7120051B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- nitride semiconductor
- semiconductor substrate
- substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
図1~3は、絶縁膜形成工程を示している。ここでは、ダミー基板12として、シリコンにより構成された半導体基板を用意する。最初に、図1に示すように、ダミー基板12の表面に絶縁膜14を形成する。ここでは、熱酸化法によってダミー基板12の表面を酸化させることによって、絶縁膜14(すなわち、酸化シリコン膜)を形成する。次に、図2に示すように、絶縁膜14とダミー基板12を部分的にドライエッチングすることによって、アライメントマーク16を形成する。次に、図3に示すように、絶縁膜14を部分的にドライエッチングすることによって、絶縁膜14に複数のコンタクトホール18を形成する。各コンタクトホール18は、絶縁膜14を貫通するように形成される。したがって、各コンタクトホール18内に、ダミー基板12の表面が露出する。各コンタクトホール18を形成するときに、コンタクトホール18内のダミー基板12の表面がドライエッチングによってダメージを受ける。
図4~8は、素子構造形成工程を示している。素子形成工程では、まず、図4に示すように、n型のGaN(窒化ガリウム)により構成されたGaN基板22上にn型のドリフト層24をエピタキシャル成長させる。さらに、ドリフト層24上に、p型のボディ層26をエピタキシャル成長させる。ドリフト層24とボディ層26は、GaNにより構成されている。ドリフト層24のn型不純物濃度は、GaN基板22のn型不純物濃度よりも低い。以下では、GaN基板22、ドリフト層24、及び、ボディ層26の全体を、窒化物半導体基板20という。
絶縁膜形成工程と素子構造形成工程が完了したら、図9に示すように、ダミー基板12の表面に設けられた絶縁膜14の表面が窒化物半導体基板20の上面に接触するように、絶縁膜14を窒化物半導体基板20に張り付ける。このとき、窒化物半導体基板20の下面側からアライメントマーク16とアライメントマーク20aを撮影して、絶縁膜14と窒化物半導体基板20の相対位置を調節する。これによって、コンタクトホール18を窒化物半導体基板20に対して正確に位置決めする。
次に、図10に示すように、CMPによってダミー基板12の表面を研磨することによって、ダミー基板12を薄板化する。さらに、図11に示すように、ダミー基板12をウェットエッチングすることによって、ダミー基板12を除去する。その結果、図11に示すように、窒化物半導体基板20の上面に、絶縁膜14が残存する。なお、ダミー基板12をウェットエッチングするときに、窒化物半導体基板20がエッチング液に曝される。しかしながら、窒化物半導体基板20がエッチング液に曝されても、窒化物半導体基板20にダメージはほとんど生じない。したがって、コンタクトホール18内に露出する窒化物半導体基板20の上面にダメージが生じることを抑制することができる。ダミー基板12を除去したら、窒化物半導体基板20をアニールして、絶縁膜14と窒化物半導体基板20の界面における界面準位密度を低減する。
次に、図12に示すように、蒸着またはスパッタリングによって、ソース電極40、ボディ電極42、ゲート電極44、及び、ドレイン電極46を形成する。ソース電極40は、コンタクトホール18内で窒化物半導体基板20の上面に接するように形成される。ソース電極40は、ソース層30に接続される。コンタクトホール18内の窒化物半導体基板20の上面にダメージがほとんど生じていないので、ソース電極40はソース層30に対して低い接触抵抗でオーミック接触する。この製造方法によれば、ソース層30に対する接触抵抗が低いソース電極40を安定して形成することができる。ボディ電極42は、コンタクトホール18内で窒化物半導体基板20の上面に接するように形成される。ボディ電極42は、ボディ層26に接続される。コンタクトホール18内の窒化物半導体基板20の上面にダメージがほとんど生じていないので、ボディ電極42はボディ層26に対して低い接触抵抗でオーミック接触する。この製造方法によれば、ボディ層26に対する接触抵抗が低いボディ電極42を安定して形成することができる。ゲート電極44は、絶縁膜14上に形成される。ドレイン電極46は、窒化物半導体基板20の下面に形成される。以上の工程によって、nチャネル型のMOSFET(metal-oxide-semiconductor field effect transistor)の構造が完成する。ゲート電極44の下部の絶縁膜14は、ゲート絶縁膜として機能する。その後、窒化物半導体基板20をダイシングすることで、半導体装置が完成する。ダイシング時に、アライメントマーク20aが除去される。
14 :絶縁膜
16 :アライメントマーク
18 :コンタクトホール
20 :窒化物半導体基板
20a :アライメントマーク
22 :GaN基板
24 :ドリフト層
26 :ボディ層
28 :GaN層
30 :ソース層
40 :ソース電極
42 :ボディ電極
44 :ゲート電極
46 :ドレイン電極
Claims (1)
- 半導体装置の製造方法であって、
ダミー基板の表面に、コンタクトホールを有する絶縁膜を形成する工程と、
窒化物半導体基板の表面に前記ダミー基板の前記表面に形成された前記絶縁膜を貼り付ける工程と、
前記ダミー基板を除去する工程と、
前記コンタクトホール内の前記窒化物半導体基板の前記表面に接する電極を形成する工程、
を有する製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019012470A JP7120051B2 (ja) | 2019-01-28 | 2019-01-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019012470A JP7120051B2 (ja) | 2019-01-28 | 2019-01-28 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020120086A JP2020120086A (ja) | 2020-08-06 |
JP7120051B2 true JP7120051B2 (ja) | 2022-08-17 |
Family
ID=71892227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019012470A Active JP7120051B2 (ja) | 2019-01-28 | 2019-01-28 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7120051B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003100737A (ja) | 2001-09-27 | 2003-04-04 | Dainippon Screen Mfg Co Ltd | 薄膜形成装置および薄膜形成方法 |
JP2006237521A (ja) | 2005-02-28 | 2006-09-07 | Seiko Epson Corp | 半導体装置の製造方法及び電子機器 |
JP2007058849A (ja) | 2005-07-29 | 2007-03-08 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2008041834A (ja) | 2006-08-03 | 2008-02-21 | Toyota Central Res & Dev Lab Inc | コンタクトホールの形成方法とコンタクトホールを有する半導体装置 |
JP2009099613A (ja) | 2007-10-12 | 2009-05-07 | Toyota Motor Corp | 半導体装置の製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10223636A (ja) * | 1997-02-12 | 1998-08-21 | Nec Yamagata Ltd | 半導体集積回路装置の製造方法 |
-
2019
- 2019-01-28 JP JP2019012470A patent/JP7120051B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003100737A (ja) | 2001-09-27 | 2003-04-04 | Dainippon Screen Mfg Co Ltd | 薄膜形成装置および薄膜形成方法 |
JP2006237521A (ja) | 2005-02-28 | 2006-09-07 | Seiko Epson Corp | 半導体装置の製造方法及び電子機器 |
JP2007058849A (ja) | 2005-07-29 | 2007-03-08 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2008041834A (ja) | 2006-08-03 | 2008-02-21 | Toyota Central Res & Dev Lab Inc | コンタクトホールの形成方法とコンタクトホールを有する半導体装置 |
JP2009099613A (ja) | 2007-10-12 | 2009-05-07 | Toyota Motor Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2020120086A (ja) | 2020-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2018161412A1 (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
TWI511297B (zh) | 半導體裝置及其製作方法 | |
CN111403487B (zh) | 一种集成mosfet及二极管的半导体装置及其制造方法 | |
US10395974B1 (en) | Method for forming a thin semiconductor-on-insulator (SOI) substrate | |
WO2012137412A1 (ja) | 半導体装置およびその製造方法 | |
TWI701835B (zh) | 高電子遷移率電晶體 | |
CN117438457B (zh) | 凹槽栅型GaN基HEMT器件及其制备方法 | |
JP7120051B2 (ja) | 半導体装置の製造方法 | |
CN111834286B (zh) | 半导体绝缘衬底、晶体管及其制备方法 | |
US10242876B2 (en) | Method for manufacturing semiconductor device | |
JP2012156444A (ja) | 炭化珪素半導体装置およびその製造方法 | |
US7195996B2 (en) | Method of manufacturing silicon carbide semiconductor device | |
JP6623772B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP7388197B2 (ja) | トレンチゲート型スイッチング素子の製造方法 | |
KR20140085139A (ko) | 반도체 소자 및 그 제조 방법 | |
JP7151620B2 (ja) | 半導体装置の製造方法 | |
CN113394168B (zh) | 半导体结构及其形成方法 | |
JP2020141105A (ja) | 半導体装置の製造方法 | |
JPH01196134A (ja) | 半導体装置の製造方法 | |
KR20150031122A (ko) | 반도체 소자의 제조 방법 | |
JP2018129444A (ja) | 半導体装置の製造方法 | |
JP2023124126A (ja) | 半導体素子の製造方法 | |
JPS62272571A (ja) | 半導体装置 | |
KR101382316B1 (ko) | 반도체 소자의 제조 방법 | |
JP2014187242A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20200720 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210625 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220718 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7120051 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |