CN111952179B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN111952179B
CN111952179B CN202010409494.4A CN202010409494A CN111952179B CN 111952179 B CN111952179 B CN 111952179B CN 202010409494 A CN202010409494 A CN 202010409494A CN 111952179 B CN111952179 B CN 111952179B
Authority
CN
China
Prior art keywords
region
plane
semiconductor substrate
semiconductor device
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010409494.4A
Other languages
English (en)
Other versions
CN111952179A (zh
Inventor
池田徹
森朋彦
副岛成雅
山寺秀哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN111952179A publication Critical patent/CN111952179A/zh
Application granted granted Critical
Publication of CN111952179B publication Critical patent/CN111952179B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region

Abstract

本发明提供一种在由III族氮化物半导体制成的半导体基板中使损伤较少的c面露出的技术。半导体装置的制造方法具有：准备由III族氮化物半导体制成且主表面为c面的半导体基板的工序；通过对主表面进行干法蚀刻而在主表面形成槽部的工序；以及通过使用蚀刻液对槽部的内表面进行湿法蚀刻，而在蚀刻区域内使半导体基板的c面露出的工序，该蚀刻液对半导体基板的c面的蚀刻率与对半导体基板的c面以外的面的蚀刻率相比较低。

Description

半导体装置的制造方法
技术领域
本说明书所公开的技术涉及半导体装置的制造方法。
背景技术
专利文献1中公开了具有由III族氮化物半导体制成的半导体基板的半导体装置。该半导体装置具有：设置在半导体基板的上表面的槽部、覆盖槽部的侧表面的栅极绝缘膜、以及覆盖栅极绝缘膜的表面的栅极。半导体基板具有n型源极区、p型体区、以及n型漏极区。源极区露出于半导体基板的上表面和槽部的侧表面。体区在源极区的下方露出于槽部的侧表面。漏极区在体区的下方露出于槽部的侧表面。
在该半导体装置的制造方法中，首先，准备层叠有漏极区、体区以及源极区的半导体基板。然后，通过对半导体基板的上表面(即，c面)进行干法蚀刻而形成槽部，该槽部的侧面露出源极区、沟道区以及漏极区。此时，c面以外的面(非极性面或半极性面)露出于槽部的侧表面。接着，通过对槽部的侧表面进行湿法蚀刻，去除干法蚀刻产生的损伤层。然后，通过形成栅极绝缘膜、栅极等而完成半导体装置。在专利文献1的半导体装置中，由于去除了干法蚀刻产生的损伤层，因此能够降低槽部的侧表面(即，半导体基板)与栅极绝缘膜之间的界面态。
专利文献1：日本特开2008-205414号公报
发明内容
对于III族氮化物半导体，很难对c面进行湿法蚀刻。因此，在c面存在损伤的情况下，很难通过湿法蚀刻去除形成于c面的损伤层。因此，现有技术存在这样一个问题，即，在去除III族氮化物半导体中的表层部分的损伤层的情况下，需要露出c面以外的面，限制了半导体装置的设计。本说明书提供一种在由III族氮化物半导体制成的半导体基板中使损伤较少的c面露出的技术。
本说明书公开的半导体装置的制造方法具有：准备由III族氮化物半导体制成且主表面为c面的半导体基板的工序；通过对所述主表面进行干法蚀刻而在所述主表面形成槽部的工序；以及通过使用蚀刻液对所述槽部的内表面进行湿法蚀刻，而在蚀刻区域内使所述半导体基板的c面露出的工序，该蚀刻液对所述半导体基板的c面的蚀刻率与对所述半导体基板的c面以外的面的蚀刻率相比较低。
在上述制造方法中，首先，通过干法蚀刻在半导体基板的主表面(c面)形成槽部。由此，c面以外的面露出于所形成的槽部的侧表面。然后，对槽部的内表面实施湿法蚀刻。湿法蚀刻是使用对c面的蚀刻率与对c面以外的面的蚀刻率相比较低的蚀刻液实施的。由于槽部的侧表面是c面以外的面，因此该侧表面通过湿法蚀刻进行蚀刻。如果槽部的侧表面被蚀刻，则c面在槽部的侧表面与底表面之间的边界部处露出。由于在露出的c面中蚀刻难以进行，因此维持了c面露出的状态。因此，随着槽部的侧表面的蚀刻进行，c面露出范围扩大。因此，能够使c面露出于蚀刻后的表面。在湿法蚀刻中，蚀刻后的表面较难发生损伤。因此，根据该方法，能够使损伤较少的c面露出。
附图说明
图1是半导体装置10的剖面图。
图2是用于说明半导体装置10的制造工序的图。
图3是用于说明半导体装置10的制造工序的图。
图4是用于说明半导体装置10的制造工序的图。
图5是用于说明半导体装置10的制造工序的图。
图6是用于说明半导体装置10的制造工序的图。
图7是用于说明形成槽部的区域的一个例子的半导体基板12的俯视图。
图8是用于说明形成槽部的区域的一个例子的半导体基板12的俯视图。
图9是半导体装置100的剖面图。
具体实施方式
(实施例1)
参照图1，对实施例1的半导体装置10进行说明。半导体装置10具备半导体基板12、源极14、漏极16、栅极18、栅极绝缘膜20以及层间绝缘膜21、22。在本实施例中，半导体装置10是MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管)。
半导体基板12由III族氮化物半导体制成。作为III族氮化物半导体，例如，举出GaN(氮化镓)。半导体基板12具有上表面12a以及下表面12b。半导体基板12的上表面12a为c面。半导体基板12中设有源极区30、体区32、漏极区34以及n型区域36。
源极区30为n型。源极区30设置在半导体基板12的上表面12a的局部露出的范围内。
漏极区34为n型。漏极区34设置在半导体基板12的上表面12a的局部露出的范围内。漏极区34相距源极区30具有间隔地设置。
体区32为p型。体区32从在半导体基板12的上表面12a露出的范围开始延伸至源极区30以及漏极区34的下方。体区32包围源极区30的周围、以及漏极区34的周围。由体区32将源极区30和漏极区34分开。
n型区域36配置在体区32的下方。n型区域36露出于半导体基板12的下表面12b。n型区域36通过体区32与源极区30以及漏极区34分开。
半导体基板12的上表面12a设置有栅极绝缘膜20以及层间绝缘膜21、22。栅极绝缘膜20在源极区30与漏极区34之间的范围内覆盖半导体基板12的上表面12a。层间绝缘膜21在源极区30附近的范围(与漏极区34相对侧的范围)内覆盖半导体基板12的上表面12a。层间绝缘膜22在漏极区34的附近的范围(与源极区30相对侧的范围)内覆盖半导体基板12的上表面12a。栅极绝缘膜20以及层间绝缘膜21、22由例如二氧化硅(SiO2)制成。
源极14设置在横跨层间绝缘膜21的上表面和半导体基板12的上表面12a的范围内。源极14在源极区30露出的范围(即，层间绝缘膜21与栅极绝缘膜20之间的范围)内与半导体基板12的上表面12a接触。
漏极16设置在横跨层间绝缘膜22的上表面和半导体基板12的上表面12a的范围内。漏极16在漏极区34露出的范围内与半导体基板12的上表面12a接触。
栅极18设置于栅极绝缘膜20的上表面。在源极区30与漏极区34之间的范围内，栅极18隔着栅极绝缘膜20与体区32相对。栅极18通过栅极绝缘膜20相对于半导体基板12绝缘。源极14、漏极16以及栅极18彼此绝缘。源极14、漏极16以及栅极18由例如铝(Al)制成。
接下来，对半导体装置10的动作进行说明。使用半导体装置10时，半导体装置10、负载(例如，电动机)和电源串联连接。对半导体装置10和负载的串联电路施加电源电压。以使半导体装置10的漏极16侧的电位比源极14侧高的朝向施加电源电压。如果对栅极18施加导通电位(栅极阈值以上的电位)，则在与栅极绝缘膜20接触的范围内的体区32形成沟道，半导体装置10导通。如果对栅极18施加截止电位(小于栅极阈值的电位)，则沟道消失，半导体装置10截止。
接着，对本实施例的半导体装置10的制造方法进行说明。首先，如图2所示，准备上表面为c面、由n型的GaN制成的基板(n型区域36)。然后，通过外延生长在n型区域36的上表面形成p型的GaN层40。GaN层40形成在n型区域36的c面上。因此，所形成的GaN层40的上表面也为c面。在下文中，将n型区域36以及GaN层40的整体称为半导体基板12。
接着，如图3所示，在半导体基板12的上表面形成具有多个开口部42a的掩膜42。各个开口部42a设置于应形成源极区30的范围的上部以及应形成漏极区34的范围的上部。然后，隔着掩膜42对半导体基板12进行干法蚀刻，从而在半导体基板12的上表面形成槽部44、46。槽部44、46的深度比GaN层40的厚度小。由于半导体基板12的上表面是c面，因此，与半导体基板12的上表面相交的面即槽部44、46的侧表面44a、46a露出c面以外的面。在该工序中，在露出于槽部44、46的底表面的范围内形成由干法蚀刻产生的损伤层60。进行干法蚀刻后，去除掩膜42。
接着，去除掩膜42之后，如图4所示，通过例如等离子体CVD(Chemical VaporDeposition，化学气相沉积)形成具有多个开口部48a的掩膜48。各个开口部48a分别设置在槽部44、46的上部。即，槽部44、46的内表面通过各个开口部48a露出。掩膜48由例如SiO2制成。然后，隔着掩膜48将n型杂质(例如，Si)离子注入到半导体基板12的上表面。在掩膜48存在的范围内，n型杂质被掩膜48所阻挡。在掩膜48不存在的范围(即，开口部48a存在的范围)内，n型杂质被注入到半导体基板12。在该工序中，调整n型杂质的照射能量，使得n型杂质在槽部44、46的底表面附近(即，表层部分)即比n型区域36浅的位置处被注入。将n型杂质注入到半导体基板12之后，对半导体基板12进行退火，以使注入的n型杂质活化。由此，在槽部44的底表面露出的范围内形成成为源极区30的区域，在槽部46的底表面露出的范围内形成成为漏极区34的区域。源极区30以及漏极区34通过GaN层40与n型区域36分开。离子注入后，去除掩膜48。
接下来，如图5所示，通过对槽部44、46的内表面进行湿法蚀刻，使GaN层40的c面露出。在这里，使用对GaN层40的c面的蚀刻率与对GaN层40的c面以外的面的蚀刻率相比较低的蚀刻液实施湿法蚀刻。更详细地，使用GaN层40的c面几乎无法被蚀刻的蚀刻液。例如，作为蚀刻液，可以使用四甲基氢氧化铵(TMAH)或磷酸(H3PO4)等。如上所述，由于槽部44、46的侧表面44a、46a是c面以外的面，因此该侧表面通过湿法蚀刻进行蚀刻。另一方面，由于槽部44、46的底表面与c面基本一致，因此几乎无法被蚀刻。如果槽部44的侧表面44a被蚀刻，则c面在槽部44的侧表面44a与底表面之间的边界部处露出。由于在露出的c面处蚀刻几乎不进行，因此维持了c面露出的状态。因此，随着对槽部44的侧表面44a的蚀刻进行，c面的露出范围就越大。槽部46也是同样的情况。因此，直至露出的c面扩展到GaN层40的整个上表面为止实施湿法蚀刻。在该工序中，由于通过湿法蚀刻对GaN层40进行蚀刻，因此在蚀刻后的c面较难发生损伤。因此，湿法蚀刻后的GaN层40的表面(c面)除了槽部44、46存在的范围(形成源极区30以及漏极区34的范围)之外，损伤较少。另外，湿法蚀刻后剩余的p型GaN层40成为体区32。
接着，如图6所示，在湿法蚀刻后的GaN层40的上表面形成栅极绝缘膜20和层间绝缘膜21、22。例如，形成覆盖GaN层40的基本整个上表面的氧化膜之后，通过选择性蚀刻氧化膜，能够将氧化膜分割成栅极绝缘膜20和层间绝缘膜21、22。在这里，以使得源极区30露出于栅极绝缘膜20与层间绝缘膜21之间，漏极区34露出于栅极绝缘膜20与层间绝缘膜22之间的方式，形成各个绝缘膜。然后，通过利用现有公知的方法形成源极14、漏极16以及栅极18，完成图1所示的半导体装置10。
如上所述，在本实施例的制造方法中，首先，通过在GaN层的c面形成槽部44、46，从而使c面以外的面露出于槽部44、46的侧表面。然后，通过对槽部44、46的侧表面进行湿法蚀刻，从而使c面露出于湿法蚀刻后的GaN层40的表面。因此，在本实施例中，能够将由干法蚀刻产生的损伤层60抑制在较小范围内，并且通过湿法蚀刻能够使损伤较少的c面在大范围内露出。
此外，在本实施例的制造方法中，在存在损伤层60的区域形成源极区30以及漏极区34，在与不存在损伤层60的区域相对的范围内形成栅极18。即，当半导体装置10导通时，沟道在损伤较少的区域形成。因此，该半导体装置10的沟道电阻低。另外，虽然源极区30以及漏极区34在含有损伤层60的区域形成，但是对半导体装置10的特性几乎没有影响。
另外，c面以外的面还有m面、a面以及其他面。在这里，在将四甲基氢氧化铵(TMAH)或磷酸(H3PO4)等作为蚀刻液使用的情况下，已知湿法蚀刻率以a面＞其他面＞m面的顺序变小。即，在c面以外的面中，m面的蚀刻率最小。因此，如果对c面以外的面实施湿法蚀刻，则m面露出于蚀刻表面。因此，在具有六方晶结构的GaN中，如果蚀刻槽部的侧表面，则槽部的形状可能变成以m面为各个边的六边形的形状。利用该现象，能够提高湿法蚀刻的效率。
图7是俯视半导体基板12的图。如图7所示，考虑如下情况：以包围应该形成沟道的区域70的方式，在半导体基板12的上表面12a形成正六边形的外周的轨迹即槽部144。即，在图7中，通过对槽部144的内侧区域进行湿法蚀刻，从而使c面露出。在槽部144的角144a的底表面形成源极区，在角144b的底表面形成漏极区。槽部144的每条边均形成为与半导体基板12的m面平行的边。由于湿法蚀刻相对于m面各向同性地进行，因此蚀刻槽部144的内侧区域需要的时间与蚀刻槽部144的对边的距离L1的时间相同。在这里，如果形成沟道的区域中的损伤较少，则即使其他区域存在损伤层，对半导体装置的影响也不大。即，只要至少在应形成沟道的区域70中通过湿法蚀刻使c面露出即可。因此，如图8所示，考虑形成在区域70的长度方向上平行的对边的间隔减小的槽部244的情况。在该情况下，蚀刻槽部244的内侧区域需要的时间与蚀刻区域70的长度方向上平行的对边的距离L2的时间相同。即，蚀刻槽部244的内侧区域需要的时间比蚀刻槽部144的内侧区域需要的时间短。因此，通过使利用干法蚀刻形成的槽部的对边的间隔接近应形成沟道的区域70的宽度，能够缩短湿法蚀刻需要的时间。
(实施例2)
实施例2的半导体装置100在以下说明之处与图1的半导体装置10不同。图9所示的半导体装置100的漏极区134设置在露出于半导体基板112的下表面112b的范围内，漏极116与半导体基板112的下表面112b接触。图1所示的半导体装置10的漏极区34以及漏极16，在半导体装置100中以源极区130以及源极114发挥作用。此外，在半导体装置100中，与半导体装置10的n型区域36对应的n型区域136在两个源极区130之间的范围内露出于半导体基板112的上表面112a。即，体区132被n型区域136分割。在半导体装置100中，n型区域136作为漂移区发挥作用。即，半导体装置100是垂直MOSFET。
在半导体装置100的制造方法中，与实施例1相同地，在应形成两个源极区130的范围的上部形成槽部(参照图3)，通过对该槽部的内表面进行湿法蚀刻而使c面露出(参照图5)。然后，在与通过湿法蚀刻而露出的c面(损伤较少的区域)相对的范围内形成栅极18。因此，在该半导体装置100中，当半导体装置100导通时，也在损伤较少的区域形成沟道。因此，半导体装置100的沟道电阻低。
在上述各个实施例中，对MOSFET进行了说明，但也可以将本说明书中公开的技术应用于IGBT。通过设置p型区域而代替n型的漏极区134，能够得到IGBT的结构。
(参考例)
一般地，在半导体晶片的内部形成多个半导体装置之后，通过切割将半导体晶片分割成多个芯片，从而制造上述各个半导体装置。如果切割半导体晶片，则有可能不需要的金属元素从被切割的面带入芯片的内部，从而污染芯片。本说明书中公开的技术在去除这种金属汚染时也有用。例如，在使半导体晶片的主表面为c面的情况下，可以对分割后的芯片的侧表面实施本说明书中公开的湿法蚀刻。如上所述，在本说明书中公开的湿法蚀刻中，主要对c面以外的面进行蚀刻。因此，通过对上表面由c面构成的芯片的侧表面实施湿法蚀刻，能够蚀刻侧表面，且几乎不蚀刻上表面(c面)。因此，能够去除仅通过清洗芯片难以除去的、被带入芯片内部的金属元素。
以下列出本发明公开的技术要素。另外，以下各技术要素能够各自独立地应用。
本说明书公开的一个例子的制造方法中，也可以还具有：在半导体基板内形成源极区和漏极区的工序，在该工序中，以使得通过湿法蚀刻露出的c面位于源极区与漏极区之间的方式形成形成源极区和漏极区；以及形成栅极的工序，该栅极配置在与位于源极区和漏极区之间的c面相对的位置。
在该结构中，源极区与漏极区之间的区域成为损伤较少的区域。通过形成与该区域相对的栅极，当导通半导体装置时，能够在损伤较少的区域形成沟道。因此，沟道电阻降低。另外，即使在损伤较多的区域形成源极区活漏极区，也不会对半导体装置的特性产生什么影响。
在本说明书公开的一个例子的制造方法中，在形成源极区和漏极区的工序中，可以在槽部的底表面的位置形成源极区和漏极区中的至少一个。
在本说明书公开的一个例子的制造方法中，也可以在主表面形成槽部的工序中，在主表面形成第一槽部和第二槽部，也可以在形成源极区和漏极区的工序中，在第一槽部的底表面的位置形成源极区，在第二槽部的底表面的位置形成漏极区。
以上，详细说明了本发明的具体例，但其仅为例示，并不限定权利要求保护的范围。权利要求书所记载的技术包括将以上所例示的具体例子进行各种变形、变更后的内容。本说明书或说明书附图中所说明的技术要素能够单独或者通过各种组合而发挥其技术效用，并不限定于申请时权利要求记载的组合。另外，本说明书或说明书附图所例示的技术同时实现了多个目的，但对于仅实现其中一个目的这一点而言也具有技术效果。
标号的说明
10：半导体装置，12：半导体基板，12a：上表面，12b：下表面，14：源极，16：漏极，18：栅极，20：栅极绝缘膜，21、22：层间绝缘膜，30：源极区，32：体区，34：漏极区，36：n型区域，40：GaN层，44、46：槽部，60：损伤层。

Claims (3)

1.一种半导体装置的制造方法，其具有：
准备由III族氮化物半导体制成且主表面为c面的半导体基板的工序；
通过对所述主表面进行干法蚀刻而在所述主表面上形成槽部的工序；
通过使用蚀刻液对所述槽部的内表面进行湿法蚀刻，而在蚀刻区域内使所述半导体基板的c面露出的工序，其中，该蚀刻液对所述半导体基板的c面的蚀刻率与对所述半导体基板的c面以外的面的蚀刻率相比较低；
在所述半导体基板内形成源极区和漏极区的工序，在该工序中，以使得通过所述湿法蚀刻露出的所述c面位于所述源极区与所述漏极区之间的方式形成述源极区和所述漏极区；以及
形成栅极的工序，该栅极配置在与位于所述源极区和所述漏极区之间的所述c面相对的位置。
2.根据权利要求1所述的半导体装置的制造方法，其中，
在形成所述源极区和所述漏极区的工序中，在所述槽部的底表面的位置形成所述源极区和所述漏极区中的至少一个。
3.根据权利要求2所述的半导体装置的制造方法，其中，
在所述主表面形成所述槽部的工序中，在所述主表面形成第1槽部和第2槽部，
在形成所述源极区和所述漏极区的工序中，在所述第1槽部的底表面的位置形成所述源极区，在所述第2槽部的底表面的位置形成所述漏极区。
CN202010409494.4A 2019-05-15 2020-05-14 半导体装置的制造方法 Active CN111952179B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-092428 2019-05-15
JP2019092428A JP7151620B2 (ja) 2019-05-15 2019-05-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN111952179A CN111952179A (zh) 2020-11-17
CN111952179B true CN111952179B (zh) 2023-12-19

Family

ID=73220958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010409494.4A Active CN111952179B (zh) 2019-05-15 2020-05-14 半导体装置的制造方法

Country Status (3)

Country Link
US (1) US11107691B2 (zh)
JP (1) JP7151620B2 (zh)
CN (1) CN111952179B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172351A (ja) * 2002-11-20 2004-06-17 Oki Data Corp 半導体装置及びその製造方法
JP2006060069A (ja) * 2004-08-20 2006-03-02 Sumitomo Electric Ind Ltd ＡｌＮ結晶の表面処理方法、ＡｌＮ結晶基板、エピタキシャル層付ＡｌＮ結晶基板および半導体デバイス
CN1897308A (zh) * 2005-07-13 2007-01-17 精工爱普生株式会社 半导体装置及其制造方法
JP2008010608A (ja) * 2006-06-29 2008-01-17 Toyota Central Res & Dev Lab Inc ウェットエッチング方法、ダメージ層除去方法、半導体装置の製造方法、および半導体基板の製造方法
JP2008041834A (ja) * 2006-08-03 2008-02-21 Toyota Central Res & Dev Lab Inc コンタクトホールの形成方法とコンタクトホールを有する半導体装置
JP2008205414A (ja) * 2007-01-26 2008-09-04 Rohm Co Ltd 窒化物半導体素子、窒化物半導体パッケージおよび窒化物半導体素子の製造方法
JP2009177110A (ja) * 2007-12-26 2009-08-06 Rohm Co Ltd 窒化物半導体素子および窒化物半導体素子の製造方法
CN104106142A (zh) * 2012-02-10 2014-10-15 松下电器产业株式会社 半导体装置及其制造方法
CN104183636A (zh) * 2013-05-24 2014-12-03 富士通株式会社 半导体器件及其制造方法
CN104347694A (zh) * 2013-08-05 2015-02-11 株式会社东芝 半导体装置及半导体装置的制造方法
CN104871319A (zh) * 2012-11-16 2015-08-26 麻省理工学院 半导体结构以及凹槽形成蚀刻技术
JP2017024927A (ja) * 2015-07-17 2017-02-02 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板の製造方法
JP2018206867A (ja) * 2017-05-31 2018-12-27 国立大学法人京都工芸繊維大学 Ｉｉｉ族窒化物半導体装置とその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8080480B2 (en) * 2007-09-28 2011-12-20 Samsung Led Co., Ltd. Method of forming fine patterns and manufacturing semiconductor light emitting device using the same
US8680581B2 (en) * 2008-12-26 2014-03-25 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor and template substrate
US9076763B2 (en) * 2012-08-13 2015-07-07 Infineon Technologies Austria Ag High breakdown voltage III-nitride device
US11164950B2 (en) * 2019-03-07 2021-11-02 Toyoda Gosei Co., Ltd. Semiconductor device and production method

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172351A (ja) * 2002-11-20 2004-06-17 Oki Data Corp 半導体装置及びその製造方法
JP2006060069A (ja) * 2004-08-20 2006-03-02 Sumitomo Electric Ind Ltd ＡｌＮ結晶の表面処理方法、ＡｌＮ結晶基板、エピタキシャル層付ＡｌＮ結晶基板および半導体デバイス
CN1897308A (zh) * 2005-07-13 2007-01-17 精工爱普生株式会社 半导体装置及其制造方法
JP2008010608A (ja) * 2006-06-29 2008-01-17 Toyota Central Res & Dev Lab Inc ウェットエッチング方法、ダメージ層除去方法、半導体装置の製造方法、および半導体基板の製造方法
JP2008041834A (ja) * 2006-08-03 2008-02-21 Toyota Central Res & Dev Lab Inc コンタクトホールの形成方法とコンタクトホールを有する半導体装置
JP2008205414A (ja) * 2007-01-26 2008-09-04 Rohm Co Ltd 窒化物半導体素子、窒化物半導体パッケージおよび窒化物半導体素子の製造方法
JP2009177110A (ja) * 2007-12-26 2009-08-06 Rohm Co Ltd 窒化物半導体素子および窒化物半導体素子の製造方法
CN104106142A (zh) * 2012-02-10 2014-10-15 松下电器产业株式会社 半导体装置及其制造方法
CN104871319A (zh) * 2012-11-16 2015-08-26 麻省理工学院 半导体结构以及凹槽形成蚀刻技术
CN104183636A (zh) * 2013-05-24 2014-12-03 富士通株式会社 半导体器件及其制造方法
CN104347694A (zh) * 2013-08-05 2015-02-11 株式会社东芝 半导体装置及半导体装置的制造方法
JP2017024927A (ja) * 2015-07-17 2017-02-02 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板の製造方法
JP2018206867A (ja) * 2017-05-31 2018-12-27 国立大学法人京都工芸繊維大学 Ｉｉｉ族窒化物半導体装置とその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
掺杂GaN的湿法刻蚀研究;姚光锐;范广涵;李军;杨昊;胡胜蓝;;微纳电子技术(10);全文 *

Also Published As

Publication number Publication date
US20200365409A1 (en) 2020-11-19
US11107691B2 (en) 2021-08-31
CN111952179A (zh) 2020-11-17
JP2020188165A (ja) 2020-11-19
JP7151620B2 (ja) 2022-10-12

Similar Documents

Publication Publication Date Title
US11088253B2 (en) Gate structure of semiconductor device and manufacturing method therefor
US7728385B2 (en) Trench MOSFET with an ONO insulating layer sandwiched between an ESD protection module atop and a semiconductor substrate
US11018131B2 (en) Semiconductor device and fabricating method thereof
TWI696242B (zh) 用於形成薄的絕緣體上半導體基板的方法
JP5692898B2 (ja) 電力電子素子及びその製造方法並びに電力電子素子を含む集積回路モジュール
US9640660B2 (en) Asymmetrical FinFET structure and method of manufacturing same
CN107863294B (zh) 半导体晶片和方法
US11244830B2 (en) Semiconductor device and manufacturing method thereof
JP2009177110A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
US20080142845A1 (en) HEMT including MIS structure
US11581405B2 (en) Methods, devices, and systems related to forming semiconductor power devices with a handle substrate
TWI650867B (zh) 半導體結構及其製造方法
CN103779222A (zh) Mosfet的制造方法
CN111952179B (zh) 半导体装置的制造方法
CN109103106B (zh) 横向扩散金属氧化物半导体的制备方法
JP6351718B2 (ja) 窒化ガリウムデバイス及び集積回路において自己整合分離を製作する方法
CN107431009B (zh) 半导体装置的制造方法
KR101427954B1 (ko) 반도체 소자 및 그 제조 방법
US9922936B1 (en) Semiconductor lithography alignment feature with epitaxy blocker
US11742207B2 (en) Semiconductor device and manufacturing method thereof
US8987784B2 (en) Active area shaping of III-nitride devices utilizing multiple dielectric materials
CN110854195B (zh) 半导体结构及其形成方法
JP2019036606A (ja) 窒化物半導体装置の製造方法
US20230231035A1 (en) Manufacturing method of semiconductor device
KR20240039911A (ko) 파워 소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant