JP2022142657A - 半導体装置および半導体装置の製造方法 - Google Patents

Abstract

【課題】耐圧を維持することが可能な半導体装置を提供する。
【解決手段】ウルツ鉱型構造を有する化合物半導体を利用する半導体装置である。半導体装置は、第１導電型のドリフト層を備える。半導体装置は、ドリフト層の上面に接している第２導電型のボディ層を備える。半導体装置は、ボディ層の上部に配置されている第１導電型のソース領域を備える。半導体装置は、ソース領域の上面からソース領域およびボディ層を貫通してドリフト層まで到達しているトレンチを備える。トレンチは、ｍ面で形成されている側壁とｃ面で形成されている第１底面とを備える。半導体装置は、第１底面に配置されている特定膜を備える。半導体装置は、特定膜の上面および側壁に配置されているゲート絶縁膜を備える。第１底面と側壁との間に、丸みを有する第１の角部が形成されている。特定膜は、第１の角部を覆っている。
【選択図】図１

Description

本明細書に開示の技術は、半導体装置および半導体装置の製造方法に関する。

非特許文献１、２には、ＧａＮを材料に用いた縦型トレンチＭＯＳＦＥＴを作製する技術が開示されている。ドライエッチングにて形成したトレンチに、ＴＭＡＨ薬液を用いたウェットエッチング処理を行うことで、チャネルとなる平坦な側壁（ｍ面）を形成している。

GaN-Based Trench Gate Metal Oxide Semiconductor Field-Effect Transistor Fabricated with Novel Wet Etching（Applied Physics Express 1 021104 (2008)） T. Ishida, S. Yamada, T. Narita, and T. Kachi, ISPlasma2019, 2019, 19pF16O

ＴＭＡＨ薬液を用いたＧａＮのウェットエッチングでは、ｍ面およびｃ面のエッチングレートが他の面に比して遅い性質を有する。従って、ＴＭＡＨ薬液でトレンチをエッチングすることにより、平坦な側壁（ｍ面）および底面（ｃ面）を形成することが可能である。しかし、トレンチの側壁および底面が平坦化される結果、側壁と底面とが互いに垂直に交差するような鋭利な角部が形成されてしまう。この角部に電界集中するため、半導体装置の耐圧が低下するおそれがある。

本明細書が開示する半導体装置は、ウルツ鉱型構造を有する化合物半導体を利用する半導体装置である。半導体装置は、第１導電型のドリフト層を備える。半導体装置は、ドリフト層の上面に接している第２導電型のボディ層を備える。半導体装置は、ボディ層の上部に配置されている第１導電型のソース領域を備える。半導体装置は、ソース領域の上面からソース領域およびボディ層を貫通してドリフト層まで到達しているトレンチを備える。トレンチは、ｍ面で形成されている側壁とｃ面で形成されている第１底面とを備える。半導体装置は、第１底面に配置されている特定膜を備える。半導体装置は、特定膜の上面および側壁に配置されているゲート絶縁膜を備える。第１底面と側壁との間に、丸みを有する第１の角部が形成されている。特定膜は、第１の角部を覆っている。

上記の半導体装置では、トレンチの第１底面の第１の角部が特定膜で覆われている。第１の角部を特定膜で保護することができるため、トレンチの形成工程中において、第１の角部が丸みを有している状態を維持することができる。第１の角部への電界集中を緩和できるため、半導体装置の耐圧を維持することが可能となる。

実施例１に係る半導体装置１の断面図である。 半導体装置１の製造方法を説明するフロー図である。 半導体装置１の製造方法を説明する断面図である。 半導体装置１の製造方法を説明する断面図である。 半導体装置１の製造方法を説明する断面図である。 半導体装置１の製造方法を説明する断面図である。 実施例２に係る半導体装置１ａの断面図である。 半導体装置１ａの製造方法を説明する断面図である。 半導体装置１ａの製造方法を説明する断面図である。 半導体装置１ａの製造方法を説明する断面図である。

本明細書が開示する技術要素を、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。

本明細書が開示する一例の半導体装置では、特定膜は誘電体であってもよい。

この構成によれば、特定膜によって電界緩和を行うことができる。

本明細書が開示する一例の半導体装置では、トレンチは、ｃ面で形成されている第２底面を備えていてもよい。第２底面は、第１底面と側壁との間に配置されているとともに第１底面よりも上側に配置されていてもよい。第１底面は、第１の角部を介して第２底面に接続していてもよい。第２底面は、第２の角部を介して側壁に接続していてもよい。第２の角部の曲率半径は、第１の角部の曲率半径よりも小さくてもよい。第２底面および第２の角部は、ゲート絶縁膜で覆われていてもよい。

この構成によれば、第２底面の下側に、第１底面を配置することができる。電界はトレンチの最下部である第１底面に集中するが、第１底面の角部の曲率半径が大きくされているため、第１底面で電界緩和することができる。第２底面の第２の角部への電界集中を抑制することが可能となる。

本明細書が開示する一例の半導体装置では、第１底面の下側に第１底面に接して形成されている第２導電型の特定領域をさらに備えていてもよい。半導体装置の上面視において、特定領域の幅はトレンチの側壁間の幅よりも小さくてもよい。

この構成によれば、第２導電型の特定領域と第１導電型のドリフト層とのｐｎ接合により空乏層を形成できるため、トレンチ底面における電界緩和が可能となる。また半導体装置のオン時には、トレンチ側壁に対向した領域にチャネル反転層が発生するため、トレンチ側壁に沿って電流経路が形成される。そして特定領域の幅はトレンチの側壁間の幅よりも小さいため、特定領域によって形成された空乏層が電流経路に与える影響を抑制することができる。半導体装置のオン抵抗の上昇を抑制することが可能となる。

本明細書が開示する一例の半導体装置の製造方法は、ウルツ鉱型構造を有し表面がｃ面である化合物半導体基板の表面から、＜１１－２０＞方向に長手方向を有するトレンチを形成するトレンチ形成工程を備える。トレンチの底面と側壁とを接続している角部が丸みを有している。製造方法は、トレンチの底面および側壁に、底面における膜厚が側壁における膜厚よりも厚い特定膜を形成する工程を備える。製造方法は、底面および角部に特定膜が残存するとともに側壁が露出するように、特定膜をエッチングする工程を備える。製造方法は、特定膜のエッチングレートが化合物半導体基板のエッチングレートに比して低いとともに、ｍ面のエッチングレートが他の面のエッチングレートに比して低いエッチングを用いて、側壁をエッチングする側壁エッチング工程を備える。製造方法は、特定膜の上面および側壁にゲート絶縁膜を成膜する工程を備える。

この製造方法によれば、トレンチの底面の角部を特定膜で保護した状態で、側壁をエッチングすることができる。側壁エッチング工程において、角部が丸みを有している状態を維持することができる。角部への電界集中を緩和できるため、半導体装置の耐圧を維持することが可能となる。

本明細書が開示する一例の半導体装置の製造方法では、特定膜は誘電体であってもよい。

この構成によれば、特定膜によって電界緩和を行うことができる。

本明細書が開示する一例の半導体装置の製造方法では、トレンチ形成工程で形成されるトレンチは、底面の幅よりも開口部の幅の方が大きいテーパ形状の断面形状を備えていてもよい。側壁エッチング工程後のトレンチは、底面の幅が開口部の幅と同程度まで拡大された矩形形状の断面形状を備えていてもよい。

この製造方法によれば、側壁エッチング工程により、側壁に平坦なｍ面を露出させることができる。トレンチの最下部に位置している、特定膜で覆われた底面に電界が集中するが、この底面の角部の曲率半径が大きくされているため、電界緩和することができる。新たに形成された底面の角部への電界集中を抑制することが可能となる。

本明細書が開示する一例の半導体装置の製造方法は、トレンチ形成工程の後に、底面に不純物をイオン注入する工程をさらに備えていてもよい。不純物は、トレンチの底面が配置されている化合物半導体基板の導電型とは反対の導電型を形成するための不純物であってもよい。

この製造方法によれば、底面の下側に、化合物半導体基板の導電型とは反対の導電型を有する領域を形成することができる。底面の下側に、ｐｎ接合による空乏層を形成できるため、トレンチ底面における電界緩和が可能となる。

（半導体装置１の構造）
図１に、半導体装置１の側面における断面図を示す。半導体装置１は、ＭＯＳＦＥＴと称されるパワー半導体素子である。半導体装置１は、トレンチゲート型である。図１において、参照番号１０はＧａＮ基板を示している。ＧａＮ基板１０は、ウルツ鉱型構造を有する化合物半導体基板である。ＧａＮ基板１０の表面１０ｓは、（０００１）面（ｃ面）である。ＧａＮ基板１０の表面１０ｓにソース電極３０が形成されており、裏面にドレイン電極３１が形成されている。ＧａＮ基板１０は、ｎ^＋型のドレイン層１１、ｎ型のドリフト層１２、ｐ型のボディ層１３、ｎ^＋型のソース領域１４およびｐ^＋型のボディコンタクト領域１５を備えている。

ＧａＮ基板１０には、ソース領域１４の上面からソース領域１４およびボディ層１３を貫通してドリフト層１２まで到達している、トレンチ２０が形成されている。トレンチ２０は、側壁２０ｓ、第１底面２０ｂ１、第１角部２０ｃ１、を備えている。側壁２０ｓは、ＧａＮのｍ面で形成されている面である。第１底面２０ｂ１は、ＧａＮのｃ面で形成されている面である。ｍ面は、（１－１００）面、（１０－１０）面、（－１０１０）面、（－１１００）面、（０１－１０）面、（０－１１０）面の総称である。ｍ面は、非極性面である。ｍ面は、［０００１］方向のｃ軸に平行な面であり、ｃ面と直交している面である。第１角部２０ｃ１は、第１底面２０ｂ１と側壁２０ｓとを接続している部位であり、丸みを有している。

第１底面２０ｂ１には、特定膜２１が配置されている。本実施例では、特定膜２１はシリコン窒化膜（Ｓｉ_３Ｎ_４）であり、誘電体である。特定膜２１は、第１角部２０ｃ１を覆っている。特定膜２１の上面および側壁２０ｓには、ゲート絶縁膜２２が配置されている。ゲート絶縁膜２２は、ゲート性能に特化した、特定膜２１とは異なる膜種とすることができる。ゲート絶縁膜２２の膜種としては、例えば、Ａｌ_２Ｏ_３系やＳｉＯ_２系の膜を用いることができる。トレンチ２０の内部には、ゲート絶縁膜２２を介して、導電性のトレンチゲート電極２３が充填されている。トレンチゲート電極２３の上面には、層間絶縁膜２４が形成されている。層間絶縁膜２４によって、トレンチゲート電極２３は、ソース電極３０から絶縁されている。

（半導体装置１の製造方法）
図２のフローおよび図３～図６の断面図を用いて、半導体装置１の製造方法を説明する。ステップＳ１０において、ドレイン層１１、ドリフト層１２、ボディ層１３がこの順に積層されたＧａＮ基板１０を準備する。ＧａＮ基板１０の表面１０ｓからイオン注入して、ソース領域１４とボディコンタクト領域１５を製造する。

ステップＳ２０において、ＧａＮ基板１０の表面１０ｓから、＜１１－２０＞方向に長手方向を有するトレンチ２０を形成する（図３参照）。ＧａＮ基板１０の表面１０ｓはｃ面であるため、側壁２０ｓはｍ面となり、第１底面２０ｂ１はｃ面となる。トレンチ２０は、既知のフォトリソグラフィ技術およびドライエッチング技術により形成することができる。ドライエッチング条件を調整することにより、側壁２０ｓを基板の表面１０ｓに対して略垂直であるとともに、第１角部２０ｃ１が丸みを有するように形成することができる。

ステップＳ３０において、トレンチ２０の第１底面２０ｂ１および側壁２０ｓに、特定膜２１（シリコン窒化膜）を成膜する（図４参照）。特定膜２１は、第１底面２０ｂ１における膜厚Ｔ１が、側壁２０ｓにおける膜厚Ｔ２よりも厚くなるように成膜される。このような特定膜２１は、側壁よりも底面の膜厚が厚くなるような異方性を有する成膜方法を用いればよい。例えば、ステップカバレッジの悪いＣＶＤ法や、ＰＶＤ法などを用いることができる。

ステップＳ４０において、第１底面２０ｂ１および第１角部２０ｃ１に特定膜２１が残存するとともに、側壁２０ｓの特定膜２１が除去されるように、特定膜２１をエッチングする（図５参照）。これにより、第１角部２０ｃ１が特定膜２１で覆われている状態で、側壁２０ｓのみを露出させることができる。具体的には、第１底面２０ｂ１の膜厚Ｔ１が側壁２０ｓの膜厚Ｔ２よりも厚いため、特定膜２１を等方エッチングすることにより、側壁２０ｓの特定膜２１のみを選択的に除去することができる。本実施例では、熱リン酸によるウェットエッチングにより、特定膜２１（シリコン窒化膜）をエッチングした。

ステップＳ５０において、特定膜２１のエッチングレートがＧａＮ基板１０のエッチングレートに比して低いとともに、ｍ面のエッチングレートが他の面のエッチングレートに比して低いエッチングを用いて、側壁２０ｓをエッチングする。本実施形態では、ＴＭＡＨ（水酸化テトラメチルアンモニウム）を用いたウェットエッチングを行った。これにより、第１角部２０ｃ１を特定膜２１で保護しながら、側壁２０ｓをエッチングすることができる。また側壁２０ｓのエッチングでは、エッチングがｍ面で自動停止するため、側壁２０ｓを平坦化することができる。側壁２０ｓはチャネルとなるため、平坦化によりデバイス特性を向上させることが可能となる。

なお、ステップＳ２０のトレンチ形成工程において、側壁２０ｓを基板の表面１０ｓに対して略垂直に形成している。よって側壁２０ｓはほぼｍ面で形成されているため、ステップＳ５０における側壁２０ｓのエッチング量は非常に少ない。従って、エッチング前後におけるトレンチ２０の断面形状や幅の変化量は、無視できる程度に小さくすることができる。

ステップＳ６０において、特定膜２１の上面および側壁２０ｓにゲート絶縁膜２２を成膜する（図６参照）。ゲート絶縁膜２２は、特定膜２１よりもステップカバレッジの良好な方法で成膜することができる。本実施形態では、ゲート絶縁膜２２は、ＡＬＤ法で成膜したアルミニウムシリケート（ＡｌＳｉＯ）膜とした。

ステップＳ７０において、トレンチゲート電極２３、層間絶縁膜２４、ソース電極３０、ドレイン電極３１の形成が行われる。以上により、図１に示す半導体装置１が完成する。

（効果）
ステップＳ５０において、第１角部２０ｃ１を特定膜２１で保護しながら側壁２０ｓをエッチングすることができるため、第１角部２０ｃ１が丸みを有している状態を維持することができる。第１角部２０ｃ１への電界集中を緩和できるため、半導体装置１の耐圧を維持することが可能となる。

半導体装置１の動作時には、トレンチ２０の最下部である第１底面２０ｂ１に電界が集中する。この第１底面２０ｂ１に誘電体である特定膜２１（シリコン窒化膜）を配置することにより、第１底面２０ｂ１の誘電体膜厚を側壁２０ｓの誘電体膜厚よりも厚くすることができる。第１底面２０ｂ１での電界緩和を行うことができるため、半導体装置１の耐圧を維持することが可能となる。

（半導体装置１ａの構造）
実施例２に係る半導体装置１ａ（図７）は、実施例１の半導体装置１（図１）に比して、トレンチの底面の形状が異なっている。実施例１の半導体装置１と共通する部位には同一符号を付すことで、説明を省略する。

トレンチ２０ａは、側壁２０ｓ、第１底面２０ｂ１、第１角部２０ｃ１、第２底面２０ｂ２、第２角部２０ｃ２、を備えている。第２底面２０ｂ２は、ｃ面で形成されている。第２底面２０ｂ２は、第１底面２０ｂ１と側壁２０ｓとの間に配置されているとともに第１底面２０ｂ１よりも上側に配置されている。第１底面２０ｂ１は、第１角部２０ｃ１を介して第２底面２０ｂ２に接続している。第２底面２０ｂ２は、第２角部２０ｃ２を介して側壁２０ｓに接続している。第２角部２０ｃ２の曲率半径は、第１角部２０ｃ１の曲率半径よりも小さい。換言すると、第１角部２０ｃ１の方が第２角部２０ｃ２よりも丸みを有している。第１底面２０ｂ１および第１角部２０ｃ１は、特定膜２１で覆われている。第２底面２０ｂ２、第２角部２０ｃ２および特定膜２１の上面は、ゲート絶縁膜２２で覆われている。

また、第１底面２０ｂ１の下側には、ｐ型の特定領域１６が配置されている。特定領域１６は、第１底面２０ｂ１に接して形成されている。特定領域１６の幅Ｗ１は、トレンチ２０ａの側壁２０ｓ間の幅Ｗ２よりも小さい。

（半導体装置１ａの製造方法）
実施例１のフロー図（図２）において、実施例２に特有な工程のみを説明する。図８に、ステップＳ２０のトレンチ形成工程で形成される、実施例２のトレンチ２０ａを示す。トレンチ２０ａは、第１底面２０ｂ１の幅Ｗ１１よりも、開口部の幅Ｗ１２の方が大きいテーパ形状の断面形状を備えている。

実施例２では、ステップＳ２０のトレンチ形成工程の後に、第１底面２０ｂ１にｐ型不純物（例：マグネシウム）をイオン注入する工程をさらに備えている。これにより図８に示すように、第１底面２０ｂ１の下側に特定領域１６を形成することができる。特定領域１６は、第１底面２０ｂ１が配置されているｎ型ドリフト層１２とは反対のｐ型の導電型を有する領域である。

ステップＳ３０において特定膜２１を成膜し、ステップＳ４０において特定膜２１をエッチングする。これにより図９に示すように、第１角部２０ｃ１および第１底面２０ｂ１が特定膜２１で覆われている状態で、側壁２０ｓのみを露出させることができる。

ステップＳ５０において、側壁２０ｓをＴＭＡＨを用いてエッチングする。ＴＭＡＨ薬液を用いたＧａＮのウェットエッチングでは、ｍ面およびｃ面のエッチングレートが他の面に比して遅い性質を有する。従って、側壁２０ｓのエッチングでは、エッチングがｍ面で自動停止する。ｍ面はｃ面に対して垂直であるため、側壁２０ｓが基板の表面１０ｓに対して垂直な面となるように、横方向へエッチングが進む。また第１角部２０ｃ１および第１底面２０ｂ１は特定膜２１で保護されているため、エッチングが行われない。よって、特定膜２１の上面２１ｓを基準として、横方向へ広がるようにエッチングが進む。その結果、図１０に示すように、トレンチ２０ａの底面の幅が開口部の幅Ｗ１２と同程度まで拡大される。そして、特定膜２１の上面２１ｓと同一平面内に、新たな底面である第２底面２０ｂ２が形成される。エッチングはｃ面で自動停止するため、第２底面２０ｂ２はｃ面となる。第２底面２０ｂ２（ｃ面）と側壁２０ｓ（ｍ面）とは互いに垂直に交差するため、トレンチ２０ａの断面形状は矩形形状となる。交差部分には、丸みが小さい第２角部２０ｃ２が形成される。以上より、第２底面２０ｂ２の下側に、特定膜２１で覆われた第１底面２０ｂ１が突出している構造を形成することができる。その後、ステップＳ６０およびＳ７０が行われることで、図７に示す半導体装置１ａが完成する。

（効果）
半導体装置１ａ（図７）では、第２底面２０ｂ２の下側に、第１底面２０ｂ１を配置することができる。電界はトレンチ２０ａの最下部である第１底面２０ｂ１に集中するが、第１底面２０ｂ１の第１角部２０ｃ１の曲率半径が大きくされているため、第１底面２０ｂ１で電界緩和することができる。第２底面２０ｂ２の第２角部２０ｃ２への電界集中を抑制することが可能となる。

ｐ型の特定領域１６とｎ型のドリフト層とのｐｎ接合により空乏層を形成できるため、トレンチ２０ａの底面における電界緩和が可能となる。また半導体装置１ａのオン時には、側壁２０ｓに対向した領域にチャネル反転層ＩＬが発生するため、側壁２０ｓに沿って電流経路が形成される。そして特定領域１６の幅Ｗ１はトレンチ２０ａの側壁２０ｓ間の幅Ｗ２よりも小さいため、特定領域１６によって形成された空乏層が電流経路に与える影響を抑制することができる。半導体装置１ａのオン抵抗の上昇を抑制することが可能となる。

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。

（変形例）
実施例２の半導体装置１ａ（図７）は、特定領域１６を備えていない構成であってもよい。この構成によっても、第２角部２０ｃ２への電界集中を抑制する効果が得られる。

半導体装置１を構成する化合物半導体基板は、ＧａＮに限られない。ウルツ鉱型構造を有する化合物半導体であれば何れの半導体であってもよく、例えばＡｌＮであってもよい。

特定膜２１は誘電体に限られない。ステップＳ５０において、化合物半導体基板のエッチングレートに比して十分に低いエッチングレートを有する膜であれば、何れの膜であってもよい。特定膜２１はシリコン窒化膜（Ｓｉ_３Ｎ_４）に限られない。例えばシリコン酸化膜でもよい。

ゲート絶縁膜２２は、ＡｌＳｉＯ膜に限られない。例えば、ＣＶＤ法により成膜したシリコン酸化膜でもよい。

ｎ型は、第１導電型の一例である。ｐ型は、第２導電型の一例である。

１：半導体装置 １２：ドリフト層 １３：ボディ層 １４：ソース領域 １６：特定領域 ２０：トレンチ ２０ｂ１：第１底面 ２０ｂ２：第２底面 ２０ｃ１：第１角部 ２０ｃ２：第２角部 ２１：特定膜 ２２：ゲート絶縁膜

Claims (8)

1. ウルツ鉱型構造を有する化合物半導体を利用する半導体装置であって、
   第１導電型のドリフト層と、
   前記ドリフト層の上面に接している第２導電型のボディ層と、
   前記ボディ層の上部に配置されている第１導電型のソース領域と、
   前記ソース領域の上面から前記ソース領域および前記ボディ層を貫通して前記ドリフト層まで到達しているトレンチであって、ｍ面で形成されている側壁とｃ面で形成されている第１底面とを備える前記トレンチと、
   前記第１底面に配置されている特定膜と、
   前記特定膜の上面および前記側壁に配置されているゲート絶縁膜と、
   を備え、
   前記第１底面と前記側壁との間に、丸みを有する第１の角部が形成されており、
   前記特定膜は、前記第１の角部を覆っている、半導体装置。
2. 前記特定膜は誘電体である、請求項１に記載の半導体装置。
3. 前記トレンチは、ｃ面で形成されている第２底面であって、前記第１底面と前記側壁との間に配置されているとともに前記第１底面よりも上側に配置されている前記第２底面をさらに備えており、
   前記第１底面は、前記第１の角部を介して前記第２底面に接続しており、
   前記第２底面は、第２の角部を介して前記側壁に接続しており、
   前記第２の角部の曲率半径は、前記第１の角部の曲率半径よりも小さく、
   前記第２底面および前記第２の角部は、前記ゲート絶縁膜で覆われている、請求項１または２に記載の半導体装置。
4. 前記第１底面の下側に前記第１底面に接して形成されている第２導電型の特定領域をさらに備え、
   前記半導体装置の上面視において、前記特定領域の幅は前記トレンチの前記側壁間の幅よりも小さい、請求項３に記載の半導体装置。
5. 半導体装置の製造方法であって、
   ウルツ鉱型構造を有し表面がｃ面である化合物半導体基板の表面から、＜１１－２０＞方向に長手方向を有するトレンチを形成するトレンチ形成工程であって、前記トレンチの底面と側壁とを接続している角部が丸みを有している、前記トレンチ形成工程と、
   前記トレンチの底面および側壁に、前記底面における膜厚が前記側壁における膜厚よりも厚い特定膜を形成する工程と、
   前記底面および前記角部に前記特定膜が残存するとともに前記側壁が露出するように、前記特定膜をエッチングする工程と、
   前記特定膜のエッチングレートが前記化合物半導体基板のエッチングレートに比して低いとともに、ｍ面のエッチングレートが他の面のエッチングレートに比して低いエッチングを用いて、前記側壁をエッチングする側壁エッチング工程と、
   前記特定膜の上面および前記側壁にゲート絶縁膜を成膜する工程と、
   を備える、半導体装置の製造方法。
6. 前記特定膜は誘電体である、請求項５に記載の半導体装置の製造方法。
7. 前記トレンチ形成工程で形成される前記トレンチは、前記底面の幅よりも開口部の幅の方が大きいテーパ形状の断面形状を備えており、
   前記側壁エッチング工程後の前記トレンチは、前記底面の幅が前記開口部の幅と同程度まで拡大された矩形形状の断面形状を備えている、請求項５または６に記載の半導体装置の製造方法。
8. 前記トレンチ形成工程の後に、前記底面に不純物をイオン注入する工程をさらに備え、
   前記不純物は、前記トレンチの底面が配置されている前記化合物半導体基板の導電型とは反対の導電型を形成するための不純物である、請求項７に記載の半導体装置の製造方法。
   

Images