WO2016078986A1 - Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip - Google Patents

Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip Download PDF

Info

Publication number
WO2016078986A1
WO2016078986A1 PCT/EP2015/076340 EP2015076340W WO2016078986A1 WO 2016078986 A1 WO2016078986 A1 WO 2016078986A1 EP 2015076340 W EP2015076340 W EP 2015076340W WO 2016078986 A1 WO2016078986 A1 WO 2016078986A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
quantum well
well structure
mask
mirror
Prior art date
Application number
PCT/EP2015/076340
Other languages
English (en)
French (fr)
Inventor
Joachim Hertkorn
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US15/527,402 priority Critical patent/US10535515B2/en
Publication of WO2016078986A1 publication Critical patent/WO2016078986A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Definitions

  • An object to be solved is to provide an optoelectronic semiconductor chip with a high internal and external
  • the method is used to produce an optoelectronic semiconductor chip.
  • the semiconductor chip is preferably a radiation-emitting semiconductor chip.
  • Intensity of the emitted radiation is, for example, at least 360 nm or 420 nm and / or at most 1500 nm or 750 nm or 550 nm or 495 nm.
  • the optoelectronic semiconductor chip is a
  • the method comprises the step of producing a nucleation layer on a
  • the growth substrate may be one with respect to a material of the nucleation layer
  • the growth substrate is based then on a different material or material system than the nucleation layer. For example, it is in the
  • the nucleation layer may comprise one or more sublayers.
  • the partial layers may differ from one another in the material composition.
  • the method comprises the step of applying a mask layer to the
  • the mask layer may include one or more sub-layers stacked one on top of the other.
  • the mask layer is formed from a plurality of mask islands.
  • the mask islands preferably represent areas of material made of a material of the mask layer which is not covered by a masking layer
  • the mask islands are preferably all designed similar, especially seen in plan view. Alternatively, it is also possible that the mask islands are shaped differently.
  • the method comprises the step of growing a coalescing layer.
  • Coalescing layer is preferably formed from a semiconductor material and is preferably based on a similar or on the same material system as the nucleation layer.
  • the coalescing layer is grown starting from regions of the nucleation layer which are not covered by the mask islands.
  • the nucleation layer then forms a basis of growth for the
  • the coalescing layer is treated in a first growth step with a first growth step
  • Main growth direction has grown. The first
  • Main growth direction is oriented perpendicular to the nucleation layer. In other words, then a growth rate along the first main growth direction is at higher values than growth in the direction parallel to the nucleation layer.
  • webs are formed by the first growth step of the coalescence layer.
  • the webs preferably have a trapezoidal cross-sectional area in a cross section perpendicular to the nucleation layer.
  • the webs thus have an upper side facing away from the nucleation layer, which is oriented parallel or substantially parallel to the nucleation layer.
  • the webs and the upper sides of the webs, as seen in plan view, form a grid.
  • the grid is preferably a regular grid.
  • the grid is a hexagonal grid.
  • growth step In the second growth step, growth takes place predominantly or exclusively along a second main growth direction, which runs parallel to the second growth step
  • Nucleation layer is oriented.
  • the second growth step takes place starting from the webs formed in the first growth step.
  • the first and second growth steps follow one another directly.
  • Nucleation layer facing away from planar layer forms a basis for growth with a comparatively small
  • Coalescing layer a single quantum well structure or, preferably, a multiple quantum well structure grown. It is possible that between the multiple quantum well structure and the coalescence layer another
  • Layer in particular a current distribution layer to a current distribution in the direction parallel to the multiple quantum well structure, is generated.
  • the coalescing layer is a current spreading layer.
  • a mirror is generated.
  • the mirror has contact areas.
  • the contact regions are preferably formed of a metallic material or comprise a metallic material.
  • the contact areas are set up for current injection into the multiple quantum well structure.
  • the mirror comprises a multiplicity of mirror islands.
  • the mirror islands are at a total reflection of in the multiple quantum well structure in the
  • the contact areas can be defined by a single,
  • the method comprises the step of detaching the growth substrate from the
  • a roughening is produced.
  • the roughening is produced by etching, wherein the etching can be dry-chemical or wet-chemical.
  • the mask layer serves as an etching mask.
  • the method is for
  • the method comprises at least the following steps, preferably in the order given:
  • Coalescing layer is grown starting from not covered by the mask islands areas of the nucleation layer with a first Kleinwachstungsraum perpendicular to
  • V defects regions with a comparatively large defect density, in particular so-called V defects, also referred to as V-pits, form above the webs on the web tops.
  • the V defects are largely localized to areas above the tops of the lands. Between the bridge tops there are areas of reduced, low defect density.
  • V defects there is an increased charge carrier transport in the direction perpendicular to the multiple quantum well structure and into or through the multiple quantum well structure.
  • These vertical current paths due to the V defects can energize more quantum wells, thereby decreasing a current density per quantum well structure. As a result, an efficiency of the semiconductor chip is higher overall
  • the grid formed by the webs is arranged with the web top sides congruent to the contact regions of the mirror, seen in plan view. This means, in particular, that the hexagonal lattice, formed by the tops of the webs, seen in plan view
  • a shift between the two gratings relative to each other is preferably 100% or 50% or 25% or 5% of an average width of the tops of the lands, in the direction parallel to the multiple quantum well structure.
  • the semiconductor layer sequence is preferably based on a
  • III-V compound semiconductor material In the semiconductor material is In] __ n _ m N m Ga or a for example, a nitride compound semiconductor material such as Al n
  • the semiconductor layer sequence may have dopants and additional constituents.
  • the essential components of the crystal lattice of the semiconductor layer sequence ie Al, As, Ga, In, N or P, even though these may be partially replaced and / or supplemented by small amounts of other substances.
  • the nucleation layer preferably comprises one or more partial layers of aluminum nitride, aluminum oxynitride and / or AlGaN.
  • the nucleation layer can consist of one or more such partial layers.
  • the mask layer is produced from a silicon oxide and / or from a silicon nitride and / or from a silicon oxynitride.
  • the mask layer may also be made of another metal oxide or
  • Metal nitride such as aluminum oxide or aluminum nitride may be formed.
  • the mask layer preferably has a thickness of
  • the mask layer comprises a partial layer or the mask layer is formed from a material which absorbs visible light and / or
  • Such a mask layer may be a shadow mask in a lithography step and / or as
  • the degree of absorption of the mask islands is at a wavelength of 240 nm at least 70% or 80% and / or at a wavelength of 480 nm at least 5% or 10%.
  • the degree of absorption of the mask islands is at a wavelength of 240 nm at least 70% or 80% and / or at a wavelength of 480 nm at least 5% or 10%.
  • the degree of absorption of the mask islands is at a wavelength of 240 nm at least 70% or 80% and / or at a wavelength of 480 nm at least 5% or 10%.
  • the coalescing layer is formed from GaN.
  • the coalescence layer comprises GaN and AlGaN, optionally in several sublayers.
  • the coalescing layer is preferably doped, in particular n-doped.
  • the multiple quantum well structure is based on the material system AlInGaN or InGaN.
  • the multiple quantum well structure then has a plurality of alternating barrier layers and quantum well layers.
  • the multiple quantum well structure is for
  • Quantum well layers of the multiple quantum well structure can all be constructed the same or even for the emission of
  • the multiple quantum well structure has at least 4 or 7 and / or at most 20 or 12 or 10 quantum well active layers, for example 9 radiation active
  • Quantum well layers are present in the intended
  • the cover layer directly adjoins the mirror and the multiple layers. Quantum well structure on.
  • the cover layer is preferably formed from the material system AlInGaN, preferably GaN.
  • the cover layer is preferably doped, in particular p-doped.
  • the cover layer projects in places into the multiple quantum well structure.
  • a material of the cap layer fills V trenches or V holes in the multiple quantum well structure formed in the region of the V defects. These V defects show, in the
  • Defects are also called V-pits.
  • the cover layer or a material of the cover layer are also called V-pits.
  • the metallic contact areas of the mirror are made of Ag, Al and / or a
  • transparent conductive oxide such as ZnO or ITO formed.
  • the contact areas consist of Ag, Al, an Ag alloy or an Al alloy. It can be between the metallic contact areas and the cover layer a
  • Adhesive layer are located. Such as
  • Adhesive layer is formed, for example, of a transparent conductive oxide, TCO for short, or of a metal such as Pt or Ti or Ni. It is possible that the contact areas are in direct, physical contact with the cover layer, if no adhesion-promoting layer is present. Otherwise, the adhesion-promoting layer preferably directly adjoins the
  • the Bonding layer in particular to the metallic
  • Contact areas may be thin, that is, for example, at most 10 nm or 5 nm thick.
  • the mirror islands are in direct contact with the cover layer.
  • a material of the mirror islands which adjoins the cover layer is particularly preferably a transparent, dielectric material such as
  • the mirror islands on a side facing away from the multiple quantum well structure are covered by a final mirror layer, preferably completely covered.
  • the final mirror layer can be directly attached to the
  • Mirror islands border and may be formed of the same material as the metallic contact areas, in particular of silver or aluminum. Between a dielectric material of the mirror islands and the final mirror layer, an adhesion-promoting layer, especially of a TCO, may also be applied.
  • an adhesion-promoting layer especially of a TCO, may also be applied.
  • the mirror in the region of the mirror islands, in the direction away from the cover layer is formed from the following partial layers, as indicated
  • S1O2 having a thickness of at least 100 nm or 150 nm or 500 nm and / or at most 600 nm or 1 ⁇ m, particularly preferably 580 nm, TCO, in particular ZnO, with a thickness of at least 1 nm or 3 nm or 50 nm and / or 300 nm or 150 nm or at most 50 nm or 20 nm, preferably 80 nm to 120 nm,
  • Ag having a thickness of at least 50 nm or 100 nm and / or at most 300 nm or 200 nm, and
  • TCO in particular ZnO
  • the mask islands are formed in plan view by regular structures.
  • the mask islands are circular or as
  • Polygons formed like hexagons or octagons are preferably arranged in a regular hexagonal grid, wherein the mask islands on corner points of the
  • Diameter of mask islands at least 0.25 ym or 0.5 ym or 1 ym. Alternatively or additionally, the average
  • Diameter at most 10 ym or 5 ym or 3 ym or 2 ym.
  • an average distance between adjacent mask islands is alternatively or additionally at least 0.5 ⁇ m or 1 ⁇ m and / or at most 5 ⁇ m or 3 ⁇ m or 2 ⁇ m or 1.5 ⁇ m.
  • An area ratio of the nucleation layer covered by the mask islands is preferably at most 60% or 40% or 30% and / or at least 15% or 30%.
  • an average width of the upper sides of the webs before step D) and after step C) is smaller than the average distance between adjacent ones
  • the average width of the webs is at most 70% or 50% or 35% of mean distance between the mask islands. Furthermore, it is preferred, seen in plan view, a surface portion of
  • Topsides of the ridges at most 60% or 40% or 30% or 20% of the total area of the nucleation layer, seen in plan view.
  • the area fraction of the upper side, seen in plan view is at least 15% or 30%.
  • the webs after step C) and before step D) in free spaces between the tops have a truncated pyramidal shape.
  • these free spaces are hexagonal truncated pyramids.
  • the first occurs
  • a support is attached to the mirror before step I), ie before the removal of the growth substrate.
  • the carrier is attached to the
  • the carrier is preferably that component of the finished product
  • the carrier preferably remains in the finished semiconductor chip.
  • the multiple quantum well structure is energized exclusively via the carrier and / or exclusively from the direction of the carrier.
  • electrical connections for energizing a the carrier are provided.
  • regions directly above the upper sides of the webs on a side facing away from the growth substrate side of the coalescing layer have a higher
  • the higher density regions are at V-defects, starting from the metallic ones
  • V defects serve as vertical current paths.
  • the mask layer is still partially or completely present in the finished semiconductor chip. That is, the mask layer is then a component of the finished semiconductor chip and in particular represents a part of a radiation exit surface of the semiconductor chip. If the mask layer comprises, for example, one
  • the SiN sublayer, in which the LLO also acts is peeled off, in particular wet-chemically, so as not to function as an absorber in the finished semiconductor chip.
  • the SiN sublayer, in which the LLO also acts is peeled off, in particular wet-chemically, so as not to function as an absorber in the finished semiconductor chip.
  • the nucleation layer is no longer or only to a negligible proportion
  • the roughening does not extend into the multiple quantum well structure. It is possible that the roughening is limited to the coalescing and then not up to the optional, additional
  • the regions having the high density of V defects range from the metallic ones
  • V defects extend through the multiple quantum well structure, they do not extend to the lands.
  • the V-defects then start along the
  • Seen growth direction approximately 200 nm below the multiple quantum well structure.
  • a maximum average distance between the multiple quantum well structure and a start of the V defects along the growth direction is preferably at most 250 nm or 500 nm or 1000 nm.
  • the semiconductor chip is a method
  • FIG. 1 shows schematic representations of method steps
  • FIG. 2 shows a schematic plan view of a coalescing layer for a method described here
  • FIG. 3 shows schematic representations of a multiple
  • Figure 4 is a plan view of a roughening for one here
  • FIG. 1 schematically shows method steps for producing an optoelectronic semiconductor chip 10.
  • a growth substrate 1 is provided.
  • Growth substrate 1 is, for example, a Sapphire substrate. Alternatively, it is also a silicon substrate
  • a nucleation layer 2 is produced directly on the growth substrate 1.
  • the nucleation layer is, for example, an AlN layer.
  • a mask layer 3 is applied directly to the nucleation layer 2.
  • it is at the mask layer 3 by a layer stack of silicon nitride S1O2 _ - S1O2, in particular each with a
  • FIG. 1D shows that the mask layer 3 is preferably patterned by means of photolithography and subsequent etching.
  • FIG. 1D shows that the mask layer 3 is preferably patterned by means of photolithography and subsequent etching.
  • a sectional view in Figure 1D is a
  • a coalescing layer 4 is grown starting from the nucleation layer 2.
  • a first growth step primarily a vertical growth, ie a growth in the direction perpendicular to the
  • An average width of the webs, in the direction parallel to the nucleation layer 2, is in particular about 500 nm.
  • the growth step as shown in FIG. 1F, becomes
  • the coalescing layer 4 is preferably formed from undoped or at least not intentionally doped GaN.
  • Coalescence layers are also in the publication DE 10 2011 114 671 A1, see in particular paragraphs 43 to 48 and 55 to 61 and claims 2, 5, 7 and 10.
  • middle layers may also be present, as described in this document.
  • coalescing layer may be grown and the mask layer can be formed, as in the publication
  • WO 2014/048805 Al specified, see in particular page 7, line 17 to page 9, line 25 and page 11, line 20 to page 13, line 24. Also, the disclosure of this document is incorporated in this respect by reference back. Growth conditions for the vertical and horizontal growth of GaN are described, for example, in the article Hiramatsu et al. in Journal of Crystal Growth, vol. 221, pp. 316-326 of the year 2000, as well as the article Gilbert in Reports on Progress in Physics, Vol. 67, pages 667 to 715, 2004.
  • a multiple quantum well structure 5 is grown on the coalescing layer 4, which after the method step in FIG. 11 is a continuous and smooth layer.
  • the multiple quantum well structure 5 has alternating
  • Mask layer 3 are dislocations 46, also referred to as V defects, facing away from the nucleation layer 2
  • V defects occur in the multiple quantum well structure 5, which extend in the direction away from the nucleation layer 2 continue.
  • the V defects can also be grown in a special defect attachment layer, not shown.
  • Such a defect attachment layer serves to generate an increased number of V defects and, unlike the multiple quantum well structure 5, preferably has no superlattice structure.
  • the defect attachment layer is located along the
  • a cover layer 6 is grown directly on the multiple quantum well structure 5, wherein the cover layer 6 is based on p-doped GaN.
  • the cover layer 6 becomes such
  • Radiation generation efficiency of the semiconductor layer sequence can be increased.
  • Cover layer 6 a mirror 7 is applied.
  • a layer of a dielectric material for example a layer, is applied directly to the cover layer 6 first
  • Silicon dioxide layer 72a applied. To this
  • Silicon dioxide layer 72a subsequently becomes one ZnO layer 72b applied. Subsequently, via lithography and etching, a multiplicity of mirror islands 72
  • the mirror islands 72 are arranged congruent or nearly identical to the mask islands of the mask layer 3. In other words, the resulting structure of the mirror islands 72 may be shaped as shown in FIG.
  • the mask islands 72 may be used as a shadow mask for a photoresist which is exposed from the growth substrate 1 to radiation for which the mask islands are impermeable.
  • an adjustment of the photographic techniques for the mirror islands 72 and the mask islands can be achieved in that the
  • Multiple quantum well structure 5 is excited for photoluminescence.
  • areas with many V defects ie the areas above the upper sides 42 of the webs 41, appear darker.
  • contact regions 71 are generated in the gaps between the mirror islands 72, which are set up to impress current in the cover layer 6.
  • the contact regions 71 are preferably metallic contact regions.
  • the contact areas 71 are formed of a metal such as silver.
  • the mirror 7 is formed as a continuous, contiguous structure.
  • a layer for improving an adhesion or an electrical contact for example a thin one, between the metallic contact region 71 and the cover layer 6
  • dielectric material such as silicon dioxide can be used, the mirror islands 72 on the cover layer 6
  • TCOs Materials like TCOs preventable. Such TCOs have one compared to dielectric materials such as silicon dioxide
  • Multiple quantum well structure is an electrically conductive material on the cover layer 6 in the region of the mirror islands 72 can be dispensed with.
  • the mirror islands 72 are designed to be electrically insulating in the direction perpendicular to the mirror 7.
  • a permanent support 8 is attached to the mirror 7, for example by means of soldering or
  • a connecting medium layer between the mirror 7 and the carrier 8 is not for the sake of simplicity of illustration
  • FIG. 10 shows that the growth substrate 1 and the nucleation layer 2 are removed from the mask layer 3 and the coalescing layer 4, for example by means of a laser lift-off method, wherein a material decomposition by the laser radiation takes place approximately in a sub-layer of the mask layer 3, or in the nucleation layer 2 can be done.
  • a roughening 9 is produced in particular by wet-chemical etching, for example by means of KOH, the roughening 9 preferably being limited to the coalescing layer 4.
  • the roughening may alternatively penetrate the coalescing layer 4 in places, whereby preferably the multiple quantum well structure 5 is not affected by the roughening.
  • a resulting structure is shown in an SEM photograph in FIG.
  • the generation of this roughening is preferably carried out, as indicated in the document DE 10 2012 101 211 AI, see in particular paragraphs 15 and 53 to 67.
  • the disclosure of this document with regard to generating the roughening and also with respect to the nucleation layer, the mask layer and the coalescence layer and to the multiple quantum well structure is added by reference back.
  • the finished semiconductor chip 10, as shown in Figure 1P, is characterized by a high external and internal
  • Quantum efficiency off This is achieved in particular by the improved mirror 7 with the electrically insulating Mirror islands 72 and the metallic contact areas 71 in conjunction with the V-defects that extend from the contact areas 71 to the structures of the roughening 9. Due to the hexagonal lattice 48 seen in plan view, see also the schematic plan view of the cover layer 6 in FIG. 2, a uniform current injection into the multiple quantum well structure 5 can be achieved, seen in plan view. In this case, the dislocations 46 are along the hexagonal grid 48

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

Das Verfahren ist zur Herstellung eines optoelektronischen Halbleiterchips eingerichtet und umfasst die Schritte: A) Erzeugen einer Nukleationsschicht (2) auf einem Aufwachssubstrat (1), B) Aufbringen einer Maskenschicht (3) mit Maskeninseln auf die Nukleationsschicht (2), C) Aufwachsen einer Koaleszenzschicht (4), wobei die Koaleszenzschicht (4) ausgehend von nicht von den Maskeninseln bedeckten Bereichen der Nukleationsschicht (2) gewachsen wird, sodass im Querschnitt trapezförmige Stege (41) gebildet werden, D) Weiterwachsen der Koaleszenzschicht (4) mit einer zweiten Hauptwachstumsrichtung parallel zur Nukleationsschicht (2) zu einer zusammenhängenden und durchgehenden Schicht, E) Wachsen einer Mehrfach-Quantentopfstruktur(5) auf der Koaleszenzschicht (4), F) Aufbringen eines Spiegels (7), der metallische Kontaktbereiche (71) zu einer Stromeinprägung und Spiegelinseln (72) zur Totalreflexion von Strahlung aufweist, und G) Ablösen des Aufwachssubstrats (1) und Erzeugen einer Aufrauung (9) durch Ätzen, wobei die Maskenschicht (3) als Ätzmaske dient.

Description

Beschreibung
Verfahren zur Herstellung eines optoelektronischen
Halbleiterchips und optoelektronischer Halbleiterchip
Es wird ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips angegeben. Darüber hinaus wird ein damit
hergestellter optoelektronischer Halbleiterchip angegeben. Eine zu lösende Aufgabe besteht darin, einen optoelektronischen Halbleiterchip mit einer hohen internen und externen
Quanteneffizienz anzugeben.
Diese Aufgabe wird unter anderem durch ein Verfahren und durch einen optoelektronischen Halbleiterchip mit den Merkmalen der unabhängigen Patentansprüche gelöst. Bevorzugte Weiterbildungen sind Gegenstand der abhängigen Ansprüche.
Gemäß zumindest einer Ausführungsform dient das Verfahren zur Herstellung eines optoelektronischen Halbleiterchips. Bei dem Halbleiterchip handelt es sich bevorzugt um einen Strahlung aussendenden Halbleiterchip. Eine Wellenlänge maximaler
Intensität der ausgesandten Strahlung liegt zum Beispiel bei mindestens 360 nm oder 420 nm und/oder bei höchstens 1500 nm oder 750 nm oder 550 nm oder 495 nm. Besonders bevorzugt handelt es sich bei dem optoelektronischen Halbleiterchip um eine
Leuchtdiode, kurz LED.
Gemäß zumindest einer Ausführungsform weist das Verfahren den Schritt des Erzeugens einer Nukleationsschicht auf einem
Aufwachssubstrat auf. Bei dem Aufwachssubstrat kann es sich hinsichtlich eines Materials der Nukleationsschicht um ein
Fremdsubstrat handeln. Das heißt, das Aufwachssubstrat basiert dann auf einem anderen Material oder Materialsystem als die Nukleationsschicht. Beispielsweise handelt es sich bei dem
Aufwachssubstrat um ein Saphirsubstrat oder um ein
Siliziumsubstrat. Die Nukleationsschicht kann eine oder mehrere Teilschichten umfassen. Die Teilschichten können sich in der Materialzusammensetzung voneinander unterscheiden.
Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Aufbringens einer Maskenschicht auf die
Nukleationsschicht. Die Maskenschicht kann eine oder mehrere Teilschichten, die übereinander gestapelt sind, aufweisen. Die Maskenschicht ist dabei aus einer Vielzahl von Maskeninseln gebildet. Die Maskeninseln stellen bevorzugt Materialbereiche aus einem Material der Maskenschicht dar, die durch kein
Material der Maskenschicht selbst miteinander verbunden sind. Die Maskeninseln sind bevorzugt allesamt gleichartig gestaltet, insbesondere in Draufsicht gesehen. Alternativ hierzu ist es auch möglich, dass die Maskeninseln verschiedenartig geformt sind .
Gemäß zumindest einer Ausführungsform weist das Verfahren den Schritt des Aufwachsens einer Koaleszenzschicht auf. Die
Koaleszenzschicht ist bevorzugt aus einem Halbleitermaterial gebildet und basiert bevorzugt auf einem ähnlichen oder auf demselben Materialsystem wie die Nukleationsschicht.
Gemäß zumindest einer Ausführungsform wird die Koaleszenzschicht ausgehend von nicht von den Maskeninseln bedeckten Bereichen der Nukleationsschicht gewachsen. Mit anderen Worten bildet dann die Nukleationsschicht eine Wachstumsgrundlage für die
Koaleszenzschicht . Gemäß zumindest einer Ausführungsform wird die Koaleszenzschicht in einem ersten Wachstumsschritt mit einer ersten
Hauptwachstumsrichtung gewachsen. Die erste
Hauptwachstumsrichtung ist senkrecht zur Nukleationsschicht orientiert. Mit anderen Worten liegt dann eine Wachstumsrate entlang der ersten Hauptwachstumsrichtung bei höheren Werten als ein Wachstum in Richtung parallel zur Nukleationsschicht.
Gemäß zumindest einer Ausführungsform werden durch den ersten Wachstumsschritt der Koaleszenzschicht Stege gebildet. Die Stege weisen in einem Querschnitt senkrecht zur Nukleationsschicht gesehen bevorzugt eine trapezförmige Querschnittsfläche auf. Damit weisen die Stege eine der Nukleationsschicht abgewandte Oberseite auf, die parallel oder im Wesentlichen parallel zur Nukleationsschicht orientiert ist.
Gemäß zumindest einer Ausführungsform bilden die Stege und die Oberseiten der Stege, in Draufsicht gesehen, ein Gitter aus. Bei dem Gitter handelt es sich bevorzugt um ein regelmäßiges Gitter. Insbesondere ist das Gitter ein hexagonales Gitter.
Gemäß zumindest einer Ausführungsform folgt auf den ersten
Wachstumsschritt der Koaleszenzschicht ein zweiter
Wachstumsschritt. In dem zweiten Wachstumsschritt erfolgt überwiegend oder ausschließlich ein Wachstum entlang einer zweiten Hauptwachstumsrichtung, die parallel zur
Nukleationsschicht orientiert ist. Der zweite Wachstumsschritt erfolgt ausgehend von den Stegen, die im ersten Wachstumsschritt gebildet sind. Insbesondere folgen der erste und der zweite Wachstumsschritt unmittelbar aufeinander. Die beiden
Wachstumsschritte unterscheiden sich in ihren Prozessparametern. Gemäß zumindest einer Ausführungsform wird in dem zweiten
Wachstumsschritt die Koaleszenzschicht zu einer
zusammenhängenden und durchgehenden Schicht gewachsen. Das heißt, insbesondere erst im zweiten Wachstumsschritt wird eine zusammenhängende, löcherfreie, lückenlose Koaleszenzschicht gebildet. Die erzeugte, zusammenhängende und an einer der
Nukleationsschicht abgewandten Seite ebene Schicht bildet eine Wachstumsgrundlage mit einer vergleichsweise geringen
Versetzungsdichte oder Defektdichte für weitere Schichten.
Gemäß zumindest einer Ausführungsform wird auf der
Koaleszenzschicht eine Einfach-Quantentopfstruktur oder, bevorzugt, eine Mehrfach-Quantentopfstruktur aufgewachsen. Es ist dabei möglich, dass zwischen der Mehrfach- Quantentopfstruktur und der Koaleszenzschicht eine weitere
Schicht, insbesondere eine Stromverteilungsschicht zu einer Stromverteilung in Richtung parallel zur Mehrfach- Quantentopfstruktur, erzeugt wird. Alternativ ist es möglich, dass bereits die Koaleszenzschicht eine StromaufWeitungsschicht ist .
Gemäß zumindest einer Ausführungsform wird ein Spiegel erzeugt. Der Spiegel weist dabei Kontaktbereiche auf. Die Kontaktbereiche sind bevorzugt aus einem metallischen Material gebildet oder umfassen ein metallisches Material. Die Kontaktbereiche sind zu einer Stromeinprägung in die Mehrfach-Quantentopfstruktur eingerichtet .
Gemäß zumindest einer Ausführungsform umfasst der Spiegel eine Vielzahl von Spiegelinseln. Die Spiegelinseln sind zu einer Totalreflexion von in der Mehrfach-Quantentopfstruktur im
Betrieb des fertigen optoelektronischen Halbleiterchips
erzeugter Strahlung eingerichtet. Bevorzugt sind die Spiegelinseln jeweils ringsum von den Kontaktbereichen umgeben . Die Kontaktbereiche können durch einen einzigen,
zusammenhängenden Kontaktbereich gebildet sein. Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Ablösens des Aufwachssubstrats von der
Nukleationsschicht. Es ist möglich, dass hierbei die
Nukleationsschicht teilweise oder vollständig abgelöst und/oder zerstört wird.
Gemäß zumindest einer Ausführungsform wird eine Aufrauung erzeugt. Das Erzeugen der Aufrauung erfolgt durch ein Ätzen, wobei das Ätzen trockenchemisch oder nasschemisch erfolgen kann. Bei diesem Ätzen, durch das die Aufrauung erzeugt wird, dient die Maskenschicht als eine Ätzmaske.
In mindestens einer Ausführungsform ist das Verfahren zur
Herstellung eines optoelektronischen Halbleiterchips
eingerichtet. Das Verfahren umfasst zumindest die folgenden Schritte, bevorzugt in der angegebenen Reihenfolge:
A) Erzeugen einer Nukleationsschicht auf einem Aufwachssubstrat ,
B) Aufbringen einer Maskenschicht auf die Nukleationsschicht, wobei die Maskenschicht durch eine Vielzahl von Maskeninseln gebildet wird,
C) Aufwachsen einer Koaleszenzschicht , wobei die
Koaleszenzschicht ausgehend von nicht von den Maskeninseln bedeckten Bereichen der Nukleationsschicht gewachsen wird mit einer ersten Hauptwachstumsrichtung senkrecht zur
Nukleationsschicht, sodass Stege gebildet werden, die in
Draufsicht gesehen ein Gitter bilden und die trapezförmige
Querschnittsflächen aufweisen, D) Weiterwachsen der Koaleszenzschicht mit einer zweiten
Hauptwachstumsrichtung parallel zur Nukleationsschicht zu einer zusammenhängenden und durchgehenden Schicht,
E) Wachsen einer Mehrfach-Quantentopfstruktur auf der
Koaleszenzschicht,
F) Aufbringen eines Spiegels, der metallische Kontaktbereiche zu einer Stromeinprägung in die Mehrfach-Quantentopfstruktur und Spiegelinseln zur Totalreflexion von in der Mehrfach- Quantentopfstruktur erzeugter Strahlung aufweist, und
G) Ablösen des Aufwachssubstrats und Erzeugen einer Aufrauung durch Ätzen, wobei die Maskenschicht als Ätzmaske dient.
Bei dem hier beschriebenen Verfahren bilden sich oberhalb der Stege an den Stegoberseiten Bereiche mit einer vergleichsweise großen Defektdichte, insbesondere von sogenannten V-Defekten, auch als V-Pits bezeichnet. Die V-Defekte sind weitestgehend auf Bereiche oberhalb der Oberseiten der Stege lokalisiert. Zwischen den Stegoberseiten liegen Bereiche einer verringerten, geringen Defektdichte vor. Entlang der V-Defekte erfolgt ein erhöhter Ladungsträgertransport in Richtung senkrecht zur Mehrfach- Quantentopfstruktur und in oder durch die Mehrfach- Quantentopfstruktur . Durch diese vertikalen Strompfade aufgrund der V-Defekte können mehr Quantentöpfe bestromt werden, wodurch eine Stromdichte pro Quantentopfstruktur sinkt. Hierdurch ist eine Effizienz des Halbleiterchips bei insgesamt höheren
Stromdichten verbesserbar. Durch die defektfreien Bereiche in Draufsicht gesehen zwischen den Oberseiten der Stege ist auch ein verbessertes Kleinstromverhalten erzielbar. Aufgrund der Aufrauung, die bevorzugt mit den Bereichen mit hoher
Defektdichte korreliert, ist eine erhöhte Auskoppeleffizienz von Strahlung erzielbar. Weiterhin sind Reflexionsverluste innerhalb des Halbleiterchips durch die totalreflektierend gestalteten Spiegelinseln reduziert. Somit ist durch das hier beschriebene Verfahren ein Halbleiterchip mit einer erhöhten internen und externen Quanteneffizienz realisierbar.
Gemäß zumindest einer Ausführungsform ist das durch die Stege gebildete Gitter mit den Stegoberseiten deckungsgleich zu den Kontaktbereichen des Spiegels angeordnet, in Draufsicht gesehen. Das heißt insbesondere, dass das hexagonale Gitter, gebildet durch die Oberseiten der Stege, in Draufsicht gesehen
deckungsgleich mit dem hexagonalen Gitter, gebildet durch die Kontaktbereiche, liegt. Eine Verschiebung zwischen den beiden Gittern relativ zueinander liegt bevorzugt bei 100 % oder 50 % oder 25 % oder 5 % einer mittleren Breite der Oberseiten der Stege, in Richtung parallel zur Mehrfach-Quantentopfstruktur . Gemäß zumindest einer Ausführungsform bilden die
Nukleationsschicht , die Koaleszenzschicht , die
Stromaufweitungsschicht , die Mehrfach-Quantentopfstruktur und/oder eine Deckschicht an einer der Koaleszenzschicht
abgewandten Seite der Mehrfach-Quantentopfstruktur eine
Halbleiterschichtenfolge.
Die Halbleiterschichtenfolge basiert bevorzugt auf einem
III-V-Verbindungshalbleitermaterial . Bei dem Halbleitermaterial handelt es sich zum Beispiel um ein Nitrid- Verbindungshalbleitermaterial wie AlnIn]__n_mGamN oder um ein
Phosphid-Verbindungshalbleitermaterial wie AlnIn]__n_mGamP oder auch um ein Arsenid-Verbindungshalbleitermaterial wie AlnIn]__n_ mGamAs, wobei jeweils 0 ^ n < 1, 0 ^ m < 1 und n + m < 1 ist. Dabei kann die Halbleiterschichtenfolge Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des Kristallgitters der Halbleiterschichtenfolge, also AI, As, Ga, In, N oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können.
Gemäß zumindest einer Ausführungsform basiert die
Halbleiterschichtenfolge auf dem Materialsystem AlInGaN. In diesem Fall umfasst die Nukleationsschicht bevorzugt eine oder mehrere Teilschichten aus Aluminiumnitrid, Aluminiumoxinitrid und/oder AlGaN. Die Nukleationsschicht kann aus einer oder mehreren solcher Teilschichten bestehen.
Gemäß zumindest einer Ausführungsform ist die Maskenschicht aus einem Siliziumoxid und/oder aus einem Siliziumnitrid und/oder aus einem Siliziumoxinitrid hergestellt. Alternativ kann die Maskenschicht auch aus einem anderen Metalloxid oder
Metallnitrid wie Aluminiumoxid oder Aluminiumnitrid gebildet sein. Die Maskenschicht weist bevorzugt eine Dicke von
mindestens 5 nm oder 25 nm oder 100 nm und/oder von höchstens 1 ym oder 500 nm oder 300 nm auf.
Gemäß zumindest einer Ausführungsform umfasst die Maskenschicht eine Teilschicht oder ist die Maskenschicht aus einem Material geformt, das absorbierend für sichtbares Licht und/oder
nahinfrarote Strahlung wirkt. Eine solche Maskenschicht kann al Schattenmaske in einem Lithographieschritt und/oder als
Ablöseschicht bei einem Laserabhebeverfahren, englisch Laser lift-off oder kurz LLO, dienen.
Gemäß zumindest einer Ausführungsform weisen die Maskeninseln der Maskenschicht oder zumindest eine Teilschicht der
Maskeninseln für wenigstens einen spektralen Teilbereich zwischen 240 nm und 480 nm in Transmission gesehen einen
Absorptionsgrad von mindestens 60 % oder 85 % oder 96 % auf. Beispielsweise liegt der Absorptionsgrad der Maskeninseln bei einer Wellenlänge von 240 nm bei mindestens 70 % oder 80 % und/oder bei einer Wellenlänge von 480 nm bei mindestens 5 % oder 10 %. Alternativ oder zusätzlich weisen die
Nukleationsschicht und/oder das Aufwachssubstrat in diesem spektralen Teilbereich in Transmission gesehen einen
Absorptionsgrad von höchstens 5 % oder 1 % auf.
Gemäß zumindest einer Ausführungsform ist die Koaleszenzschicht aus GaN gebildet. Alternativ weist die Koaleszenzschicht GaN und AlGaN auf, gegebenenfalls in mehreren Teilschichten. Bevorzugt ist die Koaleszenzschicht dotiert, insbesondere n-dotiert.
Gemäß zumindest einer Ausführungsform basiert die Mehrfach- Quantentopfstruktur auf dem Materialsystem AlInGaN oder InGaN. Die Mehrfach-Quantentopfstruktur weist dann eine Vielzahl von sich abwechselnden Barriereschichten und Quantentopfschichten auf. Insbesondere ist die Mehrfach-Quantentopfstruktur zur
Erzeugung von blauem Licht eingerichtet. Die
Quantentopfschichten der Mehrfach-Quantentopfstruktur können allesamt gleich aufgebaut sein oder auch zur Emission von
Strahlung unterschiedlicher Wellenlängen eingerichtet sein.
Zum Beispiel weist die Mehrfach-Quantentopfstruktur mindestens 4 oder 7 und/oder höchstens 20 oder 12 oder 10 strahlungsaktive Quantentopfschichten auf, zum Beispiel 9 strahlungsaktive
Quantentopfschichten . Optional sind zusätzlich weitere dunkle Quantentopfschichten vorhanden, die im bestimmungsgemäßen
Betrieb des Halbleiterchips keine oder nur wenig, zum Beispiel zusammen höchstens 2 % der insgesamt in der Mehrfach- Quantentopfstruktur erzeugten Strahlung, generieren.
Gemäß zumindest einer Ausführungsform grenzt die Deckschicht unmittelbar an den Spiegel und an die Mehrfach- Quantentopfstruktur an. Die Deckschicht ist bevorzugt aus dem Materialsystem AlInGaN geformt, bevorzugt aus GaN. Weiterhin ist die Deckschicht bevorzugt dotiert, insbesondere p-dotiert. Gemäß zumindest einer Ausführungsform ragt die Deckschicht stellenweise bis in die Mehrfach-Quantentopfstruktur hinein. Insbesondere füllt ein Material der Deckschicht V-Gräben oder V-Löcher in der Mehrfach-Quantentopfstruktur aus, die im Bereich der V-Defekte gebildet sind. Diese V-Defekte weisen, im
Querschnitt gesehen, also eine V-förmige Gestalt auf.
Insbesondere weisen diese Defekte oder Ausnehmungen der
Mehrfach-Quantentopfstruktur, in die die Deckschicht hineinragt, die Form von Pyramiden oder Pyramidenstümpfen auf. Solche
Defekte werden auch als V-pits bezeichnet. Mit anderen Worten kann die Deckschicht oder ein Material der Deckschicht
nadeiförmig in die Mehrfach-Quantentopfstruktur hineinragen. Diese Nadeln durchdringen dabei die Mehrfach-Quantentopfstruktur bevorzugt nicht vollständig. Gemäß zumindest einer Ausführungsform sind die metallischen Kontaktbereiche des Spiegels aus Ag, AI und/oder einem
transparenten leitfähigen Oxid wie ZnO oder ITO gebildet.
Insbesondere bestehen die Kontaktbereiche aus Ag, AI, einer Ag-Legierung oder einer AI-Legierung. Dabei kann sich zwischen den metallischen Kontaktbereichen und der Deckschicht eine
Haftvermittlerschicht befinden. Eine solche
Haftvermittlerschicht ist zum Beispiel aus einem transparenten leitfähigen Oxid, kurz TCO, oder aus einem Metall wie Pt oder Ti oder Ni gebildet. Es ist möglich, dass die Kontaktbereiche in direktem, physischem Kontakt zu der Deckschicht stehen, falls keine Haftvermittlungsschicht vorhanden ist. Anderenfalls grenzt bevorzugt die Haftvermittlungsschicht unmittelbar an die
Deckschicht und die metallischen Kontaktbereiche. Die Haftvermittlungsschicht insbesondere an den metallischen
Kontaktbereichen kann dünn sein, das heißt, zum Beispiel höchstens 10 nm oder 5 nm dick sein. Gemäß zumindest einer Ausführungsform stehen die Spiegelinseln in direktem Kontakt zu der Deckschicht. Ferner sind die
Spiegelinseln, in Richtung senkrecht zu der Mehrfach- Quantentopfstruktur, im bestimmungsgemäßen Gebrauch des
Halbleiterchips elektrisch isolierend gestaltet. Ein Material der Spiegelinseln, das an die Deckschicht grenzt, ist besonders bevorzugt ein transparentes, dielektrisches Material wie
Siliziumoxid oder Aluminiumoxid.
Gemäß zumindest einer Ausführungsform sind die Spiegelinseln an einer der Mehrfach-Quantentopfstruktur abgewandten Seite von einer Abschlussspiegelschicht bedeckt, bevorzugt vollständig bedeckt. Die Abschlussspiegelschicht kann direkt an die
Spiegelinseln grenzen und kann aus demselben Material geformt sein wie die metallischen Kontaktbereiche, insbesondere aus Silber oder Aluminium. Zwischen einem dielektrischen Material der Spiegelinseln und der Abschlussspiegelschicht kann auch eine Haftvermittlungsschicht, speziell aus einem TCO, angebracht sein . Gemäß zumindest einer Ausführungsform ist der Spiegel im Bereich der Spiegelinseln, in Richtung weg von der Deckschicht, aus den folgenden Teilschichten gebildet, in der angegebenen
Reihenfolge :
- S1O2 mit einer Dicke von mindestens 100 nm oder 150 nm oder 500 nm und/oder höchstens 600 nm oder 1 ym, besonders bevorzugt 580 nm, - TCO, insbesondere ZnO, mit einer Dicke von mindestens 1 nm oder 3 nm oder 50 nm und/oder 300 nm oder 150 nm oder höchstens 50 nm oder 20 nm, bevorzugt 80 nm bis 120 nm,
- Ag mit einer Dicke von mindestens 50 nm oder 100 nm und/oder höchstens 300 nm oder 200 nm, und
- TCO, insbesondere ZnO, mit einer Dicke von mindestens 2 nm oder 5 nm oder 50 nm und/oder höchstens 300 nm oder 150 nm oder 100 nm oder 40 nm. Gemäß zumindest einer Ausführungsform sind die Maskeninseln in Draufsicht gesehen durch regelmäßige Strukturen gebildet.
Beispielsweise sind die Maskeninseln kreisförmig oder als
Vielecke wie Sechsecke oder Achtecke gebildet. Weiterhin sind die Maskeninseln bevorzugt in einem regelmäßigen Sechseckgitter angeordnet, wobei sich die Maskeninseln auf Eckpunkten des
Gitters befinden.
Gemäß zumindest einer Ausführungsform liegt ein mittlerer
Durchmesser der Maskeninseln bei mindestens 0,25 ym oder 0,5 ym oder 1 ym. Alternativ oder zusätzlich beträgt der mittlere
Durchmesser höchstens 10 ym oder 5 ym oder 3 ym oder 2 ym. Dabei liegt ein mittlerer Abstand zwischen benachbarten Maskeninseln alternativ oder zusätzlich bei mindestens 0,5 ym oder 1 ym und/oder bei höchstens 5 ym oder 3 ym oder 2 ym oder 1,5 ym. Ein Flächenanteil der Nukleationsschicht , der von den Maskeninseln bedeckt ist, beträgt bevorzugt höchstens 60 % oder 40 % oder 30 % und/oder mindestens 15 % oder 30 %.
Gemäß zumindest einer Ausführungsform ist eine mittlere Breite der Oberseiten der Stege vor dem Schritt D) und nach dem Schritt C) kleiner als der mittlere Abstand zwischen benachbarten
Maskeninseln der Maskenschicht. Bevorzugt liegt die mittlere Breite der Stege bei höchstens 70 % oder 50 % oder 35 % des mittleren Abstands zwischen den Maskeninseln. Weiterhin beträgt bevorzugt, in Draufsicht gesehen, ein Flächenanteil der
Oberseiten der Stege höchstens 60 % oder 40 % oder 30 % oder 20 % der Gesamtfläche der Nukleationsschicht , in Draufsicht gesehen. Alternativ oder zusätzlich liegt der Flächenanteil der Oberseite, in Draufsicht gesehen, bei mindestens 15 % oder 30 %.
Gemäß zumindest einer Ausführungsform weisen die Stege nach dem Schritt C) und vor dem Schritt D) in Freiräumen zwischen den Oberseiten eine pyramidenstumpfförmige Gestalt auf. Insbesondere sind diese Freiräume Sechseck-Pyramidenstümpfe.
Gemäß zumindest einer Ausführungsform erfolgt der erste
Wachstumsschritt in Verfahrensschritt C) bei einer niedrigeren Wachstumstemperatur als der zweite Wachstumsschritt in
Verfahrensschritt D) .
Gemäß zumindest einer Ausführungsform wird vor dem Schritt I), also vor dem Entfernen des Aufwachssubstrats , ein Träger an dem Spiegel angebracht. Beispielsweise wird der Träger an den
Spiegel gelötet oder gebondet. Bei dem Träger handelt es sich bevorzugt um diejenige Komponente der fertig hergestellten
Halbleiterchips, die die Halbleiterchips mechanisch trägt und mechanisch stabilisiert. Damit verbleibt der Träger bevorzugt in dem fertigen Halbleiterchip.
Gemäß zumindest einer Ausführungsform erfolgt eine Bestromung der Mehrfach-Quantentopfstruktur ausschließlich über den Träger und/oder ausschließlich aus Richtung des Trägers. Hierzu können elektrische Anschlüsse zur Bestromung einer dem Träger
abgewandten Seite der Mehrfach-Quantentopfstruktur sowohl durch den Spiegel als auch durch die Mehrfach-Quantentopfstruktur hindurch geführt sein, insbesondere bis in die
Stromaufweitungsschicht und/oder die Koaleszenzschicht hinein.
Gemäß zumindest einer Ausführungsform weisen Bereiche direkt über den Oberseiten der Stege an einer dem Aufwachssubstrat abgewandten Seite der Koaleszenzschicht eine höhere
Versetzungsdichte auf als Bereiche, die in Draufsicht gesehen zwischen den Oberseiten der Stege liegen. Hierdurch weist auch die Mehrfach-Quantentopfstruktur in den Bereichen über den
Oberseiten der Stege eine höhere Dichte insbesondere an den
V-Defekten auf als in den Bereichen zwischen den Oberseiten der Stege, in Draufsicht gesehen.
Gemäß zumindest einer Ausführungsform sind die Bereiche mit der höheren Dichte an V-Defekten, ausgehend von den metallischen
Kontaktbereichen des Spiegels, zu einer Stromleitung in Richtung senkrecht zu dem Spiegel in die Mehrfach-Quantentopfstruktur hinein und, weniger bevorzugt, durch die Mehrfach- Quantentopfstruktur hindurch eingerichtet. Mit anderen Worten dienen die V-Defekte als vertikale Strompfade.
Gemäß zumindest einer Ausführungsform ist die Maskenschicht in dem fertig hergestellten Halbleiterchip noch teilweise oder vollständig vorhanden. Das heißt, die Maskenschicht ist dann ein Bestandteil des fertigen Halbleiterchips und stellt insbesondere einen Teil einer Strahlungsaustrittsfläche des Halbleiterchips dar. Beseht die Maskenschicht zum Beispiel aus einem
Schichtenstapel aus S1O2 /SiN/Si02 , so ist bevorzugt zumindest die SiN-Teilschicht , in der auch das LLO wirkt, insbesondere nasschemisch abgelöst, um nicht als Absorber in dem fertig hergestellten Halbleiterchip zu fungieren. Gemäß zumindest einer Ausführungsform wird die
Nukleationsschicht vollständig oder teilweise entfernt,
insbesondere zu mindestens 90 %. Das heißt, in dem fertig hergestellten Halbleiterchip ist dann die Nukleationsschicht nicht mehr oder nur zu einem vernachlässigbaren Anteil
vorhanden .
Gemäß zumindest einer Ausführungsform reicht die Aufrauung nicht bis in die Mehrfach-Quantentopfstruktur . Es ist dabei möglich, dass die Aufrauung auf die Koaleszenzschicht beschränkt ist und dann nicht bis in die optionale, zusätzliche
Stromaufweitungsschicht reicht.
Gemäß zumindest einer Ausführungsform reichen die Bereiche mit der hohen Dichte an V-Defekten von den metallischen
Kontaktbereichen des Spiegels durch die Mehrfach- Quantentopfstruktur hindurch bis zu der Koaleszenzschicht, insbesondere bis zu den Oberseiten der Stege. Hierdurch ist eine besonders hohe vertikale Stromleitfähigkeit erzielbar.
Alternativ hierzu reichen die V-Defekte zwar durch die Mehrfach- Quantentopfstruktur hindurch, nicht aber bis zu den Stegen. Zum Beispiel beginnen Die V-Defekte dann, entlang der
Wachstumsrichtung gesehen, zirka 200 nm unterhalb der Mehrfach- Quantentopfstruktur . Ein maximaler mittlerer Abstand zwischen der Mehrfach-Quantentopfstruktur und einem Beginn der V-Defekte, entlang der Wachstumsrichtung, liegt bevorzugt bei höchstens 250 nm oder 500 nm oder 1000 nm.
Darüber hinaus wird ein optoelektronischer Halbleiterchip angegeben. Der Halbleiterchip ist mit einem Verfahren
hergestellt, wie in Verbindung mit einer oder mehreren der oben genannten Ausführungsformen angegeben. Merkmale des Halbleiterchips sind daher auch für das Verfahren offenbart und umgekehrt .
Nachfolgend werden ein hier beschriebenes Verfahren und ein hier beschriebener optoelektronischer Halbleiterchip unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher
erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine
maßstäblichen Bezüge dargestellt, vielmehr können einzelne
Elemente zum besseren Verständnis übertrieben groß dargestellt sein .
Es zeigen: Figur 1 schematische Darstellungen von Verfahrensschritten
eines hier beschriebenen Verfahrens zur Herstellung eines hier beschriebenen optoelektronischen
Halbleiterchips , Figur 2 eine schematische Draufsicht auf eine Koaleszenzschicht für ein hier beschriebenes Verfahren,
Figur 3 schematische Darstellungen einer Mehrfach-
Quantentopfstruktur für einen hier beschriebenen optoelektronischen Halbleiterchip, und
Figur 4 eine Draufsicht auf eine Aufrauung für einen hier
beschriebenen optoelektronischen Halbleiterchip.
In Figur 1 sind schematisch Verfahrensschritte zur Herstellung eines optoelektronischen Halbleiterchips 10 gezeigt. Gemäß Figu 1A wird ein Aufwachssubstrat 1 bereitgestellt. Bei dem
Aufwachssubstrat 1 handelt es sich beispielsweise um ein Saphirsubstrat. Alternativ ist auch ein Siliziumsubstrat
verwendbar .
Im Verfahrensschritt, wie in Figur 1B gezeigt, wird direkt auf dem Aufwachssubstrat 1 eine Nukleationsschicht 2 erzeugt. Die Nukleationsschicht ist beispielsweise eine AIN-Schicht.
Gemäß Figur IC wird unmittelbar auf die Nukleationsschicht 2 eine Maskenschicht 3 aufgebracht. Beispielsweise handelt es sich bei der Maskenschicht 3 um einen Schichtenstapel aus S1O2 _ Siliziumnitrid - S1O2, insbesondere jeweils mit einer
Schichtdicke von 25 nm bis 250 nm, zum Beispiel je zirka 100 nm. Dabei kann die mittlere Schicht der Maske 3, vorliegend die Siliziumnitridschicht, absorbierend für UV-Strahlung wirken.
In Figur 1D ist gezeigt, dass die Maskenschicht 3 bevorzugt mittels Fotolithografie und anschließendem Ätzen strukturiert wird. Zu der Schnittdarstellung in Figur 1D ist eine
schematische Draufsicht in Figur IE gezeigt. Die resultierende Maskenschicht 3 ist somit durch eine Vielzahl kreisförmiger
Maskeninseln gebildet, die in einem regelmäßigen, hexagonalen Gitter angeordnet sind.
Bei dem Verfahrensschritt, wie in der Schnittdarstellung in Figur 1F gezeigt, wird ausgehend von der Nukleationsschicht 2 eine Koaleszenzschicht 4 gewachsen. Dabei erfolgt in einem ersten Wachstumsschritt vornehmlich ein vertikales Wachstum, also ein Wachstum in Richtung senkrecht zu der
Nukleationsschicht 2. In einem Querschnitt 44 gesehen ergibt sich damit eine trapezförmige Gestalt in einem Bereich oberhalb der Maskenschicht 3, gesehen in Richtung weg von dem
Aufwachssubstrat 1. Wie aus der Draufsicht in Figur IG zu sehen, wobei Figur IG eine SEM-Aufnahme darstellt, bilden sich durch diesen ersten
Wachstumsschritt aus der Figur 1F zusammenhängende Stege 41 aus, die eine dem Aufwachssubstrat 1 abgewandte Oberseite 42
aufweisen. Diese Oberseite 42 ist parallel zu der
Nukleationsschicht 2 ausgerichtet. In Figur 1H ist eine
Detailaufnahme aus der Figur IG gezeigt. Eine mittlere Breite der Stege, in Richtung parallel zu der Nukleationsschicht 2, liegt dabei insbesondere bei ungefähr 500 nm.
Durch dieses erste, vertikale Wachsen resultieren, ausgehend von der Nukleationsschicht 2, Versetzungen 46, die näherungsweise in vertikaler Richtung durch die Stege 41 bis zu der Oberseite 42 und bis zu Seitenflanken reichen. Um eine Anzahl von
Versetzungen 46 in der darauffolgenden Schicht zu reduzieren, wird der Wachstumsschritt, wie in Figur 1F dargestellt,
üblicherweise fortgesetzt, bis die Oberseite 42 verschwindet. Bei dem hier beschriebenen Verfahren wird jedoch abweichend hiervon dieser Wachstumsschritt vorzeitig beendet, sodass die Oberseite 42 verbleibt und die Stege 41 geformt werden, wie in Verbindung mit den Figuren 1F bis 1H dargestellt.
Wie in Figur II gezeigt, erfolgt in einem zweiten
Wachstumsschritt für die Koaleszenzschicht 4 im Wesentlichen ein horizontales Wachstum. Hierdurch knicken die Versetzungen 46, die an den Seitenflanken der Stege 42 aus Figur 1F enden, in näherungsweise horizontaler Richtung ab. Die Koaleszenzschicht 4 ist bevorzugt aus undotiertem oder jedenfalls nicht absichtlich dotiertem GaN geformt.
Solche Nukleationsschichten, Maskenschichten und
Koaleszenzschichten sind auch in der Druckschrift DE 10 2011 114 671 AI angegeben, siehe insbesondere die Absätze 43 bis 48 sowie 55 bis 61 und die Ansprüche 2, 5, 7 und 10.
Insbesondere können zusätzlich auch Mittelschichten vorhanden sein, wie in dieser Druckschrift beschrieben.
Der Offenbarungsgehalt dieser Druckschrift wird durch Rückbezug mit aufgenommen.
Weiterhin kann das Wachsen der Koaleszenzschicht und der Aufbau der Maskenschicht erfolgen, wie in der Druckschrift
WO 2014/048805 AI angegeben, siehe insbesondere Seite 7, Zeile 17 bis Seite 9, Zeile 25 sowie Seite 11, Zeile 20 bis Seite 13, Zeile 24. Auch der Offenbarungsgehalt dieser Druckschrift wird diesbezüglich durch Rückbezug mit aufgenommen. Wachstumsbedingungen zum vertikalen und horizontalen Wachstum von GaN sind etwa dem Artikel Hiramatsu et al . in Journal of Crystal Growth, Vol. 221, Seiten 316 bis 326 aus dem Jahr 2000, sowie dem Artikel Gilbert in Reports on Progress in Physics, Vol. 67, Seiten 667 bis 715 aus dem Jahr 2004 zu entnehmen.
Der Offenbarungsgehalt dieser Druckschriften wird durch
Rückbezug aufgenommen.
Gemäß Figur 1J wird auf die Koaleszenzschicht 4, die nach dem Verfahrensschritt in Figur II eine durchgehende und glatte Schicht ist, eine Mehrfach-Quantentopfstruktur 5 aufgewachsen. Die Mehrfach-Quantentopfstruktur 5 weist abwechselnd
Barriereschichten 52 und Quantentopfschichten 51 auf, siehe auch Figur 3A. In den Bereichen zwischen den Maskeninseln der
Maskenschicht 3 liegen Versetzungen 46, auch als V-Defekte bezeichnet, an einer der Nukleationsschicht 2 abgewandten
Oberseite der Koaleszenzschicht 4 frei. An diesen Versetzungen 46 entstehen V-Defekte in der Mehrfach-Quantentopfstruktur 5, die sich in Richtung weg von der Nukleationsschicht 2 fortsetzen. Alternativ können die V-Defekte auch in einer speziellen Defektansatzschicht, nicht gezeichnet, gezüchtet werden. Eine solche Defektansatzschicht dient dazu, eine erhöhte Anzahl der V-Defekte zu erzeugen und weist bevorzugt, anders als die Mehrfach-Quantentopfstruktur 5, keine Übergitterstruktur auf. Die Defektansatzschicht befindet sich, entlang der
Wachstumsrichtung der Halbleiterschichtenfolge, bevorzugt zirka 200 nm vor der Mehrfach-Quantentopfstruktur 5. Gemäß Figur 1K wird direkt auf die Mehrfach-Quantentopfstruktur 5 eine Deckschicht 6 aufgewachsen, wobei die Deckschicht 6 auf p-dotiertem GaN basiert. Die Deckschicht 6 wird derart
gewachsen, dass sie in die V-Defekte in der Mehrfach- Quantentopfstruktur 5 hineinragt und diese V-Defekte ausfüllt.
In Bereichen mit vielen V-Defekten ergibt sich damit eine andere Bandstruktur als in Bereichen neben den Defekten, siehe die schematischen Darstellungen einer Bandenergie E Q in den Figuren 3B und 3C entlang der Schnittlinien B-B und C-C aus Figur 3A. Entlang dieser V-Defekte erfolgt damit eine verbesserte
Stromleitung durch und in die Mehrfach-Quantentopfstruktur 5. Hierdurch kann die Mehrfach-Quantentopfstruktur 5 eine größere Anzahl an bestromten und/oder strahlungsaktiven
Quantentopfschichten 51 aufweisen, wodurch eine
Strahlungserzeugungseffizienz der Halbleiterschichtenfolge steigerbar ist.
In den Figuren IL und IM ist dargestellt, dass auf die
Deckschicht 6 ein Spiegel 7 aufgebracht wird. Gemäß Figur IL wird unmittelbar auf die Deckschicht 6 zuerst eine Schicht aus einem dielektrischen Material, beispielsweise eine
Siliziumdioxidschicht 72a, aufgebracht. Auf diese
Siliziumdioxidschicht 72a wird nachfolgend durchgehend eine ZnO-Schicht 72b aufgebracht. Anschließend werden über Lithografie und Ätzen eine Vielzahl von Spiegelinseln 72
erzeugt. Die Spiegelinseln 72 sind dabei deckungsgleich oder näherungsdeckungsgleich zu den Maskeninseln der Maskenschicht 3 angeordnet. Mit anderen Worten kann die resultierende Struktur der Spiegelinseln 72 geformt sein, wie in Figur IE für die
Maskeninseln der Maskenschicht 3 gezeigt.
Um die Spiegelinseln 72 fotolithographisch zu formen, können die Maskeninseln als Schattenmaske für einen Fotolack verwendet werden, der vom Aufwachssubstrat 1 her mit einer Strahlung belichtet wird, für die die Maskeninseln undurchlässig sind. Ebenso kann eine Justage der Fototechniken für die Spiegelinseln 72 und die Maskeninseln dadurch erreicht werden, dass die
Mehrfach-Quantentopfstruktur 5 zur Fotolumineszenz angeregt wird. Dabei erscheinen Bereiche mit vielen V-Defekten, also die Bereiche über den Oberseiten 42 der Stege 41, dunkler.
Gemäß Figur IM werden Kontaktbereiche 71 in den Lücken zwischen den Spiegelinseln 72 erzeugt, die zu einer Stromeinprägung in die Deckschicht 6 eingerichtet sind. Bei den Kontaktbereichen 71 handelt es sich bevorzugt um metallische Kontaktbereiche.
Beispielsweise sind die Kontaktbereiche 71 aus einem Metall wie Silber geformt.
Auch auf die Spiegelinseln 72 wird Silber abgeschieden, in Form einer Abschlussspiegelschicht 73a. Zu einer Haftverbesserung wird optional auf die Abschlussspiegelschicht 73a eine
ZnO-Schicht 73b abgeschieden. Durch die Kontaktbereiche 71, die Spiegelinseln 72 sowie die Abschluss-Spiegelschichten 73a, 73b wird der Spiegel 7 als durchgehende, zusammenhängende Struktur gebildet . Anders als dargestellt ist es optional möglich, dass sich zwischen dem metallischen Kontaktbereich 71 und der Deckschicht 6 eine Schicht zur Verbesserung einer Anhaftung oder eines elektrischen Kontakts befindet, beispielsweise eine dünne
Schicht aus einem transparenten leitfähigen Oxid wie ZnO.
In den Kontaktbereichen 71 wirkt das Material der
Kontaktbereiche normal reflektierend für in der Mehrfach- Quantentopfstruktur 5 erzeugte Strahlung. Trifft Strahlung unter vergleichsweise flachen Winkeln auf die Spiegelinseln 72, so erfolgt eine Totalreflexion an den Spiegelinseln 72. Unter einem vergleichsweise steilen Einfall von Strahlung durchläuft diese die Spiegelinseln 72 und wird an der Abschlussspiegelschicht 73a zurückreflektiert. Da für die Spiegelinseln 72 ein
dielektrisches Material wie Siliziumdioxid verwendet werden kann, können die Spiegelinseln 72 an der Deckschicht 6
einerseits einen niedrigeren Brechungsindex aufweisen, was zu einer erhöhten Totalreflexion führt. Andererseits sind
Materialien wie TCOs vermeidbar. Solche TCOs weisen im Vergleich zu dielektrischen Materialien wie Siliziumdioxid eine
gesteigerte Absorption von Strahlung auf. Aufgrund der
effizienten Stromverteilung entlang der V-Defekte in der
Mehrfach-Quantentopfstruktur ist ein elektrisch leitfähiges Material an der Deckschicht 6 im Bereich der Spiegelinseln 72 entbehrbar. Mit anderen Worten sind die Spiegelinseln 72 in Richtung senkrecht zu dem Spiegel 7 elektrisch isolierend gestaltet .
In Figur IN ist gezeigt, dass ein permanenter Träger 8 an dem Spiegel 7 angebracht wird, beispielsweise mittels Löten oder
Bonden. Eine Verbindungsmittelschicht zwischen dem Spiegel 7 und dem Träger 8 ist zur Vereinfachung der Darstellung nicht
gezeichnet . Spiegel mit Kontaktbereichen und Spiegelinseln sind auch der Druckschrift US 2010/0208763 AI zu entnehmen, deren
Offenbarungsgehalt durch Rückbezug mit aufgenommen wird.
In Figur 10 ist gezeigt, dass das Aufwachssubstrat 1 sowie die Nukleationsschicht 2 etwa mittels eines Laserabhebeverfahrens von der Maskenschicht 3 und der Koaleszenzschicht 4 entfernt werden, wobei eine Materialzersetzung durch die Laserstrahlung etwa in einer Teilschicht der Maskenschicht 3, bevorzugt, oder auch in der Nukleationsschicht 2 erfolgen kann.
Anschließend wird insbesondere durch ein nasschemisches Ätzen, etwa mittels KOH, eine Aufrauung 9 erzeugt, wobei die Aufrauung 9 bevorzugt auf die Koaleszenzschicht 4 beschränkt ist. Die Aufrauung kann alternativ aber auch die Koaleszenzschicht 4 stellenweise durchdringen, wobei bevorzugt die Mehrfach- Quantentopfstruktur 5 nicht von der Aufrauung betroffen ist. Eine resultierende Struktur ist in einer SEM-Aufnahme in Figur 4 gezeigt.
Das Erzeugen dieser Aufrauung erfolgt bevorzugt, wie in der Druckschrift DE 10 2012 101 211 AI angegeben, siehe insbesondere die Absätze 15 und 53 bis 67. Der Offenbarungsgehalt dieser Druckschrift hinsichtlich des Erzeugens der Aufrauung sowie auch hinsichtlich der Nukleationsschicht, der Maskenschicht und der Koaleszenzschicht sowie zur Mehrfach-Quantentopfstruktur wird durch Rückbezug mit aufgenommen. Der fertig hergestellte Halbleiterchip 10, wie in Figur 1P gezeigt, zeichnet sich durch eine hohe externe und interne
Quanteneffizienz aus. Dies wird insbesondere erreicht durch den verbesserten Spiegel 7 mit den elektrisch isolierenden Spiegelinseln 72 und den metallischen Kontaktbereichen 71 in Verbindung mit den V-Defekten, die von den Kontaktbereichen 71 hin zu den Strukturen der Aufrauung 9 reichen. Aufgrund des in Draufsicht gesehen sechseckförmigen Gitters 48, siehe auch die schematische Draufsicht auf die Deckschicht 6 in Figur 2, ist eine gleichmäßige Stromeinprägung in die Mehrfach- Quantentopfstruktur 5 erzielbar, in Draufsicht gesehen. Dabei sind die Versetzungen 46 entlang des Sechseckgitters 48
lokalisiert und zwischen diesen Bereichen ist eine Defektdichte signifikant reduziert.
Die hier beschriebene Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von
Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2014 116 999.9, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Bezugs zeichenliste
1 Aufwachssubstrat
2 Nukleationsschicht
3 Maskenschicht
4 Koaleszenzschicht
41 Steg der Koaleszenzschicht
42 Oberseite eines Stegs
44 trapezförmige Querschnittsfläche eines Stegs 46 Versetzung, V-Defekt
48 Gitterzelle
5 Mehrfach-Quantentopfstruktur
51 QuantentopfSchicht
52 Barriereschicht
6 Deckschicht
7 Spiegel
71 metallischer Kontaktbereich des Spiegels
72 Spiegelinsel des Spiegels
73 Abschlussspiegelschicht
8 Träger
9 Aufrauung
10 optoelektronischer Halbleiterchip
Energielücke

Claims

Patentansprüche
Verfahren zur Herstellung eines optoelektronischen
Halbleiterchips (10) mit den folgenden Schritten in den angegebenen Reihenfolge:
A) Erzeugen einer Nukleationsschicht (2) auf einem
Aufwachssubstrat (1),
B) Aufbringen einer Maskenschicht (3) auf die
Nukleationsschicht (2), wobei die Maskenschicht (3) durch eine Vielzahl von Maskeninseln gebildet ist,
C) Aufwachsen einer Koaleszenzschicht (4), wobei die
Koaleszenzschicht (4) ausgehend von nicht von den
Maskeninseln bedeckten Bereichen der Nukleationsschicht (2) gewachsen wird mit einer ersten Hauptwachstumsrichtung senkrecht zur Nukleationsschicht (2), sodass Stege (41) gebildet werden, die in Draufsicht gesehen ein Gitter bilden und die trapezförmige Querschnittsflächen (44) aufweisen,
D) Weiterwachsen der Koaleszenzschicht (4) mit einer zweiten Hauptwachstumsrichtung parallel zur
Nukleationsschicht (2) zu einer zusammenhängenden und durchgehenden Schicht,
E) Wachsen einer Mehrfach-Quantentopfstruktur (5) auf der Koaleszenzschicht (4),
F) Aufbringen eines Spiegels (7), der metallische
Kontaktbereiche (71) zu einer Stromeinprägung in die
Mehrfach-Quantentopfstruktur (5) und Spiegelinseln (72) zur Totalreflexion von in der Mehrfach-Quantentopfstruktur (5) erzeugter Strahlung aufweist, und
G) Ablösen des Aufwachssubstrats (1) und Erzeugen einer Aufrauung (9) durch Ätzen, wobei die Maskenschicht (3) als Ätzmaske dient. Verfahren nach dem vorhergehenden Anspruch,
bei dem das durch die Stege (41) gebildete Gitter
deckungsgleich über den Kontaktbereichen (71) liegt, in Draufsicht gesehen,
wobei die Spiegelinseln (72) an einer der Mehrfach- Quantentopfstruktur (5) zugewandten Seite aus einem
dielektrischen Material gebildet werden.
Verfahren nach einem der vorhergehenden Ansprüche,
bei dem
- die Nukleationsschicht (2) eine oder mehrere
Teilschichten aus Aluminiumnitrid, Aluminiumoxynitrid und/oder AlGaN umfasst oder hieraus besteht,
- die Maskenschicht (3) aus einem Siliziumoxid und/oder einem Siliziumnitrid hergestellt wird,
- die Koaleszenzschicht (4) aus GaN oder aus GaN und AlGaN hergestellt wird,
- die Mehrfach-Quantentopfstruktur (5) auf dem
Materialsystem AlInGaN basiert und zur Erzeugung von blauem Licht eingerichtet ist, und
- sich zwischen dem Spiegel (7) und der Mehrfach- Quantentopfstruktur (5) eine Deckschicht (6) befindet, die aus p-dotiertem GaN hergestellt wird und die stellenweise bis in die Mehrfach-Quantentopfstruktur (5) reicht.
Verfahren nach dem vorhergehenden Anspruch,
bei dem
- die Kontaktbereiche (71) Ag, AI und/oder ZnO umfassen oder hieraus bestehen und in direktem Kontakt zu der
Deckschicht (6) stehen,
- die Deckschicht (6) unmittelbar auf die Mehrfach- Quantentopfstruktur (5) aufgebracht ist,
- die Spiegelinseln (72) in direktem Kontakt zu der Deckschicht (6) stehen und, in Richtung senkrecht zu der Mehrfach-Quantentopfstruktur (5) , elektrisch isolierend sind, und
- die Spiegelinseln (72) an einer der Mehrfach- Quantentopfstruktur (5) abgewandten Seite von einer
Abschlussspiegelschicht (73) aus einem Material der
Kontaktbereiche (71) bedeckt sind.
Verfahren nach Anspruch 3 oder 4,
bei dem im Bereich der Spiegelinseln (72), in Richtung weg von der Deckschicht (6), der Spiegel (7) aus den folgenden Teilschichten besteht, in der angegebenen Reihenfolge:
- zwischen 100 nm und 500 nm S1O2,
- zwischen 1 nm und 20 nm ZnO,
- zwischen 50 nm und 300 nm Ag, und
- zwischen 2 nm und 150 nm ZnO.
Verfahren nach einem der vorhergehenden Ansprüche,
bei dem das Gitter aus dem Aufwachssubstrat (1) abgewandten Oberseiten (42) der Stege (41) und die Kontaktbereiche (71) in Draufsicht gesehen eine regelmäßige hexagonale Struktur aufweisen .
Verfahren nach einem der vorhergehenden Ansprüche,
bei dem die Maskeninseln in Draufsicht gesehen kreisförmig und in einem regelmäßigen Sechseckgitter angeordnet sind, wobei ein mittlerer Durchmesser der Maskeninseln zwischen einschließlich 0,5 ym und 3 ym beträgt und ein mittlerer Abstand zwischen benachbarten Maskeninseln zwischen
einschließlich 0,5 ym und 3 ym liegt.
Verfahren nach dem vorhergehenden Anspruch,
bei dem nach dem Schritt C) und vor dem Schritt D) eine
Breite der Oberseiten (42) der Stege (41) kleiner als der mittlere Abstand zwischen benachbarten Maskeninseln der Maskenschicht ist,
wobei in Draufsicht gesehen ein Flächenanteil der
Oberseiten (42) der Stege (4) bei höchstens 10 % liegt, bezogen auf eine Gesamtfläche der Nukleationsschicht (2).
9. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem nach dem Schritt C) und vor dem Schritt D) die Stege (41) in Freiräumen zwischen den Oberseiten (42) pyramidenstumpfförmig ausgebildet sind,
wobei der Schritt C) bei einer niedrigeren
Wachstumstemperatur durchgeführt wird als der Schritt D) .
10. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem vor dem Schritt G) ein Träger (8) an dem Spiegel (7) angebracht wird,
wobei eine Bestromung der Mehrfach-Quantentopfstruktur (5) ausschließlich über den Träger (8) erfolgt, und
wobei elektrische Anschlüsse zur Bestromung einer dem
Träger (8) abgewandten Seite der Mehrfach- Quantentopfstruktur (5) durch den Spiegel (7) und die
Mehrfach-Quantentopfstruktur (5) hindurch geführt werden.
11. Verfahren nach einem der vorhergehenden Ansprüche,
wobei an einer dem Aufwachssubstrat (1) abgewandten Seite der Koaleszenzschicht (4) in Bereichen über den Stegen (41) eine höhere Versetzungsdichte vorliegt als in Bereichen zwischen den Stegen (41),
wobei die Mehrfach-Quantentopfstruktur (5) in den Bereichen über den Stegen (41) eine höhere Dichte an V-Defekten aufweist als in den Bereichen zwischen den Stegen (41) .
12. Verfahren nach dem vorhergehenden Anspruch,
bei dem die Bereiche mit der höheren Dichte an V-Defekten, ausgehend von den Kontaktbereichen (71), zu einer
Stromleitung in Richtung senkrecht zu dem Spiegel (7) in die Mehrfach-Quantentopfstruktur (5) eingerichtet sind.
13. Verfahren nach einem der Ansprüche 11 oder 12,
bei dem die Maskenschicht (3) teilweise in dem fertig hergestellten Halbleiterchip (10) vorhanden ist,
wobei die Nukleationsschicht (2) zu mindestens 90 %
entfernt ist und die Aufrauung (9) nicht bis in die
Mehrfach-Quantentopfstruktur (5) reicht, und
wobei die V-Defekte vom Spiegel (7) durch die Mehrfach- Quantentopfstruktur (5) bis zur Koaleszenzschicht (4) reichen .
14. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem die Maskeninseln der Maskenschicht (3) oder eine Teilschicht der Maskeninseln für zumindest einen spektralen Teilbereich zwischen 240 nm und 480 nm in Transmission gesehen einen Absorptionsgrad von mindestens 60 %
aufweisen,
wobei die Nukleationsschicht (2) und das Aufwachssubstrat (1) in diesem spektralen Teilbereich in Transmission gesehen einen Absorptionsgrad von höchstens 5 % aufweisen.
15. Optoelektronischer Halbleiterchip (10), der mit einem
Verfahren nach dem vorhergehenden Anspruch hergestellt ist.
PCT/EP2015/076340 2014-11-20 2015-11-11 Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip WO2016078986A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/527,402 US10535515B2 (en) 2014-11-20 2015-11-11 Method of producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014116999.9 2014-11-20
DE102014116999.9A DE102014116999A1 (de) 2014-11-20 2014-11-20 Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip

Publications (1)

Publication Number Publication Date
WO2016078986A1 true WO2016078986A1 (de) 2016-05-26

Family

ID=54540091

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2015/076340 WO2016078986A1 (de) 2014-11-20 2015-11-11 Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip

Country Status (3)

Country Link
US (1) US10535515B2 (de)
DE (1) DE102014116999A1 (de)
WO (1) WO2016078986A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017123154A1 (de) * 2017-10-05 2019-04-11 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
CN109904116B (zh) * 2019-03-20 2021-03-02 上海华虹宏力半导体制造有限公司 一种接触孔结构的制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0874405A2 (de) * 1997-03-25 1998-10-28 Mitsubishi Cable Industries, Ltd. Element auf Basis von GaN mit niedriger Versetzungsdichte, seine Verwendung und Herstellungsverfahren
EP1081818A2 (de) * 1995-09-18 2001-03-07 Hitachi, Ltd. Halbleiterlaser-Vorrichtungen
US20050042787A1 (en) * 2001-10-29 2005-02-24 Shigetoshi Ito Nitride semiconductor device, its manufacturing method, and semiconductor optical apparatus
US20100208763A1 (en) 2007-05-04 2010-08-19 Karl Engl Semiconductor Chip and Method for Manufacturing a Semiconductor Chip
DE102011114671A1 (de) 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102012101211A1 (de) 2012-02-15 2013-08-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements
WO2014048805A1 (de) 2012-09-27 2014-04-03 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
US20140138703A1 (en) * 2011-06-15 2014-05-22 Osram Opto Semiconductors Gmbh Optoelectronic Semiconductor Body and Method for Producing an Optoelectronic Semiconductor Body

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5362682A (en) * 1980-04-10 1994-11-08 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
JP3060973B2 (ja) * 1996-12-24 2000-07-10 日本電気株式会社 選択成長法を用いた窒化ガリウム系半導体レーザの製造方法及び窒化ガリウム系半導体レーザ
US6348096B1 (en) * 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
EP2234142A1 (de) * 1997-04-11 2010-09-29 Nichia Corporation Nitridhalbleitersubstrat
TW427039B (en) * 1997-06-16 2001-03-21 Matsushita Electric Ind Co Ltd Manufacturing method for semiconductor, manufacturing method for semiconductor device, manufacturing method for semiconductor substrate
US6015979A (en) * 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
WO1999023693A1 (en) * 1997-10-30 1999-05-14 Sumitomo Electric Industries, Ltd. GaN SINGLE CRYSTALLINE SUBSTRATE AND METHOD OF PRODUCING THE SAME
US6252261B1 (en) * 1998-09-30 2001-06-26 Nec Corporation GaN crystal film, a group III element nitride semiconductor wafer and a manufacturing process therefor
JP2000349393A (ja) * 1999-03-26 2000-12-15 Fuji Xerox Co Ltd 半導体デバイス、面発光型半導体レーザ、及び端面発光型半導体レーザ
US6812053B1 (en) * 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
JP4432180B2 (ja) * 1999-12-24 2010-03-17 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体
JP4556300B2 (ja) * 2000-07-18 2010-10-06 ソニー株式会社 結晶成長方法
TW486829B (en) * 2000-11-16 2002-05-11 United Epitaxy Co Ltd Epitaxial growth of nitride semiconductor
JP3679720B2 (ja) * 2001-02-27 2005-08-03 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
US6939730B2 (en) * 2001-04-24 2005-09-06 Sony Corporation Nitride semiconductor, semiconductor device, and method of manufacturing the same
DE60234856D1 (de) * 2001-10-26 2010-02-04 Ammono Sp Zoo Substrat für epitaxie
US7208393B2 (en) * 2002-04-15 2007-04-24 The Regents Of The University Of California Growth of planar reduced dislocation density m-plane gallium nitride by hydride vapor phase epitaxy
WO2004061909A1 (en) * 2002-12-16 2004-07-22 The Regents Of The University Of California Growth of reduced dislocation density non-polar gallium nitride by hydride vapor phase epitaxy
KR100513316B1 (ko) * 2003-01-21 2005-09-09 삼성전기주식회사 고효율 반도체 소자 제조방법
US7956360B2 (en) * 2004-06-03 2011-06-07 The Regents Of The University Of California Growth of planar reduced dislocation density M-plane gallium nitride by hydride vapor phase epitaxy
JP4880456B2 (ja) * 2004-11-22 2012-02-22 パナソニック株式会社 窒素化合物系半導体装置およびその製造方法
TW200703463A (en) * 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
TWI408264B (zh) * 2005-12-15 2013-09-11 Saint Gobain Cristaux & Detecteurs 低差排密度氮化鎵（ＧａＮ）之生長方法
WO2007112066A2 (en) * 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
KR100867518B1 (ko) * 2006-09-06 2008-11-07 삼성전기주식회사 질화물계 반도체 발광소자의 제조방법
CN101743618B (zh) * 2007-07-26 2012-11-21 硅绝缘体技术有限公司 外延方法和通过该方法生长的模板
TWI415295B (zh) * 2008-06-24 2013-11-11 Advanced Optoelectronic Tech 半導體元件的製造方法及其結構
DE102008035784A1 (de) * 2008-07-31 2010-02-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
EP2333847B1 (de) * 2008-09-01 2018-02-14 Sophia School Corporation Optische halbleiterbauelementanordnung und herstellungsverfahren dafür
JP5566937B2 (ja) * 2011-03-28 2014-08-06 古河電気工業株式会社 窒化物系半導体デバイス及びその製造方法
US20130140525A1 (en) * 2011-12-01 2013-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Gallium nitride growth method on silicon substrate
JP5832956B2 (ja) * 2012-05-25 2015-12-16 株式会社東芝 半導体発光装置
KR101332686B1 (ko) * 2012-07-11 2013-11-25 고려대학교 산학협력단 투명 전극을 구비하는 발광소자 및 그 제조 방법
DE102012107001A1 (de) 2012-07-31 2014-02-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
CN104737310B (zh) * 2012-10-15 2017-09-01 首尔伟傲世有限公司 半导体装置及其制造方法
WO2014120086A1 (en) * 2013-01-29 2014-08-07 Nanyang Technological University Method of fabricating semiconductor devices
US9793434B2 (en) * 2013-04-16 2017-10-17 El-Seed Corporation LED element and method of manufacturing the same
KR20150072066A (ko) * 2013-12-19 2015-06-29 서울바이오시스 주식회사 반도체 성장용 템플릿, 성장 기판 분리 방법 및 이를 이용한 발광소자 제조 방법
US9490119B2 (en) * 2014-05-21 2016-11-08 Palo Alto Research Center Incorporated Fabrication of thin-film devices using selective area epitaxy

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1081818A2 (de) * 1995-09-18 2001-03-07 Hitachi, Ltd. Halbleiterlaser-Vorrichtungen
EP0874405A2 (de) * 1997-03-25 1998-10-28 Mitsubishi Cable Industries, Ltd. Element auf Basis von GaN mit niedriger Versetzungsdichte, seine Verwendung und Herstellungsverfahren
US20050042787A1 (en) * 2001-10-29 2005-02-24 Shigetoshi Ito Nitride semiconductor device, its manufacturing method, and semiconductor optical apparatus
US20100208763A1 (en) 2007-05-04 2010-08-19 Karl Engl Semiconductor Chip and Method for Manufacturing a Semiconductor Chip
US20140138703A1 (en) * 2011-06-15 2014-05-22 Osram Opto Semiconductors Gmbh Optoelectronic Semiconductor Body and Method for Producing an Optoelectronic Semiconductor Body
DE102011114671A1 (de) 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102012101211A1 (de) 2012-02-15 2013-08-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements
WO2014048805A1 (de) 2012-09-27 2014-04-03 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
GILBERT, REPORTS ON PROGRESS IN PHYSICS, vol. 67, 2004, pages 667 - 715
HIRAMATSU ET AL., JOURNAL OF CRYSTAL GROWTH, vol. 221, 2000, pages 316 - 326

Also Published As

Publication number Publication date
US20170352535A1 (en) 2017-12-07
DE102014116999A1 (de) 2016-05-25
US10535515B2 (en) 2020-01-14

Similar Documents

Publication Publication Date Title
DE102008049395B4 (de) Verfahren zum Ausbilden eines feinen Musters und Verfahren zum Herstellen einer Halbleiter-LED
EP2260516B1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines solchen
EP2052419B1 (de) Halbleiterchip und verfahren zur herstellung eines halbleiterchips
EP1596442B1 (de) Optoelektronischer Halbleiterchip und Verfahren zum Ausbilden einer Kontaktstruktur zur elektrischen Kontaktierung eines optoelektronischen Halbleiterchips
EP1920469B1 (de) Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
DE102005048408B4 (de) Dünnfilm-Halbleiterkörper
DE102007029370A1 (de) Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
EP1845564A2 (de) Strahlungsemittierender Körper und Verfahren zur Herstellung eines strahlungsemittierenden Körpers
DE102010048617A1 (de) Verfahren zur Herstellung einer Halbleiterschichtenfolge, strahlungsemittierender Halbleiterchip und optoelektronisches Bauteil
WO2007124737A1 (de) Strahlungsemittierender halbleiterkörper mit trägersubstrat und verfahren zur herstellung eines solchen
EP2368278B1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2016151112A1 (de) Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers
WO2011085895A1 (de) Optoelektronischer halbleiterchip
DE112014000439B4 (de) Optoelektronischer Halbleiterchip und Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
EP2193556B1 (de) Strahlung emittierender halbleiterchip
EP2519979A2 (de) Optoelektronischer halbleiterchip und verwendung einer auf algan basierenden zwischenschicht
WO2016078986A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2020035498A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2012139953A1 (de) Verfahren zur herstellung eines halbleiterkörpers
WO2012107261A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchip
WO2014095353A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102017105397A1 (de) Verfahren zur Herstellung von Leuchtdioden und Leuchtdiode
DE102016102876A1 (de) Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
DE102021107019A1 (de) Verfahren zur herstellung einer halbleiterschichtenfolge und halbleiterschichtenfolge

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15793818

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15527402

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15793818

Country of ref document: EP

Kind code of ref document: A1