CN109904116B - 一种接触孔结构的制作方法 - Google Patents
一种接触孔结构的制作方法 Download PDFInfo
- Publication number
- CN109904116B CN109904116B CN201910210565.5A CN201910210565A CN109904116B CN 109904116 B CN109904116 B CN 109904116B CN 201910210565 A CN201910210565 A CN 201910210565A CN 109904116 B CN109904116 B CN 109904116B
- Authority
- CN
- China
- Prior art keywords
- tungsten
- layer
- contact hole
- forming
- sih
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种接触孔结构的制作方法,所述方法包括依次在接触孔内形成硅层、钨成核层和钨主体层,以对所述接触孔进行填充,其中,所述钨成核层通过多个循环反应形成,更有利于控制最终形成的所述钨成核层的形貌,不会出现在接触孔顶部的位置形成的钨成核层较厚而导致接触孔的开口过小不利于后续填充的情况,因此,通过本发明提供的接触孔结构的制作方法,解决了通过现有的金属钨的填充工艺所形成的钨塞中间的空隙较大的问题。
Description
技术领域
本发明涉及半导体器件制造技术领域,特别涉及一种接触孔结构的制作方法。
背景技术
随着半导体技术的不断发展,目前存储器制造技术已经逐步从简单的平面结构过渡到较为复杂的三维结构,三维存储器的技术研发是国际研发的主流之一。
在半导体的版图中,有源区、多晶硅和金属层之间的连接都需要通过接触孔结构实现。在三维存储器的制造工艺中,目前对于接触孔的填充多使用金属钨的化学气相沉积法,通过含有钨元素的气态反应剂在接触孔内发生化学反应生成金属钨薄膜进行填充。这种钨填充工艺具有均匀性、重复性好,台阶覆盖形优良等特点。
目前的金属钨的填充工艺已发展比较成熟并且薄膜性能也比较稳定,但随着半导体技术的不断进步,关键尺寸不断缩小,用于层间互联的接触孔的CD也是不断变小,通过现有的金属钨的填充工艺形成的钨塞中间的空隙越来越大,导致相应的接触电阻上升。
发明内容
本发明的目的在于提供一种接触孔结构的制作方法,以解决通过现有的金属钨的填充工艺所形成的钨塞中间的空隙较大的问题。
为解决上述技术问题,本发明提供一种接触孔结构的制作方法,包括:
提供一衬底并在所述衬底中形成一接触孔;
形成硅层,所述硅层覆盖所述接触孔表面并延伸覆盖所述衬底表面;
形成钨成核层,所述钨成核层覆盖所述硅层的表面,所述钨成核层通过多个循环反应形成;
形成钨主体层,所述钨主体层覆盖所述钨成核层的表面并将所述接触孔填满;
去除所述衬底表面的所述硅层、所述钨成核层和所述钨主体层以形成接触孔结构。
可选的,在所述的接触孔结构的制作方法中,每个所述循环反应包括:
步骤S11,在反应腔室中通入WF6和SiH4,在所述硅层的表面形成第一钨薄膜层;
步骤S12,停止通入WF6和SiH4,并通入N2;
步骤S13,停止通入N2,通入SiH4,与附在所述硅层表面的WF6反应,生成第二钨薄膜层;
步骤S14,停止通入SiH4,并通入N2;
其中,多个所述第一钨薄膜层及所述第二钨薄膜层形成的对叠层作为所述钨成核层。
可选的,在所述的接触孔结构的制作方法中,步骤S11的工艺条件为:通气时间为1s~2s,压强为2Torr~10Torr,SiH4的流量为10sccm~30sccm,WF6的流量为20sccm~60sccm;步骤S12和步骤S14的工艺条件均为:通气时间为1s~3s,压强为2Torr~10Torr,N2的流量为100sccm~500sccm;步骤S13的工艺条件为:通气时间为1s~3s,压强为2Torr~10Torr,SiH4的流量为10sccm~50sccm。
可选的,在所述的接触孔结构的制作方法中,所述硅层通过在反应腔室中通入SiH4形成。
可选的,在所述的接触孔结构的制作方法中,形成所述硅层的工艺条件为:通气时间为10s~60s,压强为30Torr~100Torr,SiH4的流量为35sccm~100sccm。
可选的,在所述的接触孔结构的制作方法中,所述钨主体层通过在反应腔室中通入WF6和H2形成。
可选的,在所述的接触孔结构的制作方法中,形成所述钨主体层的工艺条件为:通气时间为10s~60s,压强为60Torr~100Torr,WF6的流量为80sccm~150sccm,H2的流量为500sccm~1000sccm。
可选的,在所述的接触孔结构的制作方法中,采用化学机械研磨工艺去除所述衬底表面的所述硅层、所述钨成核层和所述钨主体层。
可选的,在所述的接触孔结构的制作方法中,形成所述硅层之前,所述方法还包括:形成氮化钛层,所述氮化钛层覆盖所述接触孔表面并延伸覆盖所述衬底表面。
如上所述,通过现有金属钨的填充工艺形成的钨塞中间的空隙越来越大,导致相应的接触电阻上升。研究发现,通过金属钨对接触孔进行填充时,形成钨成核层的形貌对最终形成的钨塞中间的空隙大小影响很大,现有技术中,钨成核层通过单步形成,容易在靠近接触孔顶端的位置形成的钨成核层较厚,导致接触孔的开口过小,不利于后续填充,从而导致最终形成的钨塞的空隙较大。
而在本发明提供的接触孔结构的制作方法中,所述方法包括依次在接触孔内形成硅层、钨成核层和钨主体层,以对所述接触孔进行填充,其中,所述钨成核层通过多个循环反应形成,更有利于控制最终形成的所述钨成核层的形貌,不会出现在接触孔顶部的位置形成的钨成核层较厚而导致接触孔的开口过小不利于后续填充的情况,因此,通过本发明提供的接触孔结构的制作方法,解决了通过现有的金属钨的填充工艺所形成的钨塞中间的空隙较大的问题。
附图说明
图1是本发明实施例的接触孔结构的制作方法的流程示意图;
图2~图6是本发明实施例的接触孔结构的制作方法中各步骤对应的结构示意图;
其中,各附图标记说明如下:
11-衬底;12-接触孔;13-硅层;14-钨成核层;15-钨主体层。
具体实施方式
以下结合附图和具体实施例对本发明提出的接触孔结构的制作方法作进一步详细说明。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。此外,附图所展示的结构往往是实际结构的一部分。特别的,各附图需要展示的侧重点不同,有时会采用不同的比例。
如图1所示,本发明实施例提供的接触孔结构的制作方法包括:
步骤S1,提供一衬底并在所述衬底中形成一接触孔;步骤S2,形成硅层,所述硅层覆盖所述接触孔表面并延伸覆盖所述衬底表面;
步骤S3,形成钨成核层,所述钨成核层覆盖所述硅层的表面,所述钨成核层通过多个循环反应形成;
步骤S4,形成钨主体层,所述钨主体层覆盖所述钨成核层的表面并将所述接触孔填满;
步骤S5,去除所述衬底表面的所述硅层、所述钨成核层和所述钨主体层以形成接触孔结构。
现有的金属钨的填充工艺中,在接触孔中形成钨塞时,钨成核层通过单步骤一次成型,形成的钨成核层底部较薄,而顶部较厚,而本发明实施例提供的接触孔结构的制作方法的所述钨成核通过多个循环反应形成,相对于一次成型,本实施例形成的所述钨成核层的形状可控程度更高,形成的钨成核层的顶部和底部的厚度差可得到有效的控制,因此,不会出现形成的钨成核层的顶部较厚而导致接触孔的开口过小不利于后续填充的情况。
以下结合附图2~6对本发明实施例提供的接触孔结构的制作方法进行详细描述。
首先,执行步骤S1,如图2所示,在一衬底11中形成接触孔12,所述接触孔12的数量可为一个或多个,当所述接触孔12的数量为多个时,最终形成的接触孔结构的数量也为多个,图2以所述接触孔12的数量为2个做出示例。
其中,所述衬底11的材料可为氮化硅。其次,执行步骤S2,如图3所示,形成硅层13,所述硅层13通过在反应腔室中通入SiH4形成,所述硅层13覆盖所述接触孔12表面并延伸覆盖所述衬底11表面,以作为后续钨填充的粘附层。所述硅层13的厚度相对于其它步骤,本步骤通入的所述SiH4的量相对较小,以控制形成的所述硅层13的厚度,所述硅层13的厚度越薄,最终形成的接触孔结构的电阻越小。
本步骤的具体工艺条件为:通气时间为10s~60s,例如可为10s、30s、40s或60s,压强为30Torr~100Torr,例如可为30Torr、50Torr、70Torr、90Torr或100Torr,SiH4的流量为35sccm~100sccm,例如可为35sccm、50sccm、75sccm、80sccm或100sccm。为提高工艺效率,在优选方案中,本步骤可选用相对较短的通气时间、较大的气体压强以及较大的气体流量,例如,选用通气时间为20s,气体压强为90Torr,气流量为75sccm。
另外,本步骤优选在形成所述硅层13之前,在所述接触孔12内的所述衬底11的表面形成氮化钛层(图中未示出),所述氮化钛层覆盖所述接触孔12表面并延伸覆盖所述衬底11表面,所述氮化钛层作为后续钨填充的氟扩散阻挡层;
接着,执行步骤S3,如图4所示,采用WF6作为钨源通过多个循环反应在所述硅层13表面形成台阶覆盖性能好的钨成核层14。较佳的,采用原子层淀积工艺形成所述钨成核层14,所述原子层淀积工艺所采用的工艺气体为WF6和SiH4。
具体的,每个所述循环反应包括:
步骤S11,在反应腔室中通入WF6和SiH4,在所述硅层13的表面形成第一钨薄膜层;
步骤S12,停止通入WF6和SiH4,并通入N2,以防止所述接触孔12内的WF6和SiH4耗尽后,在靠近所述接触孔12的顶端的所述硅层13的表面继续生长钨;
步骤S13,停止通入N2,通入SiH4,与附在所述硅层13表面的WF6反应,生成第二钨薄膜层;
步骤S14,停止通入SiH4,并通入N2,为下一个循环做准备;
其中,多个所述第一钨薄膜层及所述第二钨薄膜层形成的对叠层作为所述钨成核层14。
为最终生长形成的所述钨成核层14,可选择每个所述循环反应形成的所述第一钨薄膜层和所述第二钨薄膜层的厚度和为相应的,选择所述循环反应的次数为5次~20次。例如,若所述钨成核层14的目标厚度为则可选择每个所述循环反应形成的所述第一钨薄膜层和所述第二钨薄膜层的厚度和为以及选择循环反应次数为5次,通过5次所述循环反应使得5个厚度和为的所述第一钨薄膜层及所述第二钨薄膜层形成的对叠层作为最终的所述钨成核层14。
进一步具体的,为使每个所述循环反应形成的所述第一钨薄膜层和所述第二钨薄膜层的厚度和为步骤S11的工艺条件可为:通气时间为1s~2s,压强为2Torr~10Torr,SiH4的流量为10sccm~30sccm,WF6的流量为20sccm~60sccm;步骤S12和步骤S14的工艺条件均可为:通气时间为1s~3s,压强为2Torr~10Torr,N2的流量为100sccm~500sccm;步骤S13的工艺条件可为:通气时间为1s~3s,压强为2Torr~10Torr,SiH4的流量为10sccm~50sccm。
再接着,执行步骤S4,如图5所示,形成钨主体层15,所述钨主体层15覆盖所述钨成核层14的表面并将所述接触孔12填满。较佳的,采用原子层淀积工艺形成所述钨成核层14,所述原子层淀积工艺所采用的工艺气体为WF6和H2。
形成所述钨主体层15的具体工艺条件可为:通气时间为10s~60s,压强为60Torr~100Torr,WF6的流量为80sccm~150sccm,H2的流量为500sccm~1000sccm。
最后,执行步骤S5,去除所述衬底11上表面的所述硅层13、所述钨成核层14和所述钨主体层15以形成接触孔结构。其去除方式可采用化学机械研磨工艺。
至此,得到的所述接触孔结构如图6所示,包括:
一接触孔12,所述接触孔12形成在一衬底11;
一硅层13和一钨成核层14,所述硅层13和所述钨成核层14依次覆盖位于所述接触孔12内的所述衬底11的表面;
一钨主体层15,所述钨主体层15覆盖所述衬底11的表面并将所述接触孔12填满。
形成的所述接触孔结构可用于连接半导体器件的有源区和位于所述接触孔结构上方的金属层,或者用于金属层间互连。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。
Claims (9)
1.一种接触孔结构的制作方法,其特征在于,包括:
提供一衬底并在所述衬底中形成一接触孔;
形成硅层,所述硅层覆盖所述接触孔表面并延伸覆盖所述衬底表面;
形成钨成核层,所述钨成核层覆盖所述硅层的表面,所述钨成核层通过多个循环反应形成;
形成钨主体层,所述钨主体层覆盖所述钨成核层的表面并将所述接触孔填满;
去除所述衬底表面的所述硅层、所述钨成核层和所述钨主体层以形成接触孔结构;
其中,每个所述循环反应包括:
步骤S11,在反应腔室中通入WF6和SiH4,在所述硅层的表面形成第一钨薄膜层;
步骤S12,停止通入WF6和SiH4,并通入N2;
步骤S13,停止通入N2,通入SiH4,与附在所述硅层表面的WF6反应,生成第二钨薄膜层;
步骤S14,停止通入SiH4,并通入N2;
其中,多个所述第一钨薄膜层及所述第二钨薄膜层形成的堆 叠层作为所述钨成核层。
3.如权利要求2所述的接触孔结构的制作方法,其特征在于,步骤S11的工艺条件为:通气时间为1s~2s,压强为2Torr~10Torr,SiH4的流量为10sccm~30sccm,WF6的流量为20sccm~60sccm;步骤S12和步骤S14的工艺条件均为:通气时间为1s~3s,压强为2Torr~10Torr,N2的流量为100sccm~500sccm;步骤S13的工艺条件为:通气时间为1s~3s,压强为2Torr~10Torr,SiH4的流量为10sccm~50sccm。
4.如权利要求1所述的接触孔结构的制作方法,其特征在于,所述硅层通过在反应腔室中通入SiH4形成。
5.如权利要求4所述的接触孔结构的制作方法,其特征在于,形成所述硅层的工艺条件为:通气时间为10s~60s,压强为30Torr~100Torr,SiH4的流量为35sccm~100sccm。
6.如权利要求1所述的接触孔结构的制作方法,其特征在于,所述钨主体层通过在反应腔室中通入WF6和H2形成。
7.如权利要求6所述的接触孔结构的制作方法,其特征在于,形成所述钨主体层的工艺条件为:通气时间为10s~60s,压强为60Torr~100Torr,WF6的流量为80sccm~150sccm,H2的流量为500sccm~1000sccm。
8.如权利要求1所述的接触孔结构的制作方法,其特征在于,采用化学机械研磨工艺去除所述衬底表面的所述硅层、所述钨成核层和所述钨主体层。
9.如权利要求1所述的接触孔结构的制作方法,其特征在于,形成所述硅层之前,所述方法还包括:形成氮化钛层,所述氮化钛层覆盖所述接触孔表面并延伸覆盖所述衬底表面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910210565.5A CN109904116B (zh) | 2019-03-20 | 2019-03-20 | 一种接触孔结构的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910210565.5A CN109904116B (zh) | 2019-03-20 | 2019-03-20 | 一种接触孔结构的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109904116A CN109904116A (zh) | 2019-06-18 |
CN109904116B true CN109904116B (zh) | 2021-03-02 |
Family
ID=66952772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910210565.5A Active CN109904116B (zh) | 2019-03-20 | 2019-03-20 | 一种接触孔结构的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109904116B (zh) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103578963A (zh) * | 2012-08-02 | 2014-02-12 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
DE102014116999A1 (de) * | 2014-11-20 | 2016-05-25 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip |
CN106158730B (zh) * | 2015-04-15 | 2019-09-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件制作方法、半导体器件及电子装置 |
US10573522B2 (en) * | 2016-08-16 | 2020-02-25 | Lam Research Corporation | Method for preventing line bending during metal fill process |
-
2019
- 2019-03-20 CN CN201910210565.5A patent/CN109904116B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN109904116A (zh) | 2019-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11898242B2 (en) | Methods for forming a polycrystalline molybdenum film over a surface of a substrate and related structures including a polycrystalline molybdenum film | |
CN101308794B (zh) | 钨材料的原子层沉积 | |
TWI673386B (zh) | 通過控制表面組成來調控鎢成長 | |
TWI726210B (zh) | 三維反及閘(3d-nand)元件中用於字元線分離之方法 | |
US8273639B2 (en) | Atomic layer deposition method and semiconductor device formed by the same | |
JP3998830B2 (ja) | 化学気相蒸着法による金属窒化膜形成方法及びこれを用いた半導体装置の金属コンタクト形成方法 | |
KR20190024841A (ko) | 주기적 증착 공정에 의하여 유전체 표면 위에 몰리브덴 금속막을 증착하는 방법 및 이와 관련된 반도체 소자 구조 | |
KR101498960B1 (ko) | 박막의 형성 방법 및 성막 장치 | |
KR20190028743A (ko) | MoOCl4의 사용에 의한 CVD Mo 증착 | |
US20060009034A1 (en) | Methods for depositing tungsten layers employing atomic layer deposition techniques | |
CN110797300A (zh) | 金属钨的填充方法 | |
CN105839068B (zh) | 钨膜的成膜方法 | |
JP2004531874A (ja) | 半導体デバイスにおける基板上へ膜を形成する方法及びその半導体デバイス | |
US7709376B2 (en) | Method for fabricating semiconductor device and semiconductor device | |
JP4001509B2 (ja) | 半導体素子の拡散防止膜形成方法 | |
US6933011B2 (en) | Two-step atomic layer deposition of copper layers | |
US7375024B2 (en) | Method for fabricating metal interconnection line with use of barrier metal layer formed in low temperature | |
CN109904116B (zh) | 一种接触孔结构的制作方法 | |
US7015138B2 (en) | Multi-layered barrier metal thin films for Cu interconnect by ALCVD | |
CN111162039A (zh) | 金属导电结构及半导体器件的制备方法 | |
CN101910467B (zh) | 对包含锗和锑的材料的金属催化选择性沉积 | |
US6812144B2 (en) | Method for forming metal wiring in a semiconductor device | |
US20230335403A1 (en) | Method of manufacturing semiconductor device | |
CN208767295U (zh) | 半导体结构 | |
TWI803381B (zh) | 半導體元件的製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |