CN106158730B - 半导体器件制作方法、半导体器件及电子装置 - Google Patents

Abstract

本发明提供一种半导体器件的制作方法，其包括下述步骤：一种半导体器件的制作方法，其包括下述步骤：提供半导体衬底，所述半导体衬底表面具有至少一个接触孔开口；形成覆盖所述接触孔开口侧壁和底部的粘附层；在所述粘附层上形成保护层；在所述保护层上沉积金属层。本发明提供的半导体器件制作方法，在接触孔内填充金属(金属钨)之前，先形成一层保护层，这样在后续通过化学气相沉积形成金属钨层时，可避免WF6与接触孔底部的硅反应，进而损坏硅衬底，导致良率下降。

Description

半导体器件制作方法、半导体器件及电子装置

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件制作方法、半导体器件及电子装置。

背景技术

随着半导体技术的发展，集成电路尤其是超大规模集成电路内部的电路密度越来越大，所包含的元件数量也越来越多，这种发展使得晶圆表面无法提供足够的面积来制作所需的互连线。为了满足元件缩小后的互连线需求，两层及两层以上的多层金属互连线的设计成为超大规模集成电路技术所通常采用的一种方法。目前，不同金属层或者金属层与衬底层的导通，是通过金属层与金属层之间或者金属层与衬垫底之间的介电层形成一开口，在开口内填入导电材料，形成接触孔(contact)结构来实现。

现有技术中接触孔(CT)的形成过程大致为：在层间介电层表面涂布底光刻胶层，对所述光刻胶层进行曝光显影，定义接触孔的位置，然后以曝光显影后的光刻胶为掩膜，对其下的底部层间介电层进行刻蚀形成接触孔开口；然后去除光刻胶，并在所述接触孔开口底部和侧壁上形成粘附层(glue layer)，随后进行钨(W)的沉积和平坦化。其中钨(W)的沉积主要采用化学气相沉积法，即，向接触孔开口内通入SiH₄和WF₆，二者反应生成金属钨沉积在在接触孔内。

目前发现很多不同节点的产品出现晶圆中心良率较低的问题，通过失效分析(FA)等手段分析发现，是因为接触孔的接触层遭到破坏，而这种破坏并不是都能通过晶片可接受测试(WAT)检测出来。在某些产品接触孔生成的工艺中，WF₆气体不仅与SiH₄发生反应，而且比如当SiH₄流入量不是很充足时；或者粘附层中存在缺陷、不致密或较薄时，WF₆气体还会与接触孔底部的硅衬底反应，腐蚀衬底硅甚至损坏其上形成的器件，严重时造成很低的良率。通过形成较厚的粘附层可减少这种情况的发生，但是粘附层厚度较大时又会带来接触电阻变高的问题。

因此，有必要提出一种新的制作方法，以解决上述存在的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明一方面提供一种半导体器件的制作方法，其包括下述步骤：一种半导体器件的制作方法，其包括下述步骤：提供半导体衬底，所述半导体衬底表面具有至少一个接触孔开口；形成覆盖所述接触孔开口侧壁和底部的粘附层；在所述粘附层上形成保护层；在所述保护层上沉积金属层。

优选地，所述保护层为非晶硅层。

优选地，所述保护层为非晶硅层和硼层。

优选地，所述保护层通过B₂H₆和SiH₄反应形成。

优选地，所述B₂H₆和SiH₄的反应在含H₂环境中进行。

优选地，形成所述保护层时先向所述接触孔开口内通入一定量的B₂H₆和H₂。

优选地，所述B₂H₆和H₂的比例为1:1～6:1。

优选地，所述B₂H₆和H₂的通入时间为1s～1min。

本发明提供的半导体器件制作方法，在接触孔内填充金属(金属钨)之前，先形成一层保护层，这样在后续通过化学气相沉积形成金属钨层时，可避免WF6与接触孔底部的硅反应，进而损坏硅衬底，导致良率下降。

本发明另一方面提供一种半导体器件，包括半导体衬底、层间介电层以及采用本发明上述制作方法形成的接触孔。

本发明提出的半导体器件，由于采用上述制作方法形成接触孔，因而可避免形成接触孔的过程中WF6与接触孔底部的硅反应，进而损坏硅衬底的缺陷，具有良率高的优点。

本发明再一方面提供一种电子装置，其包括本发明提供的上述半导体器件。

本发明提出的电子装置，由于具有上述半导体器件，因而具有类似的优点。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1示出了根据本发明一实施方式的制作方法的工艺流程图；

图2A～图2D示出了根据本发明一实施方式的制作方法依次实施各步骤所获得器件的剖面示意图；

图3A～图3D示出了在根据本发明另一实施方式的制作方法中保护层和金属层的形成过程示意图；

图4示出了根据本发明一实施方式的电子装置的示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

本发明提供一种半导体器件制作方法，用于形成接触孔，如图1所示，该方法包括：步骤S101，提供半导体衬底，所述半导体衬底表面具有至少一个接触孔开口；步骤S102，形成覆盖所述接触孔开口侧壁和底部的粘附层；步骤S103，在所述粘附层上形成保护层；步骤S104，在所述保护层上沉积金属层。

本发明提供的半导体器件制作方法，在接触孔内填充金属(金属钨)之前，先形成一层保护层，这样在后续通过化学气相沉积形成金属钨层时，可避免WF₆与接触孔底部的硅反应，进而损坏硅衬底，导致良率下降。

为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

实施例一

下面结合图2A～图2D对本发明一实施方式的半导体器件的制作方法做详细描述。

首先，如图2A所示，提供半导体衬底200，半导体衬底200表面具有至少一个接触孔开口202。

半导体衬底200可以是以下所提到的材料中的至少一种：硅、锗、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。此外，半导体衬底上可以形成有其它器件，例如PMOS和NMOS晶体管。在半导体衬底中可以形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。半导体衬底中还可以形成有CMOS器件，CMOS器件例如是晶体管(例如，NMOS和/或PMOS)等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。

接触孔202作为器件有源区与外界电路之间连接的通道，在器件结构组成中具有重要的作用。图2A为具有接触孔202的半导体器件剖面示意图。在刻蚀接触孔202之前，在半导体衬底200上已经形成栅极结构、有源区、有源区表面的金属硅化物、以及覆盖栅极结构和有源区的氮化层和沉积于氮化层表面的层间介电层(ILD)等等。在本实施例中，仅在半导体衬底200上示意性表示出层间介电层201，层问绝缘层采用的是氧化硅，但在其他实施例中也可以是棚硅玻璃、磷硅玻璃、棚磷硅玻璃等等。其它诸如栅极结构、有源区、有源区表面的金属硅化物等则出于简化和方便目的未示出。

接触孔开口202的形成方法采用本领域常用方法，比如在层间介电层201表面涂布底光刻胶层，对所述光刻胶层进行曝光显影，定义接触孔的位置，然后以曝光显影后的光刻胶为掩膜，然后再利用干法刻蚀对其下的底部层间介电层201进行刻蚀形成接触孔开口202。

形成接触孔开口202后，需要形成覆盖接触孔开口202侧壁和底部的粘附层203。图2B为形成粘附层203的接触孔结构示意图，如图2B所示，本实施例中，粘附层203由Ti层和TiN层构成。其中Ti层作为第一层粘附层，其不仅与接触孔侧壁的氧化硅粘连性较好，而且还可以与接触孔底部的硅材料发生在位反应，形成低阻的TiSix接触层。TiN作为阻挡层，既具有防止硅和WF6之问发生反应的作用，又与钨具有很好的粘附性，且可防止金属钨的扩散/渗透。阻。本实施例中，Ti层和TiN层由PVD一步生长完成的，在沉积Ti的后期，通过加入氮气，可以在Ti层上方接着形成阻挡层TiN层。

为更好地形成低阻的硅化物，在本发明的其它实施例中，还可以在后面形成阻挡层TiN后，对衬底200进行快速热退火处理，使得在接触孔的底部，Ti与硅材料相连的部位，可以形成足够厚的TiSix接触层106，进一步提高接触孔的电特性。

在本发明的其他实施例中，也可以分两步完成Ti层和TiN层的沉积，如先利用PVD形成Ti层，再利用金属有机物化学气相沉积技术(MOCVD,Metal organic chemical VaporDeposition)形成TiN层等。

形成粘附层203，需要现在粘附层203上形成保护层。图2C为形成保护层204后的接触孔结构示意图。如图2C所示，在粘附层203上形成保护层204。在本实施中，保护层204采用非晶硅层，由于非晶硅层比衬底硅具有更高的活性，因而当后续形成金属钨通入WF₆时，WF₆会首先与保护层204的非晶硅层反应形成附着在粘附层203上的钨层，从而防止WF₆与硅衬底反应，损坏硅衬底以及其他器件。

当形成保护层204后，则进行金属钨的沉积。图2D为沉积金属钨后的接触孔结构示意图。如图2D所示，在保护层204上形成金属层205。具体地，采用化学气相沉积利用SiH₄和WF₆等物质形成沉积金属钨，以填充接触孔开口202。保护层204的形成方法可采用本领域各种合适的方法来形成，比如沉积法等，在此不再赘述。

可以理解的是，在上述粘附层202、保护层203、金属层205的形成过程，可能会在层间介电层201上也也形成粘附层202、保护层203、金属层205，因此，当完成上述步骤后，可采用平坦化(CMP)来去除多余的粘附层202、保护层203、金属层205。

至此完成了本实施例半导体器件制作方法的全部步骤，可以理解的是，在实际工艺中在本实施例半导体器件制作方法之前、之中或之后还可包括其他的半导体工艺，比如源漏形成工艺，高K材料形成工艺等等。

实施例二

为了更方便地形成保护层和金属填充层，本发明还提供一种优选的形成方法，下面结合图3A～图3D对本发明提出保护层和金属填充层的形成方法做详细描述。

在本实施中，保护层和金属层均通过化学气相沉积形成。首先，如图3A所示，提供半导体衬底300，半导体衬底300表面具有至少一个接触孔开口302，半导体衬底上形成有诸如栅极结构、有源区、有源区表面的金属硅化物等，出于简化和方便目的仅示出层间介电层301。在接触孔开口302内形成有覆盖接触孔开口302侧壁和底部的粘附层303。衬底300、层间介电层301、接触孔开口302和粘附层303的结构如前所述，在此不再赘述。

当形成黏附层303后，先通入一定时间和流量的B₂H₆和H₂气体，其中B₂H₆和H₂的比例在1:1～6:1之间，通入时间为1S～1min之间，B₂H₆通入流量为200sccm。B₂H₆和H₂进入接触孔开口302后，会附着在粘附层303上，随后向接触孔开口302内通入SiH₄，此时，如图3B所示，在含H₂气体环境下，B₂H₆与SiH₄发生反应：SiH₄+B₂H₆＝a-Si+B+H2，生成非晶硅保护层304(含B的非晶硅，p型掺杂硅)，这样在黏附层303上形成的均匀分布的非晶硅能充当一层保护层；此外形成的B在黏附层303有缺陷的地方吸附，可以阻碍WF₆进一步腐蚀下面的Si。

当形成非晶硅保护层304后，如图3C所示，向接触孔开口302内通入SiH₄和WF₆，其中SiH₄和WF₆比例为1:1～1:3之间，SiH₄流量的是10sccm，通入时间为10s到6mim。由于非晶硅活性较高，WF₆与保护层304的非晶硅发生反应：2WF₆+3Si→2W(s)+3SiF₄(g)，生成钨形核层305，这样可阻止WF₆与下方的衬底硅反应。与此同时，由于在接触孔开口302内存在残余的B₂H₆，并且B₂H₆活性较高，还存在下述反应：SiH₄+B₂H₆＝a-Si+B+H₂，WF₆+B₂H₆＝W+BF₃+H₂，同时由于先前通入H₂，一方面可以稀释WF₆，另一方面可以加快WF₆转变为金属钨W，即WF₆+H₂＝W+HF。当B₂H6消耗完毕后，还存在：WF₆+SiH₄＝W+SiF₄+H₂。总之在形成非晶硅保护层304后，向接触孔开口302内通入一定量的SiH₄和WF₆以形成钨形核层305。

当形成钨形核层305后，如图3D所示，向接触孔开口302内通入WF₆和H₂气体，通过WF₆+H₂＝W+HF形成填充接触孔开口302的金属钨层306。

可以理解的是，在上述粘附层302、保护层303、钨形核层305、金属钨层306的形成过程，可能会在层间介电层201上也形成粘附层302、保护层303、钨形核层305、金属钨层306，因此，当完成上述步骤后，可采用平坦化(CMP)来去除多余的粘附层302、保护层303、钨形核层305、金属钨层306。

至此完成了本实施例半导体器件制作方法的全部步骤。

采用本实施例提供的制作方法，利用B₂H₆的活性高于SiH₄的性质，在通入SiH₄前先通入B₂H₆和H2预处理，在WF₆与SiH4反应前先形成一道非晶硅和硼的保护层，从而阻止了WF₆的与衬底硅的反应，提高了产品良率。并且，由于H2一方面可以加速B₂H₆与SiH₄形成非晶硅层，另一方面可以在通入WF₆后，稀释WF₆并加速WF₆转变为金属钨W。

实施例三

本发明还提供一种采用实施例一或二中所述的方法制作的半导体器件，包括半导体衬底，位于所述半导体衬底层间介电层，以及采用上述方法形成的接触孔。

实施例四

本发明另外还提供一种电子装置，其包括前述的半导体器件。

该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述半导体器件的中间产品，例如：具有该集成电路的手机主板等。在本实施中以PDA为例进行示例，如图4所示。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (7)

1.一种半导体器件的制作方法，其特征在于，包括下述步骤：

提供半导体衬底，所述半导体衬底表面具有至少一个接触孔开口；

形成覆盖所述接触孔开口侧壁和底部的粘附层；

在所述粘附层上形成保护层，所述保护层为含硼非晶硅层，所述保护层通过B₂H₆和SiH₄反应形成；

在所述保护层上沉积金属层。

2.根据权利要求1所述的制作方法，其特征在于，所述B₂H₆和SiH₄的反应在含H₂环境中进行。

3.根据权利要求2所述的制作方法，其特征在于，形成所述保护层时先向所述接触孔开口内通入一定量的B₂H₆和H₂。

4.根据权利要求3所述的制作方法，其特征在于，所述B₂H₆和H₂的比例为1:1～6:1。

5.根据权利要求3所述的制作方法，其特征在于，所述B₂H₆和H₂的通入时间为1s～1min。

6.一种半导体器件，其特征在于，包括半导体衬底、层间介电层以及采用权利要求1-5之一的制作方法形成的接触孔。

7.一种电子装置，其特征在于，包括如权利要求6所述的半导体器件。