JP5832956B2 - 半導体発光装置 - Google Patents

半導体発光装置 Download PDF

Info

Publication number
JP5832956B2
JP5832956B2 JP2012120178A JP2012120178A JP5832956B2 JP 5832956 B2 JP5832956 B2 JP 5832956B2 JP 2012120178 A JP2012120178 A JP 2012120178A JP 2012120178 A JP2012120178 A JP 2012120178A JP 5832956 B2 JP5832956 B2 JP 5832956B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
electrode
side wiring
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012120178A
Other languages
English (en)
Other versions
JP2013247247A (ja
Inventor
陽介 秋元
陽介 秋元
杉崎 吉昭
吉昭 杉崎
英之 富澤
英之 富澤
安藤 雅信
雅信 安藤
小島 章弘
章弘 小島
元 渡
元 渡
直矢 牛山
直矢 牛山
小松 哲郎
哲郎 小松
美代子 島田
美代子 島田
古山 英人
英人 古山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012120178A priority Critical patent/JP5832956B2/ja
Priority to TW102102896A priority patent/TWI525854B/zh
Priority to EP13156742.2A priority patent/EP2667424B1/en
Priority to US13/781,683 priority patent/US9136439B2/en
Publication of JP2013247247A publication Critical patent/JP2013247247A/ja
Priority to US14/822,277 priority patent/US9496471B2/en
Application granted granted Critical
Publication of JP5832956B2 publication Critical patent/JP5832956B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/501Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502Wavelength conversion materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/54Encapsulations having a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

本発明の実施形態は、半導体発光装置に関する。
LED(Light Emitting Diode)をESD(Electro Static Discharge)から保護するための様々な構造が提案されているが、チップサイズパッケージ構造のLEDにおいては、小型化を妨げずに、ESD耐性を持たせることが求められる。
特開2005−244220号公報
本発明の実施形態は、ESD耐性の高い半導体発光装置を提供する。
実施形態によれば、半導体発光装置は、半導体層と、p側電極と、n側電極と、p側配線部と、n側配線部と、バリスタ膜と、絶縁膜と、を備えている。前記半導体層は、発光層と、第1の面と、前記第1の面の反対側に設けられ、前記発光層を含む領域と、前記発光層を含まない領域とを有する第2の面とを有する。前記p側電極は、前記第2の面における前記発光層を含む領域に設けられている。前記n側電極は、前記第2の面における前記発光層を含まない領域に設けられている。前記p側配線部は、前記p側電極上に設けられ、前記p側電極と電気的に接続されている。前記n側電極は、前記n側電極上および前記p側電極上に設けられ、前記n側電極と電気的に接続されている。前記バリスタ膜は、前記p側電極と前記n側配線部との間で前記p側電極及び前記n側配線部に接して設けられている。前記絶縁膜は、前記第2の面上と、前記第1の面から続く前記半導体層の側面と、前記発光層の端面と、を覆い、前記バリスタ膜よりも高耐圧である。
第1実施形態の半導体発光装置の模式断面図。 第1実施形態の半導体発光装置の製造方法を示す模式断面図。 第1実施形態の半導体発光装置の製造方法を示す模式断面図。 第1実施形態の半導体発光装置の製造方法を示す模式断面図。 第1実施形態の半導体発光装置の製造方法を示す模式断面図。 第1実施形態の半導体発光装置の製造方法を示す模式断面図。 第1実施形態の半導体発光装置の製造方法を示す模式断面図。 第1実施形態の半導体発光装置の製造方法を示す模式断面図。 第1実施形態の半導体発光装置の製造方法を示す模式断面図。 第1実施形態の半導体発光装置の製造方法を示す模式断面図。 第1実施形態の半導体発光装置の製造方法を示す模式断面図。 第1実施形態の半導体発光装置の製造方法を示す模式断面図。 第1実施形態の半導体発光装置の製造方法を示す模式断面図。 第2実施形態の半導体発光装置の模式断面図。 第3実施形態の半導体発光装置の模式断面図。 第4実施形態の半導体発光装置の模式断面図。
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
(第1実施形態)
図1は、第1実施形態の半導体発光装置1の模式断面図である。
半導体発光装置1は、半導体層15を有する。その半導体層15は、第1の面15aと、第1の面15aの反対側に設けられた第2の面とを有する。また、半導体層15は、第1の半導体層11と、第2の半導体層12と、発光層13とを含む。第1の半導体層11、第2の半導体層12および発光層13は、いずれも、InAlGa1−x−yN(0≦x≦1、0≦y≦1、x+y≦1)で表される窒化物半導体である。なお、導電型を制御するために添加される不純物を含むものも「窒化物半導体」に含まれるものとする。
半導体層15は、第1の半導体層11上に発光層13及び第2の半導体層12が積層された領域と、発光層13及び第2の半導体層12が設けられず、第1の半導体層11のみの領域とを有する。すなわち、半導体層15の第2の面は、発光層13及び第2の半導体層12を含む領域と、発光層13及び第2の半導体層12を含まない領域とを有する。
半導体層15の第2の面における発光層13及び第2の半導体層12を含む領域では、第1の半導体層11と第2の半導体層12との間に発光層13が設けられている。
半導体層15の第2の面における発光層13及び第2の半導体層12を含まない領域は、後述するように、第1の半導体層11の全面に形成された発光層13及び第2の半導体層12の一部を選択的に除去することで、第1の半導体層11の表面が露出されて形成される。
第1の半導体層11は、例えば、下地バッファ層、n型GaN層を含む。発光層(活性層)13は、例えば、InGaN井戸層と、GaNまたはInGaN障壁層との対を複数対積層させたInGaN系多重量子井戸構造を有し、青、紫、青紫、紫外光などを発光する。発光層13上には、p型GaN層を含む第2の半導体層12が設けられている。
第1の面15aは光取り出し面として機能し、発光層13の発光光は、第1の面15aから主に半導体層15の外部に出射される。第2の面側に、以下に説明するp側電極、n側電極、p側配線部、n側配線部が設けられている。
p側電極16は、第2の半導体層12の表面に設けられている。n側電極17は、半導体層15の第2の面における発光層13及び第2の半導体層12を含まない領域の第1の半導体層11の表面に設けられている。
半導体層15の第2の面側の平面図である図5(b)に示すように、発光層13を含む領域に設けられたp側電極16の方が、発光層13を含まない領域に設けられたn側電極17よりも面積が広い。これにより、広い発光領域が得られる。なお、図5(b)に示すp側電極16及びn側電極17のレイアウトは一例であって、これに限らない。
半導体層15の第2の面側には、絶縁膜18が設けられている。絶縁膜18は、半導体層15、p側電極16及びn側電極17を覆っている。また、絶縁膜18は、発光層13及び第2の半導体層12の端面(側面)を覆って保護している。
なお、絶縁膜18と半導体層15との間に別の絶縁膜(例えばシリコン酸化膜)が設けられることもある。絶縁膜18は、例えば、微細開口のパターニング性に優れたポリイミド等の樹脂である。あるいは、絶縁膜18としてシリコン酸化膜やシリコン窒化膜等の無機膜を用いてもよい。
絶縁膜18は、半導体層15の第1の面15a上には設けられていない。絶縁膜18は、半導体層15における第1の面15aから続く側面15cを覆って保護している。
絶縁膜18における、半導体層15の第2の面とは反対側の面上に、p側配線層21とn側配線層22とが互いに離間して設けられている。
p側配線層21及びn側配線層22は、後述するように電解めっき法により形成される。そのめっき時のシードメタルとして使われる金属膜19も含めてp側配線層21とする。同様に、シードメタルとして使われる金属膜19も含めてn側配線層22とする。
p側配線層21は、絶縁膜18を介してp側電極16上に設けられている。絶縁膜18にはp側電極16に達する複数の第1の開口18aが形成され、その第1の開口18a内に設けられた複数の第1のビア21aを通じて、p側配線層21はp側電極16と電気的に接続されている。
n側配線層22は、絶縁膜18を介してn側電極17上に設けられている。また、n側配線層22の一部は、絶縁膜18上をp側電極16に対向する位置まで広がっている。そのn側配線層22の一部は、後述するバリスタ膜41を介してp側電極16に対向している。
絶縁膜18にはn側電極17に達する第2の開口18bが形成され、その第2の開口18b内に設けられた第2のビア22aを通じて、n側配線層22はn側電極17と電気的に接続されている。
p側電極16とn側配線層22との間には、バリスタ(varistor)膜41が設けられている。バリスタ膜41は、p側電極16およびn側配線層22に接している。
バリスタ膜41は、非直線性抵抗特性を有し、例えば、BaTiO、SrTiO、ZnO、BiO、CoO、MnO、SbO、CrO、NiO、SiN、SiOなどを含む膜である。
p側配線層21においてp側電極16に対する反対側の面には、p側金属ピラー23が設けられている。p側配線層21及びp側金属ピラー23は、本実施形態におけるp側配線部を構成する。
n側配線層22においてn側電極17に対する反対側の面には、n側金属ピラー24が設けられている。n側配線層22及びn側金属ピラー24は、本実施形態におけるn側配線部を構成する。
絶縁膜18には、他の絶縁膜として樹脂層25が積層されている。樹脂層25は、p側配線部の周囲及びn側配線部の周囲を覆っている。また、樹脂層25は、p側金属ピラー23とn側金属ピラー24との間に充填されている。
p側金属ピラー23の側面およびn側金属ピラー24の側面は、樹脂層25で覆われている。p側金属ピラー23におけるp側配線層21に対する反対側の面は、樹脂層25から露出し、p側外部端子23aとして機能する。n側金属ピラー24におけるn側配線層22に対する反対側の面は、樹脂層25から露出し、n側外部端子24aとして機能する。
p側外部端子23a及びn側外部端子24aは、図示しない実装基板に形成されたパッドに、はんだなどを介して接合される。
樹脂層25における同じ面(図1における下面)で露出するp側外部端子23aとn側外部端子24aとの間の距離は、絶縁膜18上でのp側配線層21とn側配線層22との間の距離よりも大きい。p側外部端子23aとn側外部端子24aとは、実装基板への実装時にはんだ等によって相互に短絡しない距離を隔てて離れている。
p側配線層21は、プロセス上の限界まで、n側配線層22に近づけることができ、p側配線層21の面積を広くできる。この結果、p側配線層21とp側電極16との接触面積の拡大を図れ、電流分布及び放熱性を向上できる。
p側配線層21が複数の第1のビア21aを通じてp側電極16と接する面積は、n側配線層22が第2のビア22aを通じてn側電極17と接する面積よりも大きい。よって、発光層13への電流分布が向上し、且つ発光層13の熱の放熱性が向上できる。
絶縁膜18上に広がるn側配線層22の面積は、n側配線層22がn側電極17と接する面積よりも大きい。
第1実施形態によれば、n側電極17よりも広い領域にわたって形成された発光層13によって高い光出力を得ることができる。なおかつ、発光層13を含む領域よりも狭い領域に設けられたn側電極17が、より面積の大きなn側配線層22として実装面側に引き出されている。
p側金属ピラー23はp側配線層21よりも厚く、n側金属ピラー24はn側配線層22よりも厚い。p側金属ピラー23、n側金属ピラー24および樹脂層25のそれぞれの厚さは、半導体層15よりも厚い。なお、ここでの「厚さ」は、図1において上下方向の厚さを表す。
また、p側金属ピラー23及びn側金属ピラー24のそれぞれの厚さは、半導体層15、p側電極16、n側電極17および絶縁膜18を含む積層体の厚さよりも厚い。なお、各金属ピラー23、24のアスペクト比(平面サイズに対する厚みの比)は1以上であることに限らず、その比は1よりも小さくてもよい。すなわち、金属ピラー23、24は、その平面サイズよりも厚さが小さくてもよい。
実施形態によれば、半導体層15を形成するために使用した後述する基板10が除去されても、p側金属ピラー23、n側金属ピラー24および樹脂層25を含む支持体によって、半導体層15を安定して支持し、半導体発光装置1の機械的強度を高めることができる。
p側配線層21、n側配線層22、p側金属ピラー23およびn側金属ピラー24の材料としては、銅、金、ニッケル、銀などを用いることができる。これらのうち、銅を用いると、良好な熱伝導性、高いマイグレーション耐性及び絶縁材料との優れた密着性が得られる。
樹脂層25は、p側金属ピラー23及びn側金属ピラー24を補強する。樹脂層25は、実装基板と熱膨張率が同じもしくは近いものを用いるのが望ましい。そのような樹脂層25として、例えばエポキシ樹脂、シリコーン樹脂、フッ素樹脂などを一例として挙げることができる。
また、p側外部端子23a及びn側外部端子24aを介して、半導体発光装置1を実装基板に実装した状態において、はんだを介して半導体層15に加わる応力を、p側金属ピラー23とn側金属ピラー24が吸収することで緩和することができる。
p側配線層21及びp側金属ピラー23を含むp側配線部は、相互に分断された複数のビア21aを介して、p側電極16に接続されている。このため、p側配線部による高い応力緩和効果が得られる。
あるいは、1つの大きな第1の開口内に設けられ、ビア21aよりも平面サイズの大きなビアを介して、p側配線層21をp側電極16に接続させてもよく、この場合、いずれも金属であるp側電極16、p側配線層21及びp側金属ピラー23を通じた、発光層13の放熱性の向上を図れる。
後述するように、半導体層15を形成するときに使った基板10は第1の面15a上から除去される。このため、半導体発光装置1を低背化できる。
半導体層15の第1の面15aには、微小な凹凸が形成されている。第1の面15aに対して、例えばアルカリ系溶液を使ったウェットエッチング(フロスト処理)を行い、凹凸が形成される。第1の面15aに凹凸を設けることで、様々な角度で第1の面15aに入射する光を全反射させることなく第1の面15aの外側に取り出すことが可能となる。
第1の面15a上には、蛍光体層30が設けられている。蛍光体層30は、透明媒体としての透明樹脂31と、透明樹脂31中に分散された複数の粒子状の蛍光体32とを有する。
透明樹脂31は、発光層13の励起光及び蛍光体32の蛍光に対して透明であり、例えば、シリコーン樹脂、アクリル樹脂、フェニル樹脂などを用いることができる。
蛍光体32は、発光層13の励起光を吸収し波長変換光を発光可能である。このため、半導体発光装置1は、発光層13の励起光と、蛍光体32の波長変換光との混合光を出射可能である。
例えば、蛍光体32が黄色光を発光する黄色蛍光体とすると、GaN系材料である発光層13の青色光と、蛍光体32における波長変換光である黄色光との混合色として、白色または電球色などを得ることができる。なお、蛍光体層30は、複数種の蛍光体(例えば、赤色光を発光する赤色蛍光体と、緑色光を発光する緑色蛍光体)を含む構成であってもよい。
第1の半導体層11は、n側電極17、n側配線層22およびn側金属ピラー24を介して、n側外部端子24aと電気的に接続されている。第2の半導体層12は、p側電極16、p側配線層21およびp側金属ピラー23を介して、p側外部端子23aと電気的に接続されている。
第1実施形態によれば、p側電極16を一方の電極とし、n側配線層22を他方の電極とするバリスタ素子が、半導体発光装置1に内蔵されている。すなわち、p側外部端子23aとn側外部端子24aとの間に、半導体層(チップ)15と、バリスタ膜41とが並列接続され、バリスタ膜41は、半導体層15をサージ電圧から保護する保護素子として機能する。サージ電流は、半導体層15を介さずに、バリスタ膜41を通じて、p側外部端子23aとn側外部端子24a間を流れることができる。
p側外部端子23aとn側外部端子24a間に定格電圧以下の電圧が印加された通常動作時、バリスタ膜41は高抵抗状態にあり、p側電極16とn側配線層22とはバリスタ膜41を通じて短絡しない。
p側外部端子23aまたはn側外部端子24aに定格電圧よりも大きな電圧(サージ電圧)が飛び込み、バリスタ膜41に半導体発光装置1の定格電圧よりも大きな電圧がかかると、バリスタ膜41の電気抵抗は急激に低くなる。上記サージ電圧の印加により、バリスタ膜41の方が半導体層15よりも先にブレークダウンする。
したがって、サージ電流を、半導体層15(発光層13)を経由せずに、p側金属ピラー23、p側配線層21、p側電極16、バリスタ膜41、n側配線層22およびn側金属ピラー24を通じて、p側外部端子23aとn側外部端子24a間に流すことができ、半導体層15をESDから保護することができる。
絶縁膜18及び樹脂層25は、バリスタ膜41よりも耐圧が高く、上記サージ電圧の印加で絶縁破壊しない。
第1実施形態によれば、p側電極16とn側配線層22との間を絶縁するために設けられる絶縁膜18の一部がバリスタ膜41に置き換わっている。したがって、チップサイズパッケージ構造の半導体発光装置1の小型化を妨げずに、ESD耐性に優れた半導体発光装置1を提供することができる。
次に、図2(a)〜図13(b)を参照して、第1実施形態の半導体発光装置1の製造方法について説明する。図2(a)〜図13(b)は、ウェーハ状態における一部の領域を表す。
図2(a)は、基板10の主面(図2(a)における下面)に、第1の半導体層11、発光層13及び第2の半導体層12を含む半導体層15を形成した積層体を示す。図2(b)は、図2(a)における下面図に対応する。
基板10の主面上に第1の半導体層11が形成され、第1の半導体層11上に発光層13が形成され、発光層13上に第2の半導体層12が形成される。
InAlGa1−x−yN(0≦x≦1、0≦y≦1、x+y≦1)で表される窒化物半導体である半導体層15は、例えばサファイア基板上にMOCVD(metal organic chemical vapor deposition)法で結晶成長させることができる。あるいは、基板10としてはシリコン基板を用いることもできる。
第1の半導体層11における基板10に接する面が、半導体層15の第1の面15aであり、第2の半導体層12の表面が半導体層15の第2の面15bである。
次に、図示しないレジストを用いた例えばRIE(Reactive Ion Etching)法で、図3(a)及びその下面図である図3(b)に示すように、半導体層15を貫通して基板10に達する溝80を形成する。溝80は、ウェーハ状態の基板10上で例えば格子状に形成され、半導体層15を基板10上で複数のチップに分離する。
なお、半導体層15を複数に分離する工程は、後述する第2の半導体層12の選択的除去後、あるいは電極の形成後に行ってもよい。
次に、図示しないレジストを用いた例えばRIE法で、図4(a)及びその下面図である図4(b)に示すように、第2の半導体層12と発光層13の積層膜の一部を除去して、第1の半導体層11の一部を露出させる。第1の半導体層11が露出された領域は、発光層13を含まない。
次に、図5(a)及びその下面図である図5(b)に示すように、半導体層15の第2の面にp側電極16とn側電極17を形成する。p側電極16は、第2の半導体層12の表面に形成される。n側電極17は、第1の半導体層11の露出面に形成される。
p側電極16及びn側電極17は、例えば、スパッタ法、蒸着法等で形成される。p側電極16とn側電極17は、どちらを先に形成してもよいし、同じ材料で同時に形成してもよい。
p側電極16は、発光層13の発光光に対して反射性を有する、例えば、銀、銀合金、アルミニウム、アルミニウム合金等を含む。また、p側電極16の硫化、酸化防止のため、金属保護膜(バリアメタル)を含む構成であってもよい。
また、p側電極16とn側電極17との間や、発光層13の端面にパッシベーション膜として、例えばシリコン窒化膜やシリコン酸化膜をCVD(chemical vapor deposition)法で形成してもよい。また、各電極と半導体層とのオーミックコンタクトをとるための活性化アニールなどは必要に応じて実施される。
次に、基板10主面上の露出している部分すべてを図6(a)に示す絶縁膜18で覆った後、p側電極16上の絶縁膜18の一部を除去して、p側電極16の一部を露出させる。この露出されたp側電極16上には、バリスタ膜41が形成される。
バリスタ膜41は、例えば、スパッタ法で成膜され、その成膜後、バリスタ膜41をレーザーアニールにより局所加熱する。これにより、半導体層15を劣化させることなく、バリスタ膜41に適切な非直線性抵抗特性を付与することができる。
あるいは、先にp側電極16上に選択的にバリスタ膜41を形成した後、絶縁膜18を形成してもよい。
絶縁膜18は例えばウェットエッチングによりパターニングされ、絶縁膜18に選択的に第1の開口18aと第2の開口18bが形成される。第1の開口18aは複数形成され、各々の第1の開口18aはp側電極16に達する。第2の開口18bはn側電極17に達する。
絶縁膜18としては、例えば、感光性ポリイミド、ベンゾシクロブテン(Benzocyclobutene)などの有機材料を用いることができる。この場合、レジストを使わずに、絶縁膜18に対して直接露光及び現像が可能である。
あるいは、シリコン窒化膜やシリコン酸化膜などの無機膜を絶縁膜18として使用してもよい。絶縁膜18が無機膜の場合、絶縁膜18上に形成したレジストをパターニングした後のエッチングによって第1の開口18a及び第2の開口18bが形成される。
次に、絶縁膜18の表面、第1の開口18aの内壁(側壁及び底部)、および第2の開口18bの内壁(側壁及び底部)に、図6(b)に示すように、金属膜19を形成する。金属膜19は、後述するめっきのシードメタルとして使われる。
金属膜19は、例えばスパッタ法で形成される。金属膜19は、例えば、絶縁膜18側から順に積層されたチタン(Ti)と銅(Cu)との積層膜を含む。あるいは、チタン膜の代わりにアルミニウム膜を使ってもかまわない。
次に、図6(c)に示すように、金属膜19上に選択的にレジスト91を形成し、金属膜19を電流経路としたCu電解めっきを行う。
これにより、図7(a)及びその下面図である図7(b)に示すように、金属膜19上に、選択的にp側配線層21とn側配線層22が形成される。p側配線層21及びn側配線層22はめっき法により同時に形成される例えば銅材料からなる。
p側配線層21は、第1の開口18a内にも形成され、金属膜19を介してp側電極16と電気的に接続される。n側配線層22は、第2の開口18b内にも形成され、金属膜19を介してn側電極17と電気的に接続される。
また、n側配線層22は、バリスタ膜41上にまで広がって形成される。したがって、バリスタ膜41は、p側電極16とn側配線層22との間に挟まれる。
p側配線層21及びn側配線層22のメッキに使ったレジスト91は、溶剤もしくは酸素プラズマを使って、除去される。
次に、図8(a)及びその下面図である図8(b)に示すように、金属ピラー形成用のレジスト92を形成する。レジスト92は、前述のレジスト91よりも厚い。なお、前の工程でレジスト91は除去せずに残し、そのレジスト91にレジスト92を重ねて形成してもよい。レジスト92には、第1の開口92aと第2の開口92bが形成されている。
そして、レジスト92をマスクに用いて、金属膜19を電流経路としたCu電解めっきを行う。これにより、図9(a)及びその下面図である図9(b)に示すように、p側金属ピラー23とn側金属ピラー24が形成される。
p側金属ピラー23は、レジスト92に形成された第1の開口92a内であって、p側配線層21の表面上に形成される。n側金属ピラー24は、レジスト92に形成された第2の開口92b内であって、n側配線層22の表面上に形成される。p側金属ピラー23及びn側金属ピラー24は、めっき法により同時に形成される例えば銅材料からなる。
レジスト92は、図10(a)に示すように、例えば溶剤もしくは酸素プラズマを用いて除去される。この後、金属ピラー23、n側金属ピラー24、p側配線層21およびn側配線層22をマスクにして、金属膜19の露出している部分をウェットエッチングにより除去する。これにより、図10(b)に示すように、p側配線層21とn側配線層22との金属膜19を介した電気的接続が分断される。
次に、図11(a)に示すように、絶縁膜18に対して樹脂層25を積層する。樹脂層25は、p側配線層21、n側配線層22、p側金属ピラー23及びn側金属ピラー24を覆う。
樹脂層25は、絶縁性を有する。また、樹脂層25に、例えばカーボンブラックを含有させて、発光層13の発光光に対して遮光性を与えてもよい。
次に、図11(b)に示すように、基板10を除去する。基板10がサファイア基板の場合、例えばレーザーリフトオフ法によって基板10を除去することができる。具体的には、基板10の裏面側から第1の半導体層11に向けてレーザ光が照射される。レーザ光は、基板10に対して透過性を有し、第1の半導体層11に対しては吸収領域となる波長を有する。
レーザ光が基板10と第1の半導体層11との界面に到達すると、その界面付近の第1の半導体層11はレーザ光のエネルギーを吸収して分解する。第1の半導体層11はガリウム(Ga)と窒素ガスに分解する。この分解反応により、基板10と第1の半導体層11との間に微小な隙間が形成され、基板10と第1の半導体層11とが分離する。
レーザ光の照射を、設定された領域ごとに複数回に分けてウェーハ全体にわたって行い、基板10を除去する。
基板10がシリコン基板の場合には、エッチングによって基板10を除去することができる。
基板10の主面上に形成された前述した積層体は、半導体層15よりも厚いp側金属ピラー23、n側金属ピラー24および樹脂層25によって補強されているため、基板10がなくなっても、ウェーハ状態を保つことが可能である。
また、樹脂層25も、p側金属ピラー23及びn側金属ピラー24を構成する金属も、半導体層15に比べて柔軟な材料である。そのような柔軟な支持体に半導体層15は支持されている。そのため、基板10上に半導体層15をエピタキシャル成長させる際に生じた大きな内部応力が、基板10の剥離時に一気に開放されても、半導体層15が破壊されるのを回避できる。
基板10が除去された半導体層15の第1の面15aは洗浄される。例えば、希フッ酸等で、第1の面15aに付着したガリウム(Ga)を除去する。
その後、例えば、KOH(水酸化カリウム)水溶液やTMAH(水酸化テトラメチルアンモニウム)等で、第1の面15aをウェットエッチングする。これにより、結晶面方位に依存したエッチング速度の違いによって、図12(a)に示すように、第1の面15aに凹凸が形成される。あるいは、レジストでパターニングした後にエッチングを行って、第1の面15aに凹凸を形成してもよい。第1の面15aに凹凸が形成されることで、光取り出し効率を向上できる。
次に、図12(b)に示すように、第1の面15a上に蛍光体層30を形成する。蛍光体層30は、隣り合う半導体層15間の絶縁膜18上にも形成される。
蛍光体32が分散された液状の透明樹脂31を、例えば、印刷、ポッティング、モールド、圧縮成形などの方法によって第1の面15a上に供給した後、熱硬化させる。
次に、樹脂層25の表面(図12(b)における下面)を研削し、図13(a)及びその下面図である図13(b)に示すように、p側外部端子23a及びn側外部端子24aを露出させる。
その後、前述した溝80の位置で、蛍光体層30、絶縁膜18および樹脂層25を切断し、複数の半導体発光装置1に個片化する。
ダイシング時、基板10はすでに除去されている。さらに、溝80には、半導体層15は存在しないため、ダイシング時に半導体層15が受けるダメージを回避することができる。また、個片化後の追加工程なしで、半導体層15の端部(側面)が絶縁膜18で覆われて保護された構造が得られる。
なお、個片化された半導体発光装置1は、ひとつの半導体層15を含むシングルチップ構造でも、複数の半導体層15を含むマルチチップ構造であってもよい。
ダイシングされる前までの前述した各工程は、ウェーハ状態で一括して行われるため、個片化された個々のデバイスごとに、配線及びパッケージングを行う必要がなく、大幅な生産コストの低減が可能になる。すなわち、個片化された状態で、すでに配線及びパッケージングが済んでいる。このため、生産性を高めることができ、その結果として価格低減が容易となる。
(第2実施形態)
図14は、第2実施形態の半導体発光装置2の模式断面図である。
第2実施形態の半導体発光装置2も、第1実施形態と同様、第1の半導体層11と、第2の半導体層12と、発光層13とを含む半導体層15を有する。
p側電極16は、第2の半導体層12の表面に設けられている。n側電極17は、半導体層15の第2の面における発光層13及び第2の半導体層12を含まない領域の第1の半導体層11の表面に設けられている。
絶縁膜18が、半導体層15、p側電極16及びn側電極17を覆っている。また、絶縁膜18は、発光層13及び第2の半導体層12の端面(側面)を覆って保護している。
絶縁膜18における、半導体層15の第2の面とは反対側の面上に、p側配線層21とn側配線層22とが互いに離間して設けられている。
p側配線層21は、複数の第1のビア21aを通じてp側電極16と電気的に接続されている。
n側配線層22は、絶縁膜18を介してn側電極17上に設けられている。また、n側配線層22の一部は、絶縁膜18上をp側電極16に対向する位置まで広がっている。n側配線層22は、第2のビア22aを通じて、n側電極17と電気的に接続されている。
p側配線層21上にはp側金属ピラー23が設けられ、n側配線層22上にはn側金属ピラー24が設けられている。
絶縁膜18には、樹脂層25が積層されている。樹脂層25は、p側配線層21とn側配線層22との間、およびp側金属ピラー23とn側金属ピラー24との間に充填されている。樹脂層25は、p側配線層21の周囲、n側配線層22の周囲、p側金属ピラー23の周囲、およびn側金属ピラー24の周囲を覆っている。
樹脂層25には、複数のバリスタ粒子43と、複数の導電性粒子44が分散されている。
バリスタ粒子43は、例えば、BaTiO、SrTiO、ZnO、BiO、CoO、MnO、SbO、CrO、NiO、SiN、SiOなどの粒子である。
導電性粒子44は、バリスタ粒子43よりも電気抵抗が低く、導電性粒子44を介して、サージ電圧印加時におけるバリスタ粒子43間の電気的接続が容易になる。導電性粒子44は、例えば金粒子である。
p側金属ピラー23におけるp側配線層21に対する反対側の面は、樹脂層25から露出し、p側外部端子23aとして機能する。n側金属ピラー24におけるn側配線層22に対する反対側の面は、樹脂層25から露出し、n側外部端子24aとして機能する。
p側外部端子23a及びn側外部端子24aは、図示しない実装基板に形成されたパッドに、はんだなどを介して接合される。
第2実施形態においても、半導体層15を形成するために使用した後述する基板10が除去されても、p側金属ピラー23、n側金属ピラー24および樹脂層25を含む支持体によって、半導体層15を安定して支持し、半導体発光装置2の機械的強度を高めることができる。
また、p側外部端子23a及びn側外部端子24aを介して、半導体発光装置2を実装基板に実装した状態において、はんだを介して半導体層15に加わる応力を、p側金属ピラー23とn側金属ピラー24が吸収することで緩和することができる。
また、第1実施形態と同様、第1の面15a上には、透明樹脂31と、透明樹脂31中に分散された複数の粒子状の蛍光体32とを有する蛍光体層30が設けられている。したがって、第2実施形態の半導体発光装置2も、発光層13の励起光と、蛍光体32の波長変換光との混合光を出射可能である。
第2実施形態によれば、バリスタ粒子43が分散された樹脂層25が、非直線性抵抗特性を有するバリスタ素子として機能することができる。p側配線層21及びp側金属ピラー23を含むp側配線部はバリスタ素子の一方の電極として機能し、n側配線層22及びn側金属ピラー24を含むn側配線部はバリスタ素子の他方の電極として機能する。
p側電極16と樹脂層25との間、およびn側電極17と樹脂層25との間には、バリスタ粒子を含まない絶縁膜18が設けられ、サージ電圧の印加時、p側電極16とn側電極17は、樹脂層25を通じて短絡しない。
第2実施形態の半導体発光装置2では、p側外部端子23aとn側外部端子24aとの間に、半導体層(チップ)15と、バリスタ素子とが並列接続され、サージ電流は、半導体層15を介さずに、バリスタ素子として機能する樹脂層25を通じて、p側外部端子23aとn側外部端子24a間を流れることができる。
p側外部端子23aとn側外部端子24a間に定格電圧以下の電圧が印加された通常動作時、バリスタ粒子43及びバリスタ粒子43を含む樹脂層25は高抵抗状態にあり、p側配線部とn側配線部とは樹脂層25を通じて短絡しない。
p側外部端子23aまたはn側外部端子24aに定格電圧よりも大きな電圧(サージ電圧)が飛び込み、バリスタ粒子43に半導体発光装置2の定格電圧よりも大きな電圧がかかると、バリスタ粒子43及びバリスタ粒子43を含む樹脂層25の電気抵抗は急激に低くなる。上記サージ電圧の印加により、バリスタ粒子43及びバリスタ粒子43を含む樹脂層25の方が半導体層15よりも先にブレークダウンする。
したがって、サージ電流を、半導体層15(発光層13)を経由せずに、p側配線部とn側配線部間の樹脂層25を通じて、p側外部端子23aとn側外部端子24a間に流すことができ、半導体層15をESDから保護することができる。
第2実施形態によれば、p側配線部とn側配線部との間を絶縁し、またp側配線部とn側配線部を補強するために設けられる樹脂層25をバリスタ素子として用いることができる。したがって、チップサイズパッケージ構造の半導体発光装置2の小型化を妨げずに、ESD耐性に優れた半導体発光装置2を提供することができる。
また、樹脂層25に、バリスタ粒子43に加えて、導電性粒子44を分散させることで、サージ電圧印加時のバリスタ粒子43間の電気的接続を容易にし、樹脂層25を通じてp側配線部とn側配線部との間が短絡する電圧の調整が容易になる。
(第3実施形態)
図15は、第3実施形態の半導体発光装置3の模式断面図である。
第3実施形態の半導体発光装置3も、上記実施形態と同様、第1の半導体層11と第2の半導体層12と発光層13とを含む半導体層15を有する。
半導体層15の第1の面15aは光取り出し面として機能し、発光層13の発光光は、第1の面15aから主に半導体層15の外部に出射される。第2の面側に、以下に説明するp側コンタクト電極、p側パッド電極、n側コンタクト電極、n側パッド電極、p側配線部、n側配線部が設けられている。
半導体層15は、第1の半導体層11上に発光層13及び第2の半導体層12が積層された領域と、発光層13及び第2の半導体層12が設けられず、第1の半導体層11のみの領域とを有する。すなわち、半導体層15の第2の面は、発光層13及び第2の半導体層12を含む領域と、発光層13及び第2の半導体層12を含まない領域とを有する。
第2の半導体層12の表面に、p側コンタクト電極26が設けられている。半導体層15の第2の面における発光層13及び第2の半導体層12を含まない領域の第1の半導体層11の表面には、n側コンタクト電極27が設けられている。
p側コンタクト電極26上には、p側パッド電極36が設けられている。p側パッド電極36の平面サイズは、p側コンタクト電極26の平面サイズよりも大きく、p側パッド電極36はp側コンタクト電極26を覆っている。
n側コンタクト電極27上には、n側パッド電極37が設けられている。n側パッド電極37の平面サイズは、n側コンタクト電極27の平面サイズよりも大きく、n側パッド電極37はn側コンタクト電極27を覆っている。
p側コンタクト電極26は、発光層13の発光光に対する反射率が高い材料、例えばAg、Ag合金などを含む。p側パッド電極36は、p側コンタクト電極26を腐食から保護する材料、例えばAl、Ti、Ni、Auなどを含む。
n側コンタクト電極27は、半導体層15に含まれるガリウム(Ga)と合金を形成可能な、例えば、ニッケル(Ni)、金(Au)およびロジウム(Rh)のうちの少なくとも1つを含む。n側パッド電極37は、n側コンタクト電極27を腐食から保護する材料、例えばAl、Ti、Ni、Auなどを含む。
半導体層15の第2の面上には、絶縁膜51が設けられている。絶縁膜51は、例えばシリコン酸化膜である。
絶縁膜51は、n側コンタクト電極27及びn側パッド電極37を含むn側電極と、p側コンタクト電極26及びp側パッド電極36を含むp側電極とを絶縁している。
また、絶縁膜51は、発光層13の端面および第2の半導体層12の端面に設けられ、発光層13の端面および第2の半導体層12の端面を覆って保護している。
絶縁膜51上およびp側パッド電極36上には、選択的に絶縁膜52が設けられている。絶縁膜52は、例えばシリコン酸化膜である。
絶縁膜52は、第1の半導体層11における第1の面15aから続く側面15cにも設けられ、その側面15cを覆って保護している。
絶縁膜52上には、p側配線層21が設けられている。p側配線層21は、p側パッド電極36上の絶縁膜52上に設けられ、絶縁膜52を貫通する複数のp側ビア21aを通じて、p側パッド電極36と接続されている。
n側パッド電極37上にはn側配線層22が設けられ、n側配線層22はn側パッド電極37と接続されている。n側配線層22の一部は、絶縁膜52上をp側パッド電極36に対向する位置まで広がっている。そのn側配線層22の一部は、以下に説明するバリスタ膜41を介してp側パッド電極36に対向している。
p側パッド電極36とn側配線層22との間には、バリスタ膜41が設けられている。バリスタ膜41は、p側パッド電極36およびn側配線層22に接している。
バリスタ膜41は、非直線性抵抗特性を有し、例えば、BaTiO、SrTiO、ZnO、BiO、CoO、MnO、SbO、CrO、NiO、SiN、SiOなどを含む膜である。
p側配線層21上には、p側金属ピラー23が設けられている。p側配線層21及びp側金属ピラー23は、本実施形態におけるp側配線部を構成する。n側配線層22上には、n側金属ピラー24が設けられている。n側配線層22及びn側金属ピラー24は、本実施形態におけるn側配線部を構成する。
p側配線層21とn側配線層22との間、およびp側金属ピラー23とn側金属ピラー24との間には、樹脂層35が充填されている。樹脂層35は、p側配線層21の周囲、n側配線層22の周囲、p側金属ピラー23の周囲およびn側金属ピラー24の周囲を覆っている。
また、半導体層15の側面15cにも、絶縁膜52を介して樹脂層35が設けられている。側面15cの周囲は、絶縁膜52を介して樹脂層35で覆われている。
p側金属ピラー23におけるp側配線層21に対する反対側の面は、樹脂層35から露出し、p側外部端子23aとして機能する。n側金属ピラー24におけるn側配線層22に対する反対側の面は、樹脂層35から露出し、n側外部端子24aとして機能する。
p側外部端子23a及びn側外部端子24aは、図示しない実装基板に形成されたパッドに、はんだなどを介して接合される。
樹脂層35における同じ面(図15における下面)で露出するp側外部端子23aとn側外部端子24aとの間の距離は、p側配線層21とn側配線層22との間の距離よりも大きい。p側外部端子23aとn側外部端子24aとは、実装基板への実装時にはんだ等によって相互に短絡しない距離を隔てて離れている。
p側配線層21は、プロセス上の限界まで、n側配線層22に近づけることができ、p側配線層21の面積を広くできる。この結果、p側配線層21とp側電極16との接触面積の拡大を図れ、電流分布及び放熱性を向上できる。
p側配線層21が複数のビア21aを通じてp側パッド電極36と接する面積は、n側配線層22がn側パッド電極37と接する面積よりも大きい。よって、発光層13への電流分布が向上し、且つ発光層13の熱の放熱性が向上できる。
第2の面上に広がるn側配線層22の面積は、n側配線層22がn側パッド電極37と接する面積よりも大きい。
第3実施形態によれば、n側コンタクト電極27よりも広い領域にわたって形成された発光層13によって高い光出力を得ることができる。なおかつ、発光層13を含む領域よりも狭い領域に設けられたn側コンタクト電極27が、より面積の大きなn側配線層22として実装面側に引き出されている。
p側金属ピラー23はp側配線層21よりも厚く、n側金属ピラー24はn側配線層22よりも厚い。p側金属ピラー23、n側金属ピラー24および樹脂層35のそれぞれの厚さは、半導体層15よりも厚い。なお、ここでの「厚さ」は、図15において上下方向の厚さを表す。
また、p側金属ピラー23及びn側金属ピラー24のそれぞれの厚さは、半導体層15、p側電極およびn側電極を含むチップの厚さよりも厚い。
第3実施形態においても、半導体層15を形成するために使用した基板が除去されても、p側金属ピラー23、n側金属ピラー24および樹脂層35を含む支持体によって、半導体層15を安定して支持し、半導体発光装置3の機械的強度を高めることができる。
樹脂層35は、p側金属ピラー23及びn側金属ピラー24を補強する。樹脂層35は、実装基板と熱膨張率が同じもしくは近いものを用いるのが望ましい。そのような樹脂層35として、例えばエポキシ樹脂、シリコーン樹脂、フッ素樹脂などを一例として挙げることができる。
樹脂層35は、ウェーハ状態の基板上で半導体層15を複数に分離する溝内に、絶縁膜52を介して充填される。したがって、半導体層15の側面15cは、無機膜である絶縁膜52と、樹脂層35とで覆われて保護されている。
p側外部端子23a及びn側外部端子24aを介して、半導体発光装置3を実装基板に実装した状態において、はんだを介して半導体層15に加わる応力を、p側金属ピラー23とn側金属ピラー24が吸収することで緩和することができる。
p側配線層21及びp側金属ピラー23を含むp側配線部は、相互に分断された複数のビア21aを介して、p側パッド電極36に接続されている。このため、p側配線部による高い応力緩和効果が得られる。
あるいは、1つの大きな第1の開口内に設けられ、ビア21aよりも平面サイズの大きなビアを介して、p側配線層21をp側パッド電極36に接続させてもよく、この場合、発光層13の放熱性の向上を図れる。
半導体層15を形成するときに使った基板は第1の面15a上から除去されるため、半導体発光装置3を低背化できる。
半導体層15の第1の面15a上には、蛍光体層30が設けられている。蛍光体層30は、透明媒体としての透明樹脂31と、透明樹脂31中に分散された複数の粒子状の蛍光体32とを有する。
透明樹脂31は、発光層13の励起光及び蛍光体32の蛍光に対して透明であり、例えば、シリコーン樹脂、アクリル樹脂、フェニル樹脂などを用いることができる。
蛍光体32は、発光層13の励起光を吸収し波長変換光を発光可能である。このため、半導体発光装置3は、発光層13の励起光と、蛍光体32の波長変換光との混合光を出射可能である。
例えば、蛍光体32が黄色光を発光する黄色蛍光体とすると、GaN系材料である発光層13の青色光と、蛍光体32における波長変換光である黄色光との混合色として、白色または電球色などを得ることができる。なお、蛍光体層30は、複数種の蛍光体(例えば、赤色光を発光する赤色蛍光体と、緑色光を発光する緑色蛍光体)を含む構成であってもよい。
第1の半導体層11は、n側コンタクト電極27、n側パッド電極37、n側配線層22およびn側金属ピラー24を介して、n側外部端子24aと電気的に接続されている。第2の半導体層12は、p側コンタクト電極26、p側パッド電極36、p側配線層21およびp側金属ピラー23を介して、p側外部端子23aと電気的に接続されている。
第3実施形態によれば、p側コンタクト電極26とp側パッド電極36とを含むp側電極を一方の電極とし、n側配線層22を他方の電極とするバリスタ素子が、半導体発光装置3に内蔵されている。
すなわち、p側外部端子23aとn側外部端子24aとの間に、半導体層15と、バリスタ膜41とが並列接続され、バリスタ膜41は、半導体層15をサージ電圧から保護する保護素子として機能する。サージ電流は、半導体層15を介さずに、バリスタ膜41を通じて、p側外部端子23aとn側外部端子24a間を流れることができる。
p側外部端子23aとn側外部端子24a間に定格電圧以下の電圧が印加された通常動作時、バリスタ膜41は高抵抗状態にあり、p側電極とn側配線層22とはバリスタ膜41を通じて短絡しない。
p側外部端子23aまたはn側外部端子24aに定格電圧よりも大きな電圧(サージ電圧)が飛び込み、バリスタ膜41に半導体発光装置3の定格電圧よりも大きな電圧がかかると、バリスタ膜41の電気抵抗は急激に低くなる。上記サージ電圧の印加により、バリスタ膜41の方が半導体層15よりも先にブレークダウンする。
したがって、サージ電流を、半導体層15(発光層13)を経由せずに、p側金属ピラー23、p側配線層21、p側電極、バリスタ膜41、n側配線層22およびn側金属ピラー24を通じて、p側外部端子23aとn側外部端子24a間に流すことができ、半導体層15をESDから保護することができる。
絶縁膜51、絶縁膜52および樹脂層35は、バリスタ膜41よりも耐圧が高く、上記サージ電圧の印加で絶縁破壊しない。発光層13の端面には、樹脂よりも耐圧に優れたシリコン酸化膜である絶縁膜51が設けられ、保護されている。
第3実施形態によれば、p側電極とn側配線層22との間を絶縁するために設けられる絶縁膜52の一部がバリスタ膜41に置き換わっている。したがって、チップサイズパッケージ構造の半導体発光装置3の小型化を妨げずに、ESD耐性に優れた半導体発光装置3を提供することができる。
(第4実施形態)
図16は、第4実施形態の半導体発光装置4の模式断面図である。
第4実施形態の半導体発光装置4は、第3実施形態の半導体発光装置3において、バリスタ膜41を設けず、第2実施形態の半導体発光装置2のように、樹脂層35に、複数のバリスタ粒子43と、複数の導電性粒子44とを分散させている。
バリスタ粒子43は、例えば、BaTiO、SrTiO、ZnO、BiO、CoO、MnO、SbO、CrO、NiO、SiN、SiOなどの粒子である。
導電性粒子44は、バリスタ粒子43よりも電気抵抗が低く、導電性粒子44を介して、サージ電圧印加時におけるバリスタ粒子43間の電気的接続が容易になる。導電性粒子44は、例えば金粒子である。
第3実施形態によれば、バリスタ粒子43が分散された樹脂層35が、非直線性抵抗特性を有するバリスタ素子として機能することができる。p側配線層21及びp側金属ピラー23を含むp側配線部はバリスタ素子の一方の電極として機能し、n側配線層22及びn側金属ピラー24を含むn側配線部はバリスタ素子の他方の電極として機能する。
p側パッド電極36と樹脂層35との間、およびn側パッド電極37と樹脂層35との間には、バリスタ粒子を含まない絶縁膜51、52が設けられ、サージ電圧の印加時、p側電極とn側電極は、樹脂層35を通じて短絡しない。
第3実施形態の半導体発光装置3では、p側外部端子23aとn側外部端子24aとの間に、半導体層15と、バリスタ素子とが並列接続され、サージ電流は、半導体層15を介さずに、バリスタ素子として機能する樹脂層35を通じて、p側外部端子23aとn側外部端子24a間を流れることができる。
p側外部端子23aとn側外部端子24a間に定格電圧以下の電圧が印加された通常動作時、バリスタ粒子43及びバリスタ粒子43を含む樹脂層35は高抵抗状態にあり、p側配線部とn側配線部とは樹脂層35を通じて短絡しない。
p側外部端子23aまたはn側外部端子24aに定格電圧よりも大きな電圧(サージ電圧)が飛び込み、バリスタ粒子43に半導体発光装置3の定格電圧よりも大きな電圧がかかると、バリスタ粒子43及びバリスタ粒子43を含む樹脂層35の電気抵抗は急激に低くなる。上記サージ電圧の印加により、バリスタ粒子43及びバリスタ粒子43を含む樹脂層35の方が半導体層15よりも先にブレークダウンする。
したがって、サージ電流を、半導体層15(発光層13)を経由せずに、p側配線部とn側配線部間の樹脂層35を通じて、p側外部端子23aとn側外部端子24a間に流すことができ、半導体層15をESDから保護することができる。
第3実施形態によれば、p側配線部とn側配線部との間を絶縁し、またp側配線部とn側配線部を補強するために設けられる樹脂層35をバリスタ素子として用いることができる。したがって、チップサイズパッケージ構造の半導体発光装置3の小型化を妨げずに、ESD耐性に優れた半導体発光装置3を提供することができる。
また、樹脂層35に、バリスタ粒子43に加えて、導電性粒子44を分散させることで、サージ電圧印加時のバリスタ粒子43間の電気的接続を容易にし、樹脂層35を通じてp側配線部とn側配線部との間が短絡する電圧の調整が容易になる。
絶縁膜51及び絶縁膜52は、バリスタ素子として機能する樹脂層35よりも耐圧が高く、上記サージ電圧の印加で絶縁破壊しない。
前述した各実施形態において、p側金属ピラー23及びn側金属ピラー24を設けずに、p側配線層21及びn側配線層22を実装基板のパッドに対して接合させてもよい。
また、p側配線層21とp側金属ピラー23とは別体であることに限らず、p側配線層21とp側金属ピラー23とを同じ工程で一体に設けてp側配線部を構成してもよい。同様に、n側配線層22とn側金属ピラー24とは別体であることに限らず、n側配線層22とn側金属ピラー24とを同じ工程で一体に設けてn側配線部を構成してもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1〜4…半導体発光装置、11…第1の半導体層、12…第2の半導体層、13…発光層、15…半導体層、15a…第1の面、16…p側電極、17…n側電極、18,51,52…絶縁膜、21…p側配線層、22…n側配線層、23…p側金属ピラー、24…n側金属ピラー、25,35…樹脂層、26…p側コンタクト電極、27…n側コンタクト電極、30…蛍光体層、36…p側パッド電極、37…n側パッド電極、41…バリスタ膜、43…バリスタ粒子、44…導電性粒子

Claims (6)

  1. 発光層と、第1の面と、前記第1の面の反対側に設けられ、前記発光層を含む領域と、前記発光層を含まない領域とを有する第2の面とを有する半導体層と、
    前記第2の面における前記発光層を含む領域に設けられたp側電極と、
    前記第2の面における前記発光層を含まない領域に設けられたn側電極と、
    前記p側電極上に設けられ、前記p側電極と電気的に接続されたp側配線部と、
    前記n側電極上および前記p側電極上に設けられ、前記n側電極と電気的に接続されたn側配線部と、
    前記p側電極と前記n側配線部との間で前記p側電極及び前記n側配線部に接して設けられたバリスタ膜と、
    前記第2の面上と、前記第1の面から続く前記半導体層の側面と、前記発光層の端面と、を覆い、前記バリスタ膜よりも高耐圧である絶縁膜と、
    を備えた半導体発光装置。
  2. 前記p側配線部は、
    前記p側電極上に設けられたp側配線層と、
    前記p側配線層上に設けられ、前記p側配線層よりも厚いp側金属ピラーと、
    を有し、
    前記n側配線部は、
    前記n側電極上およびバリスタ膜上に設けられたn側配線層と、
    前記n側配線層上に設けられ、前記n側配線層よりも厚いn側金属ピラーと、
    を有する請求項記載の半導体発光装置。
  3. 発光層と、第1の面と、前記第1の面の反対側に設けられ、前記発光層を含む領域と、前記発光層を含まない領域とを有する第2の面とを有する半導体層と、
    前記第2の面における前記発光層を含む領域に設けられたp側電極と、
    前記第2の面における前記発光層を含まない領域に設けられたn側電極と、
    前記p側電極上に設けられ、前記p側電極と電気的に接続されたp側配線部と、
    前記n側電極上に設けられ、前記n側電極と電気的に接続されたn側配線部と、
    前記p側配線部と前記n側配線部との間および前記半導体層の側面に設けられた樹脂層であって、バリスタ粒子と導電性粒子とを含む樹脂層と、
    前記第2の面上と、前記第1の面から続く前記半導体層の前記側面と、前記発光層の端面と、を覆い、前記半導体層の前記側面と、前記樹脂層と、の間に設けられ、前記樹脂層よりも高耐圧である絶縁膜と、
    を備えた半導体発光装置。
  4. 前記導電性粒子は、金粒子である請求項記載の半導体発光装置。
  5. 前記絶縁膜は、前記p側電極上に設けられ、
    前記n側配線部の一部は、前記絶縁膜上に広がっている請求項3または4に記載の半導体発光装置。
  6. 前記p側配線部は、
    前記p側電極上に設けられたp側配線層と、
    前記p側配線層上に設けられ、前記p側配線層よりも厚いp側金属ピラーと、
    を有し、
    前記n側配線部は、
    前記n側電極上および前記絶縁膜上に設けられたn側配線層と、
    前記n側配線層上に設けられ、前記n側配線層よりも厚いn側金属ピラーと、
    を有する請求項5記載の半導体発光装置。
JP2012120178A 2012-05-25 2012-05-25 半導体発光装置 Active JP5832956B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012120178A JP5832956B2 (ja) 2012-05-25 2012-05-25 半導体発光装置
TW102102896A TWI525854B (zh) 2012-05-25 2013-01-25 半導體發光裝置
EP13156742.2A EP2667424B1 (en) 2012-05-25 2013-02-26 Semiconductor light emitting device
US13/781,683 US9136439B2 (en) 2012-05-25 2013-02-28 Semiconductor light emitting device
US14/822,277 US9496471B2 (en) 2012-05-25 2015-08-10 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012120178A JP5832956B2 (ja) 2012-05-25 2012-05-25 半導体発光装置

Publications (2)

Publication Number Publication Date
JP2013247247A JP2013247247A (ja) 2013-12-09
JP5832956B2 true JP5832956B2 (ja) 2015-12-16

Family

ID=47884136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012120178A Active JP5832956B2 (ja) 2012-05-25 2012-05-25 半導体発光装置

Country Status (4)

Country Link
US (2) US9136439B2 (ja)
EP (1) EP2667424B1 (ja)
JP (1) JP5832956B2 (ja)
TW (1) TWI525854B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247743B (zh) * 2013-05-24 2016-04-20 安徽三安光电有限公司 贴面式发光器件及其制作方法
JP6355492B2 (ja) 2013-10-03 2018-07-11 アルパッド株式会社 複合樹脂及び電子デバイス
TWI552382B (zh) * 2014-01-24 2016-10-01 隆達電子股份有限公司 發光二極體裝置及其製造方法
JP6185415B2 (ja) 2014-03-27 2017-08-23 株式会社東芝 半導体発光装置
JP6398381B2 (ja) * 2014-06-30 2018-10-03 日亜化学工業株式会社 発光装置及びその製造方法
DE102014116999A1 (de) * 2014-11-20 2016-05-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
JP2016134605A (ja) * 2015-01-22 2016-07-25 株式会社東芝 複合樹脂及び電子デバイス
JP6604786B2 (ja) * 2015-09-11 2019-11-13 三星電子株式会社 半導体発光装置およびその製造方法
TWI635605B (zh) * 2017-11-02 2018-09-11 錼創顯示科技股份有限公司 微型發光二極體顯示面板
TWI660524B (zh) * 2018-07-17 2019-05-21 友達光電股份有限公司 發光裝置及其製造方法
CN109065527A (zh) * 2018-07-31 2018-12-21 江门黑氪光电科技有限公司 一种无电阻led灯串
CN108709170A (zh) * 2018-07-31 2018-10-26 江门黑氪光电科技有限公司 一种自带电阻的led支架
CN108735886A (zh) * 2018-07-31 2018-11-02 江门黑氪光电科技有限公司 一种自带电阻的led
CN109904174B (zh) * 2019-02-28 2021-01-08 京东方科技集团股份有限公司 一种显示面板的电路背板及其制备方法和显示面板
CN110970537A (zh) * 2019-12-19 2020-04-07 京东方科技集团股份有限公司 Led、驱动电路基板、显示面板及制作方法、显示装置
CN116646449B (zh) * 2023-06-02 2024-02-13 淮安澳洋顺昌光电技术有限公司 一种led封装结构

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015815A (ja) 1999-04-28 2001-01-19 Sanken Electric Co Ltd 半導体発光装置
JP3891838B2 (ja) 2001-12-26 2007-03-14 株式会社ルネサステクノロジ 半導体装置およびその製造方法
DE10392524B4 (de) 2002-04-08 2008-08-07 OTC Littelfuse, Inc., Des Plaines Vorrichtungen mit spannungsvariablem Material zur direkten Anwendung
US7183891B2 (en) 2002-04-08 2007-02-27 Littelfuse, Inc. Direct application voltage variable material, devices employing same and methods of manufacturing such devices
US7132922B2 (en) 2002-04-08 2006-11-07 Littelfuse, Inc. Direct application voltage variable material, components thereof and devices employing same
JP4299580B2 (ja) * 2003-05-16 2009-07-22 住友化学株式会社 発光素子および発光装置
JP4273928B2 (ja) * 2003-10-30 2009-06-03 豊田合成株式会社 Iii−v族窒化物半導体素子
JP4590905B2 (ja) * 2003-10-31 2010-12-01 豊田合成株式会社 発光素子および発光装置
US7279724B2 (en) 2004-02-25 2007-10-09 Philips Lumileds Lighting Company, Llc Ceramic substrate for a light emitting diode where the substrate incorporates ESD protection
KR100665116B1 (ko) 2005-01-27 2007-01-09 삼성전기주식회사 Esd 보호용 led를 구비한 질화갈륨계 발광 소자 및그 제조 방법
JP4697397B2 (ja) 2005-02-16 2011-06-08 サンケン電気株式会社 複合半導体装置
JP4915058B2 (ja) 2005-06-06 2012-04-11 パナソニック株式会社 Led部品およびその製造方法
KR100665219B1 (ko) 2005-07-14 2007-01-09 삼성전기주식회사 파장변환형 발광다이오드 패키지
US7671468B2 (en) * 2005-09-30 2010-03-02 Tdk Corporation Light emitting apparatus
JP4146464B2 (ja) * 2005-10-11 2008-09-10 Tdk株式会社 発光装置
WO2007058438A1 (en) * 2005-11-18 2007-05-24 Amosense Co., Ltd. Electronic parts packages
JP4353232B2 (ja) 2006-10-24 2009-10-28 ソニー株式会社 発光素子
JP2008218592A (ja) 2007-03-02 2008-09-18 Murata Mfg Co Ltd 薄膜バリスタおよびその製造方法
JP5188861B2 (ja) 2008-04-04 2013-04-24 パナソニック株式会社 静電気対策部品およびこの静電気対策部品を備えた発光ダイオードモジュール
US20100065785A1 (en) * 2008-09-17 2010-03-18 Lex Kosowsky Voltage switchable dielectric material containing boron compound
JP2011023557A (ja) * 2009-07-16 2011-02-03 Toshiba Corp 発光装置
JP2011114161A (ja) 2009-11-26 2011-06-09 Renesas Electronics Corp 半導体装置、半導体装置の製造方法および半導体装置の判別方法
JP2011124333A (ja) 2009-12-09 2011-06-23 Tdk Corp Led実装用基板
WO2011108227A1 (ja) * 2010-03-01 2011-09-09 パナソニック株式会社 発光素子用基板及びその製造方法ならびに発光装置
JP5101650B2 (ja) * 2010-03-25 2012-12-19 株式会社東芝 半導体発光装置及びその製造方法
US8296940B2 (en) 2010-04-19 2012-10-30 General Electric Company Method of forming a micro pin hybrid interconnect array
JP2011233650A (ja) * 2010-04-26 2011-11-17 Toshiba Corp 半導体発光装置
JP5281612B2 (ja) * 2010-05-26 2013-09-04 株式会社東芝 半導体発光装置及びその製造方法
JP5606161B2 (ja) 2010-06-02 2014-10-15 キヤノン株式会社 画像形成装置
TW201145614A (en) * 2010-06-03 2011-12-16 Toshiba Kk Method for manufacturing light-emitting device and light-emitting device manufactured by the same
US20110298001A1 (en) * 2010-06-03 2011-12-08 Kabushiki Kaisha Toshiba Method for manufacturing light-emitting device and light-emitting device manufactured by the same
JP5398644B2 (ja) * 2010-06-07 2014-01-29 株式会社東芝 半導体発光装置を用いた光源装置
JP4875185B2 (ja) * 2010-06-07 2012-02-15 株式会社東芝 光半導体装置
JP5759790B2 (ja) * 2010-06-07 2015-08-05 株式会社東芝 半導体発光装置の製造方法
JP5426484B2 (ja) * 2010-06-07 2014-02-26 株式会社東芝 半導体発光装置の製造方法
JP2012023328A (ja) * 2010-06-18 2012-02-02 Citizen Holdings Co Ltd 半導体発光素子及びその製造方法
JP2012015187A (ja) * 2010-06-29 2012-01-19 Citizen Holdings Co Ltd 半導体発光素子及びその製造方法
JP5462217B2 (ja) 2011-05-20 2014-04-02 株式会社東芝 発光装置の製造方法

Also Published As

Publication number Publication date
US9496471B2 (en) 2016-11-15
US20150364664A1 (en) 2015-12-17
EP2667424B1 (en) 2018-10-17
US20130313590A1 (en) 2013-11-28
EP2667424A1 (en) 2013-11-27
TW201349572A (zh) 2013-12-01
JP2013247247A (ja) 2013-12-09
US9136439B2 (en) 2015-09-15
TWI525854B (zh) 2016-03-11

Similar Documents

Publication Publication Date Title
JP5832956B2 (ja) 半導体発光装置
JP5603813B2 (ja) 半導体発光装置及び発光装置
JP5869961B2 (ja) 半導体発光装置
JP5642623B2 (ja) 半導体発光装置
JP5603793B2 (ja) 半導体発光装置
JP5816127B2 (ja) 半導体発光装置およびその製造方法
JP5989420B2 (ja) 半導体発光装置
US8994030B2 (en) Semiconductor light emitting device
JP2013232477A (ja) 発光モジュール
JP2013232478A (ja) 半導体発光装置及びその製造方法
JP2012169332A (ja) 半導体発光装置及びその製造方法
JP5837456B2 (ja) 半導体発光装置及び発光モジュール
US8669698B2 (en) Wavelength converter and semiconductor light emitting device
JP2015216408A (ja) 半導体発光装置
JP2015216401A (ja) 半導体発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151028

R151 Written notification of patent or utility model registration

Ref document number: 5832956

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250