KR101025990B1 - 미세패턴 형성방법 및 이를 이용한 반도체 발광소자 제조방법 - Google Patents

미세패턴 형성방법 및 이를 이용한 반도체 발광소자 제조방법 Download PDF

Info

Publication number
KR101025990B1
KR101025990B1 KR1020080086063A KR20080086063A KR101025990B1 KR 101025990 B1 KR101025990 B1 KR 101025990B1 KR 1020080086063 A KR1020080086063 A KR 1020080086063A KR 20080086063 A KR20080086063 A KR 20080086063A KR 101025990 B1 KR101025990 B1 KR 101025990B1
Authority
KR
South Korea
Prior art keywords
fine pattern
pattern
forming
semiconductor
mask
Prior art date
Application number
KR1020080086063A
Other languages
English (en)
Other versions
KR20090032983A (ko
Inventor
이종호
박무윤
황수룡
정일형
이관수
김진하
Original Assignee
삼성엘이디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성엘이디 주식회사 filed Critical 삼성엘이디 주식회사
Priority to US12/239,122 priority Critical patent/US8080480B2/en
Priority to TW097137145A priority patent/TWI482308B/zh
Priority to JP2008248787A priority patent/JP2009088519A/ja
Priority to DE102008049395.3A priority patent/DE102008049395B4/de
Publication of KR20090032983A publication Critical patent/KR20090032983A/ko
Application granted granted Critical
Publication of KR101025990B1 publication Critical patent/KR101025990B1/ko
Priority to JP2011249843A priority patent/JP5412678B2/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

미세패턴 형성방법은, c면 육방정계 반도체 결정을 마련하는 단계로 시작된다. 상기 반도체 결정 상에 소정의 패턴을 갖는 마스크를 형성하한다, 이어, 상기 마스크를 이용하여 상기 반도체 결정을 건식 식각함으로써 상기 반도체 결정 상에 1차 미세패턴을 형성하고, 상기 1차 미세패턴이 형성된 반도체 결정을 습식 식각함으로써 상기 1차 미세패턴이 수평방향으로 확장된 2차 미세패턴을 형성한다. 여기서, 상기 습식 식각공정으로부터 얻어진 2차 패턴의 바닥면과 측벽은 각각 고유 결정면을 가질 수 있다. 본 미세패턴 형성공정은 반도체 발광소자에 매우 유익하게 채용될 수 있다. 특히 미세패턴이 요구되는 광자결정구조 또는 표면 플라즈몬공명 원리를 이용한 구조에 유익하게 채용될 수 있다.
습식식각(wet etching), 건식식각(dry etching), p형 GaN(p-type GaN), 광자결정(photonic crystal), 표면 플라즈몬(surface plasmon)

Description

미세패턴 형성방법 및 이를 이용한 반도체 발광소자 제조방법{FORMATION METHOD OF FINE PATTERNS AND MANUFAUCTURATION METHOD OF SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 발명은 미세패턴 형성공정에 관한 것으로서, 특히 광효율을 개선하기 위한 미세패턴을 갖는 반도체 발광소자 제조공정에 관한 것이다.
일반적으로, 반도체를 기반하여 발광다이오드(light emitting diode), 레이저 다이오드(laser diode), 포토다이오드(photodiode), 트랜지스터(transistor)와 같은 다양한 반도체 소자가 제조되고 있다.
이러한 반도체 소자는 특정 기능을 위해서 소정의 영역에 주기/비주적인 패턴과 같은 미세패턴이 요구되는 경우가 있다. 이러한 미세패턴은 반도체 표면을 공지의 식각공정을 이용함으로써 형성될 수 있다.
대표적으로, 질화물 반도체 발광소자의 경우에, 외부와 질화물 반도체의 굴절률의 차이로 인해 광추출효율이 제한되므로, 이를 해소하기 위해서 질화물 반도체 발광소자의 표면에 미세패턴 구조를 형성할 수 있다.
최근에는, 반도체 발광소자의 출력을 향상시키기 위해서 주기적인 미세 격자패턴인 광자결정(photonic crystal)구조가 활발히 연구되고 있으며, 또한 표면 플라즈몬 공명(surface plasmon resonance) 원리를 이용하여 출력을 향상시키는 방안도 유사한 미세 격자패턴을 사용하고 있다.
하지만, 이러한 패터닝 공정에 사용되는 식각공정은 식각방식에 따라 반도체 표면 상에 미세패턴을 형성하는데 있어서 각기 다른 문제점을 갖고 있다.
예를 들어, RIE(Reactive Ion Etching), ICP-RIE(Inductively Coupled Plasma Reactive Ion Etching)와 같은 건식식각(dry etching)의 경우에는, 파워조절이 가능하며 이방성을 가지므로, 얻어진 패턴이 정밀하고 재현성이 있는 패턴을 보장할 수 있으나, 이온 또는 중성원자로부터의 물리적인 충돌에 의하여 반도체 표면의 특성이 쉽게 열화되는 문제가 있다. 설령, p형 GaN 층 상에 다른 물질로 박막을 증착한 후에 건식식각으로 박막을 패터닝하더라도, 상기 박막이 제거되는 부분에 위치한 p형 GaN 층에 대한 손상을 피하기는 어렵다.
도1의 실선은 p형 GaN 표면에 전극을 형성하기 전에 고의적으로 할로겐 가스를 이용한 ICP-RIE에 의해 손상을 준 질화물 LED의 I-V 특성을 나타내며, 손상되지 않은 질화물 LED(◆)와 달리, 점선(X)은 손상 전의 질화물 LED의 I-V 특성을 나타낸다. 건식식각에 의해 손상된 질화물 LED는 낮은 전압에서부터 전류가 흐르기 시작하나 이는 정상적인 캐리어 재결합에 의한 전류가 아니고 누설 전류인 것으로 실제로는 거의 빛을 발생시키지 않는 문제가 있다.
따라서, 건식식각에 의해 손상된 결정을 원래의 상태를 복구하는 방법이 연구되고 있으나, p형 GaN층의 표면은 식각 공정시 질소공공(nitrogen vacancy)이 발생되어 n형 반도체화되는 현상이 발생하므로, 일반적인 후처리공정을 통해서는 원래대로 복구되지 않는 한계가 있다. 이러한 형태의 도전형 변경(type conversion)현상은 pn 접합 다이오드에서는 치명적인 결함이 된다.
이와 달리, 습식식각 공정의 경우에는, 건식식각과는 달리 p형 GaN과 같은 반도체 표면에 손상을 발생시키지 않으나, 질화물 단결정의 특정 면(예, c면)에서 식각이 거의 이루어지지 않으며 정밀한 패터닝 공정이 어렵다는 단점이 있다. 또한, 식각 깊이가 큰 경우에는, 박막 상단이 완전히 제거되어 마스크인 포토레지스트층이 박리되는 문제가 있다.
본 발명은 상기한 종래 기술의 문제를 해결하기 위한 것으로서, 그 목적은 건식식각 후에 {0001} c면 육방정계 반도체 결정의 수평 방향 식각특성을 이용하여 건식 식각에 의한 손상영역을 최소화하는 미세패턴 형성방법을 제공하는데 있다.
본 발명의 다른 목적은 상기 미세패턴 형성방법을 이용하여 광출력이 향상된 미세패턴을 갖는 반도체 발광소자의 제조방법을 제공하는데 있다.
상기한 기술적 과제를 실현하기 위해서, 본 발명의 일 측면은,
c면 육방정계 반도체 결정을 마련하는 단계와, 상기 반도체 결정 상에 소정의 패턴을 갖는 마스크를 형성하는 단계와, 상기 마스크를 이용하여 상기 반도체 결정을 건식 식각함으로써 상기 반도체 결정 상에 1차 미세패턴을 형성하는 단계와, 상기 1차 미세패턴이 형성된 반도체 결정을 습식 식각함으로써 상기 1차 미세패턴이 수평방향으로 확장된 2차 미세패턴을 형성하는 단계를 포함하는 미세패턴 형성방법을 제공한다. 여기서, 상기 습식 식각공정으로부터 얻어진 2차 패턴의 바닥면과 측벽은 각각 고유 결정면을 가질 수 있다.
바람직하게, 상기 반도체 결정은 건식식각에 의한 심각하게 문제되는 p형 질화물 반도체일 수 있다.
습식식각단계에서 c면인 바닥면은 거의 식각되지 않을 수 있으므로, 상기 2차 미세패턴에서 얻어진 바닥면은 상기 1차 패턴에 얻어진 바닥면과 동일한 c면일 수 있다.
본 발명의 일 실시예에서, 상기 마스크의 패턴은, 각각 상기 반도체 결정의 <11-20>방향으로 형성되어 <1-100>방향을 따라 배열된 복수의 라인패턴이며, 상기 2차 미세패턴의 측벽은 m면일 수 있다.
본 발명의 다른 실시예에서, 상기 마스크의 패턴은, 각각 상기 반도체 결정의 <1-100>방향으로 형성되어 <11-20>방향을 따라 배열된 복수의 라인패턴일 수 있다. 본 실시예에서, 상기 라인패턴은 습식식각의 추가 진행시간에 따라 그 라인패턴의 표면이 불규칙해지다가 부분적으로 얇아져서 도트 패턴으로 제공될 수 있다. 나아가, 필요한 경우에 추가적인 식각 진행으로 그 도트 패턴마저 완전히 식각되어 사라지게 할 수 있다. 결과적으로 이러한 식각방법으로 해당 반도체층의 두께가 얇아지는 반도체층의 두께 조절방법으로 활용될 수도 있다.
본 발명의 바람직한 실시예에서, 상기 마스크의 패턴은 복수의 미세홀 구조이며, 상기 2차 미세패턴은 육각형인 개방구를 갖는 복수의 미세홀 구조일 수 있다. 2차 식각공정인 습식식각시간에 따라 홀의 내측벽은 다른 결정면을 가질 수 있다. 즉, 상기 2차 미세패턴인 홀의 내측벽은 m면 성분 및 s면 성분의 결합으로 이 루어질 수 있다. 또한, 습식식각시간을 보다 지속시킴으로써, 상기 홀의 내측벽이 보다 안정된 면이면서 보다 낮은 커버리지를 제공할 수 있는 r면 성분을 포함할 수 있다.
특정 예에서, 상기 2차 미세패턴은 다수의 필라(pillar)구조일 수 있다.
필요에 따라 상기 2차 미세패턴을 형성하는 단계는, 상기 마스크를 제거한 후 또는 상기 마스크를 제거하기 전에 실행될 수 있다.
본 발명의 다른 측면은, 반도체 발광소자 제조방법을 제공한다. 특히 미세패턴이 요구되는 광자결정구조 또는 표면 플라즈몬공명 원리를 이용한 구조에 유익하게 채용될 수 있다.
상기 반도체 발광소자 제조방법은, 제1 도전형 및 제2 도전형 반도체층과 그 사이에 활성층을 갖는 반도체 적층체를 제공하는 단계와, 상기 반도체 결정 상에 소정의 패턴을 갖는 마스크를 형성하는 단계와, 상기 마스크를 이용하여 상기 제2 도전형 반도체층을 건식 식각함으로써 상기 제2 도전형 반도체층 상에 1차 미세패턴을 형성하는 단계와, 상기 1차 미세패턴이 형성된 제2 도전형 반도체층을 습식 식각함으로써 상기 1차 미세패턴이 수평방향으로 확장된 2차 미세패턴을 형성하는 단계와, 상기 마스크가 제거된 상태에서 상기 제1 및 제2 도전형 반도체층에 접속되도록 제1 및 제2 전극을 형성하는 단계를 포함한다. 여기서, 상기 제2 도전형 반도체층은 c면 육방정계 반도체 결정이며, 상기 습식 식각공정으로부터 얻어진 2차 패턴의 바닥면과 측벽은 각각 고유 결정면을 가질 수 있다.
상기 제2 도전형 반도체층에 형성된 상기 2차 미세패턴은 상기 활성층에서 발생된 광은 상기 제2 도전형 반도체층의 표면을 통하여 외부로 추출될 때에 주변의 공기 또는 봉지재의 낮은 굴절률에 기인하는 전반사 효과를 감쇄되어 광추출효율을 개선하는 광자결정구조로서 작용할 수 있다.
바람직한 광자결정구조로 활용하기 위해서, 상기 2차 미세 패턴이 형성된 제2 도전형 반도체층 상에 광투과성 전도층을 형성할 수 있다. 예를 들어 광투과성을 갖는 금속층 또는 ITO와 같은 광투과성 전도성 산화물층을 형성할 수 있다.
바람직하게, 표면 플라즈몬 공명원리를 이용한 구조를 형성하기 위해서, 상기 제2 전극을 형성하는 단계는, 상기 2차 미세패턴이 형성된 제2 도전형 반도체층 상에 Ag와 같은 고반사성 금속을 포함하는 고반사성 금속층을 형성하는 단계를 포함할 수 있다. 상기 고반사성 금속층은 다층 구조일 수 있다.
상기 제2 도전형 반도체층은 상기 활성층에 주입된 전자-정공쌍의 재결합에 의하여 발생하는 에너지로부터 상기 제2 도전형 반도체층과 상기 고반사성 금속층의 계면에서 표면 플라즈몬이 여기될 수 있는 두께를 가질 수 있다.
바람직하게, 상기 2차 미세패턴으로부터 상기 활성층 사이의 제2 도전형 반도체층의 두께는 50㎚이하일 수 있다.
본 발명에 따른 제조방법은, 상기 반도체 적층체가 질화물 반도체인 발광소 자에 유익하게 채용될 수 있다. 이 경우에, 상기 제2 도전형 반도체층은 p형 질화물 반도체층인일 수 있다.
본 발명에 따르면, 원하는 패턴면적 중 최소한의 영역만을 건식식각한 후에, 수평방향의 습식식각을 통하여 구조물을 형성함으로써 건식식각에 의한 손상영역을 최소화할 수 있으며 결정방향(패턴형성방향) 및 습식식각 조건(시간 등의 조건)을 적절히 조절함으로써 미세패턴의 높이와 크기를 자유롭게 결정하면서도 높은 재현성을 갖는 미세패턴을 확보할 수 있다. 이러한 미세패턴을 광자결정구조 또는 표면 플라지몬에 의한 구조에 적용함으로써 광효율이 우수한 반도체 발광소자를 제공할 수 있다.
또한, 본 발명에 따른 미세패턴은, 육방정계의 결정성에 따라 후속 습식식각과정에서 자연적으로 특정한 기하학적 모양이 형성되므로, 거의 손상이 없는 c면, m 면, s 면 및/또는 r면 등의 고유한 결정면을 갖는다. 이러한 결정면은 반도체 발광소자에서 금속 또는 전도성 산화물의 전극층과 직접 접할 수 있으므로, p 형 오믹컨택을 형성하는데 보다 유리하다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 보다 상세히 설명하기로 한다.
도2a 내지 도2d는 본 발명에 따른 수평습식식각을 이용한 미세패턴 형성공정을 설명하기 위한 각 공정별 단면도이다.
도2a에 도시된 바와 같이, 본 미세패턴의 형성공정은, c면 육방정계 반도체 결정(11)을 마련하는 단계로 시작된다.
상기 반도체 기재(11)는 GaN과 같은 질화물 반도체뿐만 아니라, 다른 공지된 육방정계 반도체일 수 있다. 특히, 상기 반도체 기재(11)는 건식 식각에 의한 손상에 취약한 p형 질화물층일 수 있다. 본 발명에서는 상면이 c면 {0001}으로 제공되는 육방정계 반도체 결정을 사용한다.
이어, 도2b와 같이, 상기 반도체 결정(11) 상에 소정의 패턴을 갖는 마스크(18)를 형성한다.
상기 마스크(18)는 포토레지스트 패턴일 수 있다. 본 공정에서는, 반도체 결정(11)의 상면에 포토레지스트를 도포한 후에 통상적인 리소그래피공정이나 홀로그래픽 리소그래피 또는 나노 임프린트 등의 공정을 적용하여 원하는 패턴을 갖는 마스크(18)를 형성할 수 있다.
이러한 패턴은 필요에 따라 주기적인 패턴일 수 있으나, 본 발명에 채용될 수 있는 마스크(18)의 패턴은 다양하다. 예를 들어, 상기 패턴은 1차원 라인 패턴, 2차원 삼각 격자 또는 사각 격자의 패턴과 같은 주기적인 패턴일 수 있으며, 짧은 범위에서의 주기성(short range periodicity)이 낮고, 큰 범위에서의 주기성(long range periodicity)을 갖는 반주기성 패턴(quasi-periodic pattern)일 수 있으며, 불규칙한 비주기성 패턴(non-periodic pattern)일 수 있다.
본 발명에서 이러한 주기성 또는 반주기성은 유지되더라도, 패턴의 크기 및 형상은 변경될 수 있다. 이는 마스크를 이용한 건식식각 후에 등방성(본 발명에서는 수평방향)의 습식 식각공정이 진행되기 때문이다. 이에 대해서는 도2c 및 도2d를 참조하여 상세히 설명하기로 한다.
다음으로, 본 미세패턴의 형성공정은 1차 건식식각과 2차 습식식각을 결합한 하이브리드 식각공정이 적용된다.
즉, 도2c와 같이, 상기 마스크(18)를 이용하여 반도체 결정(11)을 건식식각하여 1차 패턴(P1)을 형성한다. 본 공정에서 얻어지는 1차 패턴(P1)은 상기 마스크(18)의 개방된 폭(W1)에 해당되는 폭과 상기 반도체 결정(16)의 소정의 깊이(d1)까지 건식 식각한다. 본 건식식각에서 얻어진 1차 패턴(P1)의 깊이(또는 패턴 구조의 높이)는 최종 미세패턴(도2d의 P2)의 깊이와 거의 동일하지만, 그 폭(W1)(또는 패턴의 크기)은 최종 미세패턴의 폭보다 작게 된다. 이에 대해서는 도2d에서 보다 상세히 설명한다.
또한, 앞서 설명한 바와 같이, 본 공정에서는 건식식각에서 사용되는 이온과 중성원자에 의한 반도체 기재(11)의 미세패턴(P1)의 전체면에 걸쳐 손상영역(D)이 발생된다. 즉, 1차 미세패턴(P1)의 바닥면 뿐만 아니라, 그 측벽까지 건식식각에 직접 노출되어 결정이 손상되는 영역(D)이 존재하지만, 도2d의 습식식각공정에 의해 최소화될 수 있다.
도2d의 공정에서는, 상기 1차 미세패턴(P1)이 형성된 반도체 결정에 습식 식각을 실시한다. 여기서는 마스크(18)를 제거한 후에 실시하였으나, 이에 한정되지 아니하며, 본 습식식각공정 후에 마스크를 제거할 수도 있다.
이러한 습식식각공정은 안정된 c면에 대해서 거의 식각이 진행되지 아니하므로, 1차 미세패턴(P1)의 수평방향으로 진행된다. 이러한 수평방향으로 진행되는 습식식각은 측벽이 특정한 결정면으로 나타날 때까지 진행한다. 이는 특정 결정면에 식각율이 현저히 저하되므로, 높은 재현성을 갖도록 실시될 수 있다.
이와 같이, 상기 1차 미세패턴(P1)은 그 수평방향으로 확장되어, 그 측벽이 고유한 결정면을 갖는 2차 미세패턴(P1)으로 제공될 수 있으며, 결과적으로, 상기 2차 미세패턴(P2)은 1차 미세패턴(P1)의 깊이(d1)와 동일한 깊이(d2)와 그 폭(W1)보다 큰 폭(W2)을 가질 수 있다.
본 공정에서, 도2d에 도시된 바와 같이, 수평방향으로 확장되어 얻어진 바닥면과 새로이 노출된 측벽은 손상영역이 발생되지 않거나 제거될 수 있다. 따라서, 1차 패턴(P)의 바닥면에 해당하는 영역에 한하여만 손상영역(D')이 잔류하게 된다.
따라서, 2차 미세패턴(P2)은 전체 노출면적에서 손상영역(D')의 비율을 최소 화시킬 수 있다. 이러한 원리를 응용하여 손상영역의 비율을 보다 낮추도록 마스크 패턴설계 및 건식식각공정을 조정할 수 있다.
보다 구체적으로 설명하면, 마스크(18)의 폭(W1)을 감소시키고 1차 미세패턴(P1)의 깊이를 보다 증가시킴으로써, 1차 미세패턴(P1)에 해당되는 손상된 바닥면의 면적을 감소시키면서 2차 미세패턴(P2)으로 얻어진 새로운 면적을 증가시킬 수 있다.
결과적으로, 2차 미세패턴(P2)의 전체 노출면적에 대한 손상영역(D')의 비율을 보다 크게 감소시킬 수 있으며, 이로써 건식식각으로 발생되는 손상영역으로 인한 전기적 특성 저하와 같은 영향을 획기적으로 개선할 수 있다.
본 발명에서, 건식식각에 의해 얻어진 1차 미세패턴의 바닥면이 반도체 결정의 상면과 동일한 c면일 수 있으며, 그 c면은 매우 안정적인 결정면이므로, 1차 미세패턴의 측벽에 습식식각이 진행되더라도 그 바닥면에서는 거의 식각이 일어나지 않는다. 따라서, 2차 미세 패턴의 깊이는 1차 미세패턴의 깊이로 결정되며, 건식식각을 통해 최종 미세 패턴의 깊이를 정확히 조절할 수 있다고 볼 수 있다.
또한, 본 발명에 따른 수평방향의 습식식각은 그로 인해 드러나는 측벽이 특정한 결정면이 될 때에 매우 낮은 식각율을 갖게 된다. 예를 들어, 질화물 단결정인 경우에, s면 {1-101}, m면 {1-100}, r면 {1-102} 과 같은 측벽을 가질 수 있다.
따라서, 본 습식식각공정은 저절로 식각진행이 중단되는 셀프터미네이 팅(self-terminating process)이므로, 공정균일도(또는 높은 재현성)를 확보하는데 매우 유리하다.
이와 같이, 본 발명에서 최종 패턴의 형상과 크기를 얻기 위해서, 마스크의 패턴뿐만 아니라, 습식식각되는 결정방향이 중요한 역할을 갖는다. 이러한 결정방향은 피식각될 반도체 결정 상에 형성되는 마스크 패턴에 의해 선택될 수 있다.
즉, 결정면에 따라 습식식각에 대한 영향이 다르므로, 마스크 패턴에 의해 노출되는 결정패턴의 측벽에 어떠한 결정면이 노출되도록 형성되는가에 따라 다양한 패턴을 얻을 수 있다(실시예1A,B 참조).
특히, 본 발명자는, 건식식각에 의하여 거의 원형인 구멍(circular hole)을 형성할 때에 이를 수평방향의 습식식각함으로써 육각형 홀(hexagonal hole)의 미세패턴으로 변화시킬 수 있다는 것을 발견하였다. 이러한 미세패턴은 서브마이크로미터의 크기를 가지며, 육각형의 각 변이 서로 120°의 각도를 이루며 매우 예리하게 형성될 수 있다(실시예1C 참조). 이는 기존의 어떠한 반도체 식각 방법으로도 달성할 수 없었던 본 발명만의 특징이라고 할 수 있다.
나아가, 앞서 설명한 바와 같이, 육각형으로 노출된 각 결정면은 습식식각에 따라 다른 결정면을 가질 수 있다. 특히, 습식식각 조건에 따라 측벽의 결정면은 경사진 면일 수 있으므로, 추가적인 전극물질 증착에 유리한 커버리지를 갖는 측벽을 제공할 수도 있다.
이하, 본 발명의 다양한 실시예를 통해서 본 발명의 작용과 효과에 대해서 보다 상세히 설명한다.
(실시예1A)
본 실시예에서는, c면 GaN 반도체 결정 상에 <11-20> 방향으로 형성되어 <1-100> 방향으로 배열된 라인패턴의 마스크를 형성하였다. 그 주기는 약 0.6㎛로 설정하였다. 이어, 0.1㎛의 깊이까지 건식식각을 실시한 후에 마스크를 제거하였다(도3a).
이어, 4M KOH 수용액으로 약 100℃에서 약 10분간 실시하고 SEM으로 관찰한 후에, 다시 추가로 20분간(총 30분) 실시하였다.
10분간 습식식각을 적용한 결과, 도3b와 같이, 수평 습식식각 전에 다소 기울어진 초기 측벽이 수직인 측벽을 이루었지만, 추가적으로 진행하더라도 GaN의 비교적 안정적인 결정면인 {1-100}면, 즉 m면이 되어 더이상 에칭이 진행되지 않았다. 물론, 바닥면인 안정적인 c면에 대해서는 거의 식각이 진행되지 않았다.
본 실시예를 통해서, 건식식각 후의 손상영역을 측벽 및 일부 바닥면에 제거하는 동시에, 전기적 깨끗한 결정면을 얻을 수 있었다는 것을 확인할 수 있다. 이러한 결정면은 반도체 소자에서 우수한 전기적 컨택을 보장할 수 있다.
(실시예1B)
본 실시예에서는, 앞선 실시예1A와 유사하게 c면 GaN 반도체 결정 상에 복수의 라인패턴의 마스크(주기: 약 0.6㎛)를 형성하되, 그 형성방향 및 배열을 달리하였다. 즉, 본 실시예에서는 <1-100>방향으로 형성되어 <11-20> 방향으로 배열된 복수의 라인패턴을 형성하였다. 이어, 0.1㎛의 깊이까지 건식식각을 실시한 후에 마스크를 제거하였다(도4a).
이어, 4M KOH 수용액으로 약 100℃에서 약 10분간 실시하고 SEM으로 관찰한 후(도4b)에, 다시 추가로 20분간(총 30분), 40분(총50분)을 실시하여 각각을 SEM으로 관찰하였다(도4c 및 도4d).
본 실시예 결과, 건식식각된 결과인 패턴(4a)는 실시예1A(3a)와 유사한 형태를 갖는다.
하지만, 도4b와 같이, 수평방향의 습식 식각이 진행되면서 패턴의 폭이 증가하고(패턴구조물의 폭이 점차 감소), 시간이 지날수록 식각이 계속 진행되어 도4c와 같이, 30분 경과시점에서는 라인을 따라 배열된 도트패턴으로 남게 된다. 계속 진행되면, 완전히 평평한 평면만 남게 된다(도4d 참조). 습식식각은 안정화된 다른 결정면에 비해, <11-20>방향으로는 상대적으로 높은 식각율을 가지므로, 습식식각시간에 따른 계속적인 패턴의 변화가 발생되는 것으로 이해할 수 있다.
이와 같이, 본 실시예에 따르면 비교적 적은 손상을 갖는 다양한 깊이와 폭의 일차원 격자 및 도트패턴을 제공할 수 있다.
또한, 본 실시예(<1-100> 방향 격자의 수평 습식식각)에서 확인할 수 있듯이, 원래는 습식식각이 되지 않는 c면을 일정 두께로 완전히 제거하는 것이 가능한다는 것을 확인할 수 있다. 즉, 본 발명에서는 좁은 면적을 건식식각하여 골을 형성하고 후속공정으로 수평 습식식각을 이용한다. 최초의 건식식각의 깊이를 조절함으로써 원래의 에피택셜층 두께를 원하는 만큼 낮추는 것도 가능하다
특히 p GaN층의 표면은 손상때문에 건식식각을 하지 못하고, c면이기 때문에 습식식각도 할 수 없는데 본 발명의 공정을 이용하면 손상부위를 최소화하면서 두께를 낮출 수 있다.
(실시예1C)
본 실시예에서는, 앞선 실시예1A 및 1B와 달리 2차원 패턴을 채용하였다. c면 GaN 반도체 결정 상에 약 0.3㎛ 크기의 복수의 원형 마스크 패턴을 약 0.6㎛ 주기로 종과 횡방향으로 형성하였다.
이어, 0.1㎛의 깊이까지 건식식각을 실시한 후에 마스크를 제거하였다. 이어, 4M KOH 수용액으로 약 100℃에서 약 10분간 실시한 후에 SEM으로 촬영하였다. 도5에 나타난 바와 같이 필라구조(직경: 약 130㎚)와 같은 3차원 패턴이 형성된 것을 확인할 수 있었다.
(실시예1D)
본 실시예에서는, 앞선 실시예1D와 같이 2차원 패턴을 채용하되, c면 GaN 반도체 결정 상에 약 100㎚ 크기의 복수의 원형 홀을 갖는 마스크 패턴을 약 0.5㎛간격으로 종과 횡방향으로 형성하였다.
마스크를 이용하여 c면 GaN 표면에 건식식각(약 0.1㎛)으로 거의 원형인 홀 패턴을 형성하고, 마스크를 제거하였다(도6a). 원형인 홀 패턴을 형성한 후 4M KOH 수용액으로 약 108℃에서 약 30분간 습식식각을 진행해 보았다. 결과는 도6b에 나타난 바와 같이, 각 변이 {1-100} m면과 평행한 육각형 홀모양의 미세패턴이 형성된 후 더 이상 식각이 진행되지 않았다.
(실시예1E)
본 실시예는 실시예1D와 유사하게 적용하되, 최종 홀의 측벽에서 결정면의 변화를 보다 용이하게 관찰하기 위해서 실시예1D와 같이 홀의 주기는 유지하되 홀의 직경을 크게하여 실시하였다.
본 실시예의 수평방향 습식식각(100℃, 4M KOH 수용액) 후에 얻어진 육각형 홀의 단면을 SEM사진으로 촬영하였다. 도7a는 각 10분의 습식식각을 적용한 결과이며, 도7b는 40분간 식각한 결과이다.
그 결과, 습식식각이 계속 진행될수록, 홀의 측벽에서 상대적으로 덜 안정적인 s면이 차지하는 면적이 줄고, m면이 차지하는 면적이 늘어나는 것을 알 수 있다. 보다 구체적으로 설명하면, 도7a에는 m면과 바닥면인 c면이 만나는 부분이 s면으로 이루어져 있었으나, 식각이 진행됨에 따라 r면을 거쳐서 점차 c면에 근접해 가는 것을 알 수 있다.
이와 같이, 습식식각 진행시간에 따라 육각형 홀 단면을 SEM으로 확인해 본 결과, 초기 건식식각에 의하여 형성된 측벽의 모양이 습식식각이 진행됨에 따라서 점차 안정된 결정면이 드러날 때까지 변화해 가는 것을 알 수가 있었다. 특히, 홀의 내부측벽의 결정면은 바닥면인 {0001} c면과, 습식조건(시간)에 따라 {1-101} s면, {1-100} m면, {1-102} r면 등의 조합으로 구성될 수 있다. 이 때에, c면 방향으로는 습식식각이 진행되지 않기 때문에 구멍의 깊이는 변화하지 않으나, 바닥면의 미세굴곡이나 기울기가 존재할 경우 상기의 수평방향으로의 식각작용에 의하여 제거될 것으로 추정할 수 있다.
상술한 바와 같이, 본 발명에 따라 얻어진 미세패턴은 수평식각에 의하여 드러난 결정면들은 원래 건식식각에 의하여 발생한 손상면이 제거된 깨끗한 면으로써 그 결정면에 전기적 컨택층이 형성될 경우 우수한 오믹특성을 보장할 수 있다. 또한, 결정면에 따라 경사도를 조정하여 전극물질을 증착할 때에 접촉성을 개선할 수도 있다
이러한 미세패턴 형성공정은 다양한 반도체 소자의 기능성 패턴을 형성하는데 널리 적용될 수 있며, 특히 반도체 발광소자의 광효율을 향상시키기 위한 패턴 을 형성하는데 유익하게 적용될 수 있다. 도8a에 예시된 실시형태는 광자결정(photonic crystal)의 적용예인 질화물 반도체 발광소자(80)를 나타낸다.
도8a를 참조하면, 질화물 반도체 발광소자(80)는, 사파이어 기판(81)과 그 사파이어 기판(81) 상에 순차적으로 형성된 n형 질화물 반도체층(82), 활성층(84) 및 p형 질화물 반도체층(85)을 포함한다.
또한, 상기 질화물 반도체 발광소자(80)는 상기 n형 질화물 반도체층(82)과 상기 p형 질화물 반도체층(85)에 각각 전기적으로 접속되는 n측 및 p측 전극(89a,89b)을 포함한다.
상기 p형 질화물 반도체층(85) 상에는 일정한 주기성을 갖는 미세패턴이 형성된다. 이러한 미세패턴(P3)은 도2a 내지 도2d에서 설명된 공정(실시예1D)을 통해서 얻어질 수 있다. 즉, 도8b에 도시된 바와 같이, 육각형상의 홀이 일정한 주기로 배열되도록 채용되어 있다.
본 실시형태에서는, 도시된 바와 같이, 주기적인 미세 홀패턴(P3)이 형성된 p형 질화물 반도체층(85) 상에는 광투과성 도전층(87)이 추가적으로 형성된다. 상기 광투과성 도전층(87)은 오믹콘택을 보장할 수 있는 물질이면서 광투과성을 갖는 물질이면 바람직하게 사용될 수 있다. 예를 들어, Ni/Au와 같은 광투과성 금속층 또는 ITO와 같은 광투과성 전도성 산화물층을 사용할 수 있다.
또한, 상기 p형 질화물 반도체층(85)의 두께(ts)는 50㎚ 이하일 수 있다. 한편, 상기 p형 질화물 반도체층(85)의 두께(ts), 즉 격자구조까지의 거리가 지나치게 가까운 경우에, 누설전류가 급격하게 증가하는 문제점이 있으므로, 상기 p형 질화물 반도체층(85)의 두께(ts)는 10㎚ 이상이 바람직하다.
상기 p형 질화물 반도체층(85)에 형성된 상기 미세패턴(85)은 상기 활성층(84)에서 발생된 광은 상기 p형 질화물 반도체층(85)의 표면을 통하여 외부로 추출될 때에 주변의 공기 또는 봉지재의 낮은 굴절률에 기인하는 전반사 효과를 감쇄되어 광추출효율을 개선하는 광자결정구조로서 작용할 수 있다.
본 발명의 미세패턴 형성공정은 습식식각을 이용하더라도 결정면에 따른 식각률 차이로 인해 높은 정밀도와 우수한 재현성을 갖도록 구현될 수 있다. 따라서, 도8a에 도시된 광자결정구조를 갖는 질화물 반도체 발광소자에 매우 유익하게 적용될 수 있다.
본 실시형태에서는, 질화물 반도체 발광소자를 특정하여 설명하였으나, 다양한 공지된 다른 반도체 물질로 이루어진 발광소자에도 유익하게 적용될 수 있다.
또한, 도8a에 도시된 실시형태는 p형 질화물 반도체층과 같은 특정 반도체층의 표면 상에 광자결정로 예시되어 있으나, 표면 플라즈몬에 채용되는 주기적인 미 세패턴을 형성하는 방법으로 응용되거나, 광추출을 위한 불규칙한 요철패턴을 이종물질로 제공할 때에도 결정 표면을 보호하면서 원하는 미세패턴을 형성하는 방법으로도 매우 유익하게 사용될 수 있다.
실시예2는 광자결정을 갖는 LED에 대한 실험 및 그 결과이다.
(실시예2)
본 실시예에서는 녹색 파장을 갖는 InGaN 다중양자우물의 활성층을 갖는 질화물 반도체 LED를 제작하였다.
본 실시예에서 제조된 LED는 약 150nm 두께의 p형 GaN 상에 원형 홀의 마스크를 이용하여 실시예1D의 조건과 유사하게 54 nm 깊이로 건식식각 후에 습식식각공정(10분간 실시)을 적용하여 육각형 홀 패턴을 형성하였다. 이어, 도8a에 도시된 구조와 유사하게, p형 GaN층 상에 광투과성 전극층으로서 ITO와 같은 광투과성 전도성 산화물을 증착하여 p형 콘택을 형성하였으며, n형 GaN층을 부분적으로 노출되도록 메사에칭을 실시하여 노출된 n형 GaN층 상에 n측 콘택을 형성하였다.
이와 같이, 본 발명의 방법에 따라 제조된 반도체 발광소자의 전기적 특성 및 휘도 향상을 확인하기 위해서, 실시예2에 따라 얻어진 질화물 반도체 발광소자의 전기적 특성 및 휘도 향상을 측정하였으며, 그 결과는 기준예와 비교하여 도9 및 도10에 나타내었다. 여기서, 기준예는 p형 질화물 반도체층 상에 패턴을 형성하지 않은 채, Ag 콘택만이 형성된 LED 구조의 결과이다.
도9는 본 실시예에 따른 질화물 발광소자의 전류-전압 곡선을 나타내는 그래프이며, 도10은 본 실시예에 따른 질화물 발광소자의 전류에 따른 광출력을 나타내는 그래프이다.
우선, 도9에 나타난 바와 같이, 본 발명의 실시예2에 따라 제조된 질화물 반도체 발광소자는 도1에서 확인했던 바와 같이, 건식식각시의 결정손상에 의한 누설전류가 거의 발생하지 않은 I-V 특성을 갖는 것을 확인할 수 있었다. 본 실시예에 따른 질화물 반도체 발광소자는 기준예(Ref)에 비하여 동일한 전류에서 전압이 다소 높은 것으로 나타났으나 큰 차이가 없으며, 습식식각시에 얻어진 결정면 면적비율이 많아지도록 설계함으로써 접촉저항을 개선하여 본 실시예보다 우수한 전기적 특성을 기대할 수 있을 것이다.
도10은 본 발명의 다른 실시예를 따라 제조된 질화물 발광소자의 전류에 따른 광출력을 나타내는 그래프이다.
도10에 나타난 바와 같이, 본 실시예에 따른 질화물 반도체 발광소자는 기준예(Ref)에 비해 광자결정의 회절 효과로 인해 350mA 전류에서 약 24% 휘도가 향상되었음을 확인할 수 있었다. 즉, 본 발명에 따른 식각공정을 통해 제조된 광자결정패턴을 정밀한 프로파일로 형성되어 LED 칩 내부에서 전반사되어 구속되는 빛의 일부를 회절시켜서 칩 외부로 방출될수 있는 각도로 진행방향을 변환한다. 이를 통해서, LED 휘도도 크게 향상시킬 수 있었다.
도11은 본 발명의 제조방법에 따라 얻어진 질화물 반도체 발광소자(표면 플라즈몬 공명원리의 적용예)를 나타내는 측단면도이다.
본 명세서에서 사용되는 표면 플라즈몬(surface plasmon)은 금속 박막 표면에서 일어나는 전자들의 집단적 진동(collective charge density oscillation)이며, 이에 의해 발생한 표면 플라즈몬 파는 금속과 유전체의 경계면을 따라 진행하는 표면 전자기파이다. 표면 플라즈몬과 활성층 사이에 결합이 일어나면 활성층에서 일어나는 자발방출은 표면 플라즈몬에 의하여 증가되며, 자발방출로 생성된 광은 많은 부분이 표면 플라즈몬으로 여기된다. 이러한 원리를 이용하여 발광소자의 효율을 향상시키려는 것이 표면 플라즈몬 반도체 발광소자라 할 수 있다.
도11을 참조하면, 서브마운트 기판(120)에 솔더에 의해 탑재된 표면 플라지몬 질화물 반도체 발광소자(110)가 도시되어 있다. 상기 질화물 반도체 사파이어 기판(111)과 그 사파이어 기판(111) 상에 순차적으로 형성된 n형 질화물 반도체층(112), 활성층(114) 및 p형 질화물 반도체층(115)을 포함한다.
또한, 상기 질화물 반도체 발광소자(110)는 상기 n형 질화물 반도체층(112)과 상기 p형 질화물 반도체층(115)에 각각 전기적으로 접속되는 n측 및 p측 전극(117,118)을 포함한다.
상기 p형 질화물 반도체층(115) 상에는 일정한 주기성을 갖는 미세패턴이 형성된다. 이러한 미세패턴(P4)은 도2a 내지 도2d에서 설명된 공정(실시예1D)을 통해 서 육각형상의 홀이 일정한 주기로 배열된 패텬을 얻어질 수 있다.
본 실시형태에서는, 도시된 바와 같이, 주기적인 미세 홀패턴(P4)이 형성된 p형 질화물 반도체층(115) 상에는 p측 전극으로서 고반사성 금속층(117)을 형성한다. 상기 고반사성 금속층(117)은 오믹콘택을 보장할 수 있는 물질이면서 소정의 반사율를 갖는 물질이면 바람직하게 사용될 수 있다. 예를 들어, Al, Ag, Au, Cr, Ni, Pd, Pt와 같은 단층 또는 복층의 금속물질일 수 있다.
또한, 표면 플라즈몬 공명이 일어나기 위해서는 활성층(115)과 고반사성 금속층(117) 간의 거리가 매우 중요하다. 따라서, p형 질화물 반도체층(115)은 상기 활성층(114)에서 방출된 광에 의해 상기 p형 질화물 반도체층(115)과 상기 고반사성 금속층(117)의 계면에서 표면 플라즈몬이 여기될 수 있는 두께가 요구된다.
바람직하게는 상기 p형 질화물 반도체층(115)의 두께(ts)는 50㎚ 이하일 수 있다. 한편, 상기 p형 질화물 반도체층(115)의 두께(ts), 즉 격자구조까지의 거리가 지나치게 가까운 경우에, 누설전류가 급격하게 증가하는 문제점이 있으므로, 상기 p형 질화물 반도체층(115)의 두께(ts)는 10㎚ 이상이 바람직하다.
본 실시형태와 같이, 표면 플라즈몬 공명은 발광효율을 개선하기 위한 원리로 발광소자에 채용될 수 있다.
이러한 형태에서는, 여기된 표면 플라즈몬을 빛으로 재변환하기 위해서 p형 질화물 반도체층(115)과 금속층(117)의 계면에는 다른 물질과의 주기적 격자구조인 미세패턴(P4)가 요구된다. 특히, 이러한 주기적인 격자구조는 활성층으로부터 발생되는 파장에 따라 패턴의 정밀한 주기 및 크기가 결정된다.
이러한 사정을 감안할 때에, 건식식각이 바람직하다. 하지만, 앞서 설명한 바와 같이, 표면 플라즈몬 공명이 일어나기 위한 다양한 조건(입사광의 파장, 금속과 접하는 물질의 굴절률) 중 활성층(114)과 금속층(117) 간의 거리가 매우 중요하다. 일반적으로, 그 거리는 상대적으로 50㎚이하로 작으므로, 건식식각에 의한 p형 질화물 반도체층(115)의 손상이 심각히 문제될 수 있으나, 패턴에서 최종 잔류하는 손상영역을 최소화할 수 있다. 또한, 본 발명의 미세패턴 형성공정은 습식식각을 이용하더라도 결정면에 따른 식각률 차이로 인해 높은 정밀도와 우수한 재현성을 갖도록 구현될 수 있다. 따라서, 도11에 도시된 표면 플라즈몬 질화물 반도체 발광소자에 매우 유익하게 적용될 수 있다.
(실시예3)
본 실시예에서는 실시예2와 유사하게 녹색 파장을 갖는 InGaN 다중양자우물의 활성층을 갖는 질화물 반도체 LED를 제작하였다.
본 실시예에서 제조된 LED는 약 66nm 두께의 p형 GaN 상에 원형 홀의 마스크를 이용하여 실시예1D의 조건과 유사하게 33nm 깊이로 건식식각 후에 습식식각공정(10분간 실시)을 적용하여 육각형 홀 패턴을 형성하였다. 이어, 도11에 도시된 구조와 유사하게, p형 GaN층 상에 Ag층인 고반사성 금속층이 포함된 다층 금속 전극을 증착하여 p형 콘택을 형성하였으며, n형 GaN층이 부분적으로 노출되도록 메사에칭을 실시하여 노출된 n형 GaN층 상에 n측 콘택을 형성하였다.
이와 같이, 본 발명의 방법에 따라 제조된 반도체 발광소자의 전기적 특성 및 휘도 향상을 확인하기 위해서, 실시예3에 따라 얻어진 질화물 반도체 발광소자의 전기적 특성 및 휘도 향상을 측정하였으며, 그 결과는 기준예(Ref)와 비교하여 도12 및 도13에 나타내었다. 여기서, 기준예는 p형 질화물 반도체층 상에 패턴을 형성하지 않은 채, 실시예3과 동일한 다층 금속 전극만이 형성된 LED 구조의 결과이다.
도12는 본 실시예에 따른 질화물 발광소자의 전류-전압 곡선을 나타내는 그래프이며, 도13은 본 실시예에 따른 질화물 발광소자의 전류에 따른 광출력을 나타내는 그래프이다.
우선, 도12에 나타난 바와 같이, 본 발명의 실시예3에 따라 제조된 질화물 반도체 발광소자는 도1에서 확인했던 바와 같이, 건식식각시의 결정손상에 의한 누설전류가 거의 발생하지 않은 I-V 특성을 갖는 것을 확인할 수 있었다. 단 통상의 질화물 반도체 발광소자에 비하여 매우 얇은 p형 질화물 반도체층을 갖는 본 실시예의 특징에 따라 I-V 곡선상에 다소 불규칙적인 꺾임이 관찰되었다.
본 실시예에 따른 질화물 반도체 발광소자는 기준예(Ref)에 비하여 동일한 전류에서 전압이 거의 같은 것으로 나타났으며, 습식식각시에 얻어진 결정면 면적비율이 많아지도록 설계함으로써 접촉저항을 개선하여 본 실시예보다 우수한 전기적 특성을 기대할 수 있을 것이다.
도13은 본 발명의 다른 실시예를 따라 제조된 질화물 발광소자의 전류에 따른 광출력을 나타내는 그래프이다.
도13에 나타난 바와 같이, 본 실시예에 따른 질화물 반도체 발광소자는 기준예(Ref)에 비해 표면플라즈몬 공명 효과로 인해 350mA 전류에서 약 64% 휘도가 향상되었음을 확인할 수 있었다. 즉, 본 발명에 따른 식각공정을 통해 제조된 미세 격자구조를 정밀한 프로파일로 형성하여 LED 칩 내부의 다중양자우물에 주입된 전자-정공쌍의 에너지가 표면플라즈몬을 매개체로 하여 빛으로 변환되어 칩 외부로 방출된다.
또한 표면 플라즈몬을 매개로 하지 않고 자발방출에 의하여 발생한 빛 중에서 LED 칩 내부에서 전반사되어 구속되는 빛의 일부를 회절시켜서 칩 외부로 방출될수 있는 각도로 진행방향을 변환한다. 이를 통해서, LED 휘도도 크게 향상시킬 수 있었다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
도1은 건식식각에 의해 p형 GaN층이 손상된 질화물 발광소자의 전류-전압 곡선의 변화를 나타내는 그래프이다.
도2a 내지 도2d는 본 발명에 따른 수평습식식각을 이용한 미세패턴 형성공정을 설명하기 위한 각 공정별 단면도이다.
도3a 내지 도3c는 본 발명의 미세패턴 형성공정의 일 실시예(1A)에서 수평습식식각의 적용시간에 따른 패턴변화를 나타내는 SEM 사진이다.
도4a 내지 도4d는 본 발명의 미세패턴 형성공정의 다른 실시예(1B)에서 수평습식식각의 적용시간에 따른 패턴변화를 나타내는 SEM 사진이다.
도5는 본 발명의 미세패턴 형성공정의 다른 실시예(1C)에서 얻어진 3차원 패턴(필라구조)을 촬영한 SEM 사진이다.
도6a 및 도6b은 본 발명의 미세패턴 형성공정의 또 다른 실시예(1D)에서 건식식각 후와 수평습식식각후에 얻어진 미세패턴을 촬영한 SEM 사진이다.
도7a 및 도7b은 본 발명의 미세패턴 형성공정의 다른 실시예(1E)에서 수평습식식각의 적용시간에 따른 패턴 변화를 나타내는 SEM 사진이다.
도8a는 본 발명의 제조방법에 따라 얻어진 질화물 반도체 발광소자(광자결정구조의 적용예)를 나타내는 측단면도이다.
도8b는 도8a에 도시된 질화물 반도체 발광소자의 A-A'방향으로 절개하여 본 미세패턴층의 평면도이다.
도9는 본 발명의 반도체 발광소자 제조방법의 일 실시예(2)로부터 제조된 질 화물 발광소자의 전류-전압 곡선을 나타내는 그래프이다.
도10은 본 발명의 반도체 발광소자 제조방법의 일 실시예(2)로부터 제조된 질화물 발광소자의 전류에 따른 광출력을 나타내는 그래프이다.
도11는 본 발명의 제조방법에 따라 얻어진 질화물 반도체 발광소자(표면 플라즈몬 공명구조의 적용예)를 나타내는 측단면도이다.
도12는 본 발명의 반도체 발광소자 제조방법의 일 실시예(3)로부터 제조된 질화물 발광소자의 전류-전압 곡선을 나타내는 그래프이다.
도13은 본 발명의 반도체 발광소자 제조방법의 일 실시예(3)로부터 제조된 질화물 발광소자의 전류에 따른 광출력을 나타내는 그래프이다.

Claims (26)

  1. c면 육방정계 반도체 결정을 마련하는 단계;
    상기 반도체 결정 상에 소정의 패턴을 갖는 마스크를 형성하는 단계;
    상기 마스크를 이용하여 상기 반도체 결정을 건식 식각함으로써 상기 반도체 결정 상에 1차 미세패턴을 형성하는 단계; 및
    상기 1차 미세패턴이 형성된 반도체 결정을 습식 식각함으로써 상기 1차 미세패턴이 수평방향으로 확장된 2차 미세패턴을 형성하는 단계를 포함하며,
    상기 습식 식각공정으로부터 얻어진 2차 패턴의 바닥면과 측벽은 각각 고유 결정면을 갖는 것을 특징으로 하는 미세패턴 형성방법.
  2. 제1항에 있어서,
    상기 반도체 결정 기판은 p형 질화물 반도체인 것을 특징으로 하는 미세패턴 형성방법.
  3. 제1항 또는 제2항에 있어서,
    상기 1차 미세패턴에서 얻어진 바닥면은 상기 2차 패턴에 얻어진 바닥면과 동일한 c면인 것을 특징으로 하는 것을 특징으로 하는 미세패턴 형성방법.
  4. 제3항에 있어서,
    상기 마스크의 패턴은, 각각 상기 반도체 결정의 <11-20>방향으로 형성되어 <1-100>방향을 따라 배열된 복수의 라인패턴이며,
    상기 2차 미세패턴의 측벽은 m면인 것을 특징으로 하는 미세패턴 형성방법.
  5. 제3항에 있어서,
    상기 마스크의 패턴은, 각각 상기 반도체 결정의 <1-100>방향으로 형성되어 <11-20>방향을 따라 배열된 복수의 라인패턴인 것을 특징으로 하는 미세패턴 형성방법.
  6. 제3항에 있어서,
    상기 마스크의 패턴은 복수의 미세홀 구조이며,
    상기 2차 미세패턴은 육각형인 개방구를 갖는 복수의 미세홀 구조인 것을 특징으로 하는 미세패턴 형성방법.
  7. 제6항에 있어서,
    상기 2차 미세패턴을 형성하는 단계는,
    상기 2차 미세패턴의 측벽이 m면 성분 및 s면 성분의 결합으로 이루어지도록 상기 습식식각을 실시하는 것을 특징으로 하는 미세패턴 형성방법.
  8. 제6항에 있어서,
    상기 2차 미세패턴을 형성하는 단계는,
    상기 2차 미세패턴의 측벽이 r면 성분이 발생되도록 상기 습식식각을 실시하는 것을 특징으로 하는 미세패턴 형성방법.
  9. 제3항에 있어서,
    상기 2차 미세패턴은 필라구조인 것을 특징으로 하는 미세패턴 형성방법.
  10. 제1항에 있어서,
    상기 2차 미세패턴을 형성하는 단계는, 상기 마스크를 제거한 후에 실행되는 것을 특징으로 하는 미세패턴 형성방법.
  11. 제1항에 있어서,
    상기 2차 미세패턴을 형성하는 단계는, 상기 마스크를 제거하기 전에 실행되는 것을 특징으로 하는 미세패턴 형성방법.
  12. 제1 도전형 및 제2 도전형 반도체층과 그 사이에 활성층을 갖는 반도체 적층체를 제공하는 단계;
    상기 반도체 적층체의 제2 도전형 반도체층 상에 소정의 패턴을 갖는 마스크를 형성하는 단계;
    상기 마스크를 이용하여 상기 제2 도전형 반도체층을 건식 식각함으로써 상 기 제2 도전형 반도체층 상에 1차 미세패턴을 형성하는 단계 및
    상기 1차 미세패턴이 형성된 제2 도전형 반도체층을 습식 식각함으로써 상기 1차 미세패턴이 수평방향으로 확장된 2차 미세패턴을 형성하는 단계; 및
    상기 마스크가 제거된 상태에서 상기 제1 및 제2 도전형 반도체층에 접속되도록 제1 및 제2 전극을 형성하는 단계를 포함하며,
    상기 제2 도전형 반도체층은 c면 육방정계 반도체 결정이며, 상기 습식 식각공정으로부터 얻어진 2차 패턴의 바닥면과 측벽은 각각 고유 결정면을 갖는 것을 특징으로 하는 반도체 발광소자 제조방법.
  13. 제12항에 있어서,
    상기 제2 전극을 형성하는 단계는, 상기 2차 미세패턴이 형성된 제2 도전형 반도체층 상에 투명 전극층을 형성하는 단계를 포함하는 반도체 발광소자 제조방법.
  14. 제12항에 있어서,
    상기 제2 전극을 형성하는 단계는, 상기 2차 미세패턴이 형성된 제2 도전형 반도체층 상에 고반사성 금속층을 형성하는 단계를 포함하는 반도체 발광소자 제조방법.
  15. 제14항에 있어서,
    상기 제2 도전형 반도체층은 상기 활성층에서 방출된 광에 의해 상기 제2 도전형 반도체층과 상기 고반사성 금속층의 계면에서 표면 플라즈몬이 여기될 수 있는 두께를 갖는 것을 특징으로 하는 반도체 발광소자 제조방법.
  16. 제14항에 있어서,
    상기 제2 도전형 반도체층의 두께는 50㎚이하인 것을 특징으로 하는 반도체 발광소자 제조방법.
  17. 제12항 내지 제16항 중 어느 한 항에 있어서,
    상기 반도체 적층체는 질화물 반도체이며,
    상기 제1 및 제2 도전형 반도체층은 각각 n형 및 p형 질화물 반도체층인 것을 특징으로 하는 반도체 발광소자 제조방법.
  18. 제17항에 있어서,
    상기 1차 미세패턴에서 얻어진 바닥면은 상기 2차 패턴에 얻어진 바닥면과 동일한 c면인 것을 특징으로 하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  19. 제18항에 있어서,
    상기 마스크의 패턴은, 각각 상기 반도체 결정의 <11-20>방향으로 형성되어 <1-100>방향을 따라 배열된 복수의 라인패턴이며,
    상기 2차 미세패턴의 측벽은 m면인 것을 특징으로 하는 반도체 발광소자 제조방법.
  20. 제18항에 있어서,
    상기 마스크의 패턴은, 각각 상기 반도체 결정의 <1-100>방향으로 형성되어 <11-20>방향을 따라 배열된 복수의 라인패턴인 것을 특징으로 하는 반도체 발광소자 제조방법.
  21. 제18항에 있어서,
    상기 마스크의 패턴은 복수의 미세홀 구조이며,
    상기 2차 미세패턴은 육각형인 개방구를 갖는 복수의 미세홀 구조인 것을 특징으로 하는 반도체 발광소자 제조방법.
  22. 제21항에 있어서,
    상기 2차 미세패턴을 형성하는 단계는,
    상기 2차 미세패턴의 측벽이 m면 성분 및 s면 성분의 결합으로 이루어지도록 상기 습식식각을 실시하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  23. 제21항에 있어서,
    상기 2차 미세패턴을 형성하는 단계는,
    상기 2차 미세패턴의 측벽이 r면 성분이 발생되도록 상기 습식식각을 실시하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  24. 제13항에 있어서,
    상기 2차 미세패턴은 필라구조인 것을 특징으로 하는 반도체 발광소자 제조방법.
  25. 제13항에 있어서,
    상기 마스크 제거는, 상기 1차 미세패턴 형성단계와 상기 2차 미세패턴 형성단계 사이에 실행되는 것을 특징으로 하는 반도체 발광소자 제조방법.
  26. 제13항에 있어서,
    상기 마스크 제거는, 상기 2차 미세패턴 형성단계 후에 실행되는 것을 특징으로 하는 반도체 발광소자 제조방법.
KR1020080086063A 2007-09-28 2008-09-01 미세패턴 형성방법 및 이를 이용한 반도체 발광소자 제조방법 KR101025990B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US12/239,122 US8080480B2 (en) 2007-09-28 2008-09-26 Method of forming fine patterns and manufacturing semiconductor light emitting device using the same
TW097137145A TWI482308B (zh) 2007-09-28 2008-09-26 形成細微圖案之方法及製造使用該細微圖案的半導體發光裝置之方法
JP2008248787A JP2009088519A (ja) 2007-09-28 2008-09-26 微細パターンの形成方法及びこれを用いた半導体発光素子の製造方法
DE102008049395.3A DE102008049395B4 (de) 2007-09-28 2008-09-29 Verfahren zum Ausbilden eines feinen Musters und Verfahren zum Herstellen einer Halbleiter-LED
JP2011249843A JP5412678B2 (ja) 2007-09-28 2011-11-15 微細パターンの形成方法及びこれを用いた半導体発光素子の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070098320 2007-09-28
KR20070098320 2007-09-28

Publications (2)

Publication Number Publication Date
KR20090032983A KR20090032983A (ko) 2009-04-01
KR101025990B1 true KR101025990B1 (ko) 2011-03-30

Family

ID=40759637

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080086063A KR101025990B1 (ko) 2007-09-28 2008-09-01 미세패턴 형성방법 및 이를 이용한 반도체 발광소자 제조방법

Country Status (3)

Country Link
JP (1) JP5412678B2 (ko)
KR (1) KR101025990B1 (ko)
TW (1) TWI482308B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI382568B (zh) * 2009-06-16 2013-01-11 Univ Nat Taiwan 發光元件、發光二極體
TWI459593B (zh) * 2009-06-19 2014-11-01 Fu Der Lai 發光二極體增加發光效率之結構
KR101673454B1 (ko) * 2014-09-17 2016-11-07 국방과학연구소 플라즈몬 구조를 이용한 수광 소자 및 그 제조 방법
JP2020145358A (ja) * 2019-03-07 2020-09-10 豊田合成株式会社 半導体素子の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335546B1 (en) 1998-07-31 2002-01-01 Sharp Kabushiki Kaisha Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device
KR20060030636A (ko) * 2004-10-06 2006-04-11 주식회사 이츠웰 질화물 반도체 성장용 사파이어 기판과 그 제조 방법.
KR100900644B1 (ko) 2007-08-29 2009-06-02 삼성전기주식회사 미세패턴 형성방법 및 이를 이용한 반도체 발광소자제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4013288B2 (ja) * 1997-06-25 2007-11-28 住友化学株式会社 ３−５族化合物半導体用電極の製造方法と３−５族化合物半導体素子
TW497236B (en) * 2001-08-27 2002-08-01 Chipmos Technologies Inc A soc packaging process
JP4244542B2 (ja) * 2001-08-28 2009-03-25 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP2007116057A (ja) * 2005-10-24 2007-05-10 Sumitomo Electric Ind Ltd 半導体素子の製造方法、半導体素子、半導体レーザ、面発光素子、および光導波路
JP2007214260A (ja) * 2006-02-08 2007-08-23 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
JP4789713B2 (ja) * 2006-06-29 2011-10-12 株式会社豊田中央研究所 ウェットエッチング方法、ダメージ層除去方法、半導体装置の製造方法、および半導体基板の製造方法
JP2008108844A (ja) * 2006-10-24 2008-05-08 Toyota Central R&D Labs Inc トレンチ構造またはメサ構造を有するｉｉｉ族窒化物半導体装置およびその製造方法
JP2008205314A (ja) * 2007-02-21 2008-09-04 Toyota Central R&D Labs Inc Ｉｉｉ族窒化物半導体のエッチング方法および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335546B1 (en) 1998-07-31 2002-01-01 Sharp Kabushiki Kaisha Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device
KR20060030636A (ko) * 2004-10-06 2006-04-11 주식회사 이츠웰 질화물 반도체 성장용 사파이어 기판과 그 제조 방법.
KR100900644B1 (ko) 2007-08-29 2009-06-02 삼성전기주식회사 미세패턴 형성방법 및 이를 이용한 반도체 발광소자제조방법

Also Published As

Publication number Publication date
JP5412678B2 (ja) 2014-02-12
TWI482308B (zh) 2015-04-21
JP2012044217A (ja) 2012-03-01
KR20090032983A (ko) 2009-04-01
TW200924248A (en) 2009-06-01

Similar Documents

Publication Publication Date Title
US8080480B2 (en) Method of forming fine patterns and manufacturing semiconductor light emitting device using the same
RU2569638C2 (ru) Светоизлучающий диод с наноструктурированным слоем и способы изготовления и применения
US8709845B2 (en) Solid state lighting devices with cellular arrays and associated methods of manufacturing
US7294862B2 (en) Photonic crystal light emitting device
JP5053530B2 (ja) 複数の格子を有するフォトニック結晶発光装置
TWI608632B (zh) 藍寶石基板、其製造方法以及氮化物半導體發光元件
US20040113167A1 (en) Electromagnetic radiation emitting semiconductor chip and procedure for its production
KR100887067B1 (ko) 나노 패턴 구조를 지닌 반도체 발광 소자의 제조 방법
JP2006049855A (ja) 半導体発光素子およびその製造方法
JP2009016879A (ja) 半導体発光素子およびその製造方法
JP2012114407A (ja) 垂直型発光素子の製造方法およびその発光素子用の基板モジュール
US8816353B2 (en) Optoelectronic semiconductor chip and method for producing an optoelectronic semiconductor chip
JP2006332383A (ja) 半導体発光素子およびその製造方法
KR20150138977A (ko) 발광 소자 및 그의 제조방법
KR101274651B1 (ko) 발광 다이오드 및 이의 제조 방법
KR101025990B1 (ko) 미세패턴 형성방법 및 이를 이용한 반도체 발광소자 제조방법
KR20110107618A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR100900644B1 (ko) 미세패턴 형성방법 및 이를 이용한 반도체 발광소자제조방법
KR100604562B1 (ko) 발광 다이오드 및 그 제조방법
KR20140123344A (ko) 고효율 발광다이오드 및 그의 제조방법
KR20140022235A (ko) 반도체 발광소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee