CN104685643A - 用于对半导体层的区域进行分割的方法 - Google Patents
用于对半导体层的区域进行分割的方法 Download PDFInfo
- Publication number
- CN104685643A CN104685643A CN201380050875.6A CN201380050875A CN104685643A CN 104685643 A CN104685643 A CN 104685643A CN 201380050875 A CN201380050875 A CN 201380050875A CN 104685643 A CN104685643 A CN 104685643A
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- mask
- region
- coupling
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 123
- 238000000034 method Methods 0.000 title claims abstract description 49
- 238000005530 etching Methods 0.000 claims abstract description 23
- 238000007788 roughening Methods 0.000 claims description 16
- 230000003287 optical effect Effects 0.000 claims description 8
- 230000005693 optoelectronics Effects 0.000 claims description 7
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 239000007788 liquid Substances 0.000 claims description 3
- 239000003973 paint Substances 0.000 claims description 3
- 239000003795 chemical substances by application Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 description 14
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 10
- 150000001875 compounds Chemical class 0.000 description 10
- 230000005670 electromagnetic radiation Effects 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910017083 AlN Inorganic materials 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910004541 SiN Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003363 ZnMgO Inorganic materials 0.000 description 1
- 229910007709 ZnTe Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 229910052980 cadmium sulfide Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052950 sphalerite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 229910052984 zinc sulfide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
- Drying Of Semiconductors (AREA)
- Dicing (AREA)
- Weting (AREA)
Abstract
本发明涉及一种用于对半导体层的区域进行分割并且用于将耦合输出结构引入到半导体层的上侧中的方法，其中耦合输出结构设为用于将光从半导体层中耦合输出，其中半导体层的上侧由掩模遮盖，其中掩模具有用于引入耦合输出结构的第一开口，其中掩模具有至少一个第二开口，其中第二开口设为用于将分离槽引入到半导体层中，其中借助于刻蚀法同时将耦合输出结构在第一开口的区域中引入到半导体层的上侧中，并且经由第二开口将穿过半导体层的分离槽引入到半导体层中并且分割半导体层的区域。
Description
技术领域
本发明涉及一种根据权利要求1所述的用于对半导体层的区域进行分割的方法和一种根据权利要求8所述的光电子半导体芯片。
本申请要求德国专利申请10 2012 217 524.5和10 2012 220 909.3的优先权，其公开内容在此通过参考结合于此。
背景技术
从DE 10 2011 010 503 A1中已知，光电子半导体芯片的半导体层设有掩模并且将耦合输出结构引入到半导体层的耦合输出侧中。随后，将掩模移除并且借助于第二掩模同样用刻蚀法将半导体层分割成各个区域，随后从所述各个区域制造各个半导体芯片。
发明内容
本发明的目的在于，提供一种用于对半导体层的区域进行分割并且将耦合输出结构引入到半导体层中的更简单的并且更快速的方法。
所述目的借助根据权利要求1的方法和根据权利要求10的半导体芯片来实现。其他有利的实施方式在从属权利要求中得出。
所述方法具有下述优点：仅借助一个掩模并且在一个方法步骤中将耦合输出结构引入到半导体层中并且同时对半导体层的至少一个区域进行分割。因此，所述方法可简单地、成本适当地并且快速地执行。不同于现有技术，不需要使用多个掩模和/或执行多种刻蚀法。借助于所述方法，例如制造具有用于产生光的半导体层的光电子半导体芯片。通过同时粗糙化并且将槽引入到半导体芯片周围，即台面刻蚀，得到半导体芯片周围的未粗糙化的边缘。由于芯片棱边尖锐，在最后的光学检验中可更容易地就缺陷或污染检验芯片棱边。由此，提高光学检验的可靠性。
在现有技术中，芯片边缘也是粗糙化的并进而芯片棱边在检验中显得是非常波浪形的，使得只能困难地识别用于自动检验的可限定的清楚边界。
在一个实施方式中，掩模在一个方法步骤中被施加并进而具有统一的厚度。
在一个改进形式中，使用硬质掩模作为掩模。硬质掩模可简单地制造，是成本适当的并且能够实现耦合输出结构的和分割半导体层的区域的精确的结构化。
在另一个实施方式中，硬质掩模为漆掩模。
在另一个实施方式中，使用气态的或液态的刻蚀介质作为刻蚀剂。使用气态的或液态的刻蚀介质是已知的技术并且能够实现成本适当地执行方法。
在另一个实施方式中，刻蚀法是干式刻蚀法。
在另一个实施方式中，在干式刻蚀法中使用等离子体。例如在此为Cl等离子体。
所述方法尤其适合于将耦合输出结构引入到外延施加的半导体层中。例如，外延生长的半导体层能够以氮化镓层的形式构成。
在另一个实施方式中，在移除掩模之后，执行另一个结构化步骤，以便使半导体层的到目前被遮盖的区域设有耦合输出结构。以所述方式，改进光耦合输出的效率。
附图说明
本发明的上述特性、特征和优点以及实现其的方式和方法结合在下文中对实施例的描述可更清楚和更明确地理解，结合附图详细阐述所述实施例，其中
图1示出第一方法步骤的示意图，
图2示出第二方法步骤的示意图，
图3示出具有掩模的半导体层的示意俯视图，以及
图4示出半导体芯片的示意图。
具体实施方式
图1以示意性剖面图示出半导体层2，在所述半导体层的上侧上施加有结构化的掩模1。半导体层2可以设置在载体20上，如所示出的那样。载体20例如可以具有Ge、Si、GaAs、AlN或SiN或者由相应的层构成，所述层由Ge、Si、GaAs、AlN或SiN构成。掩模1例如以硬质掩模的形式构成。硬质掩模例如可以具有氮化硅或氧化硅。此外，硬质掩膜也可以为漆掩模。掩模的结构化借助光刻法利用光刻胶和相应的刻蚀介质来执行。例如，为了将掩模结构化或移除，刻蚀过程可以借助氢氟酸(HF)或用氨缓冲的氢氟酸执行。
半导体层2例如具有上部的掺杂的第一半导体层3。邻接于第一半导体层3设有掺杂的第二半导体层4。第一半导体层3可以是负掺杂的，而第二半导体层4可以是正掺杂的。同样地，第一半导体层3可以是正掺杂的，而第二半导体层4可以是负掺杂的。在第一和第二半导体层3、4之间的边界区域中，构成用于产生光的有源区5。与所选择的实施方式相关地，也可以设有更复杂的层结构来构成有源区5。尤其地，有源区5可以由具有不同掺杂的层的序列构成。半导体层2例如为光电子半导体层，尤其是LED半导体芯片。
在第一半导体层3上施加有结构化的掩模1。与所选择的实施方式相关地，半导体层2也可以具有其他的或附加的层，尤其是镜层。
掩模1具有第一掩模元件10和第二掩模元件12。在第一掩模元件10和另一个第一掩模元件10之间或在第一掩模元件10和第二掩模元件12之间分别设有第一开口40。第一开口40的宽度、即在第一掩模元件10和另一个第一掩模元件10之间的或在第一掩模元件10和第二掩模元件12之间的第一间距13在第一范围中。例如，在两个第一掩模元件10之间和在第一掩模元件10和第二掩模元件12之间的第一间距13是同样大的。第二掩模元件12分别环绕半导体层2的一个区域设置。第二掩模元件12可以具有例如10μm至5μm的宽度。
第一掩模元件10沿着在图1中示出的x轴线优选具有相同的宽度。第二掩模元件12沿着x轴线的宽度大于第一掩模元件10沿着x轴线的宽度。在两个第二掩模元件12之间设有第二开口41。第二开口41与第一开口40相比沿着x轴线具有更大的第二宽度14。因此，两个相邻的第二掩模元件12与两个相邻的第一掩模元件10相比具有更大的第二间距14。此外，两个相邻的第二掩模元件12与第二掩模元件12距第一掩模元件10相比具有更大的第二间距14。因此，第一间距13小于第二间距14。第一间距13以下述方式确定：在刻蚀过程中将期望的凹部引入到半导体层2中，所述凹部为光学耦合输出结构的一部分。第二间距14以下述方式选择：在用于引入光学耦合输出结构的刻蚀过程中同时将分离槽引入到半导体层2中，所述分离槽延伸穿过半导体层2的整个厚度。第二间距例如可以在1.5μm和2.5μm之间。第二间距14的大小与半导体层2的厚度和材料并且与所使用的刻蚀法、尤其与刻蚀介质相关。作为刻蚀介质例如可以将KOH或磷酸用于湿化学的刻蚀法。
图2示出在执行刻蚀过程之后的图1的装置。在两个第一掩模元件10之间并且在第一掩模元件10和第二掩模元件12之间分别将凹部15引入到半导体层2中。此外，在两个第二掩模元件12之间将分离槽16引入到半导体层2中。
凹部15具有限界面17、18，所述限界面辅助耦合输出由有源区5产生的光。分离槽16在半导体层2的整个厚度之上延伸。如果分离槽16构成为半导体层2的平面中的闭合环，那么通过构成分离槽16将半导体层2的第一和第二区域19、20分割，即执行台面刻蚀。通过分离槽16，将半导体层2的区域分割，由此分割半导体芯片，例如LED芯片。在设有载体20的情况下，可以将载体20的各个区域通过其他的刻蚀法和/或通过激光分离法沿着分离槽16分割。在分割半导体层的区域之后，可以制造光电子半导体芯片，尤其是具有半导体层的区域的LED。
通过倾斜设置的限界面17、18，将电磁辐射在层2的外部表面上被全反射的份额减少。限界面17、18与层2的平面夹有例如为35°至75°、优选50°至70°的角度。具体的角度通过被掺杂的第一半导体层3的结晶方向和化学去除预设。刻蚀深度、即凹部15的深度可以在微米的范围中。凹部15可以具有棱锥形的凹陷部。在刻蚀深度在微米范围中并且角度出自上述角度范围的情况下，凹部15具有棱锥的形状，所述棱锥特别适合于耦合输出在可见波长范围中的、即波长在0.3μm和大约0.8μm之间的电磁辐射。棱锥形的凹部15的底部的直径同样在微米范围中。因此，该直径明显大于电磁辐射的波长。棱柱形的凹部的底部在第一半导体层3由氮化镓构成的情况下具有六边形的形状。在将掩模1移除之后，得到多个被分割的半导体芯片，其中每个半导体芯片的中部区域是粗糙化的。粗糙化的中部区域由光滑的、未粗糙化的边缘包围，所述边缘在刻蚀期间曾被第二掩模元件12遮盖。
在另一个实施方式中，随后将掩模1移除并且将第一半导体层3的表面的因此露出的区域借助另一个刻蚀步骤粗糙化。因此，在第一刻蚀步骤中被遮盖的区域也设有耦合输出结构。
半导体层可以构成为具有多个层的外延生长的层结构。在此，各个层可以由III-V族半导体材料构成。例如，半导体层的层可以基于GaN、GaInN或AlN构成。此外，层可以基于InGaAlN构造。属于基于InGaAlN的层结构的尤其是下述层结构，在所述层结构中，外延制造的层结构通常具有由不同的单层构成的层序列，所述不同的单层包含具有出自III-V族化合物半导体材料体系InxAlyGa1-x-yN的材料的至少一个单层，其中0＜＝x＜＝1，0＜＝y＜＝1并且x+y＜＝1。具有基于InGaAlN的至少一个有源层或有源区域的层结构例如可以发射在紫外至绿色波长范围中的电磁辐射。
替选地或附加地，半导体层的层也可以基于InGaAlP，这就是说，层结构可以具有不同的单层，其中至少一个单层具有出自III-V族化合物半导体材料体系InxAlyGa1-x-yP的材料，其中0＜＝x＜＝1，0＜＝y＜＝1并且x+y＜＝1。具有基于InGaAlP的至少一个有源层或有源区域的层结构例如优选地可以发射具有在绿色至红色光谱范围的一个或多个光谱分量的电磁辐射。
替选地或附加地，半导体层的层也可以具有其他的III-V族化合物半导体材料体系、例如基于AlGaAs的材料，或者具有II-VI族化合物半导体材料体系。尤其地，具有基于AlGaAs的材料的有源层可以适合于发射具有在红色至红外光谱范围中的一个或多个光谱分量的电磁辐射。II-VI族化合物半导体材料体系可以具有至少一个出自第二主族的元素，例如Be、Mg、Ca、Sr，和可以具有出自第六主族的元素，例如O、S、Se。尤其地，II-VI族化合物半导体材料体系包括二元的、三元的或四元的化合物，所述化合物包括至少一个出自第二主族的元素和至少一个出自第六主族的元素。这种二元的、三元的或四元的化合物例如还可以具有一种或多种掺杂材料以及附加的组成部分。例如，属于II-VI族化合物半导体材料的是ZnSe、ZnTe、ZnO、ZnMgO、ZnS、CdS、ZnCdS、MgBeO。
图3以示意图示出半导体层2的俯视图，所述半导体层2设有掩模1。掩模1以多个掩模区域30的形式构成。每个掩模区域30遮盖半导体层2的如下区域，所述区域通过半导体芯片的随后的刻蚀过程来分割。掩模1在示出的实施例中具有相同的掩模区域30。每个掩模区域30相同地构成并且基本上具有矩形的掩模层，在所述掩模层中分别引入12个第一开口40。在示出的实施例中，每4个第一开口40并排设置，其中设置四个第一开口40的三行。每两个掩模区域30通过第二开口41彼此分离。第二开口41形成直角的条带图案。每两个掩模区域30不仅沿x轴线而且沿y轴线相互间具有第二间距14。x轴线和y轴线彼此垂直并且示意性地在图3中绘出。第一开口40不仅沿x方向而且沿y方向分别具有第一间距13。通过第二开口41实现：半导体层2在掩模区域30之间在根据图2执行并且阐述的刻蚀过程中通过构成分离槽来分开，即将半导体层2的各个半导体芯片分割。此外，通过第一开口40将相应的棱锥形的凹部15引入到半导体层2中，即将半导体芯片的中间区域粗糙化。中间区域由光滑的、未粗糙化的区域包围。在图3中借助A-A绘制剖面线，所述剖面线对应于图1的剖视图。
与所选择的实施方式相关地，掩模1也可以具有其他的结构，其中在相邻的掩模区域之间以下述方式选择第二间距14：使在刻蚀耦合输出结构时第二半导体层2设有相应的环绕的并且穿过整个半导体层2的分离槽16。
图4以示意图示出载体20，在所述载体上根据上述方法从半导体层2中结构化出两个半导体芯片21。每个半导体芯片21在上侧上具有中间区域23，所述中间区域23由边缘区域22包围。中间区域23具有为凹部15形式的耦合输出结构，所述凹部借助于掩模和第一开口40引入到半导体层2的上侧中。中间区域23因此是粗糙化的。边缘区域22在刻蚀过程期间曾通过第二掩模元件12被刻蚀掩模的环绕的边缘区域遮盖并进而不是粗糙化的。这引起，光滑的边缘区域22可以与粗糙化的边缘区域23在光学上略微不同。因此，以光学方式识别出尖锐的芯片棱边，由此可以容易地自动执行光学检验。光学检验例如对检查缺陷或污染而言是必需的。每个半导体芯片21由环绕的、刻蚀过的边缘区域24包围。边缘区域24同时刻蚀成具有耦合输出结构。
虽然本发明详尽地通过优选的实施例详细说明和描述，然而本发明并不限于公开的示例并且其他的变型形式能够由本领域技术人员从中推导出，而没有脱离本发明的保护范围。
附图标记列表：
1 掩模
2 半导体层
3 第一半导体层
4 第二半导体层
5 有源区
10 第一掩模元件
12 第二掩模元件
13 第一间距
14 第二间距
15 凹部
16 分离槽
17 第一限界面
18 第二限界面
20 载体
21 半导体芯片
22 边缘区域
23 中间区域
24 边缘区域
30 掩模区域
40 第一开口
41 第二开口
42 边缘
Claims (14)
1.一种用于对半导体层(2)的区域进行分割并且将耦合输出结构(15)引入到所述半导体层(2)的上侧中的方法，所述半导体层具有用于产生光的有源区(5)，
其中所述耦合输出结构(15)设为用于将光从所述半导体层(2)中耦合输出，其中所述半导体层(2)的上侧用掩模(1)遮盖，其中所述掩模(1)具有用于引入所述耦合输出结构(15)的第一开口(40)，其中所述掩模(1)具有至少一个第二开口(41)，其中所述第二开口(41)设为用于将分离槽(16)引入到所述半导体层(2)的区域周围，其中借助于刻蚀法同时将所述耦合输出结构(15)经由所述第一开口(40)引入到所述半导体层(2)的上侧中，并且其中所述第二开口(41)的大小选择成，使得同时在所述第二开口(41)的区域中在所述半导体层(2)的整个厚度上引入所述分离槽(16)并进而分割所述半导体层(20)的区域。
2.根据权利要求1所述的方法，其中所述半导体层(2)的被分割的区域具有粗糙化的中间区域(23)，所述中间区域由光滑的、未粗糙化的边缘(22)包围。
3.根据上述权利要求中任一项所述的方法，其中在所述第一开口(40)和所述第二开口(41)的区域中使用具有基本上相同的厚度的掩模(1，10，12)。
4.根据上述权利要求中任一项所述的方法，其中使用硬质掩模作为掩模(1)。
5.根据权利要求4所述的方法，其中所述硬质掩模为漆掩模。
6.根据上述权利要求中任一项所述的方法，其中使用气态的或液态的刻蚀介质作为刻蚀剂。
7.根据上述权利要求中任一项所述的方法，其中所述刻蚀法为干法刻蚀。
8.根据权利要求7所述的方法，其中在所述干法刻蚀中使用等离子体。
9.根据上述权利要求中任一项所述的方法，其中所述半导体层(2)至少在上侧上具有外延施加的层。
10.根据上述权利要求中任一项所述的方法，其中所述半导体层(2)具有至少一个GaN层。
11.根据上述权利要求中任一项所述的方法，其中将所述掩膜(1，10，12)移除并且在另一个刻蚀步骤中经由刻蚀法也将所述半导体层的上侧的到目前被遮盖的区域设有耦合输出结构。
12.根据上述权利要求中任一项所述的方法，其中所述半导体层(2)的被分割的区域为半导体芯片(21)，尤其是LED半导体芯片。
13.一种光电子半导体芯片，所述光电子半导体芯片具有半导体层(2)，所述半导体层具有用于产生光的有源区(5)、具有用于将光耦合输出的耦合输出结构(15，23)并且具有环绕的被刻蚀的边缘区域(24)，其中所述耦合输出结构和环绕的所述边缘区域(24)按照根据上述权利要求中任一项所述的方法制造。
14.根据权利要求13所述的半导体芯片，其中中间区域(23)具有粗糙化的耦合输出结构(15)，其中所述中间区域(23)由未粗糙化的边缘区域(22)包围。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710946421.7A CN107731806A (zh) | 2012-09-27 | 2013-09-26 | 光电子半导体芯片 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102012217524 | 2012-09-27 | ||
| DE102012217524.5 | 2012-09-27 | ||
| DE201210220909 DE102012220909A1 (de) | 2012-09-27 | 2012-11-15 | Verfahren zum Vereinzeln von Bereichen einer Halbleiterschicht |
| DE102012220909.3 | 2012-11-15 | ||
| PCT/EP2013/070042 WO2014049038A1 (de) | 2012-09-27 | 2013-09-26 | Verfahren zum vereinzeln von bereichen einer halbleiterschicht |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710946421.7A Division CN107731806A (zh) | 2012-09-27 | 2013-09-26 | 光电子半导体芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104685643A true CN104685643A (zh) | 2015-06-03 |
| CN104685643B CN104685643B (zh) | 2017-10-17 |
Family
ID=49253298
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201380050875.6A Active CN104685643B (zh) | 2012-09-27 | 2013-09-26 | 用于对半导体层的区域进行分割的方法 |
| CN201710946421.7A Pending CN107731806A (zh) | 2012-09-27 | 2013-09-26 | 光电子半导体芯片 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710946421.7A Pending CN107731806A (zh) | 2012-09-27 | 2013-09-26 | 光电子半导体芯片 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US9589943B2 (zh) |
| JP (1) | JP6177333B2 (zh) |
| KR (1) | KR20150058247A (zh) |
| CN (2) | CN104685643B (zh) |
| DE (2) | DE102012220909A1 (zh) |
| WO (1) | WO2014049038A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108701967A (zh) * | 2016-02-25 | 2018-10-23 | 奥斯兰姆奥普托半导体股份有限两合公司 | 具有沟槽的激光棒 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102012102114B4 (de) * | 2012-03-13 | 2021-09-16 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Strahlungsemittierendes Halbleiterbauteil, Beleuchtungsvorrichtung und Anzeigevorrichtung |
| DE102012220909A1 (de) * | 2012-09-27 | 2014-05-15 | Osram Opto Semiconductors Gmbh | Verfahren zum Vereinzeln von Bereichen einer Halbleiterschicht |
| CN105679756B (zh) * | 2015-11-25 | 2018-08-10 | 杭州立昂微电子股份有限公司 | 一种半导体器件顶层金属的终端结构及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005116615A (ja) * | 2003-10-03 | 2005-04-28 | Dowa Mining Co Ltd | 半導体発光素子及びその製造方法 |
| CN1732575A (zh) * | 2002-12-30 | 2006-02-08 | 奥斯兰姆奥普托半导体有限责任公司 | 物体表面打毛的方法和光电元件 |
| CN101878521A (zh) * | 2007-12-03 | 2010-11-03 | 美光科技公司 | 向半导体衬底的硅中蚀刻沟道的方法、在半导体衬底的硅中形成沟道隔离的方法及形成多个二极管的方法 |
| US20120070927A1 (en) * | 2009-05-29 | 2012-03-22 | Osram Opto Semiconductors Gmbh | Method for producing an optoelectronic semiconductor component |
| CN102593288A (zh) * | 2005-01-11 | 2012-07-18 | 旭瑞光电股份有限公司 | 具有通过粗化的改进的光提取的发光二极管(led) |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001201647A (ja) | 2000-01-18 | 2001-07-27 | Furukawa Electric Co Ltd:The | 光導波路回路およびその製造方法 |
| JP3802424B2 (ja) * | 2002-01-15 | 2006-07-26 | 株式会社東芝 | 半導体発光素子及びその製造方法 |
| JP2005129917A (ja) * | 2003-09-30 | 2005-05-19 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| DE10361650A1 (de) * | 2003-12-30 | 2005-08-04 | Osram Opto Semiconductors Gmbh | Optoelektronisches Modul und Verfahren zu dessen Herstellung |
| JP4670489B2 (ja) * | 2005-06-06 | 2011-04-13 | 日立電線株式会社 | 発光ダイオード及びその製造方法 |
| US7626257B2 (en) | 2006-01-18 | 2009-12-01 | Infineon Technologies Ag | Semiconductor devices and methods of manufacture thereof |
| JP2007207981A (ja) * | 2006-02-01 | 2007-08-16 | Rohm Co Ltd | 窒化物半導体発光素子の製造方法 |
| JP4889361B2 (ja) * | 2006-04-20 | 2012-03-07 | 昭和電工株式会社 | 半導体発光素子の製造方法 |
| JP5299937B2 (ja) | 2006-05-18 | 2013-09-25 | カール・ツァイス・エスエムティー・ゲーエムベーハー | 光近接効果を補正する方法 |
| JP4993371B2 (ja) | 2007-11-21 | 2012-08-08 | サンケン電気株式会社 | 半導体発光素子用ウエーハの粗面化方法及び半導体発光素子 |
| WO2009084325A1 (ja) * | 2007-12-28 | 2009-07-09 | Mitsubishi Chemical Corporation | Ｌｅｄ素子およびｌｅｄ素子の製造方法 |
| JP2009170611A (ja) * | 2008-01-15 | 2009-07-30 | Mitsubishi Chemicals Corp | 単結晶基板およびＧａＮ系ＬＥＤ素子の製造方法 |
| JP2009218569A (ja) * | 2008-02-13 | 2009-09-24 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物半導体からなる発光素子とその製造方法 |
| DE102009058796A1 (de) | 2009-12-18 | 2011-06-22 | OSRAM Opto Semiconductors GmbH, 93055 | Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements |
| DE102009059887A1 (de) * | 2009-12-21 | 2011-06-22 | OSRAM Opto Semiconductors GmbH, 93055 | Optoelektronischer Halbleiterchip |
| KR101106151B1 (ko) | 2009-12-31 | 2012-01-20 | 서울옵토디바이스주식회사 | 발광 소자 및 그것을 제조하는 방법 |
| KR100986560B1 (ko) | 2010-02-11 | 2010-10-07 | 엘지이노텍 주식회사 | 발광소자 및 그 제조방법 |
| US8084776B2 (en) * | 2010-02-25 | 2011-12-27 | Lg Innotek Co., Ltd. | Light emitting device, light emitting device package, and lighting system |
| DE102010020789B4 (de) * | 2010-05-18 | 2021-05-20 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung |
| JP2012124257A (ja) | 2010-12-07 | 2012-06-28 | Toshiba Corp | 半導体発光素子及びその製造方法 |
| DE102011003684A1 (de) | 2011-02-07 | 2012-08-09 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchip |
| DE102011010503A1 (de) | 2011-02-07 | 2012-08-09 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip |
| DE102011012608A1 (de) | 2011-02-28 | 2012-08-30 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung von Lichtauskoppelstrukturen in einem Halbleiterkörper und Licht emittierender Halbleiterkörper |
| US8664679B2 (en) * | 2011-09-29 | 2014-03-04 | Toshiba Techno Center Inc. | Light emitting devices having light coupling layers with recessed electrodes |
| DE102012220909A1 (de) * | 2012-09-27 | 2014-05-15 | Osram Opto Semiconductors Gmbh | Verfahren zum Vereinzeln von Bereichen einer Halbleiterschicht |
| CN103325908B (zh) * | 2013-05-25 | 2017-08-29 | 集美大学 | 一种六角形粗化表面的led外延片的制备方法 |
| CN103325910A (zh) * | 2013-06-19 | 2013-09-25 | 华南理工大学 | 基于微切削的led表面强化出光结构的制作方法及多齿刀具 |
-
2012
- 2012-11-15 DE DE201210220909 patent/DE102012220909A1/de not_active Withdrawn
-
2013
- 2013-09-26 WO PCT/EP2013/070042 patent/WO2014049038A1/de active Application Filing
- 2013-09-26 JP JP2015533577A patent/JP6177333B2/ja active Active
- 2013-09-26 US US14/430,872 patent/US9589943B2/en active Active
- 2013-09-26 DE DE112013004761.6T patent/DE112013004761B4/de active Active
- 2013-09-26 CN CN201380050875.6A patent/CN104685643B/zh active Active
- 2013-09-26 KR KR1020157007470A patent/KR20150058247A/ko not_active Application Discontinuation
- 2013-09-26 CN CN201710946421.7A patent/CN107731806A/zh active Pending
-
2017
- 2017-01-23 US US15/413,281 patent/US9865776B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1732575A (zh) * | 2002-12-30 | 2006-02-08 | 奥斯兰姆奥普托半导体有限责任公司 | 物体表面打毛的方法和光电元件 |
| JP2005116615A (ja) * | 2003-10-03 | 2005-04-28 | Dowa Mining Co Ltd | 半導体発光素子及びその製造方法 |
| CN102593288A (zh) * | 2005-01-11 | 2012-07-18 | 旭瑞光电股份有限公司 | 具有通过粗化的改进的光提取的发光二极管(led) |
| CN101878521A (zh) * | 2007-12-03 | 2010-11-03 | 美光科技公司 | 向半导体衬底的硅中蚀刻沟道的方法、在半导体衬底的硅中形成沟道隔离的方法及形成多个二极管的方法 |
| US20120070927A1 (en) * | 2009-05-29 | 2012-03-22 | Osram Opto Semiconductors Gmbh | Method for producing an optoelectronic semiconductor component |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108701967A (zh) * | 2016-02-25 | 2018-10-23 | 奥斯兰姆奥普托半导体股份有限两合公司 | 具有沟槽的激光棒 |
| CN108701967B (zh) * | 2016-02-25 | 2020-07-24 | 奥斯兰姆奥普托半导体股份有限两合公司 | 具有沟槽的激光棒 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE112013004761A5 (de) | 2015-08-13 |
| WO2014049038A1 (de) | 2014-04-03 |
| DE102012220909A1 (de) | 2014-05-15 |
| US20170133555A1 (en) | 2017-05-11 |
| JP6177333B2 (ja) | 2017-08-09 |
| CN107731806A (zh) | 2018-02-23 |
| US9589943B2 (en) | 2017-03-07 |
| US20150287880A1 (en) | 2015-10-08 |
| DE112013004761B4 (de) | 2022-01-05 |
| US9865776B2 (en) | 2018-01-09 |
| KR20150058247A (ko) | 2015-05-28 |
| CN104685643B (zh) | 2017-10-17 |
| JP2015536044A (ja) | 2015-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8013354B2 (en) | Light emitting device having multi-pattern structure and method of manufacturing same | |
| US20080070413A1 (en) | Fabrication methods of a patterned sapphire substrate and a light-emitting diode | |
| US20070145382A1 (en) | Semiconductor light emitting diode and method for manufacturing the same | |
| KR100780175B1 (ko) | 발광 다이오드의 제조방법 | |
| US9865776B2 (en) | Method for separating regions of a semiconductor layer | |
| US20170205351A1 (en) | Cointegration of optical waveguides, microfluidics, and electronics on sapphire substrates | |
| US20120074381A1 (en) | Re-emitting semiconductor construction with enhanced extraction efficiency | |
| US20140110666A1 (en) | Semiconductor light emitting device and method of manufacturing the same | |
| JP2012142580A (ja) | 発光ダイオードチップの製造方法 | |
| CN102130237A (zh) | 蓝宝石衬底led芯片的切割方法 | |
| CN105576092B (zh) | 一种发光二极管的制备方法 | |
| US7821017B2 (en) | Light-emitting diode and method for fabricating the same | |
| CN105047547A (zh) | 一种用于碳化硅器件的对准标记及其制备方法 | |
| CN105047536A (zh) | 用于碳化硅器件的对准标记及其制备方法 | |
| KR20230040325A (ko) | 포토닉스와 일렉트로닉스의 이종 통합을 위한 원자 층 퇴적 본딩 | |
| US20110084310A1 (en) | Method for obtaining a structured material with through openings, in particular nitrides of type iii semiconductors structured according to photonic crystal patterns | |
| KR101088392B1 (ko) | 발광소자 칩 및 이의 제조방법 | |
| CN106030831A (zh) | 用于制造半导体层序列的方法和光电子半导体器件 | |
| JP2009010060A (ja) | 発光ダイオード及びその製造方法 | |
| US9184566B2 (en) | Method for manufacturing semiconductor laser element | |
| US10290497B2 (en) | Fabrication of semi-polar crystal structures | |
| CN102825668A (zh) | 一种含介电层的半导体原件的切割方法 | |
| TW201434176A (zh) | 發光二極體晶粒及其製造方法 | |
| US11183612B2 (en) | Method for producing at least one optoelectronic component, and optoelectronic component | |
| CN102130220B (zh) | 光电半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |