JP2001201647A - 光導波路回路およびその製造方法 - Google Patents
光導波路回路およびその製造方法Info
- Publication number
- JP2001201647A JP2001201647A JP2000009098A JP2000009098A JP2001201647A JP 2001201647 A JP2001201647 A JP 2001201647A JP 2000009098 A JP2000009098 A JP 2000009098A JP 2000009098 A JP2000009098 A JP 2000009098A JP 2001201647 A JP2001201647 A JP 2001201647A
- Authority
- JP
- Japan
- Prior art keywords
- core layer
- layer
- core
- substrate
- optical waveguide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 高さ方向に変化する低損失な導波路コアを備
えた光導波路回路とその製造方法を提供する。 【解決手段】 基板上に下部クラッド層を介して該下部
クラッド層よりも屈折率の高いコア層を形成し、このコ
ア層をエッチングして所定のパターンをなす導波路を形
成した後、このパターンニングされたコア層を覆って該
コア層よりも屈折率の低い上部クラッド層を形成するに
際し、予め基板１１上にその表面からの深さが徐々に変
化する窪み領域１４を異方性エッチング等により形成
し、この窪み領域１４を有する基板１１上に、該窪み領
域の表面高さに応じてコア高さが変化するコア層１６を
形成する。
えた光導波路回路とその製造方法を提供する。 【解決手段】 基板上に下部クラッド層を介して該下部
クラッド層よりも屈折率の高いコア層を形成し、このコ
ア層をエッチングして所定のパターンをなす導波路を形
成した後、このパターンニングされたコア層を覆って該
コア層よりも屈折率の低い上部クラッド層を形成するに
際し、予め基板１１上にその表面からの深さが徐々に変
化する窪み領域１４を異方性エッチング等により形成
し、この窪み領域１４を有する基板１１上に、該窪み領
域の表面高さに応じてコア高さが変化するコア層１６を
形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、光通信に用いられ
る光導波路回路に係り、特にコア層の高さが変化する３
次元導波路を有する光導波路回路およびその製造方法に
関する。
る光導波路回路に係り、特にコア層の高さが変化する３
次元導波路を有する光導波路回路およびその製造方法に
関する。
【０００２】
【関連する背景技術】平面光導波路回路の１つに、例え
ば図６に示すようなＭＺＩ（Mach-Zehnder-Interferome
ter）型の光合分波回路がある。このＭＺＩは、例えば
図６(ａ)に示すように２本の導波路コア１,２を部分的
に近接させた２つの領域３,４を形成し、各導波路コア
１,２に導かれる光信号を低損失で合波または分波する
機能を有する。この際、上記各領域３,４における２本
の導波路コア１,２間の近接距離Ｄと、各領域３,４間の
導波路コア１,２の長さＬ1,Ｌ2とを調整することによ
り、任意の特性を有するＭＺＩ型の平面光導波路回路が
実現される。
ば図６に示すようなＭＺＩ（Mach-Zehnder-Interferome
ter）型の光合分波回路がある。このＭＺＩは、例えば
図６(ａ)に示すように２本の導波路コア１,２を部分的
に近接させた２つの領域３,４を形成し、各導波路コア
１,２に導かれる光信号を低損失で合波または分波する
機能を有する。この際、上記各領域３,４における２本
の導波路コア１,２間の近接距離Ｄと、各領域３,４間の
導波路コア１,２の長さＬ1,Ｌ2とを調整することによ
り、任意の特性を有するＭＺＩ型の平面光導波路回路が
実現される。
【０００３】ちなみに上記平面光導波路回路は、例えば
図６(ｂ)に示すように所定の基板５上に化学気相堆積法
（ＣＶＤ；Chemical Vapor Deposition）や火炎加水分
解堆積法（ＦＨＤ；Flame Hydrolysis Deposition）等
を用いて下部クラッド層６を形成し、次いでこの下部ク
ラッド層６上に該下部クラッド層６よりも屈折率の高い
コア層７を同様に形成する。その後、上記コア層７をリ
ソグラフィとエッチングとによりパターンニングして上
述した如き導波路パターンをなす２本の導波路コア１,
２を形成する。次いでこれらの導波路コア１,２（コア
層７）を覆って、その上に該コア層７よりも屈折率の低
い上部クラッド層８を形成することにより製作される。
図６(ｂ)に示すように所定の基板５上に化学気相堆積法
（ＣＶＤ；Chemical Vapor Deposition）や火炎加水分
解堆積法（ＦＨＤ；Flame Hydrolysis Deposition）等
を用いて下部クラッド層６を形成し、次いでこの下部ク
ラッド層６上に該下部クラッド層６よりも屈折率の高い
コア層７を同様に形成する。その後、上記コア層７をリ
ソグラフィとエッチングとによりパターンニングして上
述した如き導波路パターンをなす２本の導波路コア１,
２を形成する。次いでこれらの導波路コア１,２（コア
層７）を覆って、その上に該コア層７よりも屈折率の低
い上部クラッド層８を形成することにより製作される。
【０００４】
【発明が解決しようとする課題】ところで上述した如く
して製作される光導波路回路は、平面的な回路を構成す
るに過ぎない。この点、導波路コアの高さを変化させ、
例えばその高さ方向に積層した導波路コア間の距離を変
えることができれば、光導波路回路を３次元的に構築す
ることができ、小型で伝送容量の大きい光導波路回路を
実現し得ると考えられる。
して製作される光導波路回路は、平面的な回路を構成す
るに過ぎない。この点、導波路コアの高さを変化させ、
例えばその高さ方向に積層した導波路コア間の距離を変
えることができれば、光導波路回路を３次元的に構築す
ることができ、小型で伝送容量の大きい光導波路回路を
実現し得ると考えられる。
【０００５】しかしながらコア層７の高さを変えるべ
く、例えば下部クラッド層６をエッチング加工してその
表面高さを変え、その上にコア層７を形成すると、光導
波路における損失が大幅に増大すると言う問題がある。
まして下部クラッド層６の表面高さを高精度に調整しな
がら、所望とする高さのコア層７を得ることも非常に困
難である。これ故、小型で伝送容量が大きく、しかも低
損失の３次元光導波路回路を製作することが非常に困難
である。
く、例えば下部クラッド層６をエッチング加工してその
表面高さを変え、その上にコア層７を形成すると、光導
波路における損失が大幅に増大すると言う問題がある。
まして下部クラッド層６の表面高さを高精度に調整しな
がら、所望とする高さのコア層７を得ることも非常に困
難である。これ故、小型で伝送容量が大きく、しかも低
損失の３次元光導波路回路を製作することが非常に困難
である。
【０００６】本発明はこのような事情を考慮してなされ
たもので、その目的は、簡易にして高精度に導波路コア
の高さを変えることができ、低損失な３次元光導波路回
路を実現するに好適な光導波路回路およびその製造方法
を提供することにある。
たもので、その目的は、簡易にして高精度に導波路コア
の高さを変えることができ、低損失な３次元光導波路回
路を実現するに好適な光導波路回路およびその製造方法
を提供することにある。
【０００７】
【課題を解決するための手段】上述した目的を達成する
べく本発明に係る光導波路回路の製造方法は、請求項１
に記載するように、基板上にその表面からの深さが変化
する窪み領域を形成した後（第１工程）、この窪み領域
を形成した基板上にその表面高さの増減に応じて高さが
変化する下部クラッド層を形成し（第２工程）、次いで
上記下部クラッド層上に該下部クラッド層よりも屈折率
の高いコア層を形成し（第３工程）、このコア層をエッ
チングして所定のパターンをなす導波路をパターニング
形成し（第４工程）、しかる後、上記パターンニングさ
れたコア層を覆って該コア層よりも屈折率の低い上部ク
ラッド層を形成する（第５工程）ことを特徴としてい
る。
べく本発明に係る光導波路回路の製造方法は、請求項１
に記載するように、基板上にその表面からの深さが変化
する窪み領域を形成した後（第１工程）、この窪み領域
を形成した基板上にその表面高さの増減に応じて高さが
変化する下部クラッド層を形成し（第２工程）、次いで
上記下部クラッド層上に該下部クラッド層よりも屈折率
の高いコア層を形成し（第３工程）、このコア層をエッ
チングして所定のパターンをなす導波路をパターニング
形成し（第４工程）、しかる後、上記パターンニングさ
れたコア層を覆って該コア層よりも屈折率の低い上部ク
ラッド層を形成する（第５工程）ことを特徴としてい
る。
【０００８】好ましくは請求項２に記載するように前記
基板は半導体基板からなり、前記窪み領域の形成は、上
記半導体基板の結晶方位性を利用した化学的性質を有す
る異方性エッチングにより行うことを特徴としている。
更には請求項３に記載するように前記異方性エッチング
による窪み領域の形成は、そのエッチング深さをステッ
プ状に徐々に変化させて行うことを特徴としている。
基板は半導体基板からなり、前記窪み領域の形成は、上
記半導体基板の結晶方位性を利用した化学的性質を有す
る異方性エッチングにより行うことを特徴としている。
更には請求項３に記載するように前記異方性エッチング
による窪み領域の形成は、そのエッチング深さをステッ
プ状に徐々に変化させて行うことを特徴としている。
【０００９】即ち、本発明に係る光導波路回路の製造方
法は、予め半導体基板を異方性エッチングすることで、
その表面からの高さが徐々に変化する窪み領域を形成
し、基板の表面自体に導波路コアの高さを変化させる為
の凹凸を持たせる。そしてこの窪み領域を形成した基板
上にその表面高さの増減に応じて高さが変化する下部ク
ラッド層をＣＶＤ法やＦＨＤ法等により形成すること
で、下部クラッド層の表面高さを滑らかに変化させ、こ
の下部クラッド層上にコア層を形成することで、そのコ
ア高さを滑らかに変化させることを特徴としている。
法は、予め半導体基板を異方性エッチングすることで、
その表面からの高さが徐々に変化する窪み領域を形成
し、基板の表面自体に導波路コアの高さを変化させる為
の凹凸を持たせる。そしてこの窪み領域を形成した基板
上にその表面高さの増減に応じて高さが変化する下部ク
ラッド層をＣＶＤ法やＦＨＤ法等により形成すること
で、下部クラッド層の表面高さを滑らかに変化させ、こ
の下部クラッド層上にコア層を形成することで、そのコ
ア高さを滑らかに変化させることを特徴としている。
【００１０】また本発明に係る光導波路回路は、上述し
た製造方法により製作されるものであって、請求項４に
記載するように、基板と、この基板上に下部クラッド層
を介して設けられたコア層と、このコア層を覆って設け
られた上部クラッド層とを具備してなり、前記基板は、
その表面高さが変化する領域を備え、前記コア層は、前
記基板の表面高さの増減に応じてそのコア高さが滑らか
に変化していることを特徴としている。
た製造方法により製作されるものであって、請求項４に
記載するように、基板と、この基板上に下部クラッド層
を介して設けられたコア層と、このコア層を覆って設け
られた上部クラッド層とを具備してなり、前記基板は、
その表面高さが変化する領域を備え、前記コア層は、前
記基板の表面高さの増減に応じてそのコア高さが滑らか
に変化していることを特徴としている。
【００１１】好ましくは請求項５に記載するように、更
に前記上部クラッド層上に前記コア層のコア高さの高い
部位に近接する別のコア層を備えることを特徴としてお
り、更には請求項６に記載するように前記別のコア層
は、前記上部クラッド層の平坦化した表面に形成するこ
とを特徴としている。
に前記上部クラッド層上に前記コア層のコア高さの高い
部位に近接する別のコア層を備えることを特徴としてお
り、更には請求項６に記載するように前記別のコア層
は、前記上部クラッド層の平坦化した表面に形成するこ
とを特徴としている。
【００１２】
【発明の実施の形態】以下、図面を参照して本発明の一
実施形態に係る光導波路回路とその製造方法について説
明する。本発明に係る光導波路回路の製造方法は、基本
的には所定の基板上に下部クラッド層を形成した後、こ
の下部クラッド層上に該下部クラッド層よりも屈折率の
高いコア層を形成し、このコア層をエッチングして所定
のパターンをなす導波路をパターニング形成した後、こ
のパターンニングされたコア層を覆って該コア層よりも
屈折率の低い上部クラッド層を形成することによりなさ
れるが、例えば図１に示すように、予め上記基板上にそ
の表面からの深さが徐々に変化する窪み領域を形成する
ことを特徴としている。
実施形態に係る光導波路回路とその製造方法について説
明する。本発明に係る光導波路回路の製造方法は、基本
的には所定の基板上に下部クラッド層を形成した後、こ
の下部クラッド層上に該下部クラッド層よりも屈折率の
高いコア層を形成し、このコア層をエッチングして所定
のパターンをなす導波路をパターニング形成した後、こ
のパターンニングされたコア層を覆って該コア層よりも
屈折率の低い上部クラッド層を形成することによりなさ
れるが、例えば図１に示すように、予め上記基板上にそ
の表面からの深さが徐々に変化する窪み領域を形成する
ことを特徴としている。
【００１３】基板上に形成される、その表面からの深さ
が徐々に変化する窪み領域は、先ず図１(ａ)にその層構
造を示すように、例えば半導体基板としてＳi基板１１
上にウエット・酸素の熱酸化処理によりＳiＯ2膜１２を
０.３μｍ程度の厚みに形成し、このＳiＯ2膜１２上に
フォトレジスト膜１３を形成する。次いでこのフォトレ
ジスト膜１３をフォトリソグラフィを用いてパターンニ
ングして、図１(ｂ)にマスクパターンの例を示すよう
に、導波路コアの形成方向にその開口幅が徐々に変化す
るレジストマスク１３ａを形成する。
が徐々に変化する窪み領域は、先ず図１(ａ)にその層構
造を示すように、例えば半導体基板としてＳi基板１１
上にウエット・酸素の熱酸化処理によりＳiＯ2膜１２を
０.３μｍ程度の厚みに形成し、このＳiＯ2膜１２上に
フォトレジスト膜１３を形成する。次いでこのフォトレ
ジスト膜１３をフォトリソグラフィを用いてパターンニ
ングして、図１(ｂ)にマスクパターンの例を示すよう
に、導波路コアの形成方向にその開口幅が徐々に変化す
るレジストマスク１３ａを形成する。
【００１４】しかる後、上記レジストマスク１３ａをマ
スクとして前記ＳiＯ2膜１２をフッ素系のＲＩＥ（リア
クティブイオンエッチング）にてエッチングして開口を
形成した後、上記レジストマスク１３ａ（フォトレジス
ト膜１３）を８０℃の硫酸溶液にて除去する。この結
果、図１(ｃ)にその断面構造を示すようにＳi基板１１
上に前記レジストマスク１３ａのパターン形状に応じた
ＳiＯ2膜１２が残される。
スクとして前記ＳiＯ2膜１２をフッ素系のＲＩＥ（リア
クティブイオンエッチング）にてエッチングして開口を
形成した後、上記レジストマスク１３ａ（フォトレジス
ト膜１３）を８０℃の硫酸溶液にて除去する。この結
果、図１(ｃ)にその断面構造を示すようにＳi基板１１
上に前記レジストマスク１３ａのパターン形状に応じた
ＳiＯ2膜１２が残される。
【００１５】次いでこのＳiＯ2膜１２をマスクとし、Ｓ
i基板１１をＫＯＨ溶液を用いて異方性エッチングし、
図１(ｄ)にその断面構造を示すようにＳiＯ2膜１２から
なるマスクの開口幅に応じてそのエッチング深さが徐々
に変化する窪み領域１４を形成する。ちなみにこの異方
性エッチングは、Ｓi基板１１の結晶方位性に応じた化
学的性質を利用したもので、図２に模式的に示すように
その結晶方位により定まる角度θでエッチングが進み、
この結果、マスクの開口幅ｗ１,ｗ２に応じてそのエッ
チング深さｄ１,ｄ２が変化する。この際、ＳiＯ2膜１
２のマスク幅の狭い領域は、エッチングの進行に伴って
剥がれ落ち、従ってＳiＯ2膜１２が剥がれ落ちた領域は
更にそのエッチングが進むことになる。
i基板１１をＫＯＨ溶液を用いて異方性エッチングし、
図１(ｄ)にその断面構造を示すようにＳiＯ2膜１２から
なるマスクの開口幅に応じてそのエッチング深さが徐々
に変化する窪み領域１４を形成する。ちなみにこの異方
性エッチングは、Ｓi基板１１の結晶方位性に応じた化
学的性質を利用したもので、図２に模式的に示すように
その結晶方位により定まる角度θでエッチングが進み、
この結果、マスクの開口幅ｗ１,ｗ２に応じてそのエッ
チング深さｄ１,ｄ２が変化する。この際、ＳiＯ2膜１
２のマスク幅の狭い領域は、エッチングの進行に伴って
剥がれ落ち、従ってＳiＯ2膜１２が剥がれ落ちた領域は
更にそのエッチングが進むことになる。
【００１６】この結果、予め基板表面からの深さが徐々
に変化するように前記ＳiＯ2膜１２のマスク幅を設定し
ておくことにより、図１(ｄ)にその断面構造を示し、ま
た図１(ｅ)にその平面的な形状を示すように連続的に穿
たれて、その深さが徐々に変化する窪み領域１４を形成
することができる。その後、フッ酸を用いて上記ＳiＯ2
膜１２を除去することにより、その表面に深さが徐々に
変化する窪み領域１４を備えたＳi基板１１を得る。
に変化するように前記ＳiＯ2膜１２のマスク幅を設定し
ておくことにより、図１(ｄ)にその断面構造を示し、ま
た図１(ｅ)にその平面的な形状を示すように連続的に穿
たれて、その深さが徐々に変化する窪み領域１４を形成
することができる。その後、フッ酸を用いて上記ＳiＯ2
膜１２を除去することにより、その表面に深さが徐々に
変化する窪み領域１４を備えたＳi基板１１を得る。
【００１７】尚、図１においては説明の容易化の為にＳ
iＯ2膜１２のマスクの開口幅ｗを広目に表現し、またそ
の開口数も少なくして異方性エッチングの様子を模式的
に示しているが、実際には前述したようにマスクの開口
幅ｗに応じてそのエッチング深さｄが変化することを踏
まえ、導波路コアの変化させるべき高さと、その高さ変
化の曲率に応じてＳiＯ2膜１２からなるマスクの開口数
とその開口幅ｗが設定される。
iＯ2膜１２のマスクの開口幅ｗを広目に表現し、またそ
の開口数も少なくして異方性エッチングの様子を模式的
に示しているが、実際には前述したようにマスクの開口
幅ｗに応じてそのエッチング深さｄが変化することを踏
まえ、導波路コアの変化させるべき高さと、その高さ変
化の曲率に応じてＳiＯ2膜１２からなるマスクの開口数
とその開口幅ｗが設定される。
【００１８】以上のようにしてＳi基板１１の表面に、
その表面からの高さ（深さ）が徐々に変化する窪み領域
１４を形成したならば（第１工程）、次に図３に示すよ
うに該Ｓi基板１１の表面に、ＦＨＤ法により石英系の
下部クラッド層１５を形成する（第２工程）。この際、
例えばＦＨＤ法により形成した下部クラッド層１５を加
熱することでガラス化し、その表面を滑らかなものとす
る。このガラス化に際しては、下部クラッド層１５にそ
の粘性を調整するためのドーパントを予め添加しておく
ようにすればよい。この結果、下部クラッド層１５の表
面は、窪み領域１４の深さ（Ｓi基板１１の表面高さ）
に応じてその表面高さが滑らかに変化したものとなる。
その表面からの高さ（深さ）が徐々に変化する窪み領域
１４を形成したならば（第１工程）、次に図３に示すよ
うに該Ｓi基板１１の表面に、ＦＨＤ法により石英系の
下部クラッド層１５を形成する（第２工程）。この際、
例えばＦＨＤ法により形成した下部クラッド層１５を加
熱することでガラス化し、その表面を滑らかなものとす
る。このガラス化に際しては、下部クラッド層１５にそ
の粘性を調整するためのドーパントを予め添加しておく
ようにすればよい。この結果、下部クラッド層１５の表
面は、窪み領域１４の深さ（Ｓi基板１１の表面高さ）
に応じてその表面高さが滑らかに変化したものとなる。
【００１９】しかる後、この下部クラッド層１５上に該
下部クラッド層１５よりも屈折率の高いコア層１６を形
成する（第３工程）。次いでこのコア層１６をＲＩＥに
よりパターニングして所定のパターンをなす導波路を形
成し（第４工程）、その後、このパターンニングされた
コア層１６を覆って該コア層１６よりも屈折率の低い上
部クラッド層１７をＦＨＤ法により形成する（第５工
程）。
下部クラッド層１５よりも屈折率の高いコア層１６を形
成する（第３工程）。次いでこのコア層１６をＲＩＥに
よりパターニングして所定のパターンをなす導波路を形
成し（第４工程）、その後、このパターンニングされた
コア層１６を覆って該コア層１６よりも屈折率の低い上
部クラッド層１７をＦＨＤ法により形成する（第５工
程）。
【００２０】かくして上述した如くして製作される光導
波路回路によれば、コア層１６をパターニングして平面
的に光導波路を形成することに加えて、コア層１６の高
さ自体を前述したように変化させておくことで、その光
導波路を高さ方向にも変化させることができる。この結
果、３次元的に変位する光導波路を構築することが可能
となる。しかもＳi基板１１に予め形成した窪み領域１
４の深さに応じてコア層１６の高さを滑らかに変化させ
ることができるので、その損失の増大を殆ど招くことが
ない。
波路回路によれば、コア層１６をパターニングして平面
的に光導波路を形成することに加えて、コア層１６の高
さ自体を前述したように変化させておくことで、その光
導波路を高さ方向にも変化させることができる。この結
果、３次元的に変位する光導波路を構築することが可能
となる。しかもＳi基板１１に予め形成した窪み領域１
４の深さに応じてコア層１６の高さを滑らかに変化させ
ることができるので、その損失の増大を殆ど招くことが
ない。
【００２１】ちなみに図４は、上述した如く高さ方向に
コア層１６を変化させて形成した本発明に係る導波路コ
アの曲率半径（縦方向の曲がり）に対する損失を調べ、
従来の平面導波路回路における導波路コアの曲率半径
（横方向の曲がり）に対する損失と対比して示したもの
である。この図４に示されるように、本発明に係る高さ
方向に変化する導波路コアは、従来の平面型の導波路コ
アに比べて何ら遜色がなく、十分に低損失の導波路コア
をなすことが確認できた。
コア層１６を変化させて形成した本発明に係る導波路コ
アの曲率半径（縦方向の曲がり）に対する損失を調べ、
従来の平面導波路回路における導波路コアの曲率半径
（横方向の曲がり）に対する損失と対比して示したもの
である。この図４に示されるように、本発明に係る高さ
方向に変化する導波路コアは、従来の平面型の導波路コ
アに比べて何ら遜色がなく、十分に低損失の導波路コア
をなすことが確認できた。
【００２２】ところで上述した実施形態は、導波路コア
をその高さ方向に変化させる上での基本的な技術である
が、これを応用して２本の導波路コアを縦方向に重ねて
設けた構造のＭＺＩを製作することもできる。この場合
には、例えば図５(ａ)に示すように、先ず高さ方向に滑
らかに変化したコア層１６（導波路コア）を有する光導
波路回路１９を準備する。この光導波路回路１９は、前
述した実施形態に従って、図中２点鎖線で示す基板表面
から所定の深さの窪み領域１４を形成した後、下部クラ
ッド層１５、次いでコア層１６を順に形成し、コア層１
６をパターニングした後、上部クラッド層１７を形成し
て製作される。
をその高さ方向に変化させる上での基本的な技術である
が、これを応用して２本の導波路コアを縦方向に重ねて
設けた構造のＭＺＩを製作することもできる。この場合
には、例えば図５(ａ)に示すように、先ず高さ方向に滑
らかに変化したコア層１６（導波路コア）を有する光導
波路回路１９を準備する。この光導波路回路１９は、前
述した実施形態に従って、図中２点鎖線で示す基板表面
から所定の深さの窪み領域１４を形成した後、下部クラ
ッド層１５、次いでコア層１６を順に形成し、コア層１
６をパターニングした後、上部クラッド層１７を形成し
て製作される。
【００２３】次いでコア層１６の高さの変化に応じて変
化している上部クラッド層１７の表面を研磨処理して平
坦化する。この上部クラッド層１７の表面研磨は、ＭＺ
Ｉの合波回路を形成するべくコア高さを２カ所において
高く設定した光コア層１６の上部に、所定の厚みの上部
クラッド層１７が残されるように、その研磨量を管理し
て行われる。しかる後、研磨により平坦化した上部クラ
ッド層１７の表面に図５(ｂ)に示すように第２のコア層
２１を形成し、このコア層２１をパターニングする。こ
の第２のコア層２１をパターニングは、前述したコア層
１６（導波路コア）と重なり合うように行われることは
言うまでもない。
化している上部クラッド層１７の表面を研磨処理して平
坦化する。この上部クラッド層１７の表面研磨は、ＭＺ
Ｉの合波回路を形成するべくコア高さを２カ所において
高く設定した光コア層１６の上部に、所定の厚みの上部
クラッド層１７が残されるように、その研磨量を管理し
て行われる。しかる後、研磨により平坦化した上部クラ
ッド層１７の表面に図５(ｂ)に示すように第２のコア層
２１を形成し、このコア層２１をパターニングする。こ
の第２のコア層２１をパターニングは、前述したコア層
１６（導波路コア）と重なり合うように行われることは
言うまでもない。
【００２４】その後、このパターンニングされた第２の
コア層２１（導波路コア）を覆って図５(ｃ)に示すよう
に上部クラッド層２２を形成する。この結果、第２のコ
ア層２１（導波路コア）は、前述したコア層１６（導波
路コア）の上部クラッド層１７をその下部クラッド層と
し、この下部クラッド層と上部クラッド層２２とにより
挟まれた導波路コアを形成することになる。
コア層２１（導波路コア）を覆って図５(ｃ)に示すよう
に上部クラッド層２２を形成する。この結果、第２のコ
ア層２１（導波路コア）は、前述したコア層１６（導波
路コア）の上部クラッド層１７をその下部クラッド層と
し、この下部クラッド層と上部クラッド層２２とにより
挟まれた導波路コアを形成することになる。
【００２５】尚、図５(ａ)に示すような光導波路１６を
形成した後、その表面に、例えば粘性の低いドーパント
としてＰ（燐ドーパント）を入れたガラス微粒子をＦＨ
Ｄ法等により堆積し、これをガラス化すれば、粘度の低
いガラス成分が高さの低い部位に流動するので、その上
面が平坦な上部クラッド層１７を容易に形成することが
可能である。つまり光導波路１６上に、その表面高さが
平均化した平坦な状態の上部クラッド層１７を形成する
ことができ、上述した上部クラッド層１７の表面研磨が
不要となる。
形成した後、その表面に、例えば粘性の低いドーパント
としてＰ（燐ドーパント）を入れたガラス微粒子をＦＨ
Ｄ法等により堆積し、これをガラス化すれば、粘度の低
いガラス成分が高さの低い部位に流動するので、その上
面が平坦な上部クラッド層１７を容易に形成することが
可能である。つまり光導波路１６上に、その表面高さが
平均化した平坦な状態の上部クラッド層１７を形成する
ことができ、上述した上部クラッド層１７の表面研磨が
不要となる。
【００２６】従ってこの場合には、上述した如く上面が
平坦な上部クラッド層１７の表面に図５(ｂ)に示すよう
に第２のコア層２１を形成し、このコア層２１をパター
ニングするようにすれば良い。そしてこのコア層２１を
覆って上部クラッド層２２を形成することで、図５(ｃ)
に示す如く構造の導波路コアを形成することが可能とな
る。
平坦な上部クラッド層１７の表面に図５(ｂ)に示すよう
に第２のコア層２１を形成し、このコア層２１をパター
ニングするようにすれば良い。そしてこのコア層２１を
覆って上部クラッド層２２を形成することで、図５(ｃ)
に示す如く構造の導波路コアを形成することが可能とな
る。
【００２７】ちなみにこのようにして形成される第２の
コア層２１（導波路コア）は、平面的な光導波路を形成
した一定高さのものであるが、その下部に形成されるコ
ア層１６（導波路コア）が高さ方向に変化して上記第２
のコア層２１（導波路コア）に部分的に２カ所で近接す
ることになるので、ここに縦方向に並ぶ２つの導波路コ
ア間が部分的に近接したＭＺＩを実現することが可能と
なる。即ち、縦方向に配置されたＭＺＩ型の合波回路を
構成することが可能となる。
コア層２１（導波路コア）は、平面的な光導波路を形成
した一定高さのものであるが、その下部に形成されるコ
ア層１６（導波路コア）が高さ方向に変化して上記第２
のコア層２１（導波路コア）に部分的に２カ所で近接す
ることになるので、ここに縦方向に並ぶ２つの導波路コ
ア間が部分的に近接したＭＺＩを実現することが可能と
なる。即ち、縦方向に配置されたＭＺＩ型の合波回路を
構成することが可能となる。
【００２８】かくして上述した如くして製造される光導
波路回路によれば、その仕様に応じて平面上のみならず
高さ方向にも滑らかに変化する３次元光導波路コアを容
易に構成することができる。しかも基板上に、予めその
基板表面からの深さが変化する窪み領域を形成しておく
だけで、簡易に高さ方向に滑らかに変化する光導波路コ
アを形成することができ、その伝送路損失を低く抑える
ことができる等の実用上多大なる効果が奏せられる。
波路回路によれば、その仕様に応じて平面上のみならず
高さ方向にも滑らかに変化する３次元光導波路コアを容
易に構成することができる。しかも基板上に、予めその
基板表面からの深さが変化する窪み領域を形成しておく
だけで、簡易に高さ方向に滑らかに変化する光導波路コ
アを形成することができ、その伝送路損失を低く抑える
ことができる等の実用上多大なる効果が奏せられる。
【００２９】尚、本発明は上述した実施形態に限定され
るものではない。例えばＳi基板に限らず、他の結晶方
位性を示す半導体基板上に光導波路を構成することも可
能である。また半導体基板を用いることで、半導体を用
いた発光素子や受光素子を同時集積することも可能であ
り、更にはＬＳＩ等の電子デバイスを同時集積すること
も可能となる。更にはここでは異方性エッチングによ
り、基板表面からの深さが変化する窪み領域を形成した
が、石英基板等の結晶方位性を示すエッチングが難しい
場合には、微細で精度の良い加工がやや困難となるが、
従来一般的な切削や部分研磨等の手法を用いて窪み領域
を形成するようにしても良い。その他、本発明はその要
旨を逸脱しない範囲で種々変形して実施することができ
る。
るものではない。例えばＳi基板に限らず、他の結晶方
位性を示す半導体基板上に光導波路を構成することも可
能である。また半導体基板を用いることで、半導体を用
いた発光素子や受光素子を同時集積することも可能であ
り、更にはＬＳＩ等の電子デバイスを同時集積すること
も可能となる。更にはここでは異方性エッチングによ
り、基板表面からの深さが変化する窪み領域を形成した
が、石英基板等の結晶方位性を示すエッチングが難しい
場合には、微細で精度の良い加工がやや困難となるが、
従来一般的な切削や部分研磨等の手法を用いて窪み領域
を形成するようにしても良い。その他、本発明はその要
旨を逸脱しない範囲で種々変形して実施することができ
る。
【００３０】
【発明の効果】以上説明したように本発明によれば、基
板に対してその高さ方向に滑らかに変化する導波路コア
を容易に構成することができるので、平面的な導波路パ
ターンに加えて高さ方向にも変化する３次元光導波路コ
アを備えた光導波路回路を実現することができる。特に
小型で伝送容量が大きく、低損失な光導波路回路を簡易
に製造することができる等の実用上多大なる効果が奏せ
られる。
板に対してその高さ方向に滑らかに変化する導波路コア
を容易に構成することができるので、平面的な導波路パ
ターンに加えて高さ方向にも変化する３次元光導波路コ
アを備えた光導波路回路を実現することができる。特に
小型で伝送容量が大きく、低損失な光導波路回路を簡易
に製造することができる等の実用上多大なる効果が奏せ
られる。
【図１】本発明の一実施形態に係る光導波路回路の製造
方法における特徴的な製造工程の一部を示すものであっ
て、異方性エッチングを用いた基板に対する窪み領域の
形成処理の流れを模式的に示す図。
方法における特徴的な製造工程の一部を示すものであっ
て、異方性エッチングを用いた基板に対する窪み領域の
形成処理の流れを模式的に示す図。
【図２】マスクの開口幅によってエッチング深さが変化
する、異方性エッチングの性質を模式的に示す図。
する、異方性エッチングの性質を模式的に示す図。
【図３】本発明の一実施形態に係る光導波路回路の製造
方法における光導波路コアの形成工程を説明する為の
図。
方法における光導波路コアの形成工程を説明する為の
図。
【図４】本発明に係る高さ方向に変化する導波路コアの
特性を、平面的な導波路コアの特性と対比して示す図。
特性を、平面的な導波路コアの特性と対比して示す図。
【図５】本発明の別の実施形態に係る光導波路回路の製
造方法を模式的に示す図。
造方法を模式的に示す図。
【図６】従来の平面的な光導波路を備えた光導波路回路
の概略的な構成を示す図。
の概略的な構成を示す図。
１１ Ｓi基板 １２ ＳiＯ2膜 １３ フォトレジスト膜 １４ 窪み領域 １５ 下部クラッド層 １６ コア層 １７ 上部クラッド層 ２１ 第２のコア層 ２２ 上部クラッド層
Claims (6)
- 【請求項１】 基板上にその表面からの深さが変化する
窪み領域を形成した後、この窪み領域を形成した基板上
にその表面高さの増減に応じて高さが変化する下部クラ
ッド層を形成し、 次いで上記下部クラッド層上に該下部クラッド層よりも
屈折率の高いコア層を形成した後、このコア層をエッチ
ングして所定のパターンをなす導波路をパターニング形
成し、 しかる後、上記パターンニングされたコア層を覆って該
コア層よりも屈折率の低い上部クラッド層を形成するこ
とを特徴とする光導波路回路の製造方法。 - 【請求項２】 前記基板は半導体基板からなり、前記窪
み領域の形成は、上記半導体基板の結晶方位性を利用し
た化学的性質を有する異方性エッチングにより行われる
請求項１に記載の光導波路回路の製造方法。 - 【請求項３】 前記異方性エッチングによる窪み領域の
形成は、そのエッチング深さをステップ状に徐々に変化
させて行われる請求項２に記載の光導波路回路の製造方
法。 - 【請求項４】 基板と、この基板上に下部クラッド層を
介して設けられたコア層と、このコア層を覆って設けら
れた上部クラッド層とを具備してなり、 前記基板は、その表面高さが変化する領域を備え、 前記コア層は、前記基板の表面高さの増減に応じてその
コア高さが滑らかに変化してなることを特徴とする光導
波路回路。 - 【請求項５】 請求項４に記載の光導波路回路におい
て、 更に前記上部クラッド層上に前記コア層のコア高さの高
い部位に近接する別のコア層を備えることを特徴とする
光導波路回路。 - 【請求項６】 前記別のコア層は、前記上部クラッド層
の平坦化した表面に形成されるものである請求項５に記
載の光導波路回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000009098A JP2001201647A (ja) | 2000-01-18 | 2000-01-18 | 光導波路回路およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000009098A JP2001201647A (ja) | 2000-01-18 | 2000-01-18 | 光導波路回路およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001201647A true JP2001201647A (ja) | 2001-07-27 |
Family
ID=18537289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000009098A Pending JP2001201647A (ja) | 2000-01-18 | 2000-01-18 | 光導波路回路およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001201647A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100492533B1 (ko) * | 2002-10-31 | 2005-06-02 | 엘지전자 주식회사 | 이방성 식각을 이용한 다단계 구조물 제조방법 및 다단계구조물 |
| KR100923458B1 (ko) | 2007-12-31 | 2009-10-27 | 전자부품연구원 | 광파장 변환 소자 및 그 제조 방법 |
| JP2015536044A (ja) * | 2012-09-27 | 2015-12-17 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | 半導体層の領域の分割方法およびオプトエレクトロニクス半導体チップ |
-
2000
- 2000-01-18 JP JP2000009098A patent/JP2001201647A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100492533B1 (ko) * | 2002-10-31 | 2005-06-02 | 엘지전자 주식회사 | 이방성 식각을 이용한 다단계 구조물 제조방법 및 다단계구조물 |
| KR100923458B1 (ko) | 2007-12-31 | 2009-10-27 | 전자부품연구원 | 광파장 변환 소자 및 그 제조 방법 |
| JP2015536044A (ja) * | 2012-09-27 | 2015-12-17 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | 半導体層の領域の分割方法およびオプトエレクトロニクス半導体チップ |
| US9589943B2 (en) | 2012-09-27 | 2017-03-07 | Osram Opto Semiconductors Gmbh | Method for separating regions of a semiconductor layer |
| US9865776B2 (en) | 2012-09-27 | 2018-01-09 | Osram Opto Semiconductors Gmbh | Method for separating regions of a semiconductor layer |
| DE112013004761B4 (de) | 2012-09-27 | 2022-01-05 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zum Vereinzeln von Bereichen einer Halbleiterschicht |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8126301B2 (en) | Optical waveguide and method for producing the same | |
| US7323353B2 (en) | Resonator for thermo optic device | |
| KR20050085877A (ko) | 광 도파관의 제조 공정 | |
| JP2003131055A (ja) | 光導波路及びその製造方法 | |
| US20030052082A1 (en) | Method of forming optical waveguides in a semiconductor substrate | |
| JP3613413B2 (ja) | 導波路用ブラッグ反射器の作製方法及び得られた製品 | |
| US6775454B2 (en) | Silica-based optical waveguide circuit and fabrication method thereof | |
| JP3890046B2 (ja) | 平面回路型光学素子の製造方法 | |
| JP2001201647A (ja) | 光導波路回路およびその製造方法 | |
| JP3602514B2 (ja) | 石英系光導波回路の作製方法 | |
| JP5867016B2 (ja) | 導波路型光デバイス及びその製造方法 | |
| EP1191373A1 (en) | Method of simultaneously etching waveguides and intersecting trenches for a switching matrix application | |
| JPH0915440A (ja) | ハイブリッド光集積用実装基板の作製方法 | |
| JP3795848B2 (ja) | 光平面回路型光学素子の製造方法 | |
| JP3196797B2 (ja) | 積層型石英系光導波路の製造方法 | |
| JP4420264B2 (ja) | 光導波路の形成方法 | |
| JP2000121859A (ja) | 埋め込み型光導波路の製造方法 | |
| KR100198935B1 (ko) | 비대칭 방향성 커플러 및 그 제조 방법 | |
| KR100367087B1 (ko) | 음각 식각을 이용한 평판형 광 도파로 제조 방법 | |
| KR100591766B1 (ko) | 모드크기정합기가 집적된 실리카 평판형 광도파로 제조 방법 | |
| JP2001350045A (ja) | 光導波路 | |
| KR100534659B1 (ko) | 브라그 반사 원리를 이용한 평판형 광도파로 및 그 제조방법 | |
| JP2001235646A (ja) | 微細パターン形成方法、光学素子の製造方法、光学素子および光伝送装置 | |
| CN114137659A (zh) | 一种微腔芯片及其制备方法 | |
| KR100394018B1 (ko) | 광통신용 슈퍼 광학 프리즘 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20050909 |