CN114137659A - 一种微腔芯片及其制备方法 - Google Patents

Abstract

本发明提供一种微腔芯片及其制备方法，其中，微腔芯片的制备方法包括：准备晶圆衬底；在衬底上进行低折射率材料的下包层生长；在下包层中生长高折射率材料的第一芯层；在所述第一芯层中按照预定的版图进行波导结构和微腔结构中的一个的光刻刻蚀；在所述第一芯层上进行低折射率材料的第一上包层生长；使用化学机械抛光对晶圆进行平坦化；在所述第一上包层上进行控制耦合间距的低折射率材料的间隔包层生长；在所述间隔包层上生长高折射率材料的第二芯层；在所述第二芯层中按照预定的版图进行波导结构和微腔结构中的另一个的光刻刻蚀；在所述第二芯层上进行低折射率材料的第二上包层生长。本发明能够解决现有技术昂贵复杂并且引入额外噪声的问题。

Description

一种微腔芯片及其制备方法

技术领域

本发明属于硅基光子器件及其制备技术领域，涉及一种微腔芯片及其制备方法。

背景技术

光学微腔是微米级乃至亚微米级的微型谐振腔。其中，回音壁模式光学微腔具有很高的品质因子和较小的模式体积，能够增加微腔的有效谐振腔长，因而能够极大增强腔内光场和物质的相互作用，从而成为超高灵敏光学平台和非线性光学平台的优异选择。回音壁模式光学微腔的重要应用包括微腔传感和光学频率梳，而基于CMOS平台的微腔芯片使得微腔传感和光学频率梳具备了小型化和量产从而能够走出实验室的潜力。光学微腔芯片主要由微谐振腔和与其相耦合的条形波导组成，要想实现量产，依靠硅基CMOS平台成熟的体系是第一选择。CMOS平台利用以光刻为核心的技术，辅助薄膜和刻蚀加工实现微结构加工，可以实现芯片上的微腔和波导结构。

该体系具有自顶向下加工的特点，因此现有的微腔芯片均通过一道光刻实现波导和微腔，所形成的结构如图1所示。图1为现有的微腔芯片的结构示意图，其中，(a)为立体图，(b)为侧视图。现有的微腔芯片中波导和微腔通过水平耦合的方式进行耦合。波导和微腔自身的特征尺寸在微米量级，相对较低精度的接近式或者接触式曝光都可以满足对光刻精度的要求，但是为保证耦合效率，波导和微腔的间距(即耦合距离)则在百纳米量级。百纳米的特征尺寸下就需要用到高精度的193nm光刻机甚至193nm浸没式光刻机来实现光刻图形转移，其光刻分辨率在十纳米级，这无疑是非常昂贵的，并且保证耦合距离的精度和制备均匀性也是非常复杂的过程。此外，刻蚀会不可避免地导致侧壁粗糙度，因此水平耦合结构会不可避免地受侧壁粗糙度的影响，而引入额外的噪声。

发明内容

本发明的目的是提供一种微腔芯片及其制备方法，解决现有技术昂贵复杂并且引入额外噪声的问题。

为了实现上述目的，本发明的一个方面提供一种微腔芯片的制备方法，包括：准备晶圆衬底，在所述衬底上完成光刻对准标记，所述光刻对准标记用于后续光刻的对准；在所述衬底上进行低折射率材料的下包层生长，所述下包层用于阻挡芯层的光泄露进入所述衬底；在所述下包层中生长高折射率材料的第一芯层；在所述第一芯层中按照预定的版图进行波导结构和微腔结构中的一个的光刻刻蚀；在所述第一芯层上进行低折射率材料的第一上包层生长，覆盖所述波导结构和微腔结构中的一个；使用化学机械抛光对晶圆进行平坦化，使得所述第一芯层从表面露出；在所述第一上包层上进行控制耦合间距的低折射率材料的间隔包层生长；在所述间隔包层上生长高折射率材料的第二芯层；在所述第二芯层中按照预定的版图进行波导结构和微腔结构中的另一个的光刻刻蚀；在所述第二芯层上进行低折射率材料的第二上包层生长，覆盖所述波导结构和微腔结构中的另一个。

本发明的又一个方面提供一种微腔芯片的制备方法，包括：准备晶圆衬底，在所述衬底上完成光刻对准标记，所述光刻对准标记用于后续光刻的对准；在所述衬底上进行低折射率材料的下包层生长，所述下包层用于阻挡芯层的光泄露进入所述衬底；按照预定的版图以挖槽的方式进行波导结构和微腔结构中的一个的光刻刻蚀；在所述下包层中生长高折射率材料的第一芯层；使用化学机械抛光对晶圆进行平坦化，使得所述下包层从表面露出；在所述下包层上进行控制耦合间距的低折射率材料的间隔包层生长；按照预定的版图以挖槽的方式进行波导结构和微腔结构中的另一个的光刻刻蚀；在所述间隔包层上生长高折射率的第二芯层。

本发明的又一个方面提供一种利用上述的方法制备的微腔芯片。

本发明的又一个方面提供一种通过组合上述的方法制备的微腔芯片得到的堆叠结构的微腔芯片。

本发明的微腔芯片及其制备方法采用竖直耦合极大地放宽了对光刻的要求，降低了版图制作成本和图形转移复杂度，降低了微腔芯片制作成本和复杂度，可以非常简单方便地调控波导与微腔的耦合效率，并且降低了刻蚀的影响，减小了耦合引入的额外噪声。

附图说明

图1为现有的微腔芯片的结构示意图，其中，(a)为立体图，(b)为侧视图。

图2为本发明第一实施方式的微腔芯片的制备方法的流程图。

图3为利用本发明第一实施方式的微腔芯片的制备方法制备微腔芯片的过程示意图。

图4为本发明第二实施方式的微腔芯片的制备方法的流程图。

图5为本发明一种实施方式的微腔芯片的结构示意图，其中，(a)为下微腔上波导结构的立体图，(b)为下微腔上波导结构的侧视图，(c)为上微腔下波导结构的立体图，(d)为上微腔下波导结构的侧视图。

具体实施方式

为了使本领域的技术人员更好地理解本发明的技术方案，下面将结合附图对本发明的具体实施方式作进一步的详细说明。

为了解决现有技术中存在的问题，本发明提供一种能够与CMOS平台兼容的波导、微腔竖直耦合结构的微腔芯片的制备方法以及通过该方法制备得到的微腔芯片，其在结构上微腔与波导分别由两层薄膜完成，而不是由同一层薄膜刻蚀完成，可以是波导在上或者微腔在上的形式。本发明在兼容CMOS平台的同时，可以非常简单方便地调控波导和微腔的耦合效率，同时规避了传统微腔芯片设计中对光刻的极高要求，降低了版图制作和曝光的成本，简化了微腔芯片的制作，减小了面粗糙度在耦合过程中引入的额外噪声，对未来各种微腔芯片的量产有着重要价值。

图2为本发明第一实施方式的微腔芯片的制备方法的流程图。如图2所示，本实施方式的微腔芯片的制备方法包括步骤S11-S20。

在步骤S11中，准备晶圆衬底，在所述衬底上完成光刻对准标记，所述光刻对准标记用于后续光刻的对准。

在步骤S12中，使用不限于热氧、CVD(化学气相沉积)、蒸发、溅射、旋涂的方法，在所述衬底上进行低折射率材料的下包层生长，所述下包层用于阻挡芯层的光泄露进入所述衬底。可以通过调节生长速率和生长时间进行下包层的膜厚控制，下包层厚度为1μm-20μm。

在步骤S13中，使用不限于CVD、蒸发、溅射、旋涂等方式，在所述下包层中生长高折射率材料的第一芯层。可以通过调节生长速率和生长时间进行第一芯层的膜厚控制，第一芯层的厚度为100nm-2μm。

在步骤S14中，在所述第一芯层中按照预定的版图进行波导结构和微腔结构中的一个的光刻刻蚀。在该步骤中，进行波导结构和微腔结构中的一个的光刻刻蚀，通过涂胶、曝光进行图形转移，通过终点检测的方式控制刻蚀，完成波导或者微腔结构，实现芯片内对光束缚。

在步骤S15中，使用不限于CVD、蒸发、溅射等方式，在所述第一芯层上进行低折射率材料的第一上包层生长，覆盖所述波导结构和微腔结构中的一个。在该步骤中，完成的低折射率材料的第一上包层对波导结构和微腔结构中的一个实现完全覆盖，可以通过生长速率和生长时间控制第一上包层的膜厚，第一上包层的厚度为步骤S13中的第一芯层厚度的2倍或以上。

在步骤S16中，使用化学机械抛光对晶圆进行平坦化，使得所述第一芯层从表面露出。在该步骤中，通过终点检测或者对抛光速率和时间进行控制，最终使得波导或微腔结构的芯层从表面露出。

在步骤S17中，使用不限于CVD、蒸发、溅射、旋涂等方式，在所述第一上包层上进行控制耦合间距的低折射率材料的间隔包层生长。可以通过生长速率和生长时间控制低折射率材料的间隔包层的厚度，所述间隔包层的厚度为百纳米级别。

在步骤S18中，使用不限于CVD、蒸发、溅射、旋涂等方式，在所述间隔包层上生长高折射率材料的第二芯层。可以通过调节生长速率和生长时间进行第二芯层的膜厚控制，第二芯层的厚度为100nm-2μm。

在步骤S19中，在所述第二芯层中按照预定的版图进行波导结构和微腔结构中的另一个的光刻刻蚀。在该步骤中，进行波导结构和微腔结构中的另一个的光刻刻蚀，通过涂胶、曝光进行图形转移，通过终点检测的方式控制刻蚀，完成波导或者微腔结构，实现芯片内对光束缚。

在步骤S20中，使用不限于CVD、蒸发、溅射等方式，在所述第二芯层上进行低折射率材料的第二上包层生长，覆盖所述波导结构和微腔结构中的另一个。在该步骤中，完成的低折射率材料的第二上包层对波导结构和微腔结构中的另一个实现完全覆盖，可以通过生长速率和生长时间控制第二上包层的膜厚，第二上包层的厚度为步骤S18中的第二芯层厚度的2倍或以上。

在上述步骤S12、S15、S17、S20中，所述的低折射率材料可以是不限于二氧化硅、石英、玻璃等的折射率相对较低的材料，可以使用干氧或湿氧热氧化、化学气相沉积、溅射、蒸发等成膜手段生长。

在上述步骤S13、S18中，所述的高折射率材料可以是不限于氮化硅、氮化铝、铝镓砷、碳化硅等的折射率相对较高的材料，可以通过化学气相沉积、分子束外延、溅射、蒸发等成膜手段生长。

另外，在以上步骤的成膜生长前可以使用不限于3号液、1号液、BOE(缓冲氧化物刻蚀液)等进行湿法表面处理，生长后进行大于1000℃的高温退火，目的是改善薄膜质量以及改善薄膜的表面形貌。

另外，上述步骤中的光刻刻蚀可以包括使用电子束进行波导和微腔版图的制备；使用涂胶机进行晶圆涂胶、软烘；包括但不限于接近式、接触式、步进式曝光、纳米压印、自组装等图形转移技术，在晶圆上形成所设计的图形；使用热板、烘箱等装置进行硬烘、坚膜等对光刻胶及图形进行修饰；使用氧离子对光刻胶进行底膜清扫；以及反应离子刻蚀、离子束刻蚀、湿法腐蚀等方式完成图形转移等。

以下结合图3的实例对本发明上述实施方式的微腔芯片的制备方法做进一步说明。图3为利用本发明一个实施方式的微腔芯片的制备方法制备微腔芯片的过程示意图。结合图2和图3，在步骤S11中，首先进行晶圆衬底准备，对应图3中的衬底1，在衬底1上完成光刻对准标记，并对衬底1进行炉前清洗。在步骤S12中，在衬底1上进行二氧化硅薄膜下包层生长，使用高温氧化炉，首先使用干氧，在1000摄氏度下生长二氧化硅，然后使用湿氧生长1μm-20μm二氧化硅，对应图3中的下包层2，然后进行大于1000摄氏度的高温退火。在步骤S13中，使用LPCVD(低压力化学气相沉积)生长厚的氮化硅的第一芯层。在步骤S14中，使用设计好的版图进行波导结构的光刻刻蚀，完成图形转移，炉前清洗后进行大于1000摄氏度的高温退火，对应图3中的条形波导6。在步骤S15中，进行PECVD(等离子体增强化学气相沉积)二氧化硅包层生长，对应图3中的第一上包层3。在步骤S16中，对晶圆进行平坦化。在步骤S17中，进行控制耦合间距的二氧化硅薄膜生长，使用PECVD，然后对其进行大于1000摄氏度高温退火，对应图3中的间隔包层4。在步骤S18中，使用LPCVD生长氮化硅的第二芯层。在步骤S19中，使用设计好的版图进行微腔结构的光刻刻蚀，完成图形转移，炉前清洗后进行大于1000摄氏度高温退火，对应图3中的微腔7。在步骤S20中，进行PECVD二氧化硅的第二上包层生长，对其进行大于1000摄氏度高温退火，对应图3中的第二上包层5。完成微腔芯片的晶圆级制备。

本发明还提供第二实施方式的微腔芯片的制备方法。本发明第二实施方式的微腔芯片的制备方法与第一实施方式相比，在完成相同的晶圆衬底准备和下包层生长操作后，两种实施方式分为两条路线来实现波导或微腔的结构，两条路线的侧壁粗糙度影响因素不同，所能实现的波导、微腔的高度也有所差别。第一实施方式的实现路线采用先沉积芯层薄膜，使用光刻、刻蚀定义波导或微腔芯层，后使用化学机械抛光进行芯片平坦化的方法，芯层侧壁粗糙度由芯层刻蚀工艺决定，为先芯层路线；第二实施方式的实现路线采用先使用光刻、刻蚀挖槽，定义波导或微腔芯层所在位置，后沉积芯层薄膜，使用化学机械抛光进行芯片平坦化的方法，芯层侧壁粗糙度由包层刻蚀工艺决定，为后芯层路线。

以下对本发明第二实施方式的微腔芯片的制备方法进行说明。图4为本发明第二实施方式的微腔芯片的制备方法的流程图。如图4所示，本实施方式的微腔芯片的制备方法包括步骤S21-S28。

在步骤S21中，准备晶圆衬底，在所述衬底上完成光刻对准标记，所述光刻对准标记用于后续光刻的对准。

在步骤S22中，使用不限于热氧、CVD、蒸发、溅射、旋涂的方法，在所述衬底上进行低折射率材料的下包层生长，所述下包层用于阻挡芯层的光泄露进入所述衬底。可以通过调节生长速率和生长时间进行下包层的膜厚控制，下包层厚度为1μm-20μm。

在步骤S23中，按照预定的版图以挖槽的方式进行波导结构和微腔结构中的一个的光刻刻蚀。在该步骤中，可以通过涂胶、曝光进行图形转移，通过刻蚀速率和时间的方式控制刻蚀深度，进行波导或者微腔槽结构的光刻刻蚀，定义波导或者微腔所在的位置，刻蚀深度略大于所设计的波导或者微腔的高度。

在步骤S24中，使用不限于CVD、蒸发、溅射等方式在所述下包层中生长高折射率材料的第一芯层。可以通过调节生长速率和生长时间进行第一芯层的膜厚控制，第一芯层的厚度为100nm-2μm。

在步骤S25中，使用化学机械抛光对晶圆进行平坦化，使得所述下包层从表面露出。在该步骤中，使用化学机械抛光对晶圆进行平坦化，选择对芯层和包层选择比不高的研磨液，通过终点检测或者抛光速率和时间进行控制，抛光最终使得下包层从表面露出。

在步骤S26中，使用不限于CVD、蒸发、溅射、旋涂等方式在所述下包层上进行控制耦合间距的低折射率材料的间隔包层生长。可以通过生长速率和生长时间控制低折射率材料的间隔包层的厚度，所述间隔包层的厚度为百纳米级别。

在步骤S27中，按照预定的版图以挖槽的方式进行波导结构和微腔结构中的另一个的光刻刻蚀。在该步骤中，可以通过涂胶、曝光进行图形转移，通过刻蚀速率和时间的方式控制刻蚀深度，进行波导或者微腔槽结构的光刻刻蚀，定义波导或者微腔所在的位置，刻蚀深度略大于所设计的波导或者微腔的高度。

在步骤S28中，使用不限于CVD、蒸发、溅射等方式在所述间隔包层上生长高折射率的第二芯层。可以通过调节生长速率和生长时间进行第二芯层的膜厚控制，第二芯层的厚度为100nm-2μm。

在上述步骤S22、S26中，所述的低折射率材料可以是不限于二氧化硅、石英、玻璃等的折射率相对较低的材料，可以使用干氧或湿氧热氧化、化学气相沉积、溅射、蒸发等成膜手段生长。

在上述步骤S24、S28中，所述的高折射率材料可以是不限于氮化硅、氮化铝、铝镓砷、碳化硅等的折射率相对较高的材料，可以通过化学气相沉积、分子束外延、溅射、蒸发等成膜手段生长。

另外，在以上步骤的成膜生长前可以使用不限于3号液、1号液、BOE(缓冲氧化物刻蚀液)等进行湿法表面处理，生长后进行大于1000℃的高温退火，目的是改善薄膜质量以及改善薄膜的表面形貌。

另外，上述步骤中的光刻刻蚀可以包括使用电子束进行波导和微腔版图的制备；使用涂胶机进行晶圆涂胶、软烘；包括但不限于接近式、接触式、步进式曝光、纳米压印、自组装等图形转移技术，在晶圆上形成所设计的图形；使用热板、烘箱等装置进行硬烘、坚膜等对光刻胶及图形进行修饰；使用氧离子对光刻胶进行底膜清扫；以及反应离子刻蚀、离子束刻蚀、湿法腐蚀等方式完成图形转移等。

本发明还提供一种利用上述第一实施方式或第二实施方式的方法制备的微腔芯片。图5为本发明一种实施方式的微腔芯片的结构示意图，其中，(a)为下微腔上波导结构的立体图，(b)为下微腔上波导结构的侧视图，(c)为上微腔下波导结构的立体图，(d)为上微腔下波导结构的侧视图。

如图5所示，本发明实施方式的微腔芯片形成竖直耦合结构，波导和微腔通过上下表面进行耦合。该结构通过独立的两次芯层薄膜沉积，并对这两次沉积的薄膜进行两道光刻刻蚀，完成结构制造。由于两次光刻的特征尺寸都在微米量级，因此所使用的光刻技术可以非常简单便宜。而百纳米级的耦合间距的控制，可以通过控制另一种薄膜材料的沉积厚度获得。这使得耦合间距的控制变得简单容易，并且由于中薄膜沉积技术已经高度成熟，其均匀性也非常容易做到很高的水准。此外，这种耦合方式还会带来另一个好处从而解决额外噪声问题：由于结构形成过程中需要用到刻蚀，而刻蚀带来的结构的侧壁粗糙度要大于上下表面粗糙度。因此，很明显，本发明提供的竖直耦合结构，波导和微腔通过上下表面进行耦合，所获得的微腔芯片的噪声特性要优于现有的通过侧壁进行水平耦合的微腔芯片的噪声特性。

此外，本发明还提供一种通过组合利用上述第一实施方式和第二实施方式的方法制备的微腔芯片得到的堆叠结构的微腔芯片。而且，所述第一实施方式的实现路线与所述第二实施方式的实现路线可以以任意顺序按照设计的版图进行组合，以此可以制作任意多层波导或者微腔的耦合结构，用三维集成的方式实现微腔芯片所需功能，而不仅仅限于图5所示的两层的上微腔下波导或者下微腔上波导结构。

另外，本发明各实施方式中的微腔可以是不限于微环腔、微盘腔等的回音壁模式微腔。

综上所述，本发明通过将水平耦合结构改为竖直耦合结构，将一道光刻改为两道光刻，避免了昂贵而复杂的耦合距离(精度和均匀性)控制问题，降低了成本的同时简化了微腔芯片制作。本发明提供的竖直耦合的波导、微腔耦合微腔芯片结构及其制备方法，可以兼容硅基CMOS平台，采用竖直耦合可以极大地放宽对光刻的要求，降低了版图制作成本和图形转移复杂度，降低了微腔芯片制作成本和复杂度，可以非常简单方便地调控波导与微腔的耦合效率。同时由于将侧壁耦合改为上下表面耦合，降低了刻蚀的影响，减小了耦合引入的额外噪声。同时，通过本发明，可以很容易地对微腔芯片进行三维制造和集成，对未来微腔芯片的量产有着重要价值。

以上只通过说明的方式描述了本发明的某些示范性实施方式，毋庸置疑，对于本领域的普通技术人员，在不偏离本发明的精神和范围的情况下，可以用各种不同的方式对所描述的实施方式进行修正。因此，上述附图和描述在本质上是说明性的，不应理解为对本发明保护范围的限制。

Claims (10)

1.一种微腔芯片的制备方法，其特征在于，包括：

准备晶圆衬底，在所述衬底上完成光刻对准标记，所述光刻对准标记用于后续光刻的对准；

在所述衬底上进行低折射率材料的下包层生长，所述下包层用于阻挡芯层的光泄露进入所述衬底；

在所述下包层中生长高折射率材料的第一芯层；

在所述第一芯层中按照预定的版图进行波导结构和微腔结构中的一个的光刻刻蚀；

在所述第一芯层上进行低折射率材料的第一上包层生长，覆盖所述波导结构和微腔结构中的一个；

使用化学机械抛光对晶圆进行平坦化，使得所述第一芯层从表面露出；

在所述第一上包层上进行控制耦合间距的低折射率材料的间隔包层生长；

在所述间隔包层上生长高折射率材料的第二芯层；

在所述第二芯层中按照预定的版图进行波导结构和微腔结构中的另一个的光刻刻蚀；

在所述第二芯层上进行低折射率材料的第二上包层生长，覆盖所述波导结构和微腔结构中的另一个。

2.一种微腔芯片的制备方法，其特征在于，包括：

准备晶圆衬底，在所述衬底上完成光刻对准标记，所述光刻对准标记用于后续光刻的对准；

在所述衬底上进行低折射率材料的下包层生长，所述下包层用于阻挡芯层的光泄露进入所述衬底；

按照预定的版图以挖槽的方式进行波导结构和微腔结构中的一个的光刻刻蚀；

在所述下包层中生长高折射率材料的第一芯层；

使用化学机械抛光对晶圆进行平坦化，使得所述下包层从表面露出；

在所述下包层上进行控制耦合间距的低折射率材料的间隔包层生长；

按照预定的版图以挖槽的方式进行波导结构和微腔结构中的另一个的光刻刻蚀；

在所述间隔包层上生长高折射率的第二芯层。

3.如权利要求1或2所述的方法，其特征在于，通过调节生长速率和生长时间进行所述下包层的膜厚控制，所述下包层的厚度为1μm-20μm。

4.如权利要求1或2所述的方法，其特征在于，通过调节生长速率和生长时间进行所述第一芯层和所述第二芯层的膜厚控制，所述第一芯层和所述第二芯层的厚度为100nm-2μm。

5.如权利要求1所述的方法，其特征在于，通过生长速率和生长时间进行所述第一上包层和所述第二上包层的膜厚控制，所述第一上包层的厚度为所述第一芯层的厚度的2倍或以上，所述第二上包层的厚度为所述第二芯层的厚度的2倍或以上。

6.如权利要求1或2所述的方法，其特征在于，通过生长速率和生长时间控制所述间隔包层的厚度，所述间隔包层的厚度为百纳米级别。

7.如权利要求1或2所述的方法，其特征在于，所述低折射率材料包括二氧化硅、石英、玻璃，所述高折射率材料包括氮化硅、氮化铝、铝镓砷、碳化硅，通过干氧或湿氧热氧化、化学气相沉积、溅射或蒸发进行成膜生长，通过化学气相沉积、分子束外延、溅射或蒸发进行成膜生长。

8.如权利要求7所述的方法，其特征在于，在成膜生长前使用3号液、1号液或BOE进行湿法表面处理，生长后进行大于1000℃的高温退火。

9.一种利用权利要求1-8中任一项所述的方法制备的微腔芯片。

10.一种通过组合利用权利要求1或2所述的方法制备的微腔芯片得到的堆叠结构的微腔芯片。

Images