CN107431010B - 具有掩模之基板、以及具有凹凸构造之基板的制造方法 - Google Patents

具有掩模之基板、以及具有凹凸构造之基板的制造方法 Download PDF

Info

Publication number
CN107431010B
CN107431010B CN201680018960.8A CN201680018960A CN107431010B CN 107431010 B CN107431010 B CN 107431010B CN 201680018960 A CN201680018960 A CN 201680018960A CN 107431010 B CN107431010 B CN 107431010B
Authority
CN
China
Prior art keywords
mask
substrate
particles
anchor layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680018960.8A
Other languages
English (en)
Other versions
CN107431010A (zh
Inventor
梶田康仁
平间智
大纮太郎
筱塚启
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oji Holdings Corp
Original Assignee
Oji Holdings Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oji Holdings Corp filed Critical Oji Holdings Corp
Publication of CN107431010A publication Critical patent/CN107431010A/zh
Application granted granted Critical
Publication of CN107431010B publication Critical patent/CN107431010B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Electroluminescent Light Sources (AREA)
  • Micromachines (AREA)
  • Drying Of Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

具有凹凸构造之基板的制造方法，包括：第1掩模形成工序，在基板(11)之上形成包含由多个粒子(P)所构成的单粒子膜(F)的第1掩模(21)；第2掩模形成工序，在基板(11)之上，通过包含掩模材料的液状体的固化来形成第2掩模(22)；以及蚀刻工序，使用第1掩模(21)和第2掩模(22)来蚀刻基板(11)。

Description

具有掩模之基板、以及具有凹凸构造之基板的制造方法
技术领域
本发明涉及一种具有掩模之基板、以及在基板的上表面具有凹凸构造的具有凹凸构造之基板的制造方法。
背景技术
以往，作为利用于例如发光二极管等的半导体发光元件所具备的基板，使用具有凹凸构造之基板。在具有凹凸构造之基板中，在基板的上表面具有凹凸构造，半导体发光元件由上述基板、以及层积于基板的上表面的发光构造体构成。在发光构造体和基板的交界面产生的全反射，会使发光构造体产生的光于发光构造体的内部衰减。基板的凹凸构造抑制发光构造体内部的光衰减，而提高半导体发光元件的光取出效率。
上述的具有凹凸构造之基板，除了半导体发光元件用的基板以外，也作为下述基板使用：用于有机半导体装置或各种反射防止材的基板、细胞培养用的基板、凹凸作为展现亲液性或疏液性的构造而发挥功能的润湿性控制基板。
这种基板的凹凸构造，例如专利文献1所述，通过将由多个微粒子构成的粒子膜作为掩模干蚀刻基板的上表面来形成。
<专利文献>
<专利文献1>日本特开2009-094219号公报
发明内容
<发明所要解决的技术问题>
本发明的目的在于，提供一种能够提高具备粒子膜的具有掩模之基板的通用性的具有掩模之基板、以及使用该具有掩模之基板制造具有凹凸构造的基板的具有凹凸构造之基板的制造方法。
<用以解决问题的技术方案>
用以解决上述问题的具有掩模之基板，采用以下的构成。
[1]一种具有掩模之基板，其具备：
基板、以及位于所述基板之上的第1掩模，
所述第1掩模包含由多个粒子构成的粒子膜；
所述多个粒子通过固着层被固着于所述基板；
所述固着层实质上由熔点为100℃以上的物质构成。
[2]如[1]所述的具有掩模之基板，其中，将所述固着层浸渍于氢氧化四甲基铵的2.38％水溶液中15分钟时的所述固着层的溶解率为5％以下。
[3]如[1]或[2]所述的具有掩模之基板，其中，将所述固着层浸渍于丙酮中1小时的所述固着层的溶解率为5％以下。
[4]如[1]至[3]中任一项所述的具有掩模之基板，其中，所述固着层的膜厚是多个粒子的平均粒径的0.3倍以上且2.0倍以下。
[5]如[1]至[4]中任一项所述的具有掩模之基板，其中，还具备位于所述基板之上的第2掩模，
所述固着层和所述粒子膜的任一方为所述第2掩模的下层，
所述第2掩模具有追从所述下层的表面的底面。
用以解决上述问题的具有凹凸构造之基板的制造方法，采用以下的构成。
[6]一种具有凹凸构造之基板的制造方法，其使用[5]所述的具有掩模之基板，对掩模所在的面亦即所述基板的上表面进行蚀刻，从而在所述基板的上表面形成凹凸构造。
[7]如[6]所述的具有凹凸构造之基板的制造方法，其在所述固着层相对于所述粒子膜的选择比大于1的条件下蚀刻所述基板的上表面。
[8]如[6]所述的具有凹凸构造之基板的制造方法，其在所述固着层相对于所述粒子膜的选择比小于1的条件下蚀刻所述基板的上表面。
发明效果
藉由本发明，能够提高具备粒子膜的具有掩模之基板的普遍使用性。
附图说明
图1是示出具有凹凸构造之基板形成用中间体的构造的一例的示意图。
图2是示出具有凹凸构造之基板形成用中间体的构造的其他例子的示意图。
图3是示出具有凹凸构造之基板形成用中间体的构造的其他例子的示意图。
图4是示意性地示出具有凹凸构造之基板的制造方法的一工序的图。
图5是放大示出具有凹凸构造之基板的一例的构造的一部分的放大图。
图6是示意性地示出具有凹凸构造之基板的制造方法的一工序的图。
图7是放大示出具有凹凸构造之基板的其他例子的构造的一部分的放大图。
图8是示出具有凹凸构造之基板形成用中间体的构造的其他例子的示意图。
图9是放大示出具有凹凸构造之基板的其他例子的构造的一部分的放大图。
图10是示出具有凹凸构造之基板的其他例子的平面构造的俯视图。
图11是放大示出凹凸构造的剖面构造的一部分的放大图。
图12是放大示出具有凹凸构造之基板的平面构造的一部分的俯视图。
图13是示出凹凸构造的剖面构造的一例的剖面图。
图14是示出凹凸构造的剖面构造的一例的剖面图。
图15是示出参考例的凹凸构造的剖面构造的剖面图。
图16是示出变形例的具有凹凸构造之基板的平面构造的俯视图。
图17是示出变形例的凹凸构造的剖面构造的剖面图。
具体实施方式
参照图1～图10针对具有掩模之基板、以及具有凹凸构造之基板的制造方法的一实施方式进行说明。
[具有凹凸构造之基板的制造方法]
本实施方式的具有凹凸构造之基板的制造方法，包含复合掩模形成工序以及蚀刻工序，该复合掩模形成工序由下述工序构成：形成包含粒子膜的掩模亦即第1掩模的第1掩模形成工序；以及形成由抗蚀膜所构成的第2掩模的第2掩模形成工序。
如图1所示，在第1掩模形成工序中，在基板11的上表面S形成第1掩模21，作为具有掩模之基板的一例，形成具备基板11和第1掩模21的具有凹凸构造之基板形成用中间体30。第1掩模21由单粒子膜F和固着层23所构成，图1示出在基板11上形成有固着层23的状态。并且，如图2所示，在由第1掩模形成工序和第2掩模形成工序所构成的复合掩模形成工序中，在基板11的上表面S形成由第1掩模21和第2掩模22所构成的复合掩模20，作为具有掩模之基板的一例，形成具备基板11和复合掩模20的具有凹凸构造之基板形成用中间体30。并且，在蚀刻工序中，通过进行各具有凹凸构造之基板形成用中间体30的蚀刻，来形成具有凹凸构造之基板。
[第1掩模形成工序]
第1掩模形成工序包含：单粒子膜形成工序，在基板11的上表面S形成由平面状地排列的粒子P所构成的单粒子膜F；以及固着层形成工序，形成用以将单粒子膜F所含的粒子P固定于上表面S的固着层23。
＜单粒子膜形成工序＞
单粒子膜形成工序是在基板11的上表面S形成单粒子膜F。作为构成粒子P的材料，可列举例如Al、Au、Ti、Pt、Ag、Cu、Cr、Fe、Ni、W等金属；SiO2、Al2O3、TiO2、MgO2、CaO2等金属氧化物；或Si。并且，作为构成粒子P的材料，可列举SiN、TiN等氮化物；SiC、WC等碳化物；聚苯乙烯、聚甲基丙烯酸甲酯等有机高分子；其他半导体材料、无机高分子等。并且，构成粒子P的材料，亦可并用它们中的至少2种。另外，在上述材料之中，构成粒子P的材料，从对上表面S的蚀刻选择比自由度高的观点来看，优选无机氧化物。并且，构成粒子P的材料，在无机氧化物之中又以氧化硅为佳。
粒子P的粒径优选为10nm以上且10μm以下。单粒子膜F是通过使用下述5种方法中的任1种、或者2种以上的组合来形成。
·LB(Langmuir-Blodgett)法
·浸渍涂布法
·旋转涂布法
·狭缝(模具)涂布法
·粒子吸附法(电气方法)
在于LB法中，使用在比重比水低的溶剂之中分散有粒子P的分散液，首先，对水的液面滴下分散液。接着，藉由溶剂从分散液挥发，由粒子P所构成的单粒子膜F形成在水面。然后，藉由将形成于水面的单粒子膜F，转移至基板11的上表面S，从而在基板11的上表面S形成单粒子膜F。
在浸渍涂布法中，使用溶剂之中分散有粒子P的分散液，首先，在分散液中浸渍基板11。接着，藉由将基板11从分散液中捞起，在基板11的上表面S会附着由粒子P所构成的单粒子膜F和溶剂。然后，藉由使基板11的上表面S的溶剂干燥，从而在基板11的上表面S形成单粒子膜F。
在旋转涂布法中，使用溶剂之中分散有粒子P的分散液，首先，将基板11设于旋转涂布器，并在旋转涂布器上滴下分散液。接着，藉由使基板11旋转，使分散液均匀地涂布在基板11的上表面S。然后，藉由使分散液中的溶剂干燥，从而在基板11的上表面S形成单粒子膜F。
在狭缝涂布法中，使用溶剂之中分散有粒子P的分散液，首先，在狭缝涂布器上设置基板11。接着，藉由将分散液透过狭缝涂布于基板11的上表面S成为浓度均匀的薄膜，从而在基板11的上表面S均匀涂布分散液。然后，藉由使分散液中的溶剂干燥，从而在基板11的上表面S形成单粒子膜F。
在粒子吸附法中，首先，在胶体粒子的悬浊液之中浸渍基板11。然后，以仅有和基板11的上表面S静电接合的第1层粒子层残留的方式，除去第2层以上的粒子P。藉此，在基板11的上表面S形成单粒子膜F。
用于单粒子膜形成工序的成膜方法，以使下述式(1)所示的充填程度D(％)成为15％以下之方法为佳。其中，从单层化的精度、膜形成所需的操作简便性、单粒子膜F的面积扩张性、单粒子膜F所具有之特性的再现性等的观点来考虑，以LB法为佳。
充填程度D[％]＝|B-A|×100/A···(1)
在式(1)中，A是粒子P的平均粒径，B是互相相邻的粒子P间的间距的众数，|B-A|是A和B之差的绝对值。
充填程度D是表示在单粒子膜F中，粒子P充填最密集的程度的指标。充填程度D越小，粒子P被充填为最密集的程度越高，粒子P的间隔成为经调整的状态，单粒子膜F中粒子P的位置精度高。从提高单粒子膜F中粒子P的密度的观点来考虑，充填程度D，以10％以下为佳，以1.0％以上且3.0％以下更佳。
粒子P的平均粒径A，是构成单粒子膜F的粒子P的平均一次粒径。粒子P的平均一次粒径，是根据粒度分布的峰值所求得。粒度分布，是由粒子动态光散射法所求得的粒度分布的近似值所得出。另外，为了使充填程度D成为15％以下，粒子P的粒径的变动系数(将标准偏差值除以平均值所得的值)，优选为20％以下，更优选为10％以下，进一步优选为5％以下。
粒子P间的间距的众数，是互相相邻的2个粒子P的顶点和顶点之间的距离的众数。另外，在粒子P为球形，且粒子P间为无间隙地相互接合时，互相相邻的粒子P的顶点间的距离，便是互相相邻的粒子P的中心间的距离。单粒子膜中的充填程度D(％)越小，粒子P的排列，便越接近二维的六方密堆结构，或者是多个二维的六方密堆结构体集合而成的多结晶构造体。
构成固着层23的材料，实质上是熔点为100℃以上的物质，优选具有对显影液的耐性，具体而言，具有碱耐性。具有碱耐性的一例，是在显影液的一例之氢氧化四甲基铵的2.38％水溶液中，于常温常压下，将固着层23浸渍15分钟后，固着层23的体积的减少分量，与浸渍前的固着层23相比为5％以下，亦即，溶解率为5％以下之性质。根据如此构成，例如，如在第2掩模22的图形化中包含显影工序的情形等那样，在具有凹凸构造之基板形成用中间体30被碱性液体浸渍的工序中，可抑制固着层23被除去而粒子P从基板11的上表面S脱离的情况。
将第2掩模22经由光刻法或纳米压印术图形化后，就算对第1掩模21及第2掩模22进行高温的硬烤处理，由于构成固着层23的材料的熔点为实质上100℃以上，故可防止粒子的排列产生偏离，或是伴随该状况而造成第2掩模变形的情况。由此观点来考虑，构成固着层23的材料的熔点，实质上为150℃以上较佳，实质上为200℃以上更佳。
并且，在形成第2掩模22时于第2掩模的形状等产生了缺陷的时候，有时会进行产生了缺陷的第2掩模22之除去，亦即，抗蚀膜的再加工，并再次形成第2掩模22。如考虑到此种情况，构成固着层23的材料，实质上是熔点为100℃以上的物质，且具有对抗蚀剥离剂的耐性，例如，对丙酮的耐性、对胺或包含胺及水的胺系药剂的耐性较佳。具体而言，在作为一般的抗蚀剥离液的丙酮中，于常温常压下，以1小时浸渍固着层23时，固着层23的体积的减少分量，相对于浸渍前的固着层23的体积为5％以下，亦即，溶解率为5％以下较佳。再者，于常温常压下，将固着层23浸渍于丙酮中，并且，进行以35kHz的振荡频率施加100W的超声波的超声波处理30分钟后，固着层23的体积的减少分量，相对于浸渍前的固着层23的体积为5％以下，亦即，溶解率为5％以下较佳。如根据此构成，就算是将抗蚀膜进行再加工的情况，也可抑制再加工时固着层23被除去而造成粒子P从基板11的上表面S脱离。
作为构成固着层23的材料，可从无机系或有机系涂覆剂中选择使用。作为无机系涂覆剂，可举出以硅烷系、钛酸酯(titanate)系、铝酸酯(aluminate)系的烷氧化物水解物等作为基体的化合物群；以及聚硅氧树脂系的化合物群。作为有机系涂覆剂，可举出乙烯基系、聚苯乙烯系、聚丙烯系、聚缩醛系、丙烯酸系、乙酸纤维素系、聚碳酸酯系、聚乙烯对苯二甲酸酯系、聚酰胺系、聚氨基甲酸酯系、以及氟系。
构成固着层23的材料，优选在使用复合掩模20进行的蚀刻工序中，固着层23对粒子P的选择比为大于1的值，优选为1.2以上且7.0以下。如为具有此选择比的构成，比起单粒子膜F的蚀刻，固着层23的蚀刻会优先进行，可在只有单粒子膜F残存于上表面S的状态下，进行基板11的蚀刻。然后，能够将以上表面S之中被粒子P覆盖的部位作为突部的凹凸构造，形成于基板11。另一方面，固着层23对粒子P的选择比，为小于1的值亦可，为0.1以上且0.9以下亦可。如为具有此选择比的构成，比起固着层23的蚀刻，单粒子膜F的蚀刻会优先进行，能够在只有固着层23残存于上表面S的状态下，进行基板11的蚀刻。亦即，能够将在上表面S之中以固着层23覆盖的部位作为突部的凹凸构造形成于基板11。
固着层23的膜厚，是从基板11的上表面S到固着层23的上端为止的厚度，且为粒子P的平均粒径A的0.3倍以上且2.0倍以下为佳，为超过粒子P的平均粒径A的0.5倍且1.5倍以下更佳。并且，粒子P的平均粒径A是1μm以上的情况下，将固着层23的膜厚减去粒子P的平均粒径A的值以300nm以下为佳。
如固着层23的膜厚是粒子P的平均粒径A的0.3倍以上，便可抑制在单粒子膜F的厚度方向上贯穿单粒子膜F的孔等空隙形成于单粒子膜F。并且，藉由将包含抗蚀材料的液状体涂布在第1掩模21之上而形成第2掩模22时，能够抑制包含抗蚀材料的液状体填充在单粒子膜F的空隙中。如单粒子膜F的空隙被填充了第2掩模22的抗蚀材料的话，单粒子膜F所具的作为掩模的效果会降低，而会发生追从第1掩模21形成凹凸的动作进行不充分的情况。
于固着层23和粒子P的交界面产生粘接力。交界面的面积越大该粘接力越增加，故固着层的厚度越增加，粒子P的保持力会越高。再加上，如固着层23的膜厚超过粒子P的平均粒径A的0.5倍的话，如图3所示，固着层23会以将各粒子P包入的方式，充填于粒子P间。此情况，粒子P和固着层23之间会产生物理的沉锚效果而增加粒子的保持力。在固着层23的上表面之中粒子P突出的部分形成有开口部，开口部的周旋线的直径，比粒子P所具的粒径小。上述的物理的沉锚效果通过如下结构而获得：固着层23的开口部的周旋线的直径比粒子P的粒径小，藉此粒子无法通过固着层23的开口部。如上所述，如固着层23的膜厚超过粒子P的平均粒径A的0.5倍的话，交界面粘接力提高、以及展现出沉锚效果，从而粒子P会稳定地被保持在固着层23。
如固着层23的膜厚为粒子P的平均粒径A的2.0倍以下的话，便可抑制如下情况：第1掩模21和第2掩模22之间的固着层23暴露于沿着基板11的上表面S前进的蚀刻气体而消失，由此导致第2掩模22在蚀刻的途中剥离。
作为将固着层形成溶液供给到第1掩模21的供给方法，可使用旋转涂布法、狭缝&旋转涂布法、狭缝涂布法、浸渍涂布法等公知的涂布法。固着层23是在涂布固着层形成溶液之后，使该固着层形成溶液干燥、加热、以及固化，藉此增加用以固定粒子P的力量。
[第2掩模形成工序]
在第2掩模形成工序中，在基板11之上，于第1掩模21上层积第2掩模22。第2掩模22是图形化成预定形状的掩模。第2掩模22是通过在包含抗蚀材料的液状体涂布于第1掩模21上之后，将所涂布的抗蚀材料图形化成预定的形状而形成。
作为抗蚀材料，使用公知的感光性功能高分子材料等，可良好地图形化并适合作为蚀刻工序中的掩模的材料即可。包含抗蚀材料的液状体，是例如以聚合物、感光剂、添加剂、以及溶剂作为主成分的混合物。作为抗蚀材料的图形化方法，使用有纳米压印术或光刻法。
藉由抗蚀材料的图形化，在第2掩模22的下层亦即第1掩模21上形成以多个掩模要素构成的第2掩模22。构成第2掩模22的各掩模要素，是在第2掩模22中作为掩模而发挥功能的构造体的最小单位，且在本实施方式中，是从第1掩模21突出的突出部24。
突出部24的形状并无特别限定，突出部24可以如半球状、圆锥状、以及角锥状那样，具有从基端朝向前端变细的锥体状；也可以是如半球的顶部被切除的形状、圆锥台状、或是角锥台状那样，具有前端部分形成为平坦的锥台状。或者，突出部24具有直方体状亦可；从与基板11的上表面S相对向的方向观看，突出部24形成为沿着基板11的上表面S往一个方向延伸的线状亦可。并且，多个突出部24包含相互不同形状的突出部24亦可。从与基板11的上表面S相对向的方向观看，多个突出部24规则地配置亦可，不规则地配置亦可。
从与基板11的上表面S相对向的方向观看，突出部24比构成第1掩模21的粒子P大。具有凹凸构造之基板，例如在半导体发光元件等中作为光扩散基板使用时，从与基板11的上表面S相对向的方向观看，突出部24所具有的外形的最大尺寸对于粒子P的平均粒径A，为2倍以上且100倍以下较佳。并且，具有凹凸构造之基板，例如作为反射防止基板使用时，从与基板11的上表面S相对向的方向观看，突出部24所具有的外形的最大尺寸相对于粒子P的平均粒径A，为2倍以上且100倍以下较佳。
于此，第2掩模22通过对第1掩模21涂布液状体并使所涂布的液状体固化而形成，所以只要第1掩模21的表面为高低差面，第2掩模22的底面便具有掩埋该高低差的形状。亦即，第2掩模22的底面具有追从第1掩模21的表面形状的面形状。
如上所述，在复合掩模形成工序中，通过第1掩模21和第2掩模22的重叠，而形成复合掩模20。并且，形成有复合掩模20的基板11的上表面S可划分成：被第2掩模22的突出部24覆盖的部分；在互相相邻的突出部24的空隙中被第1掩模21的粒子P覆盖的部分；以及不被突出部24及粒子P任一者覆盖的部分。
[蚀刻工序]
在蚀刻工序中，使用复合掩模20来进行基板11的上表面S的蚀刻。详细而言，是以第2掩模22作为掩模蚀刻上表面S，并以位于第2掩模22的突出部24之间的第1掩模21作为掩模蚀刻上表面S。更进一步地，伴随突出部24的缩小，以覆盖于突出部24的粒子P作为掩模，蚀刻上表面S。亦即，在使用复合掩模20来进行的蚀刻工序，同时进行使用了第2掩模22的蚀刻和使用了第1掩模21的蚀刻。
在蚀刻工序中，能够通过选择蚀刻气体的种类、蚀刻气体的流速、以及蚀刻时间，来控制第1掩模21、第2掩模22、以及基板11的蚀刻率，以得到所期望的凹凸形状。
(蚀刻条件例1)
示出在基板11的上表面S形成凹凸构造的蚀刻条件的一例。上表面S的蚀刻速度与粒子P的蚀刻速度的比例，是由构成粒子P的材料和构成基板11的材料而决定。所期望的凹凸构造的形状，是通过因应所期望的形状适切地选择反应性蚀刻所用的蚀刻气体而得到。例如，在基板11为蓝宝石，粒子P为氧化硅的情况下，使用从Cl2、BCl3、SiCl4、HBr、HI、HCl、Ar所构成的组中选出的1种以上的气体作为蚀刻气体即可。
如图4、以及图5所示，在上述蚀刻条件例中使用复合掩模20进行蚀刻的话，在突出部24间被掩蔽的基板11的上表面S，会形成大突部12和小突部13的复合构造体。另外，在图5的例子中，虽然在互相相邻的复合构造体之间形成有小突部15，但通过变更蚀刻条件，例如，拉长蚀刻时间，也能够使形成于互相相邻的复合构造体之间的小突部15消失。
在使用蚀刻条件例1进行蚀刻之前，亦可使用下述蚀刻条件例2进行蚀刻。
(蚀刻条件例2)
蚀刻条件例2是为了实现如下效果的蚀刻条件：放大位于互相相邻的大突部12之间的平坦部14、以及提高平坦部14的平面性之中的至少一方。在蚀刻条件例2中，上表面S的蚀刻速度相对于粒子P的蚀刻速度的比例优选为比蚀刻条件例1小的25％以下。上表面S的蚀刻速度相对于粒子P的蚀刻速度的比例更优选为15％以下，特别优选为10％以下。
另外，这种蚀刻条件通过适当地选择反应性蚀刻所用的蚀刻气体而得到。例如，在基板11为蓝宝石，粒子P为氧化硅的情况下，只要使用从CF4、SF6、CHF3、C2F6、C3F8、C4F8、CH2F2、NF3所构成的组中选出的1种以上的气体作为蚀刻气体即可。并且，因应蚀刻基板11的需要，加入Ar等稀有气体或O2等添加气体于蚀刻气体为佳。另外，蚀刻气体不限于它们，可因应构成第1掩模21的粒子P的材料或构成第2掩模22的抗蚀材料或基板11的材料而适当选择。
将层积有上述复合掩模20的基板11以蚀刻条件例2进行蚀刻时，如图6所示，第2掩模22的突出部24之间的构成第1掩模21的粒子P缩小，在基板11的上表面S形成小突部15。但是，在此形成的小突部15比图4所示的例子小，以此蚀刻条件进一步蚀刻的话，小突部15会消失，如图7所示，第2掩模22的突出部24之间的平坦部14会扩张，且平坦部14的平面性会变高。
根据这样的蚀刻进行程度的差异，在被平坦部14所包围的部位，亦即在基板11的上表面S之中和突出部24相对向的部位，形成从平坦部14突出的大突部12。大突部12的形状是依照第2掩模22的突出部24的形状和蚀刻条件的形状。并且，大突部12的配置间隔或配置规则等排列模式和第2掩模22的突出部24的排列模式相等。并且，在大突部12的外表面，在蚀刻开始之前，在基板11的上表面S之中和被突出部24所覆盖的粒子P相对向的部分，形成小突部13。
另外，如图8所示，使用突出部24所具有的厚度于突出部24的中央部和突出部24的端部为相同的复合掩模20来蚀刻基板11的话，如图9、以及图10所示，能够得到具有大突部12和小突部13的凹凸构造，大突部12具有平坦的顶部，小突部13从大突部12的顶部突出。如图10所示，基板11的上表面S具有凹凸构造，该凹凸构造由具有沿纸面的上下方向延伸之线状的大突部12、具有锥体状的小突部13、以及平坦地形成的平坦部14所构成。
图10所示的大突部12延伸为俯视线状的形状，是藉由使用具有延伸成线状的直方体状的突出部24的第2掩模22进行蚀刻而得到。使用延伸成俯视线状，且具有突出部24的中央部比突出部24的端部厚的剖面形状的第2掩模22进行蚀刻的话，能够形成剖面形状为图7所示的形状，且俯视形状为图10所示的形状之凹凸构造。将长长地延伸成线状的直方体状的突出部24使用具有俯视圆形或多角形之柱状的突出部24的第2掩模22进行蚀刻的话，能够形成圆柱状或角柱状的大突部12。
另外，如图2所示，使用突出部24的中央部比突出部24的端部厚的复合掩模20对基板11进行蚀刻的话，藉由蚀刻而形成的大突部，也会如图5和图7所示，大突部12的中央部比大突部12的端部厚。另外，突出部24的中央部比突出部24的端部厚的复合掩模20，是将如图8所示的复合掩模20进行加热处理，使由抗蚀材料所构成的突出部24软化，并藉由软化的抗蚀材料的表面张力使突出部24变形成半球状而得到。
并且，在构成单粒子膜F的多个粒子P的一部分、或者全部消失之前，停止基板11的上表面S的蚀刻亦可。藉此，可因应蚀刻的停止时期，而形成具有如锥台状之与上述不同形状的小突部13。
并且，在粒子P消失之后，并且是在互相相邻的突出部24的空隙的中央，残留有藉由粒子P而形成的高低差时，停止基板11的上表面S的蚀刻亦可。此情况，在基板11的上表面S中位于互相相邻的突出部24的空隙的中央的区域，也会形成小突部15。亦即，形成从平坦部14突出的小突部15。
另外，蚀刻基板11、第1掩模21、以及第2掩模22的蚀刻条件，例如，是以基板11和掩模的选择比成为优选值的方式进行设定。并且，是以通过使用复合掩模20进行的蚀刻使大突部12成为所期望的大小的方式，来对第2掩模22中的突出部24的高度等进行设定。
并且，用于蚀刻基板11的上表面S的蚀刻气体，不限于蚀刻条件例，而可因应构成第1掩模21的粒子P的材质或构成第2掩模22的抗蚀材料或基板11的材料而适当选择。
又或者，在蚀刻基板11、第1掩模21、以及第2掩模22的途中，因应蚀刻的进行，亦可切换为适于以第1掩模21作为掩模进行蚀刻的蚀刻条件、或适于以第2掩模22作为掩模进行蚀刻的蚀刻条件。
[作用]
针对上述的实施方式的作用进行说明。如根据上述的使用具有凹凸构造之基板形成用中间体的具有凹凸构造之基板的制造方法，是藉由使用作为2种掩模的层积体之复合掩模20蚀刻基板11，从而形成凹凸构造。根据这种制法，由于能够在以一层粒子膜作为掩模进行之蚀刻所形成的凹凸构造中加上与其不同的凹凸，故和以一层粒子膜作为掩模进行的蚀刻所形成的凹凸构造相比较，可形成复杂的凹凸构造。尤其是，由于第2掩模22与包含单粒子膜F的第1掩模21相比，关于掩模所具的掩模要素的形状设定的自由度较高，所以和仅以粒子膜作为掩模使用的方法相比较，能够形成多样的凹凸构造。
并且，第1掩模21包含固着层23，固着层23固定构成单粒子膜F的粒子P彼此，同时也固定粒子P和基板11的上表面S。因此，在第1掩模21上层积第2掩模22时，能够抑制粒子P从基板11的上表面S脱离。
如以上之说明，凭借上述实施方式，能够得到下述的效果。
(1)由于第2掩模22和包含单粒子膜F的第1掩模21，可相互变更掩模所具的掩模要素的形状，故和仅将粒子膜作为掩模使用的方法相比较，能够形成多样的凹凸构造。
(2)由于同时进行使用第1掩模21进行的蚀刻和使用第2掩模22进行的蚀刻，所以和分别单独进行这些蚀刻的方法相比较，能够减少蚀刻工序的次数。因此，能够减少具有凹凸构造之基板的制造工序的工序数。
(3)即使在第1掩模21上层积第2掩模22时，进行抗蚀材料的显影处理或洗净等的处理的情况下，粒子P从基板11的上表面S脱离的情况也能够藉由固着层23抑制。
(4)由于凹凸构造具有大突部12和小突部13，所以由发光构造体所产生的光的进行方向会因为光的折射或衍射等而变更。其结果，由于能够抑制在发光构造体和基板11的交界面处的全反射，能够提高光的取出效率。并且，在具有透过基板11将光取出于外部的构成的半导体发光元件中，通过将相对于设有发光构造体的一侧位于相反侧的面(光取出面)作为上表面S，就算是对于沿着上表面S扩展的平面具有临界角以上的入射角的发光光，也能够相对于凹凸构造的斜面成为小于临界角。因此，能够大幅度改善基板11与空气的交界面处的光取出效率。
(5)如为小突部15从平坦部14突出的构成，能够提高(4)的效果。如为平坦部14中不存在小突部13的构成，则除了(4)的效果之外，且成为适于在上表面S上使半导体发光元件的材料结晶成长的基板。
将以上述的制造方法所得到的凹凸构造的一例的详情于以下进行说明。
在图11中，将图5、图7所示的凹凸构造的剖面予以放大示出。如图11所示，多个小突部13分别从大突部12突出。多个小突部13分别具有从与大突部12连接的小突部13的基部朝向前端变细的形状。在与上表面S相对向地俯视下，大突部12比小突部13大，详细而言，外接于大突部12的圆的半径比外接于小突部13的圆的半径大。
互相相邻的大突部12之间的距离，且沿着和平坦部14平行的方向的距离，是大突部12的间距PL。大突部12的外表面是和小突部13接续的面。在和小突部13接续的大突部12的面的法线方向上，与该小突部13接续的大突部12的面和该小突部13的表面之间的距离的最大值，是该小突部13的高度HS。多个小突部13各自的具有高度HS的部位，是该小突部13的顶点；互相相邻的小突部13的顶点间的距离且沿着和平坦部14平行的方向的距离，是小突部13的间距PS。
大突部12的间距PL的众数，优选为300nm以上且5.0μm以下；小突部13的间距PS的众数，优选为100nm以上且1.0μm以下。突部12、13的间距PL、PS在上述的范围的话，在上表面S上会以能够抑制于上表面S处的光的全反射的程度所需的配置以及密度形成突部12、13。
在图12中，将图5、图7、图9所示的凹凸构造的平面构造的一部分放大示出。以粒子P形成为多个六方密堆结构的单粒子膜作为第1掩模21使用而蚀刻基板11的情况，如图12所示，多个小突部13构成六方密堆结构TG。由多个六方密堆结构TG构成小突部团TL。多个小突部团TL包含2个以上的小突部团TL，该2个以上的小突部团TL是六方密堆结构TG的排列方向、1个小突部团TL所占的面积、1个小突部团TL的形状中的至少一个互不相同。亦即，于俯视下，多个小突部团TL的至少一个小突部团TL相对于其他的小突部团TL，于六方密堆结构TG的排列方向、小突部团TL的大小、以及形状中至少一个为不规则。
于1个大突部12的外表面，存在1个以上的小突部团TL。例如，在图12所示的例子中，多个小突部团TL是被假想线A2划分成各小突部团TL，在1个大突部12的外表面，存在1个1个的小突部团TL。藉由假想线A2划分的2个小突部团TL，六方密堆结构TG的排列方向互不相同。小突部13的排列模式和第1掩模21中的粒子P的排列模式相同。
参照图13～16，说明示出具有凹凸构造之基板所具有的凹凸形状和固着层23的膜厚的关系的一例。图13是示出藉由上述实施方式中的固着层23的膜厚为粒子P的平均粒径A的0.2倍的具有掩模之基板而得到的凹凸构造的剖面图。图14是示出藉由上述实施方式中的固着层23的膜厚为粒子P的平均粒径A的0.5倍的具有掩模之基板而得到的凹凸构造的剖面图。图15是示出藉由从上述实施方式中的具有掩模之基板去掉固着层23的参考例的具有掩模之基板所得到的凹凸构造的剖面图。
藉由固着层23的膜厚是粒子P的平均粒径A的0.5倍的具有掩模之基板而得到的凹凸构造，比起固着层23的膜厚是粒子P的平均粒径A的0.2倍的具有掩模之基板，具有小突部13的高度急剧变化的形状，能够得到更强的光散射特性或反射防止特性。另一方面，藉由去掉固着层23的参考例的具有掩模之基板而得到的凹凸构造，在大突部12上是否存在小突部13不明确。产生如此凹凸构造的差异的要因可推断如下述。
亦即，是因为下述之原因：因为在第1掩模21之上形成第2掩模22之际，第2掩模22的形成材料亦即液状的抗蚀材料涂布于第1掩模21，故构成第1掩模21的粒子P的空隙中会浸透抗蚀材料，而掩埋粒子P的空隙。其结果，上表面S中被第1掩模21覆盖的部分和未被第1掩模21覆盖的部分之间，蚀刻率之差变小。对此，如上述各例所述，藉由以比起抗蚀材料蚀刻率为极大的固着层23掩埋粒子P的空隙，能够形成大长宽比的小突部13。
上述的方式，可如下述地进行变更。
·从与基板11的上表面S相对向的方向观看，构成第2掩模22的突出部24比构成第1掩模21的粒子P小亦可。并且，藉由使用如此的第1掩模21以及第2掩模22，在具有凹凸构造之基板中，从与基板11的上表面S相对向的方向观看，依照突出部24的形状或排列模式形成的突部亦即第2突部的大小，比起依照粒子P的大小或排列模式形成的突部亦即第1突部的大小要小。
但是，对于第2掩模22，由于是藉由液状体的固化来形成，故突出部24的大小比粒子P大的话，较容易确保其形状的精度。因此，第1掩模21的掩模要素所具有的凸部和第2掩模22的掩模要素所具有的凸部之中，相对较小的凸部是粒子P，相对较大的凸部是突出部24的情况，与突出部24比粒子P小的构成相比较，较容易确保各掩模中的掩模要素的形状精度。
并且，在具有凹凸构造之基板中，规则地配置的突部的大小比由不规则地配置的六方密堆结构TG所构成的突部的大小要大的情况，与小突部的配置规则性比大突部的配置规则性高的情况比较，较容易于具有凹凸构造之基板得到具有凹凸构造之基板的上表面S的全体规则性。
·第2掩模22只要具有覆盖第2掩模22下层的掩模要素即可，作为掩模要素的突出部24的形状或排列模式，不限于上述实施方式或变形例中列举的形状或排列模式。突出部24规则地配置的情况，多个突出部24位于三角晶格的晶格点上或正方晶格的晶格点上亦可。并且，第2掩模22作为整体具有1个突出部24亦可，例如，第2掩模22具有上述实施方式所例示形状的凹凸颠倒的形状，并具有包围凹部的凸部连接成为1个的构成亦可。此情况，作为掩模而发挥功能的凹凸重复的最少单位为掩模要素。并且，第2掩模22只要是具有从下层突出的突出部24的构成，第2掩模22的下层在突出部24之间未露出亦可，第2掩模22覆盖下层的全面亦可。
并且，构成第2掩模22的掩模要素，除了突出部24，亦可具有将彼此相邻的突出部24连接的突部。藉由使用如此的第2掩模22，形成如图16所示，具备从平坦部14突出且将互相相邻的大突部12之间连结的多个桥部18的具有凹凸构造之基板。桥部18具有突条形状，并且桥部18的高度比大突部12的高度低。另外，桥部18所具有的形状，不限于直线形状，是曲线形状亦可、折线形状亦可；桥部18各自所具有的形状互不相同亦可。桥部18所具有的形状或排列模式，能够通过在第2掩模22中将突出部24连结的突部的形状或排列模式而进行调整。
在具有凹凸构造之基板用于半导体发光元件的情况下，通过形成桥部18，在发光构造体所产生的光也会在桥部18的位置因为反射等而改变前进的方向，故能够更加提高光的取出效率。并且，通过形成桥部18，基板11的上表面S的凹凸构造会变得复杂，故能够提高结晶缺陷的抑制效果。
·第2掩模22的形成材料，只要是在蚀刻工序作为掩模而发挥功能的材料便不特别限定。第2掩模22只要是藉由液体或溶胶状物质等的液状体的固化而形成的掩模即可。但是，在第2掩模22为抗蚀掩模的构成中，第2掩模22的形成能够使用适于微细加工的曝光技术，使用第2掩模22进行的蚀刻也能够利用普遍使用的技术。因此，可容易进行第2掩模22的形成或蚀刻。
·构成单粒子膜F的粒子P的粒径不是一定亦可，单粒子膜F，包含互不相同的粒径的粒子P亦可。并且，在第1掩模21中，由粒子P所构成的粒子膜，就算不是粒子P被配置成单层的膜亦可，粒子膜具有粒子P重叠的区域亦可。亦即，第1掩模21包含由多个粒子P构成的粒子膜和固着层的掩模即可。
·第1掩模21包含二层以上的单粒子膜F亦可。例如，第1掩模21包含第1单粒子膜以及第2单粒子膜，该第2单粒子膜层积于第1单粒子膜，由和构成第1单粒子膜的粒子P粒径不同的粒子P所构成。此情况，上述实施方式中所用的复合掩模20，作为蚀刻之际的掩模而发挥功能的膜，具有第1单粒子膜和第2单粒子膜和抗蚀膜的3层膜。
在上述第1掩模21构成复合掩模20的情况下，相对于所层积的单粒子膜的全体形成一层固着层亦可，于每个单粒子膜上形成固着层亦可。例如，在上述例子中，第1掩模21是由第1单粒子膜、层积于第1单粒子膜的第2单粒子膜、以及从第2单粒子膜之上覆盖第1单粒子膜和第2单粒子膜的一层固着层所构成亦可。或者，第1掩模21是由第1单粒子膜、覆盖第1单粒子膜的第1固着层、形成于第1固着层之上的第2单粒子膜、以及覆盖第2单粒子膜的第2固着层所构成亦可。
当第1掩模21包含第1单粒子膜和第2单粒子膜的二层单粒子膜F时，优选在第1单粒子膜和第2单粒子膜之中，构成离基板11的上表面S较远的单粒子膜F亦即第2单粒子膜的粒子P的平均粒径A，比构成较接近于基板11的上表面S的单粒子膜F亦即第1单粒子膜的粒子P的平均粒径A大。如根据此构成，与构成第2单粒子膜的粒子P的平均粒径A比构成第1单粒子膜的粒子P的平均粒径A小的情况相比较，在第1单粒子膜上层积第2单粒子膜之际，构成第2单粒子膜的粒子P较容易均匀配置。因此，能够得到下述的具有凹凸构造之基板：构成凹凸构造的凹凸配置产生偏差之情况被抑制、形状精度高，且由各自周期不同的多个凹凸模式相重叠。
·除了第1掩模21及第2掩模22，在基板11之上形成第3掩模，进一步使用第3掩模进行蚀刻亦可。第3掩模是包含由多个粒子P所构成的粒子膜的掩模亦可，如抗蚀掩模，是藉由液状体的固化而形成的掩模亦可。另外，具有掩模之基板中位于基板11之上的掩模，不限于复合掩模，仅是第1掩模亦可。亦即，具有掩模之基板，是下述的构成即可：含有多个粒子P所构成的单粒子膜F；多个粒子P藉由固着层23而固着于基板11；该固着层23实质上由熔点为100℃以上的物质所构成。
·形成第1掩模21或第2掩模22之前的基板11的上表面S，为非平面亦可。上述非平面，可藉由与将第1掩模21、或是第2掩模22作为掩模而形成的凹凸构造同样的方法来加以形成。或者，上述非平面，也可使用切削加工、激光加工、铸造加工、喷砂法、珠击法等的各种公知的方法形成。
·具凹凸构造之基板的用途，不限于无机半导体发光元件。例如，基板11亦可用于有机半导体装置或各种反射防止材，亦可作为下述基板使用：细胞培养用基板、以及凹凸作为展现亲液性或疏液性的构造而发挥功能的润湿性控制基板。此情况，选择因应基板11用途的材料即可；并且，平坦部14就算不是沿着1个结晶面扩展的平面，只要是平坦的面即可。
·在上述实施方式以及上述各变形例中，图示了以固着层23相对于固着层23的粒子P的选择比大于1的蚀刻条件来蚀刻上表面S而得的形状例。相对于此，图17是示出在上述实施方式中以固着层23相对于粒子P的选择比小于1的条件蚀刻上表面S而得的形状例，亦即，将第1掩模21的掩模要素当作是固着层23的例子。如图17所示，在凹凸构造中，在大突部12的表面之中存在粒子P的部分形成凹部，相反地，在大突部12的表面之中不存在粒子P的部分形成凸部亦可。就算是如此的凹凸构造，也可对基板11的上表面S赋予光散射特性或反射防止特性。
附图标记说明
P…粒子、F…单粒子膜、S…上表面、TG…六方密堆结构、TL…小突部团、11…基板、12…大突部、13、15…小突部、14…平坦部、16…发光构造体、18…桥部、20…复合掩模、21…第1掩模、22…第2掩模、23…固着层、24…突出部、30…具有凹凸构造之基板形成用中间体。

Claims (7)

1.一种具有掩模之基板，其具备：
基板、以及位于所述基板之上的第1掩模，
所述第1掩模包含由多个粒子构成的粒子膜；
所述多个粒子通过固着层被固着于所述基板；
所述固着层实质上由熔点为100℃以上的物质构成，
还具备位于所述基板之上的第2掩模，
所述固着层和所述粒子膜的任一方为所述第2掩模的下层，
所述第2掩模具有追从所述下层的表面的底面。
2.根据权利要求1所述的具有掩模之基板，其中，
将所述固着层浸渍于氢氧化四甲基铵的2.38％水溶液中15分钟时的所述固着层的溶解率为5％以下。
3.根据权利要求1所述的具有掩模之基板，其中，
将所述固着层浸渍于丙酮中1小时的所述固着层的溶解率为5％以下。
4.根据权利要求1所述的具有掩模之基板，其中，
所述固着层的膜厚是多个粒子的平均粒径的0.3倍以上且2.0倍以下。
5.一种具有凹凸构造之基板的制造方法，其使用权利要求1所述的具有掩模之基板，对掩模所在的面亦即所述基板的上表面进行蚀刻，从而在所述基板的上表面形成凹凸构造。
6.根据权利要求5所述的具有凹凸构造之基板的制造方法，其在所述固着层相对于所述粒子膜的选择比大于1的条件下蚀刻所述基板的上表面。
7.根据权利要求5所述的具有凹凸构造之基板的制造方法，其在所述固着层相对于所述粒子膜的选择比小于1的条件下蚀刻所述基板的上表面。
CN201680018960.8A 2015-04-09 2016-04-08 具有掩模之基板、以及具有凹凸构造之基板的制造方法 Active CN107431010B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-080074 2015-04-09
JP2015080074 2015-04-09
PCT/JP2016/061508 WO2016163510A1 (ja) 2015-04-09 2016-04-08 マスク付基板、および、凹凸構造付基板の製造方法

Publications (2)

Publication Number Publication Date
CN107431010A CN107431010A (zh) 2017-12-01
CN107431010B true CN107431010B (zh) 2021-05-07

Family

ID=57073257

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680018960.8A Active CN107431010B (zh) 2015-04-09 2016-04-08 具有掩模之基板、以及具有凹凸构造之基板的制造方法

Country Status (5)

Country Link
JP (1) JP6485542B2 (zh)
KR (1) KR20170137070A (zh)
CN (1) CN107431010B (zh)
TW (1) TWI676860B (zh)
WO (1) WO2016163510A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7201461B2 (ja) * 2019-01-30 2023-01-10 デクセリアルズ株式会社 微小粒子配列用マスク
WO2023105973A1 (ja) * 2021-12-07 2023-06-15 ソニーグループ株式会社 面発光素子及び個体認証装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130027A (ja) * 2007-11-21 2009-06-11 Sanken Electric Co Ltd 半導体発光素子用ウエーハの粗面化方法及び半導体発光素子
TW201013778A (en) * 2008-09-19 2010-04-01 Fujifilm Corp Mask for surface processing, method of forming the mask, surface processing method, particle-containing film, and method of forming the film
CN102621802A (zh) * 2006-03-10 2012-08-01 信越化学工业株式会社 光掩模基板和光掩模

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3539337B2 (ja) * 2000-03-17 2004-07-07 セイコーエプソン株式会社 半導体装置およびその製造方法ならびにマスクデータの生成方法、マスクおよびコンピュータ読み取り可能な記録媒体
JP2012008545A (ja) * 2010-05-24 2012-01-12 Hoya Corp 多階調フォトマスクの製造方法、及びパターン転写方法
JP5653888B2 (ja) * 2010-12-17 2015-01-14 Hoya株式会社 マスクブランク、転写用マスク、転写用マスクの製造方法、及び半導体デバイスの製造方法
JP2014170601A (ja) * 2013-03-01 2014-09-18 Toshiba Corp 磁気記録媒体、その製造方法、及びスタンパーの製造方法
JP6603654B2 (ja) * 2013-05-03 2019-11-06 アプライド マテリアルズ インコーポレイテッド フィルムスタック上にハードマスクを形成するための方法
JP5868905B2 (ja) * 2013-07-03 2016-02-24 信越化学工業株式会社 フォトマスクブランクの製造方法およびフォトマスクブランク

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102621802A (zh) * 2006-03-10 2012-08-01 信越化学工业株式会社 光掩模基板和光掩模
JP2009130027A (ja) * 2007-11-21 2009-06-11 Sanken Electric Co Ltd 半導体発光素子用ウエーハの粗面化方法及び半導体発光素子
TW201013778A (en) * 2008-09-19 2010-04-01 Fujifilm Corp Mask for surface processing, method of forming the mask, surface processing method, particle-containing film, and method of forming the film

Also Published As

Publication number Publication date
WO2016163510A1 (ja) 2016-10-13
KR20170137070A (ko) 2017-12-12
JP6485542B2 (ja) 2019-03-20
TWI676860B (zh) 2019-11-11
CN107431010A (zh) 2017-12-01
TW201643544A (zh) 2016-12-16
JPWO2016163510A1 (ja) 2018-02-01

Similar Documents

Publication Publication Date Title
JP4945460B2 (ja) 反射防止構造の形成方法および反射防止構造
TW200529470A (en) A method for producing a light-emitting device
KR20090009812A (ko) 기판의 미세 가공 방법, 기판의 제조 방법 및 발광 소자
JP2008091880A5 (zh)
KR102445641B1 (ko) 수퍼스트레이트 및 수퍼스트레이트의 사용 방법
CN107431010B (zh) 具有掩模之基板、以及具有凹凸构造之基板的制造方法
TWI490637B (zh) 金屬遮罩製造方法以及金屬遮罩
JP7488309B2 (ja) 凹凸構造体、光学部材及び電子機器
KR101193913B1 (ko) 광결정 패턴이 형성된 반도체 발광 소자 및 그 제조 방법
US20050158669A1 (en) Silicon micro-mold
JP5961906B2 (ja) 超撥水基板及びその製造方法
JP2009188240A (ja) 半導体発光素子の製造方法および半導体発光素子
CN105366631B (zh) 一种楔形硅结构阵列的制作方法
JP6693429B2 (ja) 反射防止構造体
JP6056294B2 (ja) パターンの形成方法
JP7284606B2 (ja) Ｍｅｍｓパッケージ、ｍｅｍｓマイクロフォンおよびｍｅｍｓパッケージの製造方法
JP2007047632A (ja) 反射防止構造を有する光学素子の製造方法および光学素子
KR101449633B1 (ko) 고휘도 모아레 프리 마이크로 렌즈 필름 및 이의 제조 방법과 마이크로 렌즈 필름을 포함한 백라이트 유닛과 마이크로 렌즈 어레이 장치
KR101080612B1 (ko) 전기화학적 에칭을 위한 식각 구멍 형성 방법
JP2018006707A (ja) インプリントモールドの製造方法
TWI433732B (zh) Method for manufacturing matte substrate
TWI550886B (zh) 矽基板表面粗糙化方法
KR101545781B1 (ko) 발수 발유성 기판 및 그 제조방법
JPWO2016190247A1 (ja) 微細凹凸構造を表面に有する物品およびその製造方法
EP2613367A2 (en) Method for producing a led device .

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant