JP6603654B2 - フィルムスタック上にハードマスクを形成するための方法 - Google Patents

フィルムスタック上にハードマスクを形成するための方法

Info

Publication number
JP6603654B2
JP6603654B2 JP2016512971A JP2016512971A JP6603654B2 JP 6603654 B2 JP6603654 B2 JP 6603654B2 JP 2016512971 A JP2016512971 A JP 2016512971A JP 2016512971 A JP2016512971 A JP 2016512971A JP 6603654 B2 JP6603654 B2 JP 6603654B2
Authority
JP
Japan
Prior art keywords
photoresist layer
layer
sputtered material
hard mask
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016512971A
Other languages
English (en)
Other versions
JP2016525788A5 (ja
JP2016525788A (ja
Inventor
クリストファー デニス ベンチャー
ダニエル リー ディール
フイシオン ダイ
ヨン ツァオ
ティンジュン シュー
ウェイミン （ウィルソン） ゼン
ペン シエ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2016525788A publication Critical patent/JP2016525788A/ja
Publication of JP2016525788A5 publication Critical patent/JP2016525788A5/ja
Application granted granted Critical
Publication of JP6603654B2 publication Critical patent/JP6603654B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C23C14/0042—Controlling partial pressure or flow rate of reactive or inert gases with feedback of measurements
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/351—Sputtering by application of a magnetic field, e.g. magnetron sputtering using a magnetic field in close vicinity to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Fluid Mechanics (AREA)
  • Drying Of Semiconductors (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Formation Of Insulating Films (AREA)

Description

本実施形態は、本明細書において、一般的に、リソグラフィ的なマルチパターン形成製造プロセスで使用するハードマスクを形成するための、製造プロセスに関する。
サブミクロンおよびより小さい特徴を確実に生成することは、半導体デバイスの超大規模集積（ＶＬＳＩ）および極超大規模集積（ＵＬＳＩ）の主要な要件の１つである。しかし、回路技術が絶えず小型化することで、相互接続などの回路の特徴のサイズおよびピッチの寸法は、処理能力のさらなる需要をもたらした。この技術の中心に位置するマルチレベル相互接続は、バイアおよび他の相互接続などの高アスペクト比の特徴の、正確な結像および配置を必要とする。これらの相互接続の確実な形成は、デバイスおよび相互接続密度をさらに増加させるために重要である。さらに、サブミクロンサイズの特徴および相互接続を、レジストおよびハードマスク材料などの中間材料の無駄を減らして形成することが求められる。
回路密度が次世代デバイスのために増加するにつれて、バイア、トレンチ、接点、デバイス、ゲートおよび他の特徴、ならびにそれらの間の誘電体材料などの相互接続の幅またはピッチは、４５ｎｍおよび３２ｎｍの寸法に減少している。デバイススケーリングがリソグラフィスキャナの解像度限界のさらに下へと拡張されるにつれて、今日の集積デバイスの特徴密度要件への合致を可能にするために、マルチパターン形成が採用された。マルチパターン形成は、複数のステップで最終的にフィルム層をパターン形成するため、いくつかのレジストコーティング、リソグラフィ的なパターン形成、およびエッチング操作を実施するプロセスである。これらが組み合わされると、パターン操作を重ね合わせることによって、特徴を下にあるハードマスク層に形成し、これは、完全にパターン形成されたときに、下にある層をパターン形成するため、または注入または拡散マスクとしての機能を果たすために使用することができる。
下にあるハードマスク層の単純な非マルチパターン形成の期間中に、露光に使用される現在の「紫外光」波長は、レジストと従来型ハードマスク層のパターン形成されない界面から反射することになり、下にある以前に形成された特徴からも反射する場合があり、結果として、レジスト中の露光され現像される特徴の側壁およびサイズの精度に影響を及ぼすことになる。これを正すため、光学的近接補正（ＯＰＣ：ｏｐｔｉｃａｌ ｐｒｏｘｉｍｉｔｙ ｃｏｒｒｅｃｔｉｏｎ）をリソグラフマスクに採用することができ、このことによって、レジスト露光波長がレジストに到達する位置の意図的な歪みをもたらし、実際に形成される現像された特徴が所望の特徴のサイズおよび形状に合致する結果となる。しかし、より小さい幾何形状および提供される露光の紫外電磁エネルギーの反射で、ＯＰＣは、追加の処理なしに歪み効果を保持（ｃｕｒｅ）することができない。
複数のパターン形成を可能にする１つの手段は、メモリ層または記憶層と呼ばれることがある以前にマスクされたハードマスク層に、露光波長が浸透するのを阻止するため、光学的に不透明なフィルムを使用することであった。メモリ層の機能は、例えば、誘電体材料であってよく、または例えば、別の目的のためのマスクであってよい、その下の層にパターンをエッチングするためのハードマスクとしての機能を果たすことである。メモリ層を複数回パターン形成するために、最も上にレジスト層を有する、３重層方式が各パターンステップで使用される。３重層は、リソグラフィのレジスト露光波長がメモリ層の表面に到達することを防止するのに十分な不透明度を有し、したがって、レジスト中の区域の意図的でない露光をもたらすことになる、以前に形成されたハードマスクの特徴からレジストに戻るような露光電磁エネルギーの反射を防止する。マルチパターン形成方式の各パターン形成ステップ後に、３重層は、湿式および／またはガスベースの化学物質で除去されねばならず、ウエハおよびメモリ層は、湿式で洗浄され乾燥されねばならず、新しい３重層がそこに付着され、その後、マルチパターンの次のパターンをメモリ層の中に形成することができる。
解像度、焦点深度、およびリソグラフィの欠陥敏感性の点で、マルチパターン形成の利点が理解される一方で、プロセスの予算を制御し、歩留まりを増加および維持するさらなる要望がある。
したがって、基板上にマルチパターン形成されたハードマスクを、リソグラフィ的に作るための改善された方法が必要である。
本明細書の実施形態は、光学的に不透明な材料または３重層スタックを繰り返しアッシングおよび堆積する必要がなく、ハードマスク上に次のパターン形成ステップを実施するために、レジストだけが、除去され、基板が洗浄された後で再び付着される必要がある、メモリ層またはハードマスク層のマルチパターン形成を実施するための装置および方法を提供する。一態様では、これは、リソグラフィ露光ステップの波長においてレジストの光学的性質と一致、または非常に近く一致するように光学的に調整される薄膜をハードマスク層として付着し、それにより、レジスト−ハードマスク層界面において反射を発生させないハードマスク層を提供することにより達成される。一実施形態では、メモリ層は、ＰＶＤ堆積された酸化ケイ素もしくはシリコンに富んだ酸化物、またはＰＶＤ ＳｉＮもしくはシリコンに富んだＳｉＮ、またはＳｉＣもしくはシリコンに富んだＳｉＣ、または変形形態を含む上記の組合せであって、化合物の中に水素の制御されたドーピングを含み、これまでは、ＳｉＯxＮyＣz：Ｈwと呼ばれ、ここで、ｗ、ｘ、ｙ、およびｚは、互いに対して０％から１００％で、濃度が変化することができる。ＳｉＯxＮyＣz：Ｈw層などのメモリ層は、その上に形成されパターン形成されることになるフォトレジストの、露光波長（典型的には、先進的なリソグラフィで１９３ｎｍ）における、光学特性に実質的に類似またはほぼ一致する光学特性を有する。したがって、フォトレジストとメモリ（ハードマスク）層の界面は、露光波長に対して光学的に「不可視」である。このことが、中間材料層を付着、パターン形成、および除去する必要なく、ハードマスクのリソおよびエッチングの複数のシーケンスを可能にし、一方、露光されたフォトレジストは、所望の露光パターンからの光学的トポグラフィまたは反射率が誘起した変動を本質的に持たない。結果として、各後続のリソグラフィ露光は、同じまたはほぼ同じ反射率を経験して、複雑な光学的近接補正を実施し、複数の複雑な３重層を付着し、その後の３重層のリソ、エッチング、および除去をする必要をなくした。
本明細書の実施形態は、ポンピングシステムおよびチャンバ冷却システム、全面エロージョンマグネトロンカソード、プロセスキットおよびガス流設計、静電チャック（ＥＳＣ）、パルスＤＣ電力供給装置、ドープされたシリコンターゲット、ならびにＨおよび／またはＯおよび／またはＮおよび／またはＣ含有ガス供給を含む、光学的に一致したハードマスクを形成するためのハードウェアを含む。
いくつかの実施形態では、ハードウェアは、具体的に求められるレジストに対する、光学的に一致した、ＳｉＯxＮyＣz：Ｈw層の形成を可能にするように構成される。ＳｉＯxＮyＣz：Ｈwフィルムの屈折率（ｎ）および吸光係数（Ｋ）は、層をエッチングするために使用されるレジストに対するフィルムの光学特性に一致するように、ガス流およびその結果のフィルムのｗ、ｘ、ｙ、およびｚ値を調節することにより調整可能である。
本開示の実施形態は、フィルムスタック上にハードマスクを形成するための方法を提供することができ、方法は、チャンバの中に配設されたターゲットからシリコンを含む材料を基板の表面上にスパッタするステップと、ターゲットからシリコンを含む材料をスパッタするステップの間、プロセスガスの流れを送達するステップであって、プロセスガスが酸素および窒素を含むステップとを含み、スパッタされた材料の光学特性が、スパッタされた材料の表面上に配設されることになるフォトレジスト層の光学特性に、意図されるリソグラフィ露光波長において実質的に等価な値を持つように、プロセスガス中の酸素と窒素の比が調節される。
本開示の実施形態は、ハードマスク層をさらに提供することができ、ハードマスク層は、基板の表面上に配設されるＳｉＯxＮy層を備え、ＳｉＯxＮy層のシリコン、酸素、および窒素含有量は、ＳｉＯxＮy層の屈折率（ｎ）が、その上に形成されることになるレジスト層の屈折率（ｎ）に実質的に等しいように調節され、屈折率は、意図されるリソグラフィ露光波長において測定される。ＳｉＯxＮy層は、その上に形成されることになるレジスト層の吸光係数に実質的に等しい吸光係数も有することができる。
本明細書の実施形態の上述の特徴が達成される様式を詳細に理解することができるように、添付図面に図示される本発明の実施形態を参照することによって、上に簡単に要約された、本発明のより詳細な記載が分かることができる。
３重層エッチングを使用してハードマスク層をマルチパターン形成するための、従来型サイクルを描く図である。 単一層のエッチングを使用してハードマスク層をマルチパターン形成するための、本明細書の実施形態を描く図である。 ハードマスク層を形成することが可能なプロセスチャンバの１つの実施形態を描く、横断面図である。 単一層のエッチングを使用してハードマスク層をマルチパターン形成するための、プロセスフローを描く図である。 インシトゥおよびリモートのプラズマ活性化Ｏ2を用いた、ハードマスク層へのアッシングからの変化を描く図である。 インシトゥおよびリモートのプラズマ活性化Ｈ2／Ｎ2を用いた、ハードマスク層へのアッシングからの変化を描く図である。 基板上にマルチパターン形成されたハードマスクをリソグラフィ的に作るのに好適な、例示的なクラスタツール７００を図示する図である。
本実施形態を理解しやすくするために、可能な場合は、図に共通な同一の要素を指定するため、同一の参照番号が使用されている。一実施形態の要素および特徴は、さらなる記述なしに、他の実施形態に有利に組み込まれ得ることが意図される。
しかし、他の同様に有効な実施形態を本発明が容認することができるので、添付の図面は、単に例示的な実施形態を図示しており、したがってその範囲を限定すると考えるべきでないことに留意されたい。
いくつかの実施形態では、上にあるフォトレジスト層の光学特性に対して、実質的に同様の光学特性を有するハードマスク層が提供される。ハードマスク層の光学特性は、フォトレジストのリソグラフィ波長における光の内部反射および屈折が発生せず、または露光されるフォトレジストの特徴の精度の劣化が発生しない程度に最小化されるようなものである。ハードマスク層は、ハードマスク層上にフォトレジストを形成するステップと、フォトレジストを露光するステップと、フォトレジストからハードマスク層に現像されたパターンを転写するステップと、フォトレジストをハードマスク層から取り除くためにフォトレジストを除去／アッシングするステップと、その上に直接フォトレジストの別の層を受け入れるためハードマスク層を洗浄および乾燥するステップとを繰り返すことによって、複数回パターン形成されるように提供される。
メモリ層とも呼ばれるハードマスク層は、ウエハなどの半導体層上に直接配置され、基板の中へのイオン注入またはドーパントの拡散のためにその上にマスクを提供することができ、相互接続、ならびに基板表面の上に形成することができるレイズドゲート、コンデンサなどのためのフィルム層などの他の特徴およびデバイスの形成のために、堆積されたフィルム層の中の開口の形成でも使用することができる。
本明細書に具体的に記載される実施形態は、高アスペクト比および／または小さい寸法をそこに有する特徴を含む金属の形成のために、誘電体相互接続材料をパターン形成およびエッチングするために最終的に使用されることになる、マルチパターン形成されたハードマスクを最終的に形成するための方法を開示する。本明細書で議論される、高アスペクト比の特徴とは、４：１を上回るアスペクト比を有するサブミクロン構造のことを言い、小さい寸法とは、約５５ｎｍよりも小さい寸法を有するサブミクロン構造のことを言う。堆積プロセスは、処理期間中に処理チャンバの中に少なくとも不活性ガスを供給するステップを含むことができる。堆積プロセス期間中に、ガス混合物中に供給される不活性ガスのガス比率および分圧を調節することにより、基板表面にわたって形成される、良好な形状制御およびフィルム均一性を獲得することができる。
本明細書の実施形態は、物理的気相堆積、以降はＰＶＤの、酸化ケイ素もしくはシリコンに富んだ酸化物、またはＰＶＤ ＳｉＮもしくはシリコンに富んだＳｉＮ、またはＳｉＣもしくはシリコンに富んだＳｉＣ、または化合物の中に水素の制御されたドーピングを含み、これまでは、ＳｉＯxＮyＣz：Ｈwと呼ばれ、ここで、ｗ、ｘ、ｙ、およびｚは、０％から１００％で、濃度が変化することができる変形形態を含む上記の組合せを形成するための方法を提供する。ＳｉＯxＮyＣz：Ｈw層は、本明細書でＳｉＯＮＣフィルム層と広く呼ばれることがある、ＳｉＯxＮyＣz：Ｈwフィルム層をエッチングするためにその上に付着され使用されることになるフォトレジストに、露光波長（先進的なリソグラフィで１９３ｎｍ）において、十分一致する光学特性を有するハードマスクとして生成され、ハードマスクをフォトレジストから光学的に区別できなくする。いくつかの構成では、ＳｉＯxＮyＣz：Ｈw層は、望ましい光学特性を有する、ＳｉＯxＣz：Ｈw層、ＳｉＯxＮy：Ｈw層、またはＳｉＯxＮyＣz：Ｈw層を含むことができる。ハードマスクとレジストの光学特性の一致によって、さらなるハードマスクパターン形成のために、ハードマスクの直上の、リソ、エッチング、レジスト除去、およびレジストの再付着の複数のシーケンスを可能にし、一方レジストは、例えば、意味のある光学的トポグラフィまたはレジストの反射率の変動がなく、本質的に「光学的に平坦化」されたままである。これは、後続のリソグラフィ露光が、同じまたは実質的に同じ反射率を経験することを可能にし、複雑な光学的近接補正をシミュレーションして実施する必要をなくす。さらに、単に単一のレジスト層がハードマスクの直上に付着される必要があるので、複数の複雑な３重層の、リソなどと除去のサイクルがなくされる。
図１は、その上に付着され、ＳｉＯ2フィルム層をエッチングするために使用されることになる３重層フォトレジストを使用する、ハードマスク層をマルチパターン形成するための従来技術のサイクル１００の例を描く。従来型サイクル１００は、その処理が進行するときの、基板の同じ部分の描写である、図１のスナップショット１１０から１６０に描かれる。例では、２重ハードマスクエッチング層のパラダイムが示されており、パターン形成されることになる最終的な層、低誘電率層１０１は、第１のハードマスク１０２、第１の光学的平坦化層１０３、およびアッシングバリア１０４によりカバーされ、その上に記憶層１０５が形成される。具体的には、基板１０９は、その上にチタン窒化物（ＴｉＮ）金属ハードマスク１０２が形成される低誘電率材料１０１、および第１の光学的平坦化層１０３を含み、アッシングバリア１０４がその上に形成される。記憶層１０５（ハードマスク層）は、アッシングバリア１０４の上面上に配設される。３重層１１６が、記憶層１０５の頂部上に配設される。３重層は、第２の光学的平坦化層１０６、およびシリコン含有反射防止層１０７、およびその上に形成されるフォトレジスト１０８をその順番で含む。従来技術では、記憶層は、化学気相堆積を使用して形成され、ここで、シリコンおよび酸素の前駆体が、典型的にはプラズマ環境で化合して、ハードマスクフィルムを形成する。
第１のスナップショット１１０では、リソグラフィが使用されてフォトレジスト１０８を露光し、パターンの特徴１１８がフォトレジスト１０８中に現像された。特徴１１８は、レジストのリソグラフィ的な露光および後続の現像によって、フォトレジスト１０８が取り除かれた区域を表す。
第２のスナップショット１２０では、エッチングプロセスが実施され、第２の光学的平坦化層１０６および記憶層１０５を通して第１の特徴１２５をエッチングする。エッチングプロセス期間中に、フォトレジスト１０８は、少なくとも部分的にエッチング除去され、シリコン反射防止層１０７、第２の光学的平坦化層１０６および記憶層１０５の露光された部分がエッチングされる。
第３のスナップショット１３０では、３重層１１６が、記憶層１０５からアッシングまたは他の方法で除去される。このことによって、層のスタックの上面上に、部分的にパターン形成された記憶層１０５が残る。さらに、第２のスナップショット１２０で示されたような、以前のエッチングプロセスの結果として、記憶層は、そこを通る開口１３５を有する。開口１３５は、記憶層１０５の中に作られる必要がある全パターンの、単なる一部である。しかし、作られたトポグラフィに起因して、記憶層１０５のさらなるリソグラフィは、記憶層１０５の再平坦化および光学的な分離を必要とする。したがって、別の３重層１４５が、記憶層１０５の頂部上に形成される。これは、第２の光学的平坦化層１０６およびシリコン反射防止層１０７の第３の付着と、その後に続く、その上のフォトレジスト１０８の付着とを堆積するステップを含む。
第４のスナップショット１４０では、新しく再形成された３重層１４５が、レジスト層１０８をリソグラフィ的に露光および現像した後でパターン形成されて、第２のパターン１４８を形成した。第２のパターン１４８は、第５のスナップショットで示される第２のエッチングで使用される。第２のエッチングステップは、再形成された３重層１４５および記憶層１０５の中の材料（漏斗形状の特徴または開口１５５として示される）を取り除く。第６のスナップショット１６０で示されるように、第２の除去プロセスの後、記憶層１０５の上の３重層の残部（１４５）が取り除かれる。記憶層１０５は、ここで、２つの形成された開口１３５および１６５を有する。
同じハードマスク層の各パターン形成ステップについて、前の３重層が基板から除去されなければならず、基板は、洗浄されなければならず、その後新しい３重層が付着されなければならない。図１に記載される操作は、６つの層（２つの３重層）を堆積し、第６のスナップショットに見られる開口１３５および１６５を形成するときのリソグラフィ操作のため、記憶層１０５への合焦を維持し記憶層１０５を光学的に分離するために、ウエハを平坦化または光学的に平らにすることを必要とする。以降で議論される実施形態は、ハードマスク層をさらにパターン形成する後続のリソグラフィステップ期間中に、パターン形成されたハードマスク層を光学的に平坦化または分離する必要なしに、ハードマスク層の中に、複数のパターン形成ステップで複数の開口を作成するための装置および方法を提供する。図２は、本明細書の一実施形態にしたがう、光学的に一致したハードマスク層をマルチパターン形成するための、新しいサイクル２００を描く。
図２に示されるように、新しいサイクル２００は、それによって２つの開口２３５および２６５が２つの異なるリソグラフィステップでハードマスク層２０５の中に別個に形成される、基板の部分についてのスナップショット２１０から２６０を含む。例では、基板は、その上にＴｉＮ金属ハードマスク２０２を有する低誘電率材料２０１、および第１の光学的平坦化層２０３（底部層）、および反射防止コーティング／アッシングバリア２０４（中間層）を含む。「記憶」ハードマスク層２０５（そこの上に形成されるハードマスク層）は、ＡＲＣ／アッシングバリア２０４の上面上に配設される。ＡＲＣ／アッシングバリア２０４は、ハードマスク層２０５上で実施されるエッチングおよびＰＲ除去のために、（λ＝１９３ｎｍにおける）反射防止特性およびエッチングストップおよびアッシングバリア特性の両方のための薄膜を備えることができる。ＡＲＣ／アッシングバリア２０４は、Ｓｉベースの材料から形成することができる。ＡＲＣ／アッシングバリア２０４は、窒化アルミニウム（ＡｌＮ）、ＡｌＯＮ、ＳｉＮ、ＴｉＮ、または反射防止特性、エッチングストップ特性、アッシングバリア特性を有する他の強固な材料から代替的に形成することができ、選択的に取り除くこともできる。例えば、ＡＲＣ／アッシングバリア２０４は、基板の表面の上にＡｌＮ層を堆積することにより形成することができる。ＡｌＮ層は、物理的気相堆積、化学気相堆積、原子層堆積、または他の好適な方法により形成することができる。ハードマスク層２０５の頂部上に配設されるのはフォトレジスト層２０８のみであり、そのため、フォトレジスト層２０８は、少なくとも部分的に、ハードマスク層２０５と直接接触する。
ハードマスク層２０５は、０％から１００％の範囲である、ｗ、ｘ、ｙ、およびｚの様々な値を有する、ＳｉＯxＮyＣz：Ｈwフィルムであってよい。いくつかの場合では、ＳｉＯＮ、ＳｉＯＣ、またはＳｉＯＮＣタイプのフィルムは、本明細書で使用される「：Ｈ」という命名法により表示されるように、水素（Ｈ）とともにドープすることができる。ハードマスク層２０５組成物は、典型的には１９３ｎｍである、そのリソグラフィ的なパターン形成のための露光波長における、フォトレジスト層２０８のｎおよびＫ値に一致するように調整される。シリコンターゲットから物理的気相堆積により形成されたＳｉＯxＮyフィルムは、露光波長１９３ｎｍにおいて、１．５から２．５の間の範囲である屈折率ｎおよび約０から０．３の吸光係数Ｋを有する。ＳｉＯxＮyＣz：Ｈwフィルムの端は、その上に形成される次の層、すなわち、フォトレジスト層２０８の特性に影響を及ぼす可能性がある。したがって、いくつかの構成では、ハードマスク層２０５とフォトレジスト層２０８の界面、すなわち端領域において見いだされるハードマスク層２０５中の材料の組成物および／または特性を調節することが望ましい。ハードマスク層２０５とフォトレジスト層２０８の界面における、ハードマスク層２０５の端領域は、ほんの数オングストロームまたは数分子の層の厚さである可能性がある。１つの例では、堆積プロセスの終わりに近いステージの期間に、窒素および／または水素担持ガスの流れをオフにすることによって、界面領域中の水素（Ｈ）および／または窒素（Ｎ）濃度を調整することが望ましい場合があり、そのため、端領域中のＨおよび／またはＮの濃度は、形成された層の残りの中のＨおよび／またはＮの濃度よりも少なくとも少ない。１つの例では、ハードマスク層２０５の表面における水素の濃度は、堆積されたハードマスク層２０５の厚さにわたる平均水素濃度よりも低く、かつ／またはハードマスク層２０５の表面における窒素の濃度は、堆積されたハードマスク層２０５の厚さにわたる平均窒素濃度よりも低い。イオン化アルゴン（Ａｒ）ガスなどのガス原子で堆積されたハードマスク層２０５の表面に衝撃を加えることを使用して、形成されたハードマスク層２０５の組成（例えば、Ｈおよび／またはＮ濃度）または結晶構造を変えることができる。衝撃プロセスは、プラズマ中のイオン化ガス原子が基板の表面に衝撃を加えるように、基板の表面の上方でプラズマを形成し、その後、基板または基板が載っている基板支持体にバイアスをかけることにより実施することができる。１つの構成では、衝撃プロセスは、フィルムの表面エネルギーおよび表面のぬれ角度特性を変化および／または調節するように、ハードマスク層２０５の形成の最後のステップとして実施される。したがって、上に議論されたプロセスのうちの１つを使用することによって、ハードマスク層２０５の端領域および表面の特性を、表面が疎水性、または少なくとも均一な組成タイプのハードマスク層および／または「堆積されたままの」ハードマスク層よりも疎水性であるように、調節することができる。さらに、これらのプロセスのうちの少なくとも１つを使用することによって、ハードマスク層２０５は、その上に形成されるフォトレジスト層２０８を汚染しないように、不活性かつ安定にすることができる。フィルムの化学量論性が堆積温度にあまり依存しないので、低い温度の堆積が可能である。
さらに、堆積されたハードマスク層２０５の表面に衝撃を加えるイオンは、基板に対してバイアスを加えられて、その上にフォトレジスト層２０８を配設する前に基板の滑らかな表面を促進することができる。基板に対してイオンのバイアスが強いほど、基板表面がより高密度かつ滑らかになる。衝撃プロセスは、ハードマスク層２０５の表面を滑らかにするために使用することができ、そのため、表面は、フォトレジストにパターン形成するときリソグラフィ波長を散乱させる可能性がある小さい隆起または凹みなどの、かなりの粗さまたは巨視的な特徴を有さない。有利なことに、フォトレジスト層２０８中のパターンは、ハードマスク層２０５中の限界寸法をエッチングする前に、厳密に制御される。
いくつかの実施形態では、ハードマスク層２０５の特性が調節され、そのため、パターン形成シーケンスのリソグラフィ的なパターンフェーズのアライメント期間中に、ハードマスク層２０５中に形成された以前のアライメントマークまたはアライメントパターンが、典型的には５３０ｎｍまたは６３０ｎｍであるアライメント検査波長において、ハードマスク層２０５の上方に配設されるフォトレジスト層から区別可能にされる。ハードマスク層２０５の屈折率ｎまたは吸光係数Ｋは、アライメント波長（５３０ｎｍ／６３０ｎｍ）において、フォトレジスト層２０８と異なるが、それでもなお、リソグラフィの露光波長（１９３ｎｍ）において、同様であることができる。吸光係数は、波長に敏感な場合がある。したがって、ハードマスク層２０５は、水素（Ｈ）、ホウ素（Ｂ）、またはカリウム（Ｋ）でドープすることができる。所望の波長だけにおいて、ハードマスク層２０５の光学特性を調節するために、ドーパント原子をターゲットに加えることができ、または堆積プロセス期間中にプロセスガスを使用することができる。したがって、ハードマスク層２０５は、１９３ｎｍのリソグラフィ波長において、屈折率ｎおよび吸光係数Ｋが実質的に一致するように調整することができるが、一方同時に、５３０ｎｍまたは６３０ｎｍのアライメント波長において、異なる屈折率ｎまたは吸光係数Ｋを有する。または、色素がハードマスク層２９５に加えられ、ハードマスク層２０５をフォトレジスト層２４５から、１９３ｎｍのリソグラフィ波長において区別可能であるが、５３０ｎｍまたは６３０ｎｍのアライメント波長において区別可能でないようにすることができる。
本明細書に記載されるように、ハードマスクとレジストの光学特性は、ハードマスクが、その上の単一のレジストの層だけを使用して繰り返しパターン形成されることを可能にするのに十分類似する。光学的に平面にするために、ハードマスクとレジストの界面における反射率は、最大で１〜２％である必要がある。反射率は異なる機能であるので、２つの材料の界面において反射しないことを可能にするため、ｎ＆Ｋを一致させる必要があり、単にｎを一致させることでは不十分である。フォトレジスト層２０８に対して一致したハードマスク層２０５について、ｎ＆Ｋは十分一致し、そのため、フレネル方程式が＜２％の反射率を予測する。しかし、最も先進的なリソグラフィでは、フレネル方程式は、＜０．５％の反射率を予測するべきである。ハードマスク層およびフォトレジストについてのｎ＆Ｋの値の差異は、レジストに十分に一致したハードマスクの指標を提供する。フォトレジスト層２０８に十分に一致したハードマスク層２０５は、±０．０１以内のＫ値および±０．０１以内のｎ値を有する。
スパッタされたＳｉ中に窒素または水素を組み込むため、スパッタリングチャンバ中に存在する酸素のレベルは、非常に低くなければならない。１／１０のＯ2／Ｎ2比においてさえ、Ｏ2の「１０％」値は、満足する、すなわち、ＰＶＤ堆積されたシリコン中のダングリングＳｉボンド（結合部位）への窒素を排除して結合するのに十分である。例えば、シリコンダングリングボンド（結合部位）の１００個の原子について、Ｏ2の１００個の原子およびＮ2の１０，０００個の原子を導入し、Ｏ2の１００個の原子が、Ｎ2を排除してＳｉダングリングボンドと結合することになる。こうして、窒素は、フィルム中に少しも組み込まれないことになる。したがって、フィルムのＯ2／Ｎ2比により屈折率ｎを調整することは、堆積プロセス期間中にＯ2ガス流を欠乏させることにより調整することができる。
図２の第１のスナップショットでは、１９３ｎｍ波長の「紫外光」（電磁エネルギー）が使用されて、開孔２１８を形成するように現像されるパターンをフォトレジスト層２０８上に露光する。リソグラフィツールは、そのような特徴を１０億個同時に印刷することができる。しかし、チップがより高密度になるにつれて、チップ設計は、何十億個のさらなる特徴を必要とした。これを達成するために、リソグラフィツールは、単一の操作で、表面中または表面上に形成されることになる全特徴の一部だけを露光する。残りの特徴のパターンは、後続の操作期間中に、基板上でアライメントされる。残りの特徴は、この場合、後続の操作中に、層の上または層の中に形成される。こうして、３０億個の特徴のリソグラフィ露光は、少なくとも３サイクルを必要とする可能性がある。
開孔２１８は、ハードマスク層２０５中に形成されることになるより大きい設計パターンの部分である。フォトレジスト層２０８中のパターン開孔２１８は、開孔２１８内のハードマスク層２０５の上面を露出する。ハードマスク層２０５は、フォトレジスト層２０８に一致、またはほぼ一致する屈折率（ｎ）および吸光係数（Ｋ）を有する。フォトレジスト層２０８とハードマスク層２０５の光学特性ｎおよびＫを一致またはほぼ一致させることによって、フォトレジスト層２０８とハードマスク層２０５の界面は、リソグラフィ波長の紫外光を反射もしくは屈折せず、または少なくとも最小限にのみ反射もしくは屈折し、こうして、界面は、リソグラフィ露光波長に対して不可視になる。結果として、フォトレジスト層２０８およびハードマスク層２０５が一緒になって、その界面において３次元の特徴が存在するにもかかわらず、下にあるハードマスクの各パターン形成ステップについて光学的平坦化層を作る必要なしに、１９３ｎｍの紫外露光波長に対して光学的に平坦、または平坦化されて見える。一実施形態では、フォトレジスト層２０８およびハードマスク層２０５は、屈折率ｎ＝１．６および吸光係数Ｋ＝０．０５を有する。結果として、露光電磁エネルギーは、ハードマスク層２０５と上にあるフォトレジスト層２０８の物理的な界面において、反射または屈折しないことになる。
第２のスナップショット２２０では、光学的に共形のポリマー２２６が、フォトレジスト層２０８およびハードマスク層２０５の露出した表面上に堆積され、その上で開口２２５を作るためにエッチングプロセスが実施される。１９３ｎｍ波長のリソグラフィは、それがフォトレジスト層２０８中に形成することができる、トレンチなどの特徴のサイズ（幅）に事実上の限界を有する。共形のポリマーの堆積は、１９３ｎｍリソグラフィ単独により可能であるよりも狭い特徴を可能にする。代替的に、リソグラフィ用により短い波長が利用されて、所望の幅のパターンを作ることができる。そのような事例では、共形のポリマーは、使用されないことになる。
第３のスナップショット２３０では、第１の開口２３５を形成するため下にあるハードマスク層２０５をエッチングした後で、共形のポリマー側壁２２６およびフォトレジスト層２０８は、ハードマスク層２０５についての屈折率（ｎ）または吸光係数（Ｋ）値を著しく変えることなく、アッシング操作により取り除かれた。１つの実施形態では、リモートＯ2プラズマが使用されてフォトレジスト層２０８をアッシングする。代替的に、リモートプラズマ源中で活性化された後、Ｈ2およびＮ2など、水素含有ガスおよび窒素含有ガスの混合物が使用されて、フォトレジスト層２０８をアッシングしてもよい。開口２３５は、ハードマスク層２０５の中に作られる必要がある全パターンの、単なる一部を表す。
アッシングは、リモートプラズマ源またはインシトゥで実施することができる。複数のアッシング操作をサポートするため、ハードマスク層２０５についての屈折率（ｎ）および吸光係数（Ｋ）値の変化は、最小でなくてはならない。図５は、インシトゥで形成されたＯ2プラズマ５０５およびリモートで形成されたＯ2プラズマ５５０を用いたアッシングについてのハードマスク層２０５の変化を描く。
インシトゥで形成されたＯ2プラズマ５０５の効果の３つの図式表現は、グラフ５１０では、層にわたる記憶層（すなわち、ハードマスク層またはハードマスク層）の厚さ、グラフ５２０では、層にわたる記憶層の屈折率、グラフ５３０では、層にわたる記憶層の吸光係数を描く。厚さ、屈折率、および吸光係数は、グラフ５１０から５３０について、ｙ軸上にプロットされる。ｘ軸に沿ってプロットされるのは、基板の中心から外側の縁への同心円に沿って配置されたサンプル位置における、４９個の測定値である。測定は、アッシング前５０６およびアッシング後５０７に行われた。グラフ５１０に示されるように、記憶層の厚さは、アッシング前５０６からアッシング後５０７で変化する。グラフ５２０に示されるように、記憶層の屈折率は、アッシング前５０６からアッシング後５０７で変化する。また、グラフ５３０に示されるように、記憶層の吸光係数は、アッシング前５０６からアッシング後５０７で変化する。インシトゥで形成されたＯ2プラズマを使用するアッシングは、Ｏ2含有量が増加するにつれ、ＳｉＯＮ中で、小さい厚さの変化および屈折率の最小の低下を示し、このことは、そこの酸化によって生じる可能性がある。
アッシング媒体としてリモートで形成されたＯ2プラズマ５５０の効果の３つの図式表現は、グラフ５６０では、層にわたる記憶の厚さ、グラフ５７０では、層にわたる記憶層の屈折率、グラフ５８０では、層にわたる記憶層の吸光係数を描く。この場合も、厚さ、屈折率、および吸光係数は、グラフ５６０から５８０について、ｙ軸上にプロットされる。ｘ軸に沿ってプロットされるのは、基板の中心から外側の縁への同心円に沿って配置されたサンプル位置における、４９個の測定値である。グラフ５６０に示されるように、記憶層の厚さは、アッシング前５０６からアッシング後５０７で実質的に変化しない。グラフ５７０に示されるように、記憶層の屈折率は、アッシング前５０６からアッシング後５０７で実質的に変化しない。また、グラフ５８０に示されるように、記憶層の吸光係数は、アッシング前５０６からアッシング後５０７で実質的に変化しない。
図６は、インシトゥで形成された水素（Ｈ2）含有ガスおよび窒素（Ｎ2）含有ガスのプラズマ混合物（Ｈ2／Ｎ2）６５０およびリモートで形成された水素（Ｈ2）含有ガスおよび窒素（Ｎ2）含有ガスのプラズマ混合物（Ｈ2／Ｎ2）６０５を用いたアッシングについてのハードマスク層２０５の変化を描く。
アッシング媒体としてリモートで形成されたＨ2／Ｎ2プラズマ６０５の効果の３つの図式表現は、グラフ６１０では、層にわたる記憶の厚さ、グラフ６２０では、層にわたる記憶層の屈折率、グラフ６３０では、層にわたる記憶層の吸光係数を描き、図５と同じ様式である。厚さ、屈折率、および吸光係数は、グラフ６１０から６３０について、ｙ軸上にプロットされる。ｘ軸に沿ってプロットされるのは、基板の中心から外側の縁への同心円に沿って配置されたサンプル位置における、４９個の測定値である。測定は、アッシング前６０６およびアッシング後６０７に行われた。グラフ６１０に示されるように、記憶層の厚さは、アッシング前６０６からアッシング後６０７で実質的に変化しない。グラフ６２０に示されるように、記憶層の屈折率は、アッシング前６０６からアッシング後６０７で実質的に変化しない。また、グラフ６３０に示されるように、記憶層の吸光係数は、アッシング前６０６からアッシング後６０７で実質的に変化しない。
インシトゥで形成されたＨ2／Ｎ2プラズマ６０５の効果の３つの図式表現は、グラフ６６０では、層にわたる記憶の厚さ、グラフ６７０では、層にわたる記憶層の屈折率、グラフ６８０では、層にわたる記憶層の吸光係数を描く。この場合も、厚さ、屈折率、および吸光係数は、グラフ６６０から６８０について、ｙ軸上にプロットされる。ｘ軸に沿ってプロットされるのは、基板の中心から外側の縁への同心円に沿って配置されたサンプル位置における、４９個の測定値である。グラフ６６０に示されるように、記憶層の厚さは、アッシング前６０６からアッシング後６０７で変化する。グラフ６７０に示されるように、記憶層の屈折率は、アッシング前６０６からアッシング後６０７で変化する。また、グラフ６８０に示されるように、記憶層の吸光係数は、アッシング前６０６からアッシング後６０７で変化する。インシトゥで形成されたＨ2／Ｎ2プラズマを使用するアッシングは、吸光係数に一定量の増加を示した。
したがって、アッシング媒体として使用されるＯ2ガスまたはＨ2／Ｎ2ガスについて、記憶層（ハードマスク層）２０５からレジストをアッシングするためリモートでプラズマを形成することでは、インシトゥで形成されたプラズマを使用するよりも、ハードマスク層２０５の屈折率（ｎ）および吸光係数（Ｋ）値に、生じさせる変化が著しく少ない。これは、光学的トポグラフィまたは反射率の変動の影響を受けることなく、ハードマスク中に特徴を形成するための、リソグラフィ、エッチング、およびレジストの除去の複数のシーケンスを可能にする。
再び図２を参照して、スナップショット２４０において、ハードマスク層２０５の第２のパターン形成を可能にするために、ハードマスク層２０５中の残りの開口をパターン形成するため、フォトレジスト２４５がハードマスク層２０５上に堆積および現像される。各リソグラフィ操作の前に、開口のパターンは、５３０ｎｍまたは６３０ｎｍの波長を使用して、ハードマスク層２０５中にエッチングされたパターンと基板上でアライメントされる。ハードマスク層２０５は、１９３ｎｍのリソグラフィ波長において、フォトレジスト層２４５と一致する屈折率（ｎ）および吸光係数（Ｋ）を有し、ハードマスク層２０５とフォトレジスト層２４５の界面は、露光電磁エネルギーに対して光学的に区別できない。しかし、ハードマスク層２０５は、約５３０ｎｍまたは約６３０ｎｍの波長において、フォトレジスト層２４５と異なる屈折率（ｎ）および吸光係数（Ｋ）を有し、リソグラフィパターンのアライメントを可能にする。したがって、ハードマスク層２０５のｎおよびＫは、１９３ｎｍの波長において、フォトレジスト２４５のｎおよびＫと区別できないが、一方５３０ｎｍまたは６３０ｎｍの波長において区別できる。これは、光学的に平坦化、または以前にエッチングされた特徴がリソグラフィ電磁エネルギーに露光されることから防ぐのに以前必要であったような、ハードマスク層２０５上へさらなる材料を堆積する必要をなくす。すなわち、図１に示されるような、第２の光学的平坦化層１０６およびシリコン反射防止層１０７を含む３重層の堆積は、もはや必要ない。さらに、１９３ｎｍのリソグラフィ波長において、ハードマスク層２０５と上にあるレジストの間に、界面反射がない、または容認できる最小の界面反射があるので、以降のリソグラフィ操作中のトポロジを補正するための光学的近接補正は必要ない可能性があり、出願人は、光学的近接補正を使用することなく、光学的に一致したレジストと記憶層を用いてパターン形成を達成した。
第４のスナップショット２４０では、パターン２４８は、フォトレジスト２４５中に、リソグラフィ的に露光されて現像された。パターン２４８は、ハードマスク層２０５中に形成されることになるより大きい設計パターンの部分である。共形のポリマーが、エッチングプロセスの前に、フォトレジスト層２０８およびハードマスク層２０５の露出した表面上に堆積される。共形のポリマーの堆積は、ハードマスク層２０５のエッチング期間中に、代替的に行うことができる。
第５のスナップショット２５０では、ハードマスク層２０５中の開口２６５は、エッチング操作の後に示される。エッチング後に、共形のポリマーは、パターン２４８の側壁２５６上に見ることができる。第６のスナップショット２６０では、共形のポリマー側壁２５６およびフォトレジスト層２４５は、アッシング操作により取り除かれた。アッシング操作は、ハードマスク層２０５についての屈折率（ｎ）または吸光係数（Ｋ）値を有意味に変えない様式で実施される。集積回路製造プロセスでは、基板は、複数回、リソグラフィ的に処理されてよい。しかし、同一のハードマスク層２０５上で実施される、エッチングおよびアッシングの複数のリソグラフィのサイクルは、ハードマスク層２０５の屈折率（ｎ）または吸光係数（Ｋ）値を著しく変えない。結果として、開口２３５、２６５を形成するために、光学的平坦化層およびシリコン反射防止層を堆積し、光学的近接補正を使用する必要は否定される。
１９３ｎｍの波長において、ハードマスクについてのｎ（屈折率）およびＫ値の両方をフォトレジストに一致させることを介して、ハードマスク、ＳｉＯxＮyＣZが形成される。別の実施形態では、ハードマスクは、ＳｉＯ2である。この場合も、これは、１９３ｎｍの波長においてフォトレジスト（ソフトマスク）のｎおよびＫと一致させるためにハードマスク中のｎおよびＫを調整し、一方、それらを５３０ｎｍまたは６３０ｎｍの波長において区別することを含む。ＳｉＯＮフィルム層を形成するために使用される従来技術の化学気相堆積（ＣＶＤ）プロセスは、より高い温度を必要とし、シラン前駆体からフィルムの中に水素が組み込まれるので、より高いＫ値を有するフィルムを生み出す。さらに、従来技術のフィルム層は、典型的には、フォトレジストと干渉し、取り除かれる必要がある場合がある副産物、すなわち、スカムを生じる場合がある酸を形成する、Ｎ−Ｈまたはアミン結合を含む。水素は、Ｓｉ−Ｈを形成し、これは、１９３ｎｍの波長を吸収し、したがってＫ値を増加させる。これは、ＳＯＣフィルムのサーマルバジェットに合致するのに必要な低い堆積温度（典型的には、＜２００Ｃ）において、特に当てはまる。したがって、ＣＶＤを使用すると、ＳｉＯＮ層の吸光係数（Ｋ）または電磁エネルギーの吸収が高くなりすぎる。出願人は、本明細書で、関連するレジストのｎおよびＫ値に調整可能である、物理的気相堆積（ＰＶＤ）形成されたＳｉＯxＮyＣZフィルムまたは層を形成できることを開示する。さらに、ハードマスク層は、２００Ｃより十分下で形成することができ、許容可能な光学的に調整されたハードマスク層が、反応性雰囲気中でシリコンをスパッタすることにより、約２０から２５Ｃで堆積された。
しかし、シリコンは、スパッタが難しい。通常、誘電体層をスパッタするとき、表面は、電荷を蓄積し、アークおよびターゲットの粒子の放出に至ることになる。パルスＤＣの使用によって、ターゲットの、スパッタのための負から、掃引または電荷を落とす（誘電体表面上の全ての電荷を中性化する）ための正に、速く切り換えることが可能になる。
図３は、スパッタ堆積する材料にとって好適な、例示的な物理的気相堆積（ＰＶＤ）プロセスチャンバ３００（例えば、スパッタプロセスチャンバ）を図示する。ＳｉＯxＮyＣzフィルム層を形成するのに適合することができるプロセスチャンバの１つの例は、カリフォルニア州Ｓａｎｔａ Ｃｌａｒａにある、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ、Ｉｎｃ．から入手可能な、ＰＶＤプロセスチャンバである。他の製造業者からのものを含む他のスパッタプロセスチャンバを、本発明を実施するように適合できることが意図される。
プロセスチャンバ３００は、その中に画定される処理容積３１８を有するチャンバ本体３０８を含む。チャンバ本体３０８は、側壁３１０および底部３４６を有する。チャンバ本体３０８およびプロセスチャンバ３００の関連する構成要素の寸法は制限されず、一般的には、処理される基板３９０のサイズよりも、比例的に大きい。任意の好適な基板サイズを処理することができる。好適な基板サイズの例としては、２００ｍｍ直径、３００ｍｍ直径、または４５０ｍｍ直径を有する基板が挙げられる。
チャンバリッドアセンブリ３０４は、チャンバ本体３０８の頂部上に取り付けられる。チャンバ本体３０８は、アルミニウムまたは他の好適な材料から製造することができる。基板アクセスポート３３０は、チャンバ本体３０８の側壁３１０を貫通して形成され、プロセスチャンバ３００の中へ、またプロセスチャンバ３００から外へ基板３９０を移送するのを容易にする。アクセスポート３３０は、基板処理システムの移送チャンバおよび／または他のチャンバに結合することができる。
水蒸気発生（ＷＶＧ）システム３３４は、プロセスチャンバ３００中に画定される処理容積３１８に結合される。ＷＶＧシステム３３４は、Ｏ2とＨ2の触媒反応を用いて、超高純度水蒸気を生成する。代替的に、ＷＶＧシステム３３４は、必要に応じて、水（Ｈ2Ｏ）を水蒸気に直接蒸気化することにより、水蒸気を生成することもできる。ＷＶＧシステム３３４は、化学反応を用いて水蒸気が生成される、触媒で内側を覆ったリアクタまたは触媒カートリッジを有する。触媒としては、パラジウム、プラチナ、ニッケル、それらの組合せ、およびそれらの合金などの、金属または合金が挙げられる。水蒸気は、通常、Ｈ2およびＯ2をリアクタ中に流すことによって生成されるが、Ｏ2は、ＮＯ、Ｎ2Ｏ、ＮＯ2、Ｎ2Ｏ5、Ｈ2Ｏ2、またはＯ3などの別の酸素源化合物で、補足または代用することができる。一実施形態では、Ｈ2およびＮ2Ｏが、必要に応じて、水蒸気を形成するために利用される。超純水は、Ｏ2およびＨ2イオンを有するプラズマを形成するため、Ｈ2Ｏを処理容積３１８中に提供するのに理想的である。
ガス源３２８がチャンバ本体３０８に結合されて、処理容積３１８中にプロセスガスを供給する。一実施形態では、プロセスガスは、必要により、不活性ガス、非反応性ガス、および反応性ガスを含む場合がある。ガス源３２８により提供され得るプロセスガスの例としては、限定はしないが、とりわけ、アルゴンガス（Ａｒ）、ヘリウム（Ｈｅ）、ネオンガス（Ｎｅ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、窒素ガス（Ｎ2）、酸素ガス（Ｏ2）、水素ガス（Ｈ2）、Ｈ2Ｏ（ＷＶＧシステム３３４からの蒸気形態）、フォーミングガス（Ｎ2＋Ｈ2）、アンモニア（ＮＨ3）、メタン（ＣＨ4）、一酸化炭素（ＣＯ）、および／または二酸化炭素（ＣＯ2）が挙げられる。
ポンピングポート３５０は、チャンバ本体３０８の底部３４６を貫通して形成される。ポンピングデバイス３５２は、処理容積３１８に結合され、その中の圧力を排気および制御する。ポンピングシステムおよびチャンバ冷却設計は、サーマルバジェットの必要に適した温度、例えば、−２５Ｃから＋５００Ｃにおける、高いベース真空（１Ｅ−８トル以下）および低い上昇率（１，０００ミリトル／分）を可能にする。ポンピングシステムは、ＲＩ制御および調整について重要なパラメータである、プロセス圧力の正確な制御を実現するように設計される。
リッドアセンブリ３０４は、一般的に、ターゲット３２０およびそこに結合される接地シールドアセンブリ３２６を含む。ターゲット３２０は、ＰＶＤプロセス期間中に基板３９０の表面上にスパッタおよび堆積され得る材料源を提供する。ターゲット３２０は、ＤＣスパッタ期間中にプラズマ回路のカソードとしての役割を果たす。
ターゲット３２０またはターゲットプレートは、堆積層のために利用される材料、またはチャンバ中で形成されることになる堆積層の要素から製造することができる。電源３３２などの高電圧電力供給装置がターゲット３２０に接続され、ターゲット３２０から材料をスパッタすることを容易にする。一実施形態では、ターゲット３２０は、シリコン（Ｓｉ）、チタン（Ｔｉ）金属、タンタル金属（Ｔａ）、ハフニウム（Ｈｆ）、タングステン（Ｗ）金属、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、これらの合金、これらの組合せなどを含む材料から製造することができる。さらに、処理期間中のターゲットからの電子放出は、ターゲットのｎ型またはｐ型ドーピングにより制御することができる。ターゲットは、ホウ素（Ｂ）などの導電性元素でドープすることができる。ターゲット材料は、単結晶対多結晶の構造を有する場合がある。例えば、ターゲットは、全Ｓｉターゲットの結晶格子が単一の結晶であるＳｉを含むことができる。本明細書に描かれる例示的な実施形態では、ターゲットは、真性Ｓｉ、またはドープされ電気的に導電性のＳｉ、または特定組成のＳｉＯxＮyＣz：Ｈw合成ターゲットから製造することができる。一実施形態では、ターゲットは、ホウ素が約１×１０18原子／ｃｍ2にドープされた９９．９９９％純粋なＳｉである。
ターゲット３２０は、一般的に、周辺部３２４および中央部３１６を含む。周辺部３２４は、チャンバの側壁３１０の上方に配設される。ターゲット３２０の中央部３１６は、基板支持体３３８上に配設される基板３９０の表面に向かってわずかに延びる曲率面を有することができる。ターゲット３２０と基板支持体３３８の間の間隔は、約５０ｍｍと約３５０ｍｍの間に維持される。ターゲット３２０の寸法、形状、材料、構成、および直径は、特定のプロセスまたは基板要件のために変わる可能性があることに留意されたい。一実施形態では、ターゲット３２０は、基板表面上にスパッタされることが求められる材料によって、結合および／または製造される中央部を有するバッキング板をさらに含む場合がある。ターゲット３２０は、一緒にターゲットを形成する、隣り合うタイルまたは区分けされた材料を含む場合もある。
リッドアセンブリ３０４は、処理期間中にターゲット３２０からの材料の効果的なスパッタを向上させる、ターゲット３２０の上方に取り付けられた、全面エロージョンマグネトロンカソード３０２をさらに備えることができる。全面エロージョンマグネトロンカソード３２１は、簡単で速いプロセス制御および調製されたフィルム特性を可能にする一方、一貫性のあるターゲットエロージョン、ならびに０％から１００％の範囲のｗ、ｘ、ｙ、およびｚの様々な値について、ウエハにわたってＳｉＯxＮyＣz：Ｈwフィルムを均一に堆積することを確実にする。マグネトロンアセンブリの例としては、とりわけ、線形マグネトロン、蛇行マグネトロン、螺旋マグネトロン、２つの指状突起のあるマグネトロン、矩形化螺旋マグネトロンが挙げられる。
リッドアセンブリ３０４の接地シールドアセンブリ３２６は、接地フレーム３０６および接地シールド３１２を含む。接地シールドアセンブリ３２６は、他のチャンバシールド部材、ターゲットシールド部材、暗黒空間シールド、暗黒空間シールドフレームを含むこともできる。接地シールド３１２は、処理容積３１８中でターゲット３２０の中央部の下方に上部処理領域３５４を画定する接地フレーム３０６により、周辺部３２４と結合される。接地フレーム３０６は、接地シールド３１２をターゲット３２０から電気的に絶縁する一方、側壁３１０を通るプロセスチャンバ３００のチャンバ本体３０８への接地経路を提供する。接地シールド３１２は、上部処理領域３５４内で処理する期間中に生成されたプラズマを含み、ターゲット３２０の閉じ込められた中央部３１６からターゲット源材料を移動させ、それによって、移動されたターゲット源が、チャンバ側壁３１０よりもむしろ基板表面上に主に堆積されることを可能にする。一実施形態では、接地シールド３１２は、溶接、接着、高圧圧縮などの当技術分野で知られたプロセスにより結合する、１つまたは複数のワークピースの断片および／またはいくつかのこれらの部片により形成することができる。
チャンバ本体３０８の底部３４６を貫通して延びるシャフト３４０が、リフト機構３４４に結合する。リフト機構３４４は、下側移送位置と上側処理位置の間で、基板支持体３３８を動かすように構成される。ベローズ３４２がシャフト３４０を囲み、基板支持体３３８に結合されて、その間に軟性の密閉を実現し、それにより、チャンバ処理容積３１８の真空完全性を維持する。
基板支持体３３８は、静電チャックであって、電極３８０を有することができる。静電チャック（ＥＳＣ）３３８は、反対の電荷の引力を使用して、リソグラフィプロセスのために絶縁性と導電性の基板３９０の両方を保持し、ＤＣ電力供給装置３８１によって電力供給される。ＥＳＣ３３８は、誘電体本体内に埋め込まれた電極を備える。ＤＣ電力供給装置３８１は、電極に約２００から約２０００ボルトの、ＤＣチャック電圧を提供することができる。ＤＣ電力供給装置３８１は、基板３９０をチャックしたりチャックを離したりするため電極にＤＣ電流を向けることによって電極３８０の動作を制御するためのシステムコントローラを含むこともできる。
ＰＶＤプロセスの温度は、ハードマスク層２０５の下方に堆積された有機フィルムが揮発性になる温度よりも低く保つことができる。例えば、温度は、摂氏約２５０度未満であり、ハードマスク層２０５の下方の有機フィルムからガスが抜けてチャンバを汚染することを防止するために、約摂氏５０度の余裕を有することができる。ＥＳＣ３３８。ＥＳＣ３３８は、デバイス集積化要件のサーマルバジェットにより要求される温度範囲で実施する。例えば、−２５Ｃから１００Ｃの温度範囲用の着脱式ＥＳＣ３３８（ＤＴＥＳＣ）、１００Ｃから２００Ｃの温度範囲用の中間温度ＥＳＣ３３８（ＭＴＥＳＣ）、ウエハの迅速で均一な加熱を確実に行う２００Ｃから５００Ｃの範囲である温度用の高温または高温バイアス可能または高温高均一性ＥＳＣ３３８（ＨＴＥＳＣまたはＨＴＢＥＳＣまたはＨＴＨＵＥＳＣ）。
プロセスガスがＰＶＤチャンバ３００の中に導入された後、ガスに電圧が加えられてプラズマを形成する。１つまたは複数のインダクタコイルなどのアンテナ３７６を、ＰＶＤチャンバ３００に隣接して設けることができる。アンテナ電力供給装置３７５は、アンテナ３７６に電力を供給し、プロセスガスにＲＦエネルギーなどのエネルギーを誘導的に結合して、ＰＶＤチャンバ３００中のプロセスゾーンにプラズマを形成することができる。代替的に、または追加で、基板３９０の下方にカソードおよび基板３９０の上方にアノードを備えるプロセス電極が使用されて、ＲＦ電力を結合してプラズマを生成することができる。ＰＶＤチャンバ３００の中の他の構成要素の動作も制御するコントローラが電力供給装置３７５の動作を制御することができる。
シャドウフレーム３２２は、基板支持体３３８の周辺領域上に配設され、ターゲット３２０からスパッタされたソース材料の堆積を、基板表面の所望の部分に限定するように構成される。チャンバシールド３３６は、チャンバ本体３０８の内壁上に配設され、基板支持体３３８の周りに配設されるシャドウフレーム３２２を支持するように構成される処理容積３１８に向けて内向きに延びるリップ３５６を有することができる。基板支持体３３８が処理のために上側位置に上げられると、基板支持体３３８上に配設された基板３１４の外側エッジはシャドウフレーム３２２により係合され、シャドウフレーム３２２はチャンバシールド３３６から持ち上げられて離間される。基板支持体３３８が基板移送アクセスポート３３０に隣接する移送位置に下げられると、シャドウフレーム３２２は、チャンバシールド３３６上に戻って設定される。リフトピン（図示せず）は、基板支持体３３８を通して選択的に動かされ、基板３９０を基板支持体３３８の上方にリストして、移送ロボットまたは他の好適な移送機構による基板３９０へのアクセスを容易にする。
コントローラ３４８は、プロセスチャンバ３００に結合される。コントローラ３４８は、中央処理装置（ＣＰＵ）３６０、メモリ３５８、サポート回路３６２を含む。コントローラ３４８は、プロセスシーケンスを制御するために利用され、ガス源３２８からプロセスチャンバ３００へのガス流を加減し、ターゲット３２０のイオン衝撃を制御する。ＣＰＵ３６０は、工業用の設定で使用することができる、汎用コンピュータプロセッサの任意の形式のものであってよい。ソフトウェアルーチンは、ランダムアクセスメモリ、読取り専用メモリ、フロッピー（登録商標）もしくはハードディスクドライブ、またはデジタル記憶装置の他の形式などのメモリ３５８中に記憶することができる。サポート回路３６２は、ＣＰＵ３６０に従来の方法で結合され、キャッシュ、クロック回路、入出力サブシステム、電力供給装置などを備えることができる。ソフトウェアルーチンは、ＣＰＵ３６０により実行されると、ＣＰＵを、本発明にしたがってプロセスが実施されるようにプロセスチャンバ３００を制御する専用コンピュータ（コントローラ）３４８に変換する。ソフトウェアルーチンは、ＰＶＤチャンバ３００から離れて配置される第２のコントローラ（図示せず）によって記憶および／または実行することもできる。
処理期間中に、材料がターゲット３２０からスパッタされ、基板３９０の表面上に堆積される。ターゲット３２０および基板支持体３３８は、電源３３２によって、互いに対して、かつ／または接地に対してバイアスをかけられ、ガス源３２８により供給されたプロセスガスから形成されたプラズマを維持する。プラズマからのイオンは、ターゲット３２０に向かって加速され、ターゲット３２０に当たり、ターゲット材料をターゲット３２０から移動させる。移動されたターゲット材料および反応性プロセスガスは、一緒に、所望の組成で基板３９０上に層を形成する。ＲＦ、ＤＣ、もしくは高速スイッチングパルスＤＣ電力供給装置、またはそれらの組合せが、ＳｉＯxＮyＣz：Ｈw材料について、スパッタする組成および堆積速度の正確な制御のため、調整可能なターゲットバイアスを実現する。
いくつかの実施形態では、ＳｉＯxＮyＣz：Ｈw層の堆積プロセスの異なるフェーズ期間中に、基板に対してバイアスを別々に印加することも望ましい。したがって、バイアスは、発生源３８５（例えば、ＤＣおよび／またはＲＦ源）から基板支持体３３８の中のバイアス電極３８６（またはチャック電極３８０）に提供することができ、そのため、基板３９０は、堆積プロセスの１つまたは複数フェーズ期間中に、プラズマ中に形成されたイオンで衝撃を加えられることになる。電極にバイアスをかけることは、基板の表面を滑らかにし、基板の表面の疎水性を増すために使用することができる。いくつかのプロセス例では、バイアスは、ＳｉＯxＮyＣz：Ｈwフィルム堆積プロセスが実施された後、基板に印加される。または、いくつかのプロセス例では、バイアスは、ＳｉＯxＮyＣz：Ｈwフィルム堆積プロセス期間中に印加される。したがって、基板バイアスが堆積プロセスの全体にわたって維持されると、衝撃を与える原子は、基板の表面において見いだされる堆積材料に運動エネルギーを加える。例えば、約５０ワットと約１１００ワットの間のエネルギーが使用されて、基板へのイオンにバイアスをかけ、滑らかで高密度の膜を形成することができる。バイアスを大きくすると、基板表面にイオンを、より大きいエネルギーで打ち付ける。例えば、後処理プロセスは、アルゴン（Ａｒ）含有ガスを使用し、ＳｉＯxＮyＣz：Ｈwフィルム、すなわちハードマスク層２０５の基板表面にイオンを向けるための約２００〜１１００ワットの間ほどのバイアスエネルギーを提供することにより、基板フィルムを滑らかにすることができる。ハードマスク層のための滑らかなフィルム表面は、リソグラフィのため、フォトレジスト層中に形成される特徴の品質に影響を及ぼす可能性がある、凹凸の多い表面上の光の散乱を有利に防止する。別の例では、後処理プロセスは、アルゴン（Ａｒ）ガスを含むプロセスガスを使用することができる。後処理は、ＳｉＯxＮyＣz：Ｈwフィルムの表面をより安定で疎水性にすることができる。
独自のハードウェアとプロセスの組合せによって、その上に形成されることになるレジストに対し光学的に一致したＳｉＯxＮyＣz：Ｈwを生成する。ＳｉＯxＮyＣz：Ｈwフィルムの屈折率（ｎ）および吸光係数（Ｋ）は、ガス流および結果として得られるフィルム化学量論を調節することにより調整可能である。表面がもはや導電性でないとき、ターゲットは、別物質の作用を受けている。ターゲット表面におけるガス雰囲気が特に反応種に富んでいるときには別物質作用モードのスパッタが起こるので、誘電体層がターゲットの面にわたって形成され、ターゲットが電気的に導体または半導体ではなく誘電体のように振る舞うことになる。Ｈおよび／またはＯおよび／またはＮおよび／またはＣ含有ガスは、ターゲットの表面上で反応して、これに別物質の作用を与え、所望のＳｉＯxＮyＣz：Ｈw化学量論を作り、デバイスの必要性に最も適した、光学的「不可視性」およびエッチング選択性の組合せを可能にする。加えて、メタン（ＣＨ4）、一酸化炭素（ＣＯ）、水素（Ｈ2）、または二酸化炭素（ＣＯ2）が、別物質作用のためのガスとしてやはり使用され、所望のエッチング選択性とともにｎおよびＫ値のさらなる調整可能性を達成することができる。例えば、Ｈ2は、層が薄いことに起因して、屈折率ｎを増加させることなく光吸収Ｋを増加させるために、薄膜またはＳｉＨ単分子層を形成するために使用することができる。したがって、Ｈ含有ガスは、光吸収層を形成することができる。
ハードウェアは、ガスボックスを含むこともできる。チャンバの中に来る前のガスボックス中でガスを混合するのは、均一な、ターゲットへの別物質作用のための様々なプロセスガスの均質なガス混合を確実に行う１つの方法である。ガスボックスは、Ｋを微調整するために、Ｈ2をＮ2と混合することになる。Ｏ2は、ＮＨ混合物に追加されることになる（Ｏ2およびＨ2を最初に混合するよりも安定で危険がない）。２つのＯ2質量流量コントローラ（ＭＦＣ）が利用される。１つは、およそ１００〜２００ｓｃｃｍ用のＯ2のバルクコントロール用、１つは、およそ５ｓｃｃｍ用のＯ2の細かい制御用である。プロセスアルゴン（Ａｒ）が混合物に追加されることも可能である。これによって、チャンバに入る前に、均質なガス混合物を確実にする。一実施形態では、頂部上に形成されることになるフォトレジスト層を汚染しないように、ＨおよびＮガスは、ＳｉＯxＮyＣz：Ｈwフィルムの完全な形成前に、オフにする場合がある。１つの例では、２０％Ｏ2／６０％Ｎ2／２０％Ａｒのガス流混合比がチャンバの処理領域に提供され、チャンバの処理領域は、３．５ミリトルに維持される一方で、３ｋＷのパルスＤＣ電力がターゲットに送出される。しかし、いくつかの場合、ガス流混合物は、ＤＣ、パルスＤＣ、ＲＦおよび／またはパルスＲＦ電力がターゲットに送出されるときに、チャンバの処理領域に提供する場合がある。
例示的な物理的気相堆積（ＰＶＤ）プロセスチャンバ３００は、クラスタツールの部分であってよい。図７は、基板上にマルチパターン形成されたハードマスクを作り、エッチングするのに好適な、例示的なクラスタツール７００を図示する。クラスタツール７００は、上に記載されたように、少なくとも１つの物理的気相堆積（ＰＶＤ）チャンバ３００を特徴として備える。クラスタツール７００の例は、カリフォルニア州Ｓａｎｔａ Ｃｌａｒａの、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ、Ｉｎｃ．から入手可能な、Ｅｎｄｕｒａ（登録商標）システムである。他社により製造されたクラスタツールを、同様に使用することができる。
クラスタツール７００は、クラスタツール７００の中へ、またクラスタツール７００から外へ基板を移送するために、１つまたは複数のロードロックチャンバ７０６Ａ、７０６Ｂを含むことができる。典型的には、クラスタツール７００が真空下であるので、ロードロックチャンバ７０６Ａ、７０６Ｂは、クラスタツール７００の中に導入される基板を「ポンプダウン」することができる。第１のロボット７１０は、ロードロックチャンバ７０６Ａ、７０６Ｂと、１つまたは複数の基板処理チャンバ７１２、７１４、７１６、７１８（４つが図示される）のうちの第１の組との間で基板を移送することができる。各処理チャンバ７１２、７１４、７１６、７１８は、周期的層堆積（ＣＬＤ）、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、ＰＶＤチャンバ３００など物理的気相堆積（ＰＶＤ）、前洗浄、ガス抜き、配向および他の基板プロセスに加えて、本明細書に記載されたエッチングプロセスを含むいくつかの基板処理操作を実施するように装備することができる。
第１のロボット７１０は、１つまたは複数の中間移送チャンバ７２２、７２４との間で基板を移送することもできる。中間移送チャンバ７２２、７２４を使用して、超高真空状態を維持する一方、基板をクラスタツール７００の中に移送することを可能にすることができる。第２のロボット７３０は、中間移送チャンバ７２２、７２４と、１つまたは複数の処理チャンバ７３２、７３４、７３６、７３８のうちの第２の組との間で基板を移送することができる。処理チャンバ７１２、７１４、７１６、７１８と同様に、処理チャンバ７３２、７３４、７３６、７３８は、例えば、周期的層堆積（ＣＬＤ）、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、物理的気相堆積（ＰＶＤ）、前洗浄、熱処理／ガス抜き、および配向に加えて、本明細書に記載されたエッチングプロセスを含む様々な基板処理操作を実施するように装備することができる。基板処理チャンバ７１２、７１４、７１６、７１８、７３２、７３４、７３６、７３８のうちのいずれかは、クラスタツール７００により実施される特定のプロセスにとって必要でない場合、クラスタツール７００から取り除くことができる。
図４Ａ〜図４Ｍの構造を形成するため説明の役に立つ多重処理クラスタツール７００は、上に記載されたＰＶＤチャンバ３００と同様に構成される最大４個のＰＶＤチャンバ７３２、７３４、７３６、７３８を（７３４と７３６の間の第５のチャンバ用のオプションとともに）含むことができる。ＰＶＤまたはＡＬＤチャンバ７１２または７１４は、薄いＡＲＣ／アッシング層（例えば、ＡｌＮまたはＳｉＮまたはＴｉＮ）を堆積するように構成することができる。熱処理チャンバ７１６、７１８は、ガス抜きプロセスなどの、熱処理プロセスを実施することが可能であってよい。ガス抜きプロセスは、さもなければチャンバ操作期間中にガス放出する可能性がある、潜在的な汚染物を取り除くことができる。１つの構成では、熱処理チャンバ７１６、７１８は、約２００〜３００℃の温度および１００ミリトル以下の範囲の圧力でガス抜きプロセスを完了するように適合される。さらに、熱処理チャンバ７１６、７１８は、クラスタツール７００の中で処理する前に基板を予熱することができる。
クラスタツール７００を使用して、上の図２および下の図４に記載される方法を実施することができる。処理期間中に、処理されることになる基板は、ポッド（図示せず）の中のクラスタツール７００に到達することができる。基板は、ファクトリインターフェースロボット（図示せず）によって、ポッドから真空適合性のあるロードロック７０６Ａ、７０６Ｂに移送される。第１のロボット７１０は、次いで、ガス抜きおよび予熱のために、ガス抜きチャンバ７１６または７１８の中に基板を動かす。第１のロボット７１０は、次いで、ガス抜きチャンバ７１６または７１８から基板を取り上げて、中間移送チャンバ７２２の中に、またはＡＲＣ／アッシング層（例えば、ＡｌＮ層）の堆積のためチャンバ７１２もしくは７１４の中に、次いで中間移送チャンバ７２２の中に基板をロードしてもよい。第２のロボット７３０は、中間移送チャンバ７２２からＰＶＤチャンバ７３２、７３４、７３６、または７３８の中に基板を動かす。ハードマスク層（例えば、図２の中のハードマスク層２０５）は、ＰＶＤチャンバ７３２、７３４、７３６、または７３８の中の基板上に形成することができる。第２のロボット７３０は、次いで、ＰＶＤチャンバ７３２から基板を取り上げて、中間移送および冷却チャンバ７２４の中に基板を移送する。第１のロボット７１０は、後続のリソグラフィ操作を、クラスタツール７００の外部で基板上で実施することができるように、基板をロードロック７０６Ｂに動かす。
いくつかのプロセスフローでは、ハードマスク層を含む基板がクラスタツール７００の中でさらに処理されること、またはより典型的には、図７に示されるクラスタツールと同様に構成される別個のクラスタツールの中で処理されることが望ましい場合がある。両方の場合で、パターン形成されたレジストを含む基板が、ロードロックチャンバ７０６Ａの中に配置される。第１のロボット７１０は、次いで、熱処理チャンバ７１６の中に基板をロードする。基板は、熱処理チャンバ７１６の中で、ガス抜きプロセスにさらされる。第１のロボット７１０は、次いで、熱処理チャンバ７１２から基板を取り上げて、ハードマスクのエッチングおよびその後の基板のアッシングのために、移送チャンバ７２４を介して第２のロボット７３０に、そしてエッチングチャンバ７１４の中に基板を移送する。クラスタツール７００は、後続のガス抜きのために、エッチングチャンバ７１４から熱処理チャンバ７１６に基板を動かすことができる。このプロセスは、ハードマスク層中に形成される場合、完成パターンとなるまでプロセス自体を繰り返す場合があり、基板は、下にある層をエッチングするためエッチングチャンバ７１４の中に配置される。
図４Ａから図４Ｍは、光学的に調整可能な「記憶」またはハードマスク層４２３の中に、複数の交差するトレンチ４９２、４９２を製造するシーケンスを示す。図４Ａでは、最終的にハードマスクのパターンからパターンがエッチングされることになる、下にある基板が示される。図４ｂでは、ＴｉＮ ＡＲＣ層４２２などの、反射防止コーティング（ＡＲＣ）が基板４２１の上に形成される。その後、本明細書に記載されるような、光学的に調整可能なハードマスク層４２３が、図４Ｃに示されるように、ＡＲＣ層４２２の上に堆積される。ハードマスク層に一致した光学特性を有するレジスト層４２４がその上にスピンコーティングなどによって形成され、図４Ｄに示されるような構造を生み出す。
ここで図４Ｅを参照すると、リソグラフィプロセス中で、マスク（図示せず）を介してパターン中のレジスト層を露光した後、レジスト層４２４が現像され、４３２の特徴間に幅または「限界寸法」を有するレジストによって分離される特徴４３０をそこに有するレジスト層４２４を残す。図４Ｆは、その中に現像された特徴４３０を有するレジストカバーされた基板４２１の上面図を示す。その後、基板４２１は、反応性イオンエッチング環境にさらされ、そこでは、下にあるハードマスク材料をエッチングすることに対して選択的なエッチングガスがプラズマの中に導入されて電圧をかけられ、基板または基板ホルダがバイアスをかけられて、ハードマスク層４２３の表面に内向きに少なくとも部分的に開口４４０を指向的にエッチングして、レジスト中に現像されたパターンをコピーする。図４Ｇに示されるように、結果として得られる構造は、その露光および現像期間中にレジスト層４２４中に形成される限界寸法４３２を維持する、ハードマスク層４２３の壁によって分離された開口４４０を有する。その後、パターン形成されたハードマスク層４２３の上にあるレジストの残りの部分が、Ｏ2またはＨ2／Ｏ2のリモートプラズマ中で除去され、下にあるハードマスク層４２３の光学特性に著しくまたは有意味に影響を及ぼすことなくレジストをアッシング（除去）して、図４Ｈに示される外形をもたらす。
ここで図４Ｉを参照すると、部分的にエッチングされたハードマスク層は、スピンコーティングなどによりその上に形成された第２のフォトレジスト層４４１を有し、ここで、第２のレジストは、やはり、光学的に調整されたハードマスク層４２３と光学的に一致する。その後、図４Ｋに示されるように、トレンチの特徴がレジスト層４４１の中に露光および現像され、ここで、トレンチの特徴４６０は、第１のレジスト層４４１の中のトレンチの特徴４３０に対して直角に延在する。図４Ｊから図４Ｌでは、基板は、前の図と比較して９０度回転される。その後、下にあるハードマスク層４２３は、レジスト層４４１の特徴を通してエッチングされ、図４Ｌおよび図４Ｍに示されるようなトレンチ４８０を実現する。
光学的に調整可能なハードマスクを使用することにより、図４ではトレンチである複数の略ナノパターンを、単に、使用されたレジストを除去し、表面を洗浄し、新しいレジストを塗布することによって、同じハードマスク上の連続するパターン形成ステップで形成し、したがって時間、費用、およびハードマスクのマルチパターン形成の複雑さを著しく減少することができる。
本開示の記載は、ハードマスクの屈折率（ｎ）および吸光係数（Ｋ）をフォトレジストに一致させるための方法に関するが、これらの特性を一致させるための同じ手段は、他の材料層に同様に適用することができる。例えば、一致する材料を堆積することは、ＡＲＣフィルム、パッシベーションフィルムまたは緩衝フィルムとしての使用が考えられる。ＰＶＤフィルムは、それらの高純度、高密度、および低温堆積の機能のために差別化される。この発明を使用することによって、現在使用するパターン形成材料およびフィルムスタックを変えることができる。こうして、ハードマスクを形成するための方法は、リソグラフィ操作を受ける様々な層および材料に適用することができる。
上記は、本発明の実施形態に関するが、本発明の他の実施形態およびさらなる実施形態が、本発明の基本的な範囲から逸脱することなく考案することができ、本発明の範囲は、以下の請求項により規定される。

Claims (23)

  1. フィルムスタック上にハードマスクを形成するための方法であって、
    チャンバの中に配設されたターゲットからシリコンを含む材料を基板の表面上にスパッタするステップと、
    前記ターゲットから前記材料をスパッタするステップの間、プロセスガスの流れを送達するステップであって、前記プロセスガスが酸素、水素および窒素を含むステップと
    を含み、
    前記スパッタされた材料の光学特性が、前記スパッタされた材料の表面上に配設されることになるフォトレジスト層の光学特性と、意図されるリソグラフィ露光波長において実質的に等価な値を持つように、前記プロセスガス中の酸素と窒素の比が調節される、方法。
  2. 前記プロセスガスが炭素をさらに含む、請求項１に記載の方法。
  3. 前記意図されるリソグラフィ露光波長における前記光学特性が、パターンアライメント波長における前記光学特性と異なる、屈折率および吸光係数の両方を含む、請求項１に記載の方法。
  4. 前記スパッタされた材料がシリコン、窒素、酸素、および水素を含み、前記スパッタされた材料の前記表面における水素の濃度が、前記スパッタされた材料の厚さにわたる平均水素濃度よりも低く、または前記スパッタされた材料の前記表面における窒素の濃度が、前記スパッタされた材料の前記厚さにわたる平均窒素濃度よりも低い、請求項１に記載の方法。
  5. フィルムスタック上にハードマスクを形成するための方法であって、
    チャンバの中に配設されたターゲットからシリコンを含む材料を基板の表面上にスパッタするステップと、
    前記ターゲットから前記材料をスパッタするステップの間、プロセスガスの流れを送達するステップであって、前記プロセスガスが酸素および窒素を含むステップと
    を含み、
    前記スパッタされた材料の光学特性が、前記スパッタされた材料の表面上に配設されることになるフォトレジスト層の光学特性と、意図されるリソグラフィ露光波長において実質的に等価な値を持つように、前記プロセスガス中の酸素と窒素の比が調節され、
    第１のガスをイオン化するために、前記基板の前記表面の上方にプラズマを生成するステップと、次いで、
    前記イオン化された第１のガスに前記基板の前記表面に衝撃を加えさせるように前記チャンバの部分に結合される電極にバイアスをかけるステップであって、前記電極にバイアスをかけるステップが前記材料にスパッタするステップの後に実施されるステップと
    をさらに含む方法。
  6. 前記スパッタされた材料の前記表面上に直接前記フォトレジスト層を堆積するステップをさらに含み、前記光学特性が屈折率および吸光係数の両方を含み、前記堆積されたフォトレジスト層が、１９３ｎｍの波長において、１．５と２．５の間の屈折率および０と０．３の間の吸光係数の両方を含む、請求項１に記載の方法。
  7. 前記スパッタされた材料の前記表面上に直接前記フォトレジスト層を堆積するステップであって、前記フォトレジスト層が第１のフォトレジスト層を備えるステップと、
    前記第１のフォトレジスト層を使用して前記スパッタされた材料をパターン形成するステップと、
    前記パターン形成されたスパッタされた材料の表面上に直接第２のフォトレジスト層を堆積するステップであって、前記第２のフォトレジスト層の光学特性が、前記第２のフォトレジスト層のリソグラフィ露光波長において、前記パターン形成されたスパッタされた材料の前記光学特性と実質的に等価な値を有するステップと、
    前記第２のフォトレジスト層を使用して前記スパッタされた材料をパターン形成するステップと
    をさらに含む、請求項１に記載の方法。
  8. 前記スパッタされた材料の前記表面上に直接前記フォトレジスト層を堆積するステップと、
    前記フォトレジスト層の中にパターンを形成するため、前記フォトレジスト層上でリソグラフィ操作を実施するステップと、
    前記スパッタされた材料中の前記形成されたパターンをエッチングするステップと、
    前記フォトレジスト層を取り除くステップであって、前記フォトレジスト層を取り除くステップが、リモートＯ2プラズマまたはリモートＨ2／Ｎ2プラズマを使用して前記フォトレジスト層をアッシングするステップを含むステップと
    をさらに含む、請求項１に記載の方法。
  9. フィルムスタック上にハードマスクを形成するための方法であって、
    チャンバの中に配設されたターゲットからシリコンを含む材料を基板の表面上にスパッタするステップと、
    前記ターゲットから前記材料をスパッタするステップの間、プロセスガスの流れを送達するステップであって、前記プロセスガスが酸素および窒素を含むステップと
    を含み、
    前記スパッタされた材料の光学特性が、前記スパッタされた材料の表面上に配設されることになるフォトレジスト層の光学特性と、意図されるリソグラフィ露光波長において実質的に等価な値を持つように、前記プロセスガス中の酸素と窒素の比が調節され、更に、 前記スパッタされた材料の前記表面上に直接前記フォトレジスト層を堆積するステップを含む方法。
  10. 前記スパッタされた材料及び前記フォトレジスト層は、意図されるリソグラフィ露光波長において等価な屈折率及び等価な吸光係数の両方を有する請求項９に記載の方法。
  11. フィルムスタック上にハードマスクを形成するための方法であって、
    チャンバの中に配設されたターゲットからシリコンを含む材料を基板の表面上にスパッタするステップと、
    前記ターゲットから前記材料をスパッタするステップの間、プロセスガスの流れを送達するステップであって、前記プロセスガスが酸素および窒素を含むステップと
    を含み、
    前記スパッタされた材料の光学特性が、前記スパッタされた材料の表面上に配設されることになるフォトレジスト層の光学特性と、意図されるリソグラフィ露光波長において実質的に等価な値を持つように、前記プロセスガス中の酸素と窒素の比が調節される方法。
  12. 前記光学特性は、屈折率及び吸収係数を含む請求項１１に記載の方法。
  13. 前記露光波長は、１９３ｎｍである請求項１２に記載の方法。
  14. 前記プロセスガスは、炭素をさらに含んでいる請求項１１に記載の方法。
  15. 前記スパッタされた材料の前記光学特性が、前記フォトレジスト層の前記光学特性とパターンアライメント波長において実質的に異なる請求項１２に記載の方法。
  16. 前記スパッタされた材料が、シリコン、窒素、酸素、および水素を含み、前記スパッタされた材料の前記表面における水素の濃度が、前記スパッタされた材料の厚さにわたる平均水素濃度よりも低く、または前記スパッタされた材料の前記表面における窒素の濃度が、前記スパッタされた材料の前記厚さにわたる平均窒素濃度よりも低い、請求項１１に記載の方法。
  17. 前記基板の前記表面の疎水性を増大させるために前記チャンバの部分に結合される電極にバイアスをかけるステップを更に備えた請求項１１に記載の方法。
  18. 前記スパッタされた材料の前記表面上に直接前記フォトレジスト層を堆積するステップをさらに含む請求項１１に記載の方法。
  19. 前記光学特性が屈折率および吸光係数の両方を含み、前記堆積されたフォトレジスト層が、１９３ｎｍの波長において、１．５と２．５の間の屈折率および０と０．３の間の吸光係数の両方を含む、請求項１８に記載の方法。
  20. 前記スパッタされた材料の前記表面上に直接前記フォトレジスト層を堆積するステップであって、前記フォトレジスト層が第１のフォトレジスト層を備えるステップと、
    前記第１のフォトレジスト層を使用して前記スパッタされた材料をパターン形成するステップと、
    前記パターン形成されたスパッタされた材料の表面上に直接第２のフォトレジスト層を堆積するステップであって、前記第２のフォトレジスト層の光学特性が、前記第２のフォトレジスト層のリソグラフィ露光波長において、前記パターン形成されたスパッタされた材料の前記光学特性と実質的に等価な値を有するステップと、
    前記第２のフォトレジストを使用して前記スパッタされた材料をパターン形成するステップと
    をさらに含む請求項１１に記載の方法。
  21. 前記スパッタされた材料の前記表面上に直接前記フォトレジスト層を堆積するステップと、
    前記フォトレジスト層の中にパターンを形成するため、前記フォトレジスト層上でリソグラフィ操作を実施するステップと、
    前記スパッタされた材料中の前記形成されたパターンをエッチングするステップと、
    前記フォトレジスト層を取り除くステップであって、前記フォトレジスト層を取り除くステップが、リモートＯ2プラズマまたはリモートＨ2／Ｎ2プラズマを使用して前記フォトレジスト層をアッシングするステップを含むステップと
    をさらに含む、請求項１１に記載の方法。
  22. フィルムスタック上にハードマスクを形成するための方法であって、
    チャンバの中に配設されたターゲットからシリコンを含む材料を基板の表面上にスパッタするステップと、
    前記ターゲットから前記材料をスパッタするステップの間、プロセスガスの流れを送達するステップであって、前記プロセスガスが酸素および窒素を含むステップと
    を含み、
    前記スパッタされた材料の光学特性が、前記スパッタされた材料の表面上に配設されることになるフォトレジスト層の光学特性と、意図されるリソグラフィ露光波長において実質的に等価な値を持つように、前記プロセスガス中の酸素と窒素の比が調節され、前記プロセスガスは、アルゴン、ヘリウム、ネオン、クリプトン、キセノン、窒素、フォーミングガス、アンモニア、酸素、水素、水、及び炭素を含むガスからなる群から選択されるガスを含む方法。
  23. 前記プロセスガスは、メタン（ＣＨ4）、一酸化炭素（ＣＯ）、または二酸化炭素（ＣＯ2）を含む請求項２２に記載の方法。
JP2016512971A 2013-05-03 2014-05-02 フィルムスタック上にハードマスクを形成するための方法 Active JP6603654B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361819334P 2013-05-03 2013-05-03
US61/819,334 2013-05-03
PCT/US2014/036586 WO2014179694A1 (en) 2013-05-03 2014-05-02 Optically tuned hardmask for multi-patterning applications

Publications (3)

Publication Number Publication Date
JP2016525788A JP2016525788A (ja) 2016-08-25
JP2016525788A5 JP2016525788A5 (ja) 2017-06-15
JP6603654B2 true JP6603654B2 (ja) 2019-11-06

Family

ID=51841026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016512971A Active JP6603654B2 (ja) 2013-05-03 2014-05-02 フィルムスタック上にハードマスクを形成するための方法

Country Status (6)

Country Link
US (2) US9177796B2 (ja)
JP (1) JP6603654B2 (ja)
KR (1) KR101821304B1 (ja)
CN (2) CN106169415B (ja)
TW (1) TWI606294B (ja)
WO (1) WO2014179694A1 (ja)

Families Citing this family (186)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US9929310B2 (en) 2013-03-14 2018-03-27 Applied Materials, Inc. Oxygen controlled PVD aluminum nitride buffer for gallium nitride-based optoelectronic and electronic devices
US9412619B2 (en) * 2014-08-12 2016-08-09 Applied Materials, Inc. Method of outgassing a mask material deposited over a workpiece in a process tool
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
JP6485542B2 (ja) * 2015-04-09 2019-03-20 王子ホールディングス株式会社 マスク付基板、および、凹凸構造付基板の製造方法
CN106298666A (zh) * 2015-05-25 2017-01-04 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US9793169B1 (en) * 2016-06-07 2017-10-17 Globalfoundries Inc. Methods for forming mask layers using a flowable carbon-containing silicon dioxide material
US9882048B2 (en) 2016-06-30 2018-01-30 International Business Machines Corporation Gate cut on a vertical field effect transistor with a defined-width inorganic mask
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
WO2018094000A1 (en) 2016-11-18 2018-05-24 Applied Materials, Inc. Methods for depositing amorphous silicon layers or silicon oxycarbide layers via physical vapor deposition
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10790244B2 (en) 2017-09-29 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
TWI779134B (zh) 2017-11-27 2022-10-01 荷蘭商Ａｓｍ智慧財產控股私人有限公司 用於儲存晶圓匣的儲存裝置及批爐總成
WO2019103610A1 (en) 2017-11-27 2019-05-31 Asm Ip Holding B.V. Apparatus including a clean mini environment
US10147638B1 (en) * 2017-12-29 2018-12-04 Micron Technology, Inc. Methods of forming staircase structures
US10366917B2 (en) * 2018-01-04 2019-07-30 Globalfoundries Inc. Methods of patterning variable width metallization lines
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
US11482412B2 (en) 2018-01-19 2022-10-25 Asm Ip Holding B.V. Method for depositing a gap-fill layer by plasma-assisted deposition
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
CN111699278B (zh) 2018-02-14 2023-05-16 Asm Ip私人控股有限公司 通过循环沉积工艺在衬底上沉积含钌膜的方法
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
JP7164773B2 (ja) * 2018-03-02 2022-11-02 東京エレクトロン株式会社 パターンを層に転写する方法
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
JP7109996B2 (ja) * 2018-05-30 2022-08-01 Hoya株式会社 マスクブランク、位相シフトマスクおよび半導体デバイスの製造方法
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
CN112292477A (zh) 2018-06-27 2021-01-29 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构
US11492703B2 (en) 2018-06-27 2022-11-08 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10916427B2 (en) * 2018-07-11 2021-02-09 United Microelectronics Corp. Forming contact holes using litho-etch-litho-etch approach
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US10867842B2 (en) * 2018-10-31 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for shrinking openings in forming integrated circuits
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US20200219766A1 (en) * 2018-12-13 2020-07-09 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Semiconductor structure and method for fabricating the same
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TW202037745A (zh) 2018-12-14 2020-10-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
JP2020136677A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための周期的堆積方法および装置
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
JP2020136678A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
JP2020133004A (ja) 2019-02-22 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材を処理するための基材処理装置および方法
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200116033A (ko) 2019-03-28 2020-10-08 에이에스엠 아이피 홀딩 비.브이. 도어 개방기 및 이를 구비한 기판 처리 장치
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
KR20200141003A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 가스 감지기를 포함하는 기상 반응기 시스템
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
US11114299B2 (en) * 2019-07-05 2021-09-07 Applied Materials, Inc. Techniques for reducing tip to tip shorting and critical dimension variation during nanoscale patterning
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11972943B2 (en) 2019-09-20 2024-04-30 Applied Materials, Inc. Methods and apparatus for depositing dielectric material
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
CN112635282A (zh) 2019-10-08 2021-04-09 Asm Ip私人控股有限公司 具有连接板的基板处理装置、基板处理方法
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210078405A (ko) 2019-12-17 2021-06-28 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 층을 형성하는 방법 및 바나듐 나이트라이드 층을 포함하는 구조
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
JP2021109175A (ja) 2020-01-06 2021-08-02 エーエスエム・アイピー・ホールディング・ベー・フェー ガス供給アセンブリ、その構成要素、およびこれを含む反応器システム
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
TW202129068A (zh) 2020-01-20 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 形成薄膜之方法及修飾薄膜表面之方法
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
KR20210132576A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 함유 층을 형성하는 방법 및 이를 포함하는 구조
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202147383A (zh) 2020-05-19 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202200837A (zh) 2020-05-22 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基材上形成薄膜之反應系統
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202219628A (zh) 2020-07-17 2022-05-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構與方法
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
KR20220027026A (ko) 2020-08-26 2022-03-07 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60114811A (ja) * 1983-11-28 1985-06-21 Hitachi Ltd 光導波路およびその製造方法
JPH028852A (ja) * 1988-06-28 1990-01-12 Fujitsu Ltd パターニング方法
JPH0566108A (ja) * 1991-09-09 1993-03-19 Matsushita Electric Ind Co Ltd 位置合わせ装置
US5935735A (en) * 1996-10-24 1999-08-10 Toppan Printing Co., Ltd. Halftone phase shift mask, blank for the same, and methods of manufacturing these
US6562544B1 (en) * 1996-11-04 2003-05-13 Applied Materials, Inc. Method and apparatus for improving accuracy in photolithographic processing of substrates
MY132894A (en) * 1997-08-25 2007-10-31 Ibm Layered resist system using tunable amorphous carbon film as a bottom layer and methods of fabrication thereof
JP2000058830A (ja) * 1998-05-28 2000-02-25 Texas Instr Inc <Ti> 反射防止構造体とその製造法
US6620745B2 (en) * 2001-10-19 2003-09-16 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming a blocking layer
US6790770B2 (en) * 2001-11-08 2004-09-14 Taiwan Semiconductor Manufacturing Co., Ltd Method for preventing photoresist poisoning
JP2003262750A (ja) * 2002-03-07 2003-09-19 Nippon Telegr & Teleph Corp <Ntt> ＳｉＯＮ薄膜の製造方法
CN1211840C (zh) * 2002-07-19 2005-07-20 上海华虹（集团）有限公司 一种抗反射膜SiON表面CH4等离子体处理方法
WO2006073871A1 (en) 2004-12-30 2006-07-13 Applied Materials, Inc. Line edge roughness reduction compatible with trimming
US20070119813A1 (en) * 2005-11-28 2007-05-31 Texas Instruments Incorporated Gate patterning method for semiconductor processing
KR100948770B1 (ko) * 2008-06-27 2010-03-24 주식회사 에스앤에스텍 블랭크 마스크, 포토마스크 및 이의 제조 방법
WO2010050518A1 (ja) * 2008-10-30 2010-05-06 旭硝子株式会社 Ｅｕｖリソグラフィ用反射型マスクブランク
US8896120B2 (en) * 2010-04-27 2014-11-25 International Business Machines Corporation Structures and methods for air gap integration
US8148232B2 (en) 2010-08-11 2012-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Overlay mark enhancement feature
JP5606264B2 (ja) * 2010-10-22 2014-10-15 信越化学工業株式会社 フォトマスクブランク

Also Published As

Publication number Publication date
CN106169415A (zh) 2016-11-30
WO2014179694A1 (en) 2014-11-06
US20160042951A1 (en) 2016-02-11
TWI606294B (zh) 2017-11-21
US9478421B2 (en) 2016-10-25
US9177796B2 (en) 2015-11-03
US20140327117A1 (en) 2014-11-06
CN105190840A (zh) 2015-12-23
CN106169415B (zh) 2020-02-14
TW201447475A (zh) 2014-12-16
KR20160004381A (ko) 2016-01-12
KR101821304B1 (ko) 2018-01-23
CN105190840B (zh) 2018-10-12
JP2016525788A (ja) 2016-08-25

Similar Documents

Publication Publication Date Title
JP6603654B2 (ja) フィルムスタック上にハードマスクを形成するための方法
TWI725177B (zh) 使用原子層蝕刻與選擇性沉積以蝕刻基板
TWI772422B (zh) 消除微影製程中隨機過程的良率衝擊
TWI711887B (zh) 低粗糙度之極紫外光微影技術
KR101427505B1 (ko) 마스크 패턴의 형성 방법 및 반도체 장치의 제조 방법
US9911607B2 (en) Method of processing target object
JP5674375B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP5608920B2 (ja) 二酸化炭素／一酸化炭素に基づく処理を利用した基板アッシング方法
US11495469B2 (en) Method for processing substrates
CN108885991B (zh) 对被处理物进行处理的方法
TW202414542A (zh) 離子佈植用於增加與阻劑材料的黏合
CN111834202A (zh) 基板处理方法和基板处理装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170428

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180312

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190207

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190507

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191011

R150 Certificate of patent or registration of utility model

Ref document number: 6603654

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250