KR20160004381A - 멀티-패터닝 애플리케이션들을 위한 광학적으로 튜닝된 하드마스크 - Google Patents

멀티-패터닝 애플리케이션들을 위한 광학적으로 튜닝된 하드마스크 Download PDF

Info

Publication number
KR20160004381A
KR20160004381A KR1020157034419A KR20157034419A KR20160004381A KR 20160004381 A KR20160004381 A KR 20160004381A KR 1020157034419 A KR1020157034419 A KR 1020157034419A KR 20157034419 A KR20157034419 A KR 20157034419A KR 20160004381 A KR20160004381 A KR 20160004381A
Authority
KR
South Korea
Prior art keywords
layer
hard mask
photo
sio
resist
Prior art date
Application number
KR1020157034419A
Other languages
English (en)
Other versions
KR101821304B1 (ko
Inventor
크리스토퍼 데니스 벤처
다니엘 리 딜
후이시옹 다이
용 차오
팅준 수
웨이민 정 (윌슨)
펑 시에
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20160004381A publication Critical patent/KR20160004381A/ko
Application granted granted Critical
Publication of KR101821304B1 publication Critical patent/KR101821304B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C23C14/0042—Controlling partial pressure or flow rate of reactive or inert gases with feedback of measurements
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/351—Sputtering by application of a magnetic field, e.g. magnetron sputtering using a magnetic field in close vicinity to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Fluid Mechanics (AREA)
  • Drying Of Semiconductors (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Formation Of Insulating Films (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본원에서의 실시예들은, 노광 파장에서, 포토-레지스트들에 대해 실질적으로 매칭된 광학 특성들을 갖는 하드마스크로서 생성되는, 이전에 SiOxNyCz:Hw라고 지칭된 화합물들 내로의 수소의 제어되는 도핑을 포함하는 변형을 포함하여, PVD 실리콘 산화물 또는 실리콘 풍부 산화물, 또는 PVD SiN 또는 실리콘 풍부 SiN, 또는 SiC 또는 실리콘 풍부 SiC, 또는 선행하는 것들의 조합을 형성하기 위한 방법들을 제공하며, 여기에서, w, x, y, 및 z는, 0 % 내지 100 %로 농도가 변화될 수 있다. 따라서, 포토-레지스트에 대하여 광학적으로 평탄화된 하드마스크가 제조된다. 이는, 포토-레지스트가 본질적으로, 광학 토포그래피 또는 반사율 변동들 없이 유지되면서, 하드마스크에서의 리소그래피 및 에칭들의 다수의 시퀀스들을 허용한다.

Description

멀티-패터닝 애플리케이션들을 위한 광학적으로 튜닝된 하드마스크{OPTICALLY TUNED HARDMASK FOR MULTI-PATTERNING APPLICATIONS}
[0001] 본원에서의 실시예들은 일반적으로, 리소그래피 멀티-패터닝(multi-patterning) 제조 프로세스에서 사용하기 위한 하드마스크를 형성하기 위한 제조 프로세스에 관한 것이다.
[0002] 서브미크론 및 더 작은 피처들을 신뢰성 있게 생성하는 것은, 반도체 디바이스들의 VLSI(very large scale integration) 및 ULSI(ultra large scale integration)의 핵심 요건들 중 하나이다. 그러나, 회로 기술의 계속되는 소형화로 인해, 인터커넥트(interconnect)들과 같은 회로 피처들의 피치 및 사이즈의 치수들은 프로세싱 능력들에 대한 부가적인 요구들을 제기하였다. 이러한 기술의 중심에 높인 멀티레벨 인터커넥트들은, 비아(via)들 및 다른 인터커넥트들과 같은 고 종횡비 피처들의 정밀한 이미징 및 배치를 요구한다. 이러한 인터커넥트들의 신뢰성 있는 형성은, 디바이스 및 인터커넥트 밀도를 더 증가시키기 위해 중요하다. 부가적으로, 레지스트들 및 하드마스크 재료들과 같은 중간 재료들의 낭비를 감소시키면서 서브-미크론 사이즈 피처들 및 인터커넥트들을 형성하는 것이 바람직하다.
[0003] 차세대 디바이스들에 대해 회로 밀도들이 증가됨에 따라, 비아들, 트렌치들, 콘택들, 디바이스들, 게이트들, 및 다른 피처들과 같은 인터커넥트들, 뿐만 아니라, 그 사이의 유전체 재료들의 피치 또는 폭이 45 nm 및 32 nm 치수들까지 감소되고 있다. 디바이스 스케일링이 리소그래피 스캐너들의 해상도(resolution) 제한보다 더 아래로 확장되었기 때문에, 오늘날의 집적 디바이스들의 피처 밀도 요건들을 만족시키는 것을 가능하게 하기 위해, 멀티-패터닝이 채용되었다. 멀티-패터닝은, 궁극적으로, 다수의 단계들에서 막 층을 패터닝하기 위해, 수개의 레지스트 코팅, 리소그래피 패터닝, 및 에칭 동작들을 수행하는 프로세스이다. 조합되는 경우에, 오버래핑(overlapping) 패턴 동작들은 아래놓인 하드마스크 층에 피처들을 형성하고, 아래놓인 하드마스크 층은, 완전히 패터닝되는 경우에, 아래놓인 층을 패터닝하기 위해 사용될 수 있거나, 또는 주입(implant) 또는 확산 마스크의 역할을 한다.
[0004] 아래놓인 하드마스크 층의 간단한 비-멀티-패터닝 동안에, 노광(exposure)을 위해 사용되는 현재의 "자외선 광" 파장들은, 레지스트 및 통상적인 하드마스크 층의 패터닝되지 않은 계면으로부터 반사될 것이고, 또한, 아래놓인 이전에 형성된 피처들로부터 반사될 수 있고, 결과로서, 레지스트에서의 노광된 및 현상된(developed) 피처들의 사이즈 및 측벽들의 정밀도에 영향을 미칠 것이다. 이를 교정하기 위해, 광학 근접 교정(OPC; optical proximity correction)이 리소그래프 마스크에 채용될 수 있고, 이는, 레지스트 노광 파장이 레지스트에 도달하는 위치의 의도적인 왜곡(distortion)을 야기하고, 그 결과로, 실제로 형성된 현상된 피처는 원하는 피처 사이즈 및 프로파일을 만족시킨다. 그러나, 더 작은 기하형상들, 및 제공된 노광의 자외선 전자기 에너지의 반사로 인해, OPC는, 부가적인 프로세싱 없이 왜곡 효과들을 해결할 수 없다.
[0005] 다중 패터닝을 가능하게 하는 하나의 방법은, 노광 파장이, 때대로 메모리 또는 메모라이제이션(memorization) 층이라고 호칭되는 이전에 마스킹된 하드마스크 층으로 침투하는 것을 차단하기 위해, 광학적으로 불투명한 막들을 사용하는 것이었다. 메모리 층의 기능은, 예컨대 유전체 재료일 수 있거나, 또는 예컨대 다른 목적을 위한 마스크일 수 있는, 메모리 층 아래의 층 내로 패턴을 에칭하기 위한 하드마스크의 역할을 하는 것이다. 메모리 층을 다수회 패터닝하기 위해, 최상부 레지스트 층을 갖는 삼-층 스킴(tri-layer scheme)이 각각의 패턴 단계에서 사용된다. 삼-층은, 리소그래피 레지스트 노광 파장이 메모리 층의 표면에 도달하는 것을 방지하고, 따라서, 노광 전자기 에너지가, 이전에 형성된 하드마스크 피처들로부터 다시 레지스트 내로 반사되어, 레지스트에서의 영역들의 의도되지 않은 노광을 초래하는 것을 방지할 정도의 충분한 불투명도를 갖는다. 멀티-패터닝 스킴의 각각의 패터닝 단계 후에, 삼-층은 습윤(wet) 및/또는 가스 계 케미스트리들(chemistries)로 박리(strip)되어야만 하고, 멀티-패턴의 다음 패턴이 메모리 층에 형성될 수 있기 전에, 웨이퍼 및 메모리 층은 습식 세정되고 건조되어야만 하고, 웨이퍼 및 메모리 층에 새로운 삼-층이 적용되어야만 한다.
[0006] 해상도, 포커스의 깊이, 및 리소그래피 결함 민감성에 관한 다중 패터닝의 이익들이 이해되지만, 프로세스 버짓(budget)을 제어하고, 수율을 증가시키고 유지하기 위한 부가적인 요구가 존재한다.
[0007] 따라서, 기판 상에 멀티-패터닝된 하드마스크를 리소그래피로 생성하기 위한 개선된 방법에 대한 필요성이 존재한다.
[0008] 본원에서의 실시예들은, 광학적으로 불투명한 재료 또는 삼-층 스택을 반복적으로 애싱(ashing) 및 증착할 필요 없고, 하드마스크에 대해 다음의 패터닝 단계를 수행하기 위해, 레지스트만이 박리되고, 기판이 세정된 후에 재-적용될 필요가 있는, 메모리 또는 하드마스크 층의 멀티-패터닝을 수행하기 위한 장치 및 방법들을 제공한다. 일 양상에서, 이는, 리소그래피 노광 단계의 파장에서, 레지스트의 광학 특성들에 매칭되거나 또는 매우 근사하게 매칭되도록 광학적으로 튜닝된 박막을 하드마스크 층으로서 적용하여, 레지스트-하드마스크 층 계면에서의 반사를 생성하지 않는 하드마스크 층을 제공함으로써, 달성된다. 일 실시예에서, 메모리 층은, 이전에 SiOxNyCz:Hw라고 지칭된 화합물들 내로의 수소의 제어되는 도핑을 포함하는 변형을 포함하여, PVD 증착된 실리콘 산화물 또는 실리콘 풍부 산화물, 또는 PVD SiN 또는 실리콘 풍부 SiN, 또는 SiC 또는 실리콘 풍부 SiC, 또는 선행하는 것들의 조합이며, 여기에서, w, x, y, 및 z는, 0 % 내지 100 %로 서로에 관하여 농도가 변화될 수 있다. SiOxNyCz:Hw 층과 같은 메모리 층은, 노광 파장(전형적으로, 진보된 리소그래피의 경우 193 nm)에서, 메모리 층 상에 형성되고 패터닝될 포토-레지스트의 광학 특성들과 실질적으로 유사하거나 또는 거의 매칭되는 광학 특성들을 갖는다. 따라서, 포토-레지스트와 메모리(하드마스크) 층의 계면은 노광 파장에 대해 광학적으로 "비가시적"이다. 이는, 노광된 포토-레지스트가 본질적으로, 원하는 노광 패턴으로부터의 광학 토포그래피 또는 반사율 유발된 변동들을 갖지 않으면서, 중간 재료 층들을 적용하고, 패터닝하고, 박리할 필요 없는, 하드마스크의 리소그래피 및 에칭의 다수의 시퀀스들을 허용한다. 결과로서, 각각의 후속 리소그래피 노광이, 동일한 또는 거의 동일한 반사율을 경험하여, 복잡한 광학 근접 교정들의 수행, 및 삼-층의 리소그래피, 에칭, 및 박리가 후속되는 다수의 복잡한 삼-층들의 적용에 대한 필요성을 제거한다.
[0009] 본원에서의 실시예들은, 펌핑 시스템 및 챔버 냉각 시스템, 전면 부식 마그네트론 캐소드, 프로세스 키트 및 가스 유동 설계, 정전 척(ESC), 펄스형 DC 전력 공급부, 도핑된 실리콘 타겟, 및 H 및/또는 O 및/또는 N 및/또는 C 함유 가스 공급부들을 포함하는, 광학적으로 매칭된 하드마스크를 형성하기 위한 하드웨어를 포함한다.
[0010] 몇몇 실시예들에서, 하드웨어는, 특정적으로 요구되는 레지스트에 광학적으로 매칭된 SiOxNyCz:Hw 층의 형성을 가능하게 하도록 구성된다. SiOxNyCz:Hw 막의 굴절률(n) 및 흡광 계수(K)는, 층을 에칭하기 위해 사용되는 레지스트에 대해 막의 광학 특성들을 매칭시키기 위해, 가스 유동들, 및 결과적인 막의 w, x, y, 및 z 값들을 조정함으로써 튜닝가능(tunable)하다.
[0011] 본 개시의 실시예들은, 막 스택 상에 하드마스크를 형성하기 위한 방법을 제공할 수 있으며, 그 방법은, 챔버에 배치된 타겟으로부터 기판의 표면 상으로 실리콘을 포함하는 재료를 스퍼터링하는 단계, 및 타겟으로부터 실리콘을 포함하는 재료를 스퍼터링하면서, 프로세스 가스의 유동을 전달하는 단계를 포함하고, 프로세스 가스는 산소 및 질소를 포함하고, 프로세스 가스에서의 산소 대 질소의 비율은, 의도된 리소그래피 노광 파장에서, 스퍼터링된 재료의 광학 특성이, 스퍼터링된 재료의 표면 상에 배치될 포토-레지스트 층의 광학 특성과 실질적으로 동등한 값을 갖도록, 조정된다.
[0012] 본 개시의 실시예들은 추가로, 하드마스크 층을 제공할 수 있으며, 그 하드마스크 층은 기판의 표면 상에 배치된 SiOxNy 층을 포함하고, SiOxNy 층의 실리콘, 산소, 및 질소 함유량은, SiOxNy 층의 굴절률(n)이, SiOxNy 층 상에 형성될 레지스트 층의 굴절률(n)과 실질적으로 동등하도록 조정되고, 굴절률들은 의도된 리소그래피 노광 파장에서 측정된다. SiOxNy 층은 또한, SiOxNy 층 상에 형성될 레지스트 층의 흡광 계수와 실질적으로 동등한 흡광 계수를 가질 수 있다.
[0013] 본원에서의 실시예들의 상기 열거된 특징들이 획득되고 상세히 이해될 수 있는 방식으로, 앞서 간략히 요약된 본 발명의 보다 구체적인 설명이 본 발명의 실시예들을 참조로 하여 이루어질 수 있는데, 이러한 실시예들은 첨부된 도면들에 예시되어 있다.
[0014] 도 1은, 삼-층 에칭을 사용하여 하드마스크 층을 멀티-패터닝하기 위한 통상적인 사이클을 도시한다.
[0015] 도 2는, 단일-층 에칭을 사용하여 하드마스크 층을 멀티-패터닝하기 위한 본원에서의 실시예를 도시한다.
[0016] 도 3은, 하드마스크 층을 형성할 수 있는 프로세스 챔버의 일 실시예의 단면도를 도시한다.
[0017] 도 4a 내지 도 4m은, 단일-층 에칭을 사용하여 하드마스크 층을 멀티-패터닝하기 위한 프로세스 흐름을 도시한다.
[0018] 도 5는, 인-시튜 및 원격 플라즈마 활성화된 O2를 이용한 애싱으로부터의 하드마스크 층에 대한 변화들을 도시한다.
[0019] 도 6은, 인-시튜 및 원격 플라즈마 활성화된 H2/N2를 이용한 애싱으로부터의 하드마스크 층에 대한 변화들을 도시한다.
[0020] 도 7은, 기판 상에 멀티-패터닝된 하드마스크를 리소그래피로 생성하는데 적합한 예시적인 클러스터 툴(700)을 예시한다.
[0021] 실시예들의 이해를 용이하게 하기 위하여, 도면들에 대해 공통인 동일한 엘리먼트들을 지시하기 위해 가능한 경우에 동일한 참조 번호들이 사용되었다. 일 실시예의 엘리먼트들 및 피처들이 추가적인 설명 없이 다른 실시예들에 유익하게 포함될 수 있다는 것이 고려된다.
[0022] 그러나, 첨부된 도면들은 단지 예시적인 실시예들을 도시하는 것이므로 본 발명의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 본 발명이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
[0023] 몇몇 실시예들에서, 위에놓인 포토-레지스트 층의 광학 특성들에 대하여 실질적으로 유사한 광학 특성들을 갖는 하드마스크 층이 제공된다. 하드마스크 층의 광학 특성들은, 포토-레지스트의 리소그래피 파장들에서의 광의 내부 반사들 및 굴절들이 발생하지 않거나, 또는 노광된 포토-레지스트 피처의 정밀도의 저하가 발생하지 않는 정도로 최소화되도록 하는 정도이다. 하드마스크 층은, 하드마스크 층 상에 포토-레지스트를 형성하는 단계, 포토-레지스트를 노광시키는 단계, 현상된 패턴을 포토-레지스트로부터 하드마스크 층으로 전사하는 단계, 및 하드마스크 층으로부터 포토-레지스트를 제거하기 위해 포토-레지스트를 박리/애싱하는 단계, 및 그 후에, 하드마스크 층 상에 직접적으로 포토-레지스트의 다른 층을 수용하기 위해 하드마스크 층을 세정하고 건조시키는 단계의 단계들을 반복함으로써, 다수회 패터닝되도록 제공된다.
[0024] 메모리 층이라고 또한 호칭되는 하드마스크 층은, 웨이퍼와 같은 반도체 층 상에 직접적으로 위치될 수 있고, 기판 내로의 도펀트들의 확산 또는 이온 주입을 위해 그 반도체 층 상에 마스크를 제공하고, 또한, 인터커넥트들, 뿐만 아니라, 기판 표면 위에 형성될 수 있는, 상승된 게이트들, 캐패시터들 등을 위한 막 층들과 같은 다른 피처들 및 디바이스들의 형성을 위한, 증착된 막 층들에서의 개구들의 형성에서 사용될 수 있다.
[0025] 본원에서 구체적으로 설명되는 실시예는, 유전체 인터커넥트 재료에서의 작은 치수들 및/또는 높은 종횡비들을 갖는 금속 함유 피처들의 형성을 위하여, 유전체 인터커넥트 재료를 패터닝하고 에칭하기 위해 궁극적으로 사용될 멀티-패터닝된 하드마스크를 궁극적으로 형성하기 위한 방법들을 개시한다. 본원에서 논의되는 바와 같이, 피처들의 높은 종횡비는, 4:1을 초과하는 종횡비를 갖는 서브미크론 구조들을 지칭하고, 작은 치수들은, 약 55 nm 미만인 치수들을 갖는 서브미크론 구조들을 지칭한다. 증착 프로세스는, 프로세싱 동안에, 프로세싱 챔버 내로 적어도 비활성 가스를 공급하는 것을 포함할 수 있다. 증착 프로세스 동안에 가스 혼합물에 공급되는 비활성 가스의 부분 압력 및 가스 비율을 조정함으로써, 기판 표면에 걸쳐 형성된 우수한 프로파일 제어 및 막 균일성이 획득될 수 있다.
[0026] 본원에서의 실시예들은, 이전에 SiOxNyCz:Hw라고 지칭된 화합물들 내로의 수소의 제어되는 도핑을 포함하는 변형을 포함하여, 물리 기상 증착, 이하 PVD 실리콘 산화물 또는 실리콘 풍부 산화물, 또는 PVD SiN 또는 실리콘 풍부 SiN, 또는 SiC 또는 실리콘 풍부 SiC, 또는 선행하는 것들의 조합을 형성하기 위한 방법들을 제공하며, 여기에서, w, x, y, 및 z는, 0 % 내지 100 %로 농도가 변화될 수 있다. SiOxNyCz:Hw 층은, 하드마스크를 포토-레지스트로부터 광학적으로 구별가능하지 않게 하기 위해, 노광 파장(진보된 리소그래피의 경우 193 nm)에서, SiOxNyCz:Hw 층 위에 적용되어, 본원에서 때때로 넓게 SiONC 막 층이라고 지칭되는 SiOxNyCz:Hw 막 층을 에칭하기 위해 사용될 포토-레지스트들에 대해 충분히 매칭되는 광학 특성들을 갖는 하드마스크로서 생성된다. 몇몇 구성들에서, SiOxNyCz:Hw 층은, 바람직한 광학 특성들을 갖는, SiOxCz:Hw 층, SiOxNy:Hw 층, 또는 SiOxNyCz:Hw 층을 포함할 수 있다. 레지스트와 하드마스크의 광학 특성들의 매칭은, 예컨대, 레지스트가, 유효한 광학 토포그래피 또는 레지스트의 반사율의 변동들 없이, 본질적으로 "광학적으로 평탄화된(optically planarized)" 상태로 유지되면서, 리소그래피, 에칭, 레지스트 박리, 및 추가적인 하드마스크 패터닝을 위한 하드마스크 상의 레지스트의 직접적인 재적용의 다수의 시퀀스들을 허용한다. 이는, 후속 리소그래피 노광들이, 동일한 또는 실질적으로 동일한 반사율을 경험할 수 있게 하여, 복잡한 광학 근접 교정들을 시뮬레이팅하고 수행할 필요성을 제거할 수 있게 한다. 부가적으로, 단일 레지스트 층만이 하드마스크 상에 직접적으로 적용될 필요가 있기 때문에, 리소그래피, 에칭, 및 박리의 다수의 복잡한 삼-층 사이클들이 제거된다.
[0027] 도 1은, 삼-층 포토-레지스트를 사용하여 하드마스크 층을 멀티-패터닝하기 위한 통상적인 종래 기술 사이클(100)의 예를 도시하며, 삼-층 포토-레지스트는 하드마스크 층 위에 적용될 것이고, SiO2 막 층을 에칭하기 위해 사용될 것이다. 통상적인 사이클(100)은 도 1의 스냅샷들(110 내지 160)로 도시되며, 스냅샷들(110 내지 160)은, 기판의 프로세싱이 진행됨에 따른, 기판의 동일한 부분들의 도시들이다. 예에서, 이중 하드마스크 에칭 층 패러다임이 도시되며, 이중 하드마스크 에칭 층 패러다임에서, 패터닝될 궁극적인 층, 즉, 저-K 층(101)이, 제 1 하드마스크(102), 제 1 광학 평탄화 층(103), 및 애싱 배리어(104)에 의해 덮이고, 그 위에, 메모라이제이션 층(105)이 형성된다. 구체적으로, 기판(109)은 저 K 재료(101)를 포함하며, 그 위에, 티타늄 질화물(TiN) 금속 하드마스크(102) 층이 형성되고, 그 위에, 제 1 광학 평탄화 층(103) 및 애싱 배리어(104)가 형성된다. 메모라이제이션 층(105)(하드마스크 층)이 애싱 배리어(104)의 상단 표면 상에 배치된다. 메모라이제이션 층(105)의 상단 상에 삼-층(116)이 배치된다. 삼-층은 제 2 광학 평탄화 층(106), 및 제 2 광학 평탄화 층(106) 상에 형성된, 실리콘 함유 반사-방지 층(107) 및 포토-레지스트(108)를 그 순서대로 포함한다. 종래 기술에서, 메모라이제이션 층은 화학 기상 증착을 사용하여 형성되고, 여기에서, 실리콘 및 산소 전구체들이, 전형적으로 플라즈마 환경에서, 하드마스크 막을 형성하기 위해 결합된다.
[0028] 제 1 스냅샷(110)에서, 포토-레지스트(108)를 노광시키기 위해, 리소그래피가 사용되었고, 포토-레지스트(108)에서 패턴 피처(118)가 현상되었다. 피처(118)는, 포토-레지스트(108)가 레지스트의 리소그래피 노광 및 후속 현상에 의해 제거된 영역을 표현한다.
[0029] 제 2 스냅샷(120)에서, 제 2 광학 평탄화 층(106) 및 메모라이제이션 층(105)을 통해 제 1 피처(125)를 에칭하기 위해, 에칭 프로세스가 수행된다. 에칭 프로세스 동안에, 포토-레지스트(108)가 적어도 부분적으로 에칭되어 제거되고, 실리콘 반사-방지 층(107)의 노출된 부분, 제 2 광학 평탄화 층(106), 및 메모라이제이션 층(105)이 에칭된다.
[0030] 제 3 스냅샷(130)에서, 삼-층(116)이 메모라이제이션 층(105)으로부터 애싱되거나, 또는 그렇지 않으면, 박리된다. 이는, 층 스택의 상단 표면 상에, 부분적으로 패터닝된 메모라이제이션 층(105)을 남긴다. 부가적으로, 메모라이제이션 층은, 제 2 스냅샷(120)에서 도시된 바와 같은 이전의 에칭 프로세스의 결과로서, 메모라이제이션 층을 통하는 개구(135)를 갖는다. 개구(135)는, 메모라이제이션 층(105)에서 생성되도록 요구되는 전체 패턴의 단지 일부이다. 그러나, 생성된 토포그래피(topography)로 인해, 메모라이제이션 층(105)의 추가적인 리소그래피는 메모라이제이션 층(105)의 재평탄화 및 광학 격리를 요구한다. 따라서, 메모라이제이션 층(105)의 상단 상에 다른 삼-층(145)이 형성된다. 이는, 제 2 광학 평탄화 층(106) 및 실리콘 반사-방지 층(107)의 제 3 적용을 증착하는 것을 수반하고, 그 위에, 포토-레지스트(108)의 적용이 후속된다.
[0031] 제 4 스냅샷(140)에서, 제 2 패턴(148)을 형성하기 위해, 레지스트 층(108)을 리소그래피로 노광시키고 현상한 후에, 새롭게 재형성된 삼-층(145)이 패터닝되었다. 제 2 패턴(148)은 제 5 스냅샷(150)에서 도시된 제 2 에칭에서 사용된다. 제 2 에칭 단계는 재형성된 삼-층(145) 및 메모라이제이션 층(105)에서 (깔때기 형상의 피처 또는 개구(155)로서 도시된) 재료를 제거한다. 제 6 스냅샷(160)에서 도시된 바와 같이, 제 2 박리 프로세스 후에, 메모라이제이션 층(105) 위의 삼-층(145)의 나머지들이 제거된다. 이제, 메모라이제이션 층(105)은 2개의 형성된 개구들(135 및 165)을 갖는다.
[0032] 동일한 하드마스크 층의 각각의 패터닝 단계에 있어서, 이전의 삼-층이 기판으로부터 박리되어야만 하고, 기판이 세정되어야만 하고, 그 후에, 새로운 삼-층이 적용되어야만 한다. 도 1에서 설명된 동작들은, 제 6 스냅샷에서 보이는 개구들(135 및 165)을 형성하는 경우에, 리소그래피 동작에 대해, 포커스를 유지하고, 메모라이제이션 층(105)을 광학적으로 격리시키도록, 웨이퍼를 평탄화하거나 또는 광학적으로 플래트닝(flatten)하기 위해, 6개의 층들(2개의 삼-층들)의 증착을 요구한다. 이하에서 논의되는 실시예들은, 하드마스크 층을 추가로 패터닝하기 위한 후속 리소그래피 단계들 동안에, 패터닝된 하드마스크 층을 광학적으로 평탄화하거나 또는 격리시킬 필요 없이, 다수의 패터닝 단계들에서 하드마스크 층에 다수의 개구들을 준비하기 위한 장치 및 방법들을 제공한다. 도 2는, 본원에서의 일 실시예에 따른, 광학적으로 매칭된 하드마스크 층을 멀티-패터닝하기 위한 새로운 사이클(200)을 도시한다.
[0033] 도 2에서 도시된 바와 같이, 새로운 사이클(200)은, 2개의 개구들(235 및 265)이 2개의 상이한 리소그래피 단계들에서 하드마스크 층(205)에 개별적으로 형성되는, 기판의 일부에 대한 스냅샷들(210 내지 260)을 포함한다. 예에서, 기판은, TiN 금속 하드마스크(202)를 위에 갖는 저 K 재료(201), 및 제 1 광학 평탄화 층(203)(바닥 층), 및 반사-방지 코팅/애칭 배리어(204)(중간 층)를 포함한다. (그 위에 형성된 하드마스크 층인) "메모라이제이션" 하드마스크 층(205)이 ARC/애싱 배리어(204)의 상단 표면 상에 배치된다. ARC/애싱 배리어(204)는, 하드마스크 층(205)에 대해 수행되는 에칭 및 PR 박리에 대해, (λ = 193 nm에서의) 반사-방지 특성들, 및 에칭 정지 및 애싱 배리어 특성들 양자 모두를 갖는 박막을 포함할 수 있다. ARC/애싱 배리어(204)는 Si 계 재료로 형성될 수 있다. 대안적으로, ARC/애싱 배리어(204)는, 알루미늄 질화물(AlN), AlON, SiN, TiN, 또는 반사-방지 특성들, 에칭 정지 특성들, 애싱 배리어 특성들을 갖는 다른 강건한(robust) 재료로 형성될 수 있고, 또한, 선택적으로 제거될 수 있다. 예컨대, ARC/애싱 배리어(204)는 기판의 표면 위에 AlN 층을 증착함으로써 형성될 수 있다. AlN 층은 물리 기상 증착, 화학 기상 증착, 원자 층 증착, 또는 다른 적합한 방법에 의해 형성될 수 있다. 하드마스크 층(205)의 상단 상에, 포토-레지스트 층(208)만이 배치되고, 그에 따라, 포토-레지스트 층(208)은, 적어도 부분적으로, 하드마스크 층(205)과 직접적으로 접촉한다.
[0034] 하드마스크 층(205)은, 0 % 내지 100 %의 범위에 있는, w, x, y, 및 z의 다양한 값들을 갖는 SiOxNyCz:Hw 막일 수 있다. 몇몇 경우들에서, SiON, SiOC, 또는 SiONC 타입 막들은, 본원에서 사용되는 명명법 ":H"에 의해 표시된 바와 같이, 수소(H)로 도핑될 수 있다. 하드마스크 층(205)의 조성은, 전형적으로 193 nm인, 하드마스크 층(205)의 리소그래피 패터닝에 대한 노광 파장에서, 포토-레지스트 층(208)의 n 및 K 값들에 매칭하기 위해 튜닝된다. 실리콘 타겟으로부터 물리 기상 증착에 의해 형성된 SiOxNy 막들은, 노광 파장 193 nm에서, 1.5 내지 2.5의 범위에 있는 굴절률(n) 및 대략 0 내지 0.3의 흡광 계수(K)를 갖는다. SiOxNyCz:Hw 막의 종단(termination)은, 그 위에 형성되는 다음 층, 즉, 포토-레지스트 층(208)의 특성들에 영향을 미칠 수 있다. 따라서, 몇몇 구성들에서, 포토-레지스트 층(208)과 하드마스크 층(205)의 계면, 또는 종단 구역에서 발견되는, 하드마스크 층(205)에서의 재료의 조성 및/또는 특성들을 조정하는 것이 바람직하다. 하드마스크 층(205)과 포토-레지스트 층(208)의 계면에 있는, 하드마스크 층(205)의 종단 구역은, 겨우 수 옹스트롬 또는 단분자층 두께일 수 있다. 일 예에서, 종단 구역에서의 H 및/또는 N의 농도가, 적어도, 형성된 층의 나머지 내의 H 및/또는 N의 농도 미만이도록, 증착 프로세스의 후반 스테이지들 동안에, 질소 및/또는 수소 운반 가스(들)의 유동들을 턴오프시킴으로써, 계면 구역에서 수소(H) 및/또는 질소(N) 농도를 튜닝하는 것이 바람직할 수 있다. 일 예에서, 하드마스크 층(205)의 표면에서의 수소의 농도가, 증착된 하드마스크 층(205)의 두께에 걸친 평균 수소 농도 미만이고, 그리고/또는 하드마스크 층(205)의 표면에서의 질소의 농도가, 증착된 하드마스크 층(205)의 두께에 걸친 평균 질소 농도 미만이다. 형성된 하드마스크 층(205)의 결정 구조 또는 조성(예컨대, H 및/또는 N 농도)을 변경하기 위해, 이온화된 아르곤(Ar) 가스와 같은 가스 원자들로, 증착된 하드마스크 층(205)의 표면에 충격을 가하는 것이 사용될 수 있다. 충격 프로세스는, 기판의 표면 위에 플라즈마를 형성하고, 그 후에, 플라즈마에서의 이온화된 가스 원자들이 기판의 표면에 충격을 가하도록, 기판, 또는 기판이 위에 놓인 기판 지지부를 바이어싱함으로써, 수행될 수 있다. 일 구성에서, 충격 프로세스는, 표면의 접촉각(wetting angle) 특성들 및 막의 표면 에너지를 변경 및/또는 조정하기 위해, 하드마스크 층(205)의 형성에서의 마지막 단계로서 수행된다. 따라서, 위에서 논의된 프로세스들 중 하나의 사용에 의해, 하드마스크 층(205)의 표면 및 종단 구역의 특성들은, 표면이 소수성이도록, 또는 적어도, 균일한 조성 타입 하드마스크 층 및/또는 "증착-직후의(as-deposited)" 하드마스크 층보다 더 소수성이도록, 조정될 수 있다. 부가적으로, 그러한 프로세스들 중 적어도 하나의 사용에 의해, 하드마스크 층(205)은, 그 위에 형성된 포토-레지스트 층(208)을 포이즈닝(poison)하지 않도록, 비활성이고 안정적이게 될 수 있다. 막의 화학량이 증착 온도에 대해 크게 의존적이지 않기 때문에, 낮은 온도 증착이 가능하다.
[0035] 부가적으로, 증착된 하드마스크 층(205)의 표면에 충격을 가하는 이온들이 또한, 기판 상에 포토-레지스트 층(208)을 배치하기 전에, 기판의 평활한 표면을 촉진하도록, 기판으로 바이어싱될 수 있다. 기판으로의 이온들의 바이어싱이 강할수록, 기판 표면이 더 치밀하게 되고 더 평활하게 된다. 충격 프로세스는, 표면이, 포토-레지스트를 패터닝하는 경우에, 리소그래피 파장들을 스캐터링할 수 있는, 작은 범프들 또는 디보트(divot)들과 같은 거시적인 피처들 또는 상당한 거칠기를 갖지 않도록, 하드마스크 층(205)의 표면을 평활화하기 위해 사용될 수 있다. 유리하게, 포토-레지스트 층(208)에서의 패턴은, 하드마스크 층(205)에서 임계 치수들을 에칭하기 전에, 엄격하게 제어된다.
[0036] 몇몇 실시예들에서, 하드마스크 층(205)의 특성들은, 패터닝 시퀀스의 리소그래피 패턴 페이즈(phase)의 정렬 동안에, 전형적으로 530 또는 630 nm인 정렬 검사 파장(들)에서, 하드마스크 층(205)에 형성된 이전의 정렬 마크들 또는 정렬 패턴들이, 하드마스크 층(205) 위에 배치된 포토-레지스트 층과 구별가능하게 되도록, 조정된다. 하드마스크 층(205)의 굴절률(n) 또는 흡광 계수(K)는 정렬 파장(530 nm/630 nm)에서 포토-레지스트 층(208)과 상이할 수 있지만, 여전히, 리소그래피 노광 파장(193 nm)에서는 유사할 수 있다. 흡광 계수는 파장에 대해 민감할 수 있다. 따라서, 하드마스크 층(205)은 수소(H), 붕소(B), 또는 칼륨(K)으로 도핑될 수 있다. 원하는 파장에서만 하드마스크 층(205)의 광학 특성들을 조정하기 위해, 증착 프로세스 동안에, 프로세스 가스(들)이 사용될 수 있거나, 또는 도펀트 원자들이 타겟에 부가될 수 있다. 따라서, 하드마스크 층(205)은, 193 nm의 리소그래피 파장에서 굴절률(n) 및 흡광 계수(K)를 실질적으로 매칭시키면서, 동시에, 530 nm 또는 630 nm의 정렬 파장에서 상이한 굴절률(n) 또는 흡광 계수(K)를 갖도록 튜닝될 수 있다. 대안적으로, 193 nm의 리소그래피 파장에서 하드마스크 층(205)을 포토-레지스트 층(245)과 구별가능하게 하지만, 530 nm 또는 630 nm의 정렬 파장에서는 구별가능하게 하지 않도록, 하드마스크 층(205)에 다이(dye)가 부가될 수 있다.
[0037] 본원에서 설명되는 바와 같이, 하드마스크 및 레지스트의 광학 특성들은, 하드마스크 상의 레지스트의 단일 층만을 사용하여 하드마스크가 반복적으로 패터닝될 수 있게 할 정도로 충분히 유사하다. 광학적으로 평탄하기 위해, 하드마스크와 레지스트의 계면에서의 반사율은 최대 1 내지 2 %일 필요가 있다. 반사율이 차이 함수(차이 function)이기 때문에, 2개의 재료들의 계면에서 반사가 없을 수 있게 하기 위해, n 및 K를 매칭시켜야만 하며; 단순히 n을 매칭시키는 것은 충분하지 않다. 포토-레지스트 층(208)에 관하여, 매칭된 하드마스크 층(205)에 있어서, n 및 K는, 프레넬 방정식(Fresnel equation)들이 < 2 % 반사율을 예측하도록 충분히 매칭된다. 그러나, 가장 진보된 리소그래피에서, 프레넬 방정식들은 < 0.5 % 반사율을 예측해야 한다. 하드마스크 층 및 포토-레지스트에 대한 n 및 K 값들에서의 차이는, 레지스트에 대해 충분히 매칭된 하드마스크의 표시자를 제공한다. 포토-레지스트 층(208)에 대해 충분히 매칭된 하드마스크 층(205)은, ± 0.01 내의 K 값, 및 ± 0.01 내의 n 값을 갖는다.
[0038] 스퍼터링된 Si에 질소 또는 수소를 혼합하기 위해, 스퍼터링 챔버에 존재하는 산소의레벨이 매우 낮아야만 한다. 1/10의 O2/N2 비율에서도, O2에 대한 "10 %" 값은, 충족되기에, 즉, 질소를 제외하면서, PVD 증착된 실리콘에서의 댕글링 Si 결합들(결합 위치들)에 결합하기에 충분하다. 예컨대, 실리콘 댕글링 결합들(결합 위치들)의 100개의 원자들에 있어서, O2의 100개의 원자들 및 N2의 10,000개의 원자들을 도입하면, N2를 제외하고, O2의 100개의 원자들이 Si 댕글링 결합들과 결합할 것이다. 따라서, 질소는 막에 거의 혼합되지 않을 것이다. 따라서, 막의 O2/N2 비율에 의해 굴절률을 튜닝하는 것은, 증착 프로세스 동안에 O2 가스 유동을 스타빙(starving)함으로써 튜닝될 수 있다.
[0039] 도 2의 제 1 스냅샷에서, 구멍(218)을 형성하도록 현상되는 포토-레지스트 층(208) 상에 패턴을 노광시키기 위해, 193 nm 파장의 "자외선 광"(전자기 에너지)이 사용된다. 리소그래피 툴은 동시에, 십억개의 그러한 피처들을 프린팅할 수 있다. 그러나, 칩들이 더 치밀하게 됨에 따라, 칩 설계들은 수십억개를 넘는 피처들을 요구하였다. 이를 달성하기 위해, 리소그래피 툴은, 단일 동작에서, 표면에 또는 표면 상에 형성될 전체 피처들 중 일부만을 노광시킨다. 나머지 피처들에 대한 패턴들은, 후속 동작들 동안에, 기판 상에 정렬된다. 그 후에, 후속 동작들에서, 나머지 피처들이 층에 또는 층 상에 형성된다. 따라서, 삼십억개의 피처들의 리소그래피 노광은 적어도 3개의 사이클들을 요구할 수 있다.
[0040] 구멍(218)은 하드마스크 층(205)에 형성될 더 큰 설계 패턴의 일부이다. 포토-레지스트 층(208)에서의 패턴 구멍(218)은, 구멍(218) 내의 하드마스크 층(205)의 상단 표면을 노출시킨다. 하드마스크 층(205)은, 포토-레지스트 층(208)에 매칭된 또는 거의 매칭된, 굴절률(n) 및 흡광 계수(K)를 갖는다. 포토-레지스트 층(208)과 하드마스크 층(205)의 광학 특성들(n 및 K)을 매칭시키거나 또는 거의 매칭시킴으로써, 포토-레지스트 층(208)과 하드마스크 층(205)의 계면은, 리소그래피 파장의 자외선 광을 반사시키지 않거나 또는 굴절시키지 않거나, 또는 적어도 단지 최소한으로, 반사시키거나 또는 굴절시키고, 따라서, 계면은 리소그래피 노광 파장에 대해 "비가시적(invisible)"이게 된다. 결과로서, 포토-레지스트 층(208) 및 하드마스크 층(205)은 함께, 이들의 계면에서의 삼차원 피처들의 존재에도 불구하고, 그리고 아래놓인 하드마스크의 각각의 패터닝 단계에 대해 광학 평탄화 층을 생성할 필요 없이, 193 nm의 자외선 노광 파장에 대해 광학적으로 플래트닝된 또는 평탄화된 것으로 나타난다. 일 실시예에서, 포토-레지스트 층(208) 및 하드마스크 층(205)은 굴절률(n) = 1.6 및 흡광 계수(K) = 0.05를 갖는다. 결과로서, 노광 전자기 에너지는, 하드마스크 층(205)과 위에놓인 포토-레지스트 층(208)의 물리적인 계면에서 반사 또는 굴절되지 않을 것이다.
[0041] 제 2 스냅샷(220)에서, 하드마스크 층(205) 및 포토-레지스트 층(208)의 노출된 표면들 상에, 선택적인 등각 폴리머(226)가 증착되었고, 개구(225)를 생성하기 위해, 선택적인 등각 폴리머(226) 상에서 에칭 프로세스가 수행된다. 193 nm 파장 리소그래피는, 그것이 포토-레지스트 층(208)에 형성할 수 있는, 트렌치들과 같은 피처들의 사이즈(폭)에 대해 실제적인 제한들을 갖는다. 등각 폴리머의 증착은, 193 nm 리소그래피만으로 가능한 것보다 더 좁은 피처들을 가능하게 한다. 대안적으로, 리소그래피에 대한 더 작은 파장들이, 원하는 폭의 패턴을 생성하기 위해 활용될 수 있다. 그러한 경우에서, 등각 폴리머는 사용되지 않을 것이다.
[0042] 제 3 스냅샷(230)에서, 제 1 개구(235)를 형성하기 위해, 아래놓인 하드마스크 층(205)을 에칭한 후에, 하드마스크 층(205)에 대한 굴절률(n) 또는 흡광 계수(K) 값을 상당히 변화시키지 않으면서, 애싱 동작에 의해, 등각 폴리머 측벽들(226) 및 포토-레지스트 층(208)이 제거되었다. 일 실시예에서, 포토-레지스트 층(208)을 애싱하기 위해, 원격 O2 플라즈마가 사용된다. 대안적으로, H2와 N2와 같은 수소 함유 가스들과 질소 함유 가스들의 혼합물이, 선택적으로 원격 플라즈마 소스에서 활성화된 후에, 포토-레지스트 층(208)을 애싱하기 위해 사용된다. 개구(235)는 하드마스크 층(205)에 생성되도록 요구되는 전체 패턴의 일부만을 표현한다.
[0043] 애싱은 원격 플라즈마 소스로 또는 인-시튜(in-situ)로 수행될 수 있다. 다수의 애싱 동작들을 지원하기 위해, 하드마스크 층(205)에 대한 굴절률(n) 및 흡광 계수(K) 값에서의 변화들이 최소여야만 한다. 도 5는, 인-시튜로 형성된 O2 플라즈마(505), 및 원격으로 형성된 O2 플라즈마(550)를 이용한 애싱 동안의 하드마스크 층(205)에서의 변화들을 도시한다.
[0044] 인-시튜로 형성된 O2 플라즈마(505)의 효과의 3개의 그래프 표현들은, 그래프(510)에서, 층에 걸친 메모라이제이션 층(즉, 하드마스크 층) 두께, 그래프(520)에서, 층에 걸친 메모라이제이션 층의 굴절률, 및 그래프(530)에서, 층에 걸친 메모라이제이션 층의 흡광 계수를 도시한다. 그래프들(510 내지 530)에 대해, 두께, 굴절률, 및 흡광 계수는 y-축 상에 플로팅된다(plotted). 기판의 중심으로부터 외부 에지로 동심원들을 따라 위치된 샘플 위치들에서의 49(사십구)개의 측정된 값들이 x-축을 따라 플로팅된다. 측정들은, 애싱 전(506)에 그리고 애싱 후(507)에 이루어진다. 그래프(510)에서 도시된 바와 같이, 메모라이제이션 층의 두께는, 애싱 전(506)으로부터 애싱 후(507)까지 변화된다. 그래프(520)에서 도시된 바와 같이, 메모라이제이션 층의 굴절률은, 애싱 전(506)으로부터 애싱 후(507)까지 변화된다. 그래프(530)에서 도시된 바와 같이, 메모라이제이션 층의 흡광 계수는, 애싱 전(506)으로부터 애싱 후(507)까지 변화된다. 인-시튜로 형성된 O2 플라즈마를 사용하는 애싱은, SiON의 산화에 의해 기인할 수 있는, O2 함유량의 증가에 따른, SiON에서의 굴절률의 최소의 하락 및 작은 두께 변화를 나타내었다.
[0045] 애싱 매체로서의 원격으로 형성된 O2 플라즈마(550)의 효과의 3개의 그래프 표현들은, 그래프(560)에서, 층에 걸친 메모라이제이션 두께, 그래프(570)에서, 층에 걸친 메모라이제이션 층의 굴절률, 및 그래프(580)에서, 층에 걸친 메모라이제이션 층의 흡광 계수를 도시한다. 다시, 그래프들(560 내지 580)에 대해, 두께, 굴절률, 및 흡광 계수는 y-축 상에 플로팅된다. 기판의 중심으로부터 외부 에지로 동심원들을 따라 위치된 샘플 위치들에서의 49개의 측정된 값들이 x-축을 따라 플로팅된다. 그래프(560)에서 도시된 바와 같이, 메모라이제이션 층의 두께는, 애싱 전(506)으로부터 애싱 후(507)까지 실질적으로 변화되지 않는다. 그래프(570)에서 도시된 바와 같이, 메모라이제이션 층의 굴절률은, 애싱 전(506)으로부터 애싱 후(507)까지 실질적으로 변화되지 않는다. 그래프(580)에서 도시된 바와 같이, 메모라이제이션 층의 흡광 계수는, 애싱 전(506)으로부터 애싱 후(507)까지 실질적으로 변화되지 않는다.
[0046] 도 6은, 인-시튜로 형성된(605) 그리고 원격으로 형성된(650) 수소(H2) 함유 가스들과 질소(N2) 함유 가스들(H2/N2)의 플라즈마 혼합물을 이용한 애싱 동안의 하드마스크 층(205)에서의 변화들을 도시한다.
[0047] 애싱 매체로서의 원격으로 형성된 H2/N2 플라즈마(605)의 효과의 3개의 그래프 표현들은, 도 5와 동일한 방식으로, 그래프(610)에서, 층에 걸친 메모라이제이션 두께, 그래프(620)에서, 층에 걸친 메모라이제이션 층의 굴절률, 및 그래프(630)에서, 층에 걸친 메모라이제이션 층의 흡광 계수를 도시한다. 그래프들(610 내지 630)에 대해, 두께, 굴절률, 및 흡광 계수는 y-축 상에 플로팅된다. 기판의 중심으로부터 외부 에지로 동심원들을 따라 위치된 샘플 위치들에서의 49개의 측정된 값들이 x-축을 따라 플로팅된다. 측정들은, 애싱 전(606)에 그리고 애싱 후(607)에 이루어진다. 그래프(610)에서 도시된 바와 같이, 메모라이제이션 층의 두께는, 애싱 전(606)으로부터 애싱 후(607)까지 실질적으로 변화되지 않는다. 그래프(620)에서 도시된 바와 같이, 메모라이제이션 층의 굴절률은, 애싱 전(606)으로부터 애싱 후(607)까지 실질적으로 변화되지 않는다. 그리고, 그래프(630)에서 도시된 바와 같이, 메모라이제이션 층의 흡광 계수는, 애싱 전(606)으로부터 애싱 후(607)까지 실질적으로 변화되지 않는다.
[0048] 인-시튜로 형성된 H2/N2 플라즈마(650)의 효과의 3개의 그래프 표현들은, 그래프(660)에서, 층에 걸친 메모라이제이션 두께, 그래프(670)에서, 층에 걸친 메모라이제이션 층의 굴절률, 및 그래프(680)에서, 층에 걸친 메모라이제이션 층의 흡광 계수를 도시한다. 다시, 그래프들(660 내지 680)에 대해, 두께, 굴절률, 및 흡광 계수는 y-축 상에 플로팅된다. 기판의 중심으로부터 외부 에지로 동심원들을 따라 위치된 샘플 위치들에서의 49개의 측정된 값들이 x-축을 따라 플로팅된다. 그래프(660)에서 도시된 바와 같이, 메모라이제이션 층의 두께는, 애싱 전(606)으로부터 애싱 후(607)까지 변화된다. 그래프(670)에서 도시된 바와 같이, 메모라이제이션 층의 굴절률은, 애싱 전(606)으로부터 애싱 후(607)까지 변화된다. 그리고, 그래프(680)에서 도시된 바와 같이, 메모라이제이션 층의 흡광 계수는, 애싱 전(606)으로부터 애싱 후(607)까지 변화된다. 인-시튜로 형성된 H2/N2 플라즈마를 사용하는 애싱은, 흡광 계수에서 특정한 양의 증가를 나타내었다.
[0049] 따라서, 애싱 매체로서 사용되는, O2 가스 또는 H2/N2 가스에 있어서, 메모라이제이션 층(하드마스크 층)(205)으로부터 레지스트를 애싱하기 위해 원격으로 플라즈마를 형성하는 것은, 인-시튜로 형성된 플라즈마를 사용하는 것보다, 하드마스크 층(205)의 굴절률(n) 및 흡광 계수(K) 값을 상당히 더 적게 변화시킨다. 이는, 광학 토포그래피 또는 반사율 변동들을 겪지 않는, 하드마스크에 피처들을 형성하기 위한, 레지스트의 리소그래프, 에칭, 및 박리의 다수의 시퀀스들을 허용한다.
[0050] 다시 도 2를 참조하면, 스냅샷(240)에서, 하드마스크 층(205)의 제 2 패터닝을 가능하게 하기 위하여, 하드마스크 층(205)에 나머지 개구들을 패터닝하는 목적을 위해, 포토-레지스트(245)가 하드마스크 층(205) 상에 증착되고 현상된다. 각각의 리소그래피 동작 전에, 개구들의 패턴들은, 530 nm 또는 630 nm 파장을 사용하여, 하드마스크 층(205)에 에칭된 패터들과 기판 상에서 정렬된다. 하드마스크 층(205)은, 193 nm의 리소그래피 파장에서, 포토-레지시트 층(245)에 매칭된, 굴절률(n) 및 흡광 계수(K)를 갖고, 하드마스크 층(205)과 포토-레지스트 층(245)의 계면은, 노광 전자기 에너지에 대해 광학적으로 구별가능하지 않다. 그러나, 하드마스크 층(205)은, 리소그래피 패턴의 정렬을 허용하기 위해, 약 530 nm 또는 약 630 nm의 파장에서, 포토-레지스트 층(245)과 상이한, 굴절률(n) 및 흡광 계수(K)를 갖는다. 따라서, 하드마스크 층(205)의 n 및 K는, 193 nm의 파장에서, 포토-레지스트(245)의 n 및 K와 구별가능하지 않지만, 530 nm 또는 630 nm의 파장에서는 구별가능하다. 이는, 이전에 에칭된 피처들을 광학적으로 평탄화하거나, 또는 리소그래피 전자기 에너지에 대한 노광으로부터, 이전에 에칭된 피처들을 차폐하기 위해, 이전에 요구되었던 바와 같이, 하드마스크 층(205) 상에 부가적인 재료를 증착할 필요성을 제거한다. 즉, 도 1에서 도시된 바와 같은, 제 2 광학 평탄화 층(106) 및 실리콘 반사-방지 층(107)을 포함하는 삼-층의 증착이 더 이상 요구되지 않는다. 부가적으로, 193 nm의 리소그래피 파장에서, 하드마스크 층(205)과 위에놓인 레지스트 사이의 계면 반사들이 존재하지 않거나 또는 수용가능하게 최소이기 때문에, 후속하는 리소그래피 동작에서 토폴로지(topology)를 교정할 필요가 없을 수 있고, 출원인들은, 광학 근접 교정을 사용하지 않으면서, 광학적으로 매칭된 레지스트와 메모라이제이션 층으로 패터닝을 달성하였다.
[0051] 제 4 스냅샷(240)에서, 패턴(248)이 포토-레지스트(245)에서 리소그래피로 노광되고 현상되었다. 패턴(248)은, 하드마스크 층(205)에서 형성될 더 큰 설계 패턴의 일부이다. 에칭 프로세스 전에, 하드마스크 층(205) 및 포토-레지스트 층(208)의 노출된 표면들 상에 등각 폴리머가 증착된다. 대안적으로, 등각 폴리머의 증착은 하드마스크 층(205)의 에칭 동안에 발생할 수 있다.
[0052] 제 5 스냅샷(250)에서, 에칭 동작 후의, 하드마스크 층(205)에서의 개구(265)가 도시된다. 에칭 후에, 패턴(248)의 측벽들(256) 상에서 등각 폴리머를 볼 수 있다. 제 6 스냅샷(260)에서, 등각 폴리머 측벽들(256) 및 포토-레지스트 층(245)이 애싱 동작에 의해 제거되었다. 애싱 동작은, 하드마스크 층(205)에 대한 굴절률(n) 또는 흡광 계수(K) 값을 유효하게 변화시키지 않는 방식으로 수행된다. 집적 회로 제조 프로세스에서, 기판들은 다수회 리소그래피로 프로세싱될 수 있다. 그러나, 동일한 하드마스크 층(205)에 대해 수행되는, 에칭 및 애싱의 다수의 리고스래픽 사이클들은, 하드마스크 층(205)의 굴절률(n) 또는 흡광 계수(K) 값을 상당히 변경하지 않는다. 결과로서, 개구들(235, 265)을 형성하기 위해, 광학 근접 교정들을 사용하고, 광학 평탄화 층 및 실리콘 반사-방지 층을 증착하기 위한 필요성이 없어지게 된다.
[0053] 193 nm 파장에서, 포토-레지스트들에 대해 하드마스크에 대한 n(굴절률) 및 K 값 양자 모두를 매칭시키는 것을 통해, 하드마스크, 즉, SiOxNyCZ가 형성된다. 다른 실시예에서, 하드마스크는 SiO2이다. 다시, 이는, 193 nm 파장에서, 하드마스크에서의 n 및 K를 포토-레지스트(연성 마스크)의 n 및 K에 매칭시키면서, 530 nm 또는 630 nm 파장에서는 이들을 구별하도록, 하드마스크에서의 n 및 K를 튜닝하는 것을 수반한다. SiON 막 층들을 형성하기 위해 사용되는 종래 기술 화학 기상 증착(CVD) 프로세스는 더 높은 온도들을 요구하고, 더 높은 K 값을 갖는 막을 산출하며, 이는, 실란 전구체로부터 막 내로 산소가 혼합되기 때문이다. 부가적으로, 종래 기술 막 층들은 전형적으로, 제거될 필요가 있을 수 있는, 부산물들, 즉, 스커밍(scumming)을 야기할 수 있고, 포토-레지스트를 손상(interfere)시키는 산들을 형성하는 N-H 또는 아민 결합들을 함유한다. 수소는 193 nm 파장을 흡수하는 Si-H를 형성하고, 따라서, K 값을 증가시킨다. 이는 특히, SOC 막의 써멀 버짓(thermal budget)을 만족시키기 위해 요구되는 낮은 증착 온도들(전형적으로, < 200 ℃)에서 해당된다. 따라서, CVD를 사용하면, SiON 층의 전자기 에너지의 흡수 또는 흡광 계수(K)가 너무 높게 된다. 출원인들은, 본원에서, 관련된 레지스트의 n 및 K 값들에 대해 튜닝가능한, 물리 기상 증착(PVD) 형성된 SiOxNyCZ 막 또는 층이 형성될 수 있다는 것을 개시한다. 부가적으로, 하드마스크 층은 200 ℃보다 훨씬 아래에서 형성될 수 있고, 수용가능한 광학적으로 튜닝된 하드마스크 층들은, 반응성 분위기에서 실리콘을 스퍼터링함으로써, 대략 20 내지 25 ℃에서 증착되었다.
[0054] 그러나, 실리콘은 스퍼터링하는 것이 어렵다. 일반적으로, 유전체 층을 스퍼터링하는 경우에, 표면은 전하들을 축적할 것이고, 이는, 타겟의 입자들의 방출 및 아킹으로 이끌 것이다. 펄스 DC의 사용은, 타겟의, 스퍼터링을 위한 네거티브로부터, 스위핑(sweeping) 또는 전하 스크러빙(scrubbing)(유전체 표면 상의 모든 전하들을 중성화시킴)을 위한 포지티브로의 빠른 스위칭을 허용한다.
[0055] 도 3은, 재료들을 스퍼터 증착하는데 적합한 예시적인 물리 기상 증착(PVD) 프로세스 챔버(300)(예컨대, 스퍼터 프로세스 챔버)를 예시한다. SiOxNyCZ 막 층을 형성하도록 적응될 수 있는 프로세스 챔버의 일 예는, 캘리포니아, 산타클라라에 위치된 어플라이드 머티어리얼스, 인코포레이티드(Applied Materials, Inc.)로부터 입수가능한 PVD 프로세스 챔버이다. 다른 제조자들로부터의 것들을 포함하는 다른 스퍼터 프로세스 챔버들이 본 발명을 실시하도록 적응될 수 있는 것이 고려된다.
[0056] 프로세스 챔버(300)는, 프로세싱 볼륨(318)이 내부에 정의된 챔버 바디(308)를 포함한다. 챔버 바디(308)는 측벽들(310) 및 바닥(346)을 갖는다. 프로세스 챔버(300)의 챔버 바디(308) 및 관련된 컴포넌트들의 치수들은 제한되지 않고, 일반적으로, 프로세싱될 기판(390)의 사이즈보다 비교적 더 크다. 임의의 적합한 기판 사이즈가 프로세싱될 수 있다. 적한한 기판 사이즈들의 예들은, 200 mm 직경, 300 mm 직경, 또는 450 mm 직경을 갖는 기판을 포함한다.
[0057] 챔버 바디(308)의 상단 상에 챔버 리드 어셈블리(304)가 탑재된다. 챔버 바디(308)는 알루미늄 또는 다른 적합한 재료들로 제조될 수 있다. 챔버 바디(308)의 측벽(310)을 통해 기판 액세스 포트(330)가 형성되어, 프로세스 챔버(300) 내로 그리고 밖으로의 기판(390)의 이송을 용이하게 한다. 액세스 포트(330)는, 기판 프로세싱 시스템의 이송 챔버 및/또는 다른 챔버들에 커플링될 수 있다.
[0058] 프로세스 챔버(300)에 정의된 프로세싱 볼륨(318)에 수증기 생성(WVG) 시스템(334)이 커플링된다. WVG 시스템(334)은, O2 및 H2의 촉매 반응에 의해 초-고 순도 수증기를 생성한다. 대안적으로, WVG 시스템(334)은 또한, 필요에 따라, 물(H20)을 수증기로 직접적으로 기화시킴으로써, 수증기를 생성할 수 있다. WVG 시스템(334)은, 화학 반응에 의해 수증기가 생성되는, 촉매-라이닝된 반응기(catalyst-lined 반응or) 또는 촉매 카트리지를 갖는다. 촉매는, 금속 또는 합금, 예컨대, 팔라듐, 백금, 니켈, 이들의 조합들, 및 이들의 합금들을 포함할 수 있다. 일반적으로, 반응기 내로 H2 및 O2를 유동시킴으로써 수증기가 생성되지만, O2가 보충될 수 있거나, 또는 NO, N2O, NO2, N2O5, H2O2, 또는 O3와 같은 다른 산소 소스 화합물과 치환될 수 있다. 일 실시예에서, 필요에 따라, 수증기를 형성하기 위해, H2 및 N2O가 활용된다. O2 및 H2 이온들을 갖는 플라즈마를 형성하기 위하여 프로세싱 볼륨(318) 내로 H2O를 제공하기 위해 초-고 순도 물이 이상적이다.
[0059] 프로세싱 볼륨(318) 내로 프로세스 가스들을 공급하기 위해, 챔버 바디(308)에 가스 소스(328)가 커플링된다. 일 실시예에서, 프로세스 가스들은, 필요한 경우에, 비활성 가스들, 비-반응성 가스들, 및 반응성 가스들을 포함할 수 있다. 가스 소스(328)에 의해 제공될 수 있는 프로세스 가스들의 예들은, 특히, 아르곤 가스(Ar), 헬륨(He), 네온 가스(Ne), 크립톤(Kr), 크세논(Xe), 질소 가스(N2), 산소 가스(O2), 수소 가스(H2), (WVG 시스템(334)으로부터의 증기 형태의) H2O, 형성 가스(N2 + H2), 암모니아(NH3), 메탄(CH4), 일산화 탄소(CO), 및/또는 이산화 탄소(CO2)를 포함하지만 이에 제한되지는 않는다.
[0060] 챔버 바디(308)의 바닥(346)을 통해 펌핑 포트(350)가 형성된다. 프로세싱 볼륨(318)에서의 압력을 제어하고 진공배기(evacuate)하기 위해, 프로세싱 볼륨(318)에 펌핑 디바이스(352)가 커플링된다. 펌핑 시스템 및 챔버 냉각 설계는, 높은 기저 진공(base vacuum)(1E-8 Torr 또는 그 미만), 및 예컨대 -25 ℃ 내지 +5000 ℃인 써멀 버짓 요구들에 대해 적합한 온도들에서의 낮은 상승률(rate-of-rise)(1,000 mTorr/min)을 가능하게 한다. 펌핑 시스템은, RI 제어 및 튜닝에 대해 중요한 파라미터인 프로세스 압력의 정밀한 제어를 제공하도록 설계된다.
[0061] 리드 어셈블리(304)는 일반적으로, 타겟(320), 및 타겟(320)에 커플링된 접지 차폐 어셈블리(326)를 포함한다. 타겟(320)은, PVD 프로세스 동안에, 스퍼터링될 수 있고 기판(390)의 표면 상으로 증착될 수 있는 재료 소스를 제공한다. 타겟(320)은, DC 스퍼터링 동안에, 플라즈마 회로의 캐소드의 역할을 한다.
[0062] 타겟(320) 또는 타겟 플레이트는, 챔버에서 형성될 증착 층, 또는 증착 층의 엘리먼트들을 위해 활용되는 재료로 제조될 수 있다. 타겟(320)으로부터 재료들을 스퍼터링하는 것을 용이하게 하기 위해, 전력 소스(332)와 같은 고전압 전력 공급부가 타겟(320)에 연결된다. 일 실시예에서, 타겟(320)은, 실리콘(Si), 티타늄(Ti) 금속, 탄탈 금속(Ta), 하프늄(Hf), 텅스텐(W) 금속, 코발트(Co), 니켈(Ni), 구리(Cu), 알루미늄(Al), 이들의 합금들, 이들의 조합들 등을 함유하는 재료로 제조될 수 있다. 부가적으로, 프로세싱 동안의 타겟으로부터의 전자 방출은, 타겟의 n-타입 또는 p-타입 도핑에 의해 제어될 수 있다. 타겟은 붕소(B)와 같은 전도성 엘리먼트로 도핑될 수 있다. 타겟 재료는 다결정질 구조와 대조적으로(versus) 단결정질 구조를 가질 수 있다. 예컨대, 타겟은 Si를 포함할 수 있고, 여기에서, 전체 Si 타겟의 결정 격자는 단일 결정이다. 본원에서 도시된 예시적인 실시예에서, 타겟은, 고유(intrinsic) Si, 또는 도핑된 전기 전도성 Si, 또는 특정 조성 SiOxNyCz:Hw 합성 타겟으로 제조될 수 있다. 일 실시예에서, 타겟은, cm2 당 약 1x1018의 원자들까지 붕소가 도핑된 99.999 % 순수한 Si이다.
[0063] 타겟(320)은 일반적으로, 주변 부분(324) 및 중심 부분(316)을 포함한다. 주변 부분(324)은 챔버의 측벽들(310) 위에 배치된다. 타겟(320)의 중심 부분(316)은, 기판 지지부(338) 상에 배치된 기판(390)의 표면을 향하여 약간 연장되는 만곡(curvature) 표면을 가질 수 있다. 기판 지지부(338)와 타겟(320) 사이의 간격은 약 50 mm 내지 약 350 mm로 유지된다. 타겟(320)의 치수, 형상, 재료들, 구성, 및 직경이 특정 프로세스 또는 기판 요건들에 대해 변화될 수 있다는 것이 유의된다. 일 실시예에서, 타겟(320)은, 기판 표면 상에 스퍼터링되도록 요구되는 재료에 의해 제조되고 그리고/또는 그 재료에 결합된 중심 부분을 갖는 배킹(backing) 플레이트를 더 포함할 수 있다. 타겟(320)은 또한, 함께 타겟을 형성하는, 인접한 타일들 또는 세그먼팅된(segmented) 재료들을 포함할 수 있다.
[0064] 리드 어셈블리(304)는, 프로세싱 동안에, 타겟(320)으로부터의 재료들의 효율적인 스퍼터링을 향상시키는, 타겟(320) 위에 탑재된 전면(full face) 부식 마그네트론 캐소드를 더 포함할 수 있다. 전면 부식 마그네트론 캐소드(321)는, 0 % 내지 100 %의 범위에 있는, w, x, y, 및 z의 다양한 값들에 대한 웨이퍼에 걸친 SiOxNyCz:Hw 막의 균일한 증착, 및 일관된 타겟 부식을 보장하면서, 쉽고 빠른 프로세스 제어 및 테일러링되는(tailored) 막 특성들을 허용한다. 마그네트론 어셈블리의 예들은, 특히, 선형 마그네트론, 서펜타인(serpentine) 마그네트론, 나선형 마그네트론, 이중-디지테이트된(double-digitated) 마그네트론, 사각화 나선형 마그네트론을 포함한다.
[0065] 리드 어셈블리(304)의 접지 차폐 어셈블리(326)는 접지 프레임(306) 및 접지 차폐부(312)를 포함한다. 접지 차폐 어셈블리(326)는 또한, 다른 챔버 차폐 부재, 타겟 차폐 부재, 다크 스페이스 차폐부, 및 다크 스페이스 차폐 프레임을 포함할 수 있다. 접지 차폐부(312)는 접지 프레임(306)에 의해 주변 부분(324)에 커플링되어, 프로세싱 볼륨(318)에서 타겟(320)의 중심 부분 아래에 상부 프로세싱 구역(354)을 정의한다. 접지 프레임(306)은, 측벽들(310)을 통해 프로세스 챔버(300)의 챔버 바디(308)로의 접지 경로를 제공하면서, 접지 차폐부(312)를 타겟(320)으로부터 전기적으로 절연시킨다. 접지 차폐부(312)는, 상부 프로세싱 구역(354) 내에서 프로세싱 동안에 생성된 플라즈마를 제한하고, 타겟(320)의 한정된 중심 부분(316)으로부터 타겟 소스 재료를 축출(dislodge)하고, 그에 의해, 축출된 타겟 소스가 챔버 측벽들(310)보다는 기판 표면 상에 주로 증착되게 허용한다. 일 실시예에서, 접지 차폐부(312)는, 용접, 접착(gluing), 고압 압축 등과 같은, 본 기술분야에 알려져 있는 프로세스들에 의해 결합된, 하나 또는 그 초과의 워크-피스 단편들(fragment) 및/또는 다수의 이러한 피스들에 의해 형성될 수 있다.
[0066] 챔버 바디(308)의 바닥(346)을 통해 연장되는 샤프트(340)는 리프트 메커니즘(344)에 커플링된다. 리프트 메커니즘(344)은 하부 이송 위치와 상부 프로세싱 위치 사이에서 기판 지지부(338)를 이동시키도록 구성된다. 벨로즈(342)는 샤프트(340)를 한정하고, 기판 지지부(338)에 커플링되어, 그 사이에 가요성 시일(seal)을 제공하고, 그에 의해, 챔버 프로세싱 볼륨(318)의 진공 무결성을 유지한다.
[0067] 기판 지지부(338)는 정전 척일 수 있고, 전극(380)을 가질 수 있다. 정전 척(ESC)(338)은, 리소그래피 프로세스들을 위하여 절연성 및 전도성 기판들(390) 양자 모두를 홀딩하기 위해 반대 전하들의 인력을 사용하고, DC 전력 공급부(381)에 의해 전력공급된다. ESC(338)는 유전체 바디 내에 임베딩된 전극을 포함한다. DC 전력 공급부(381)는 약 300 내지 약 2000 볼트의 DC 척킹 전압을 전극에 제공할 수 있다. DC 전력 공급부(381)는 또한, 기판(390)을 척킹 및 디-척킹하기 위해 전극에 DC 전류를 보냄으로써, 전극(380)의 동작을 제어하기 위한 시스템 제어기를 포함할 수 있다.
[0068] PVD 프로세스의 온도는, 하드마스크 층(205) 아래에 증착된 유기 막들이 휘발하게 되는 온도 미만으로 유지될 수 있다. 예컨대, 온도는, 하드마스크 층(205) 아래의 유기 막들이 개싱 아웃(gassing out)하고 챔버를 오염시키는 것을 방지하기 위해, 섭씨 약 250 도 미만일 수 있고, 섭씨 약 50 도의 마진을 가질 수 있다. ESC(338)는 디바이스 집적 요건들의 써멀 버짓에 의해 요구되는 온도 범위에서 수행한다. 예컨대; 마이너스 25 ℃ 내지 100 ℃ 온도 범위를 위한 DTESC(Detachable ESC)(338), 100 ℃ 내지 200 ℃ 온도 범위를 위한 MTESC(Mid-Temp ESC)(338), 웨이퍼들의 빠르고 균일한 가열을 보장하는, 200 ℃ 내지 500 ℃의 범위에 있는 온도들을 위한, 고온, 또는 고온 바이어싱 가능한, 또는 고온 고 균일성 ESC(HTESC, 또는 HTBESC, 또는 HTHUESC)(338).
[0069] PVD 챔버(300) 내로 프로세스 가스가 도입된 후에, 가스는 플라즈마를 형성하기 위해 에너자이징된다(energized). 하나 또는 그 초과의 인덕터 코일들과 같은 안테나(376)가 PVD 챔버(300) 근처에 제공될 수 있다. 안테나 전력 공급부(375)는, PVD 챔버(300)에서의 프로세스 구역에 플라즈마를 형성하기 위해, RF 에너지와 같은 에너지를 프로세스 가스에 유도성 커플링시키도록, 안테나(376)를 전력공급할 수 있다. 대안적으로 또는 부가하여, 기판(390) 위의 애노드 및 기판(390) 아래의 캐소드를 포함하는 프로세스 전극들이, 플라즈마를 생성하기 위하여 RF 전력을 커플링시키기 위해 사용될 수 있다. PVD 챔버(300)에서의 다른 컴포넌트들의 동작을 또한 제어하는 제어기가 전력 공급부(375)의 동작을 제어할 수 있다.
[0070] 섀도우 프레임(322)은, 기판 지지부(338)의 주변부 구역 상에 배치되고, 타겟(320)으로부터 스퍼터링되는 소스 재료의 증착을 기판 표면의 원하는 부분으로 한정하도록 구성된다. 챔버 차폐부(336)는, 챔버 바디(308)의 내측 벽 상에 배치될 수 있고, 기판 지지부(338) 주위에 배치된 섀도우 프레임(322)을 지지하도록 구성된, 프로세싱 볼륨(318)으로 내측으로 연장되는 립(356)을 가질 수 있다. 기판 지지부(338)가 프로세싱을 위한 상부 위치로 상승됨에 따라, 기판 지지부(338) 상에 배치된 기판(390)의 외측 에지가 섀도우 프레임(322)에 의해 인게이징되고(engaged), 섀도우 프레임(322)은 위로 리프팅되고, 챔버 차폐부(336)로부터 떨어지도록 이격된다. 기판 지지부(338)가 기판 이송 액세스 포트(330)에 인접한 이송 위치로 하강되는 경우에, 섀도우 프레임(322)은 다시, 챔버 차폐부(336) 상에 놓인다. 리프트 핀들(미도시)은 선택적으로, 이송 로봇 또는 다른 적합한 이송 메커니즘에 의한 기판(390)으로의 액세스를 용이하게 하기 위해, 기판(390)을 기판 지지부(338) 위로 리프팅하도록, 기판 지지부(338)를 통해 이동된다.
[0071] 제어기(348)가 프로세스 챔버(300)에 커플링된다. 제어기(348)는, 중앙 프로세싱 유닛(CPU)(360), 메모리(358), 및 지원 회로들(362)을 포함한다. 제어기(348)는, 프로세스 시퀀스를 제어하여, 가스 소스(328)로부터 프로세스 챔버(300) 내로의 가스 유동들을 조절하고, 타겟(320)의 이온 충격을 제어하기 위해 활용된다. CPU(360)는, 산업 현장에서 사용될 수 있는 임의의 형태의 범용 컴퓨터 프로세서일 수 있다. 소프트웨어 루틴들은, 랜덤 액세스 메모리, 판독 전용 메모리, 플로피 또는 하드 디스크 드라이브, 또는 다른 형태의 디지털 스토리지와 같은 메모리(358)에 저장될 수 있다. 지원 회로들(362)은 통상적으로 CPU(360)에 커플링되고, 캐시, 클록 회로들, 입력/출력 서브시스템들, 전력 공급부들 등을 포함할 수 있다. 소프트웨어 루틴들은, CPU(360)에 의해 실행되는 경우에, CPU를, 프로세스들이 본 발명에 따라 수행되도록 프로세스 챔버(300)를 제어하는 특수 목적 컴퓨터(제어기)(348)로 변환시킨다. 소프트웨어 루틴들은 또한, PVD 챔버(300)로부터 원격으로 위치된 제 2 제어기(미도시)에 의해 저장 및/또는 실행될 수 있다.
[0072] 프로세싱 동안에, 재료는 타겟(320)으로부터 스퍼터링되고, 기판(390)의 표면 상에 증착된다. 타겟(320) 및 기판 지지부(338)는, 가스 소스(328)에 의해 공급되는 프로세스 가스들로부터 형성되는 플라즈마를 유지하기 위해, 전력 소스(332)에 의해, 서로에 관하여, 그리고/또는 접지에 관하여 바이어싱된다. 플라즈마로부터의 이온들은 타겟(320)을 향하여 가속되고 타겟(320)을 스트라이킹하여, 타겟 재료가 타겟(320)으로부터 축출되게 한다. 축출된 타겟 재료 및 반응성 프로세스 가스들은 함께, 원하는 조성들로 기판(390) 상에 층을 형성한다. RF, DC, 또는 고속 스위칭 펄스형 DC 전력 공급부들, 또는 이들의 조합들은, SiOxNyCz:Hw 재료에 대한 증착 레이트들 및 스퍼터링 조성의 정밀한 제어를 위해, 튜닝가능한 타겟 바이어스를 제공한다.
[0073] 몇몇 실시예들에서, SiOxNyCz:Hw 층 증착 프로세스의 상이한 페이즈들 동안에, 기판에 바이어스를 개별적으로 인가하는 것이 또한 바람직하다. 따라서, 소스(385)(예컨대, DC 및/또는 RF 소스)로부터 기판 지지부(338)에서의 바이어스 전극(386)(또는 척 전극(380))으로 바이어스가 제공될 수 있고, 그에 따라, 증착 프로세스의 하나 또는 그 초과의 페이즈 동안에, 플라즈마에서 형성된 이온들로 기판(390)에 충격이 가해질 것이다. 전극을 바이어싱하는 것은, 기판의 표면에 대한 소수성을 증가시키고, 기판의 표면을 평활화하기 위해 사용될 수 있다. 몇몇 프로세스 예들에서, 바이어스는, SiOxNyCz:Hw 막 증착 프로세스가 수행된 후에, 기판에 인가된다. 대안적으로, 몇몇 프로세스 예들에서, 바이어스는 SiOxNyCz:Hw 막 증착 프로세스 동안에 인가된다. 따라서, 증착 프로세스 전반에 걸쳐 기판 바이어스가 유지되는 경우에, 충격을 가하는 원자들은, 기판의 표면에서 발견되는 증착 재료에 키네틱 에너지를 부가한다. 예컨대, 평활한 치밀한 막을 형성하도록, 이온들을 기판으로 바이어싱하기 위해, 약 50 와트 내지 약 1100 와트의 에너지가 사용될 수 있다. 더 큰 바이어스는, 더 큰 에너지를 갖는 이온들을 기판 표면에 이르게 한다. 예컨대, 후 처리 프로세스는, 아르곤(Ar) 함유 가스를 사용할 수 있고, SiOxNyCz:Hw 막, 즉, 하드마스크 층(205)의 기판 표면으로 이온들을 지향시키기 위해, 약 200 내지 1100 와트와 같은 바이어스 에너지를 제공함으로써 기판 막을 평활화할 수 있다. 하드마스크 층에 대한 평활한 막 표면은 유리하게, 리소그래피를 위해 울퉁불퉁한(bumpy) 표면들 상에서의 광 스캐터링을 방지하고, 이는, 포토-레지스트 층에 형성된 피처들의 품질에 영향을 미칠 수 있다. 다른 예에서, 후 처리 프로세스는 아르곤(Ar) 가스를 포함하는 프로세스 가스를 사용할 수 있다. 후 처리는 SiOxNyCz:Hw 막의 표면을 더 안정적이게 하고 소수성이게 할 수 있다.
[0074] 고유한 하드웨어와 프로세스의 조합은, SiOxNyCz:Hw 상에 형성될 레지스트에 대해 광학적으로 매칭된 SiOxNyCz:Hw를 생성한다. SiOxNyCz:Hw 막의 굴절률(n) 및 흡광 계수(K)는, 가스 유동들 및 결과적인 막 화학량을 조정함으로써 튜닝가능하다. 표면이 더 이상 전도성이 아닌 경우에, 타겟이 포이즈닝된다. 따라서, 포이즌 모드 스퍼터링은, 타겟 표면에서의 가스 분위기에서의 반응성 종에, 특히, 타겟의 면에 걸쳐 유전체 층이 형성되고 타겟이 전도체 또는 반도체가 아니라 유전체와 같이 전기적으로 거동하게 하는 반응성 종이 풍부한 경우에, 발생한다. H 및/또는 O 및/또는 N 및/또는 C 함유 가스들은, 디바이스 요구들에 대해 가장 적합한 에칭 선택비 및 광학적 "비가시성"의 조합을 가능하게 하도록, 원하는 SiOxNyCz:Hw 화학량을 생성하기 위해, 타겟의 표면 상에서 반응할 수 있고, 타겟의 표면을 포이즈닝할 수 있다. 부가하여, 메탄(CH4), 일산화 탄소(CO), 수소(H2), 또는 이산화 탄소(CO2)가 또한, 원하는 에칭 선택비와 함께 n 및 K 값들의 더 많은 튜닝성을 달성하기 위해, 포이즈닝 가스로서 사용될 수 있다. 예컨대, 층의 얇음(tenuity)으로 인해 반사율(n)을 증가시키지 않으면서 광 흡수(K)를 증가시키기 위해, H2가 박막 또는 SiH 단분자층을 형성하기 위해 사용될 수 있다. 따라서, H 함유 가스는 광 흡수 층을 형성할 수 있다.
[0075] 하드웨어는 또한 가스 박스를 포함할 수 있다. 챔버 내로 들어가기 전에 가스 박스에서 가스를 혼합하는 것은, 균일한 타겟 포이즈닝을 위한, 다양한 프로세스 가스들의 균질한 가스 혼합을 보장하기 위한 하나의 방법이다. 가스 박스는, K를 미세 튜닝하기 위해 N2와 H2를 혼합할 것이다. O2가 NH 혼합물에 부가될 것이다(H2와 O2를 먼저 혼합하는 것보다 더 안정적이고 덜 위험하다). 2개의 O2 질량 유량계들(MFC들)이 활용된다. 하나는, 대략 100 내지 200 sccm에 대한, O2의 벌크 제어를 위한 것이고, 하나는, 대략 5 sccm에 대한, O2의 미세 제어를 위한 것이다. 프로세스 아르곤(Ar)이 또한 혼합물에 부가될 수 있다. 이는, 가스 혼합물이 챔버에 진입하기 전에, 균질한 가스 혼합물을 보장한다. 일 실시예에서, 상단 상에 형성될 포토-레지스트 층을 포이즈닝하지 않기 위해, SiOxNyCz:Hw 막의 완전한 형성 전에, H 및 N 가스가 턴오프될 수 있다. 일 예에서, 3 kW 펄스형 DC 전력이 타겟에 전달되면서, 3.5 mTorr로 유지되는 챔버의 프로세싱 구역에, 20 %의 O2/60 %의 N2/20 %의 Ar의 가스 유동 혼합 비율이 제공된다. 그러나, 몇몇 경우들에서, DC, 펄스형 DC, RF, 및/또는 펄스형 RF 전력이 타겟에 전달되면서, 챔버의 프로세싱 구역에 가스 유동 혼합물이 제공될 수 있다.
[0076] 예시적인 물리 기상 증착(PVD) 프로세스 챔버(300)는 클러스터 툴의 일부일 수 있다. 도 7은, 기판 상의 멀티-패터닝된 하드마스크를 생성하고 에칭하는데 적합한 예시적인 클러스터 툴(700)을 예시한다. 클러스터 툴(700)은, 위에서 설명된 바와 같은 적어도 하나의 물리 기상 증착(PVD) 챔버(300)를 특징으로 한다. 클러스터 툴(700)의 예는, 캘리포니아, 산타클라라의 어플라이드 머티어리얼스, 인코포레이티드로부터 입수가능한 Endura® 시스템이다. 다른 제조자들에 의해 제조된 클러스터 툴들이 또한 사용될 수 있다.
[0077] 클러스터 툴(700)은, 클러스터 툴(700) 내로 그리고 밖으로의 기판들의 이송을 위한 하나 또는 그 초과의 로드 락 챔버들(706A, 706B)을 포함할 수 있다. 전형적으로, 클러스터 툴(700)이 진공 하에 있기 때문에, 로드 락 챔버들(706A, 706B)은 클러스터 툴(700) 내로 도입되는 기판들을 "펌프 다운(pump down)"할 수 있다. 제 1 로봇(710)은, 하나 또는 그 초과의 기판 프로세싱 챔버들(712, 714, 716, 718)(4개가 도시됨)의 제 1 세트와 로드 락 챔버들(706A, 706B) 사이에서 기판들을 이송할 수 있다. 각각의 프로세싱 챔버(712, 714, 716, 718)는, 순환 층 증착(CLD), 원자 층 증착(ALD), 화학 기상 증착(CVD), PVD 챔버(300)와 같은 물리 기상 증착(PVD), 사전-세정, 탈기(degas), 배향, 및 다른 기판 프로세스들에 부가하여, 본원에서 설명되는 에칭 프로세스들을 포함하는 다수의 기판 프로세싱 동작들을 수행하도록 장비될(outfitted) 수 있다.
[0078] 제 1 로봇(710)은 또한, 하나 또는 그 초과의 중간 이송 챔버들(722, 724)로/로부터 기판들을 이송할 수 있다. 중간 이송 챔버들(722, 724)은, 기판들이 클러스터 툴(700) 내에서 이송되게 허용하면서, 초고 진공 조건들을 유지하기 위해 사용될 수 있다. 제 2 로봇(730)은, 하나 또는 그 초과의 프로세싱 챔버들(732, 734, 736, 738)의 제 2 세트와 중간 이송 챔버들(722, 724) 사이에서 기판들을 이송할 수 있다. 프로세싱 챔버들(712, 714, 716, 718)과 유사하게, 프로세싱 챔버들(732, 734, 736, 738)은, 예컨대, 순환 층 증착(CLD), 원자 층 증착(ALD), 화학 기상 증착(CVD), 물리 기상 증착(PVD), 사전-세정, 열적 프로세스/탈기, 및 배향에 부가하여, 본원에서 설명되는 에칭 프로세스들을 포함하는 다양한 기판 프로세싱 동작들을 수행하도록 장비될 수 있다. 기판 프로세싱 챔버들(712, 714, 716, 718, 732, 734, 736, 738) 중 임의의 것은, 클러스터 툴(700)에 의해 수행될 특정한 프로세스에 대해 필요하지 않은 경우에, 클러스터 툴(700)로부터 제거될 수 있다.
[0079] 도 4a 내지 도 4m의 구조들을 형성하기 위한 예시적인 멀티-프로세싱 클러스터 툴(700)은, 위에서 설명된 PVD 챔버(300)와 유사하게 구성된 4개의 PVD 챔버들(732, 734, 736, 738)까지(734와 736 사이에 제 5 챔버에 대한 선택사항을 가짐) 포함할 수 있다. PVD 또는 ALD 챔버들(712 또는 714)은 얇은 ARC/애싱 층(예컨대, AlN 또는 SiN 또는 TiN)을 증착하도록 구성될 수 있다. 열 처리 챔버들(716, 718)은, 탈기 프로세스와 같은 열 처리 프로세스를 수행하는 것이 가능할 수 있다. 탈기 프로세스는 잠재적인 오염물들을 제거할 수 있고, 잠재적인 오염물들은, 제거되지 않는 경우에, 챔버 동작들 동안에 아웃개싱(outgas)할 수 있다. 일 구성에서, 열 처리 챔버(716, 718)는, 100 mTorr 또는 그 미만의 범위에서의 압력, 및 약 200 내지 300 ℃의 온도에서, 탈기 프로세스를 완료하도록 적응된다. 부가적으로, 열 처리 챔버(716, 718)는 클러스터 툴(700)에서의 프로세싱 전에, 기판들을 예열할 수 있다.
[0080] 클러스터 툴(700)은, 위의 도 2 및 아래의 도 4에서 설명되는 방법들을 수행하기 위해 사용될 수 있다. 프로세싱 동안에, 프로세싱될 기판은, 포드(pod)(미도시)에서 클러스터 툴(700)에 도달할 수 있다. 기판은, 팩토리 인터페이스 로봇(미도시)에 의해, 포드로부터 진공 양립가능한 로드 락(706a, 706b)으로 이송된다. 그 후에, 제 1 로봇(710)은, 탈기 및 예열을 위해 탈기 챔버(716 또는 718) 내로 기판을 이동시킨다. 그 후에, 제 1 로봇(710)은, 탈기 챔버(716 또는 718)로부터 기판을 픽업(pick up)하고, 기판을, 중간 이송 챔버(722) 내로 로딩하거나, 또는 선택적으로, ARC/애싱 층(예컨대, AlN 층)의 증착을 위한 챔버(712 또는 714) 내로 로딩한 후에 증간 이송 챔버(722) 내로 로딩한다. 제 2 로봇(730)은, 중간 이송 챔버(722)로부터 PVD 챔버(732, 734, 736, 또는 738) 내로 기판을 이동시킨다. PVD 챔버(732, 734, 736, 또는 738)에서 기판 상에 하드마스크 층(예컨대, 도 2에서의 하드마스크 층(205))이 형성될 수 있다. 그 후에, 제 2 로봇(730)은, PVD 챔버(732)로부터 기판을 픽업하고, 중간 이송 및 냉각 챔버(724) 내로 기판을 이송한다. 제 1 로봇(710)은, 클러스터 툴(700) 외부에서 후속 리소그래피 동작들이 기판에 대해 수행될 수 있도록, 로드 락(706B)으로 기판을 이동시킨다.
[0081] 몇몇 프로세스 흐름들에서, 하드마스크 층을 포함하는 기판이, 클러스터 툴(700)에서 추가로 프로세싱되거나, 또는 더 전형적으로, 도 7에서 도시된 클러스터 툴과 유사하게 구성된 개별적인 클러스터 툴에서 프로세싱되는 것이 바람직할 수 있다. 어느 경우에도, 패터닝된 레지스트를 포함하는 기판은 로드 락 챔버(706A)에 배치된다. 그 후에, 제 1 로봇(710)은 열 프로세싱 챔버(716) 내로 기판을 로딩한다. 열 프로세싱 챔버(716)에서, 기판은 탈기 프로세스에 노출된다. 그 후에, 제 1 로봇(710)은, 열 프로세싱 챔버(712)로부터 기판을 집고, 기판을, 이송 챔버(724)를 통해 제 2 로봇(730)으로, 그리고 하드마스크의 에칭 및 그 후의 기판의 애싱을 위한 에칭 챔버(714) 내로 이송한다. 클러스터 툴(700)은, 에칭 챔버(714)로부터, 후속 탈기를 위한 열 처리 챔버(716)으로 기판을 이동시킬 수 있다. 이러한 프로세스는, 하드마스크 층에 완전한 패턴이 형성되고, 기판이, 아래놓인 층을 에칭하기 위한 에칭 챔버(714)에 배치될 때까지, 그 자체를 반복할 수 있다.
[0082] 도 4a 내지 도 4m은, 광학적으로 튜닝가능한 "메모라이제이션" 또는 하드마스크 층(423) 내로의 복수의 교차(intersecting) 트렌치들(492)의 제조의 시퀀스를 도시한다. 도 4a에서, 아래놓인 기판이 도시되고, 아래놓인 기판 내로, 궁극적으로, 하드마스크의 패턴으로부터 패턴이 에칭될 것이다. 도 4b에서, TiN ARC 층과 같은 반사-방지 코팅(ARC)(422)이 기판(421) 위에 형성된다. 그 후에, 도 4c에서 보이는 바와 같이, 본원에서 설명되는 광학적으로 튜닝가능한 하드마스크 층(423)이 ARC 층(422) 위에 증착된다. 그 위에, 하드마스크 층에 대해 매칭된 광학 특성들을 갖는 레지스트 층(424)이, 예컨대 스핀 코팅에 의해 형성되어, 도 4d에서 도시된 바와 같은 구조가 산출된다.
[0083] 이제 도 4e를 참조하면, 리소그래피 프로세스에서 마스크(미도시)를 통해 패턴으로 레지스트 층을 노광시킨 후에, 레지스트 층(424)이 현상되어, 피처들(430)이 내부에 있는 레지스트 층(424)을 남기고, 피처들(430)은, 피처들 사이의 폭 또는 "임계 치수"(432)를 갖는 레지스트에 의해 분리된다. 도 4f는, 내부에 현상된 피처들(430)을 갖는, 레지스트로 덮인 기판(421)의 상면도를 도시한다. 그 후에, 기판(421)은 반응성 이온 에칭 환경에 노출되고, 여기에서, 아래놓인 하드마스크 재료를 에칭하는 것에 대해 선택적인 에칭 가스가 플라즈마에 도입되고 플라즈마에서 에너자이징되고, 기판 또는 기판 홀더는, 하드마스크 층(423)의 표면 내측으로 적어도 부분적으로 개구들(440)을 방향성 에칭하여, 레지스트에서 현상된 패턴을 카피(copy)하도록 바이어싱된다. 도 4g에서 도시된 바와 같이, 결과적인 구조는, 레지스트 층(424)의 노광 및 현상 동안에 레지스트 층(424)에 형성된 임계 치수(432)를 유지하는, 하드마스크 층(423)의 벽에 의해 분리된 개구들(440)을 갖는다. 그 후에, 패터닝된 하드마스크 층(423) 위에 놓인 레지스트의 나머지 부분이, 아래놓인 하드마스크 층(423)의 광학 특성들에 상당히 또는 유효하게 영향을 미치지 않으면서 레지스트를 애싱(박리)하기 위해, O2 또는 H2/O2 원격 플라즈마에서 박리되어, 도 4h에서 도시된 프로파일을 발생시킨다.
[0084] 이제 도 4i를 참조하면, 부분적으로 에칭된 하드마스크 층이, 스핀 코팅 등에 의해, 그 위에 형성된 제 2 포토-레지스트 층(441)을 갖고, 여기에서, 제 2 레지스트는 또한, 광학적으로 튜닝된 하드마스크 층(423)에 대해 광학적으로 매칭된다. 그 후에, 도 4k에서 도시된 바와 같이, 트렌치 피처들이 레지스트 층(441)에서 노광되고 현상되며, 여기에서, 트렌치 피처들(460)은, 제 1 레지스트 층(424)에서의 트렌치 피처들(430)에 대해 직교하여 연장된다. 도 4j 내지 도 4l에서, 기판은, 이전의 도면들과 비교하여 90 도만큼 회전된다. 그 후에, 아래놓인 하드마스크 층(423)이 레지스트 층(441)의 피처들을 통해 에칭되어, 도 4l 및 도 4m에서 도시된 바와 같은 트렌치들(480)이 제공된다.
[0085] 광학적으로 튜닝가능한 하드마스크를 사용함으로써, 다수의 근처의 나노패턴들, 도 4에서는 트렌치들이, 사용된 레지스트를 박리하고, 표면을 세정하고, 새로운 레지스트를 적용하는 것만으로, 연속적인 패터닝 단계들에서, 동일한 하드마스크 층 상에 형성될 수 있고, 그에 따라, 하드마스크의 멀티-패터닝의 시간, 비용, 및 복잡성이 상당히 감소된다.
[0086] 본 개시에서의 설명들이, 하드마스크의 굴절률(n) 및 흡광 계수(K)를 포토-레지스트에 대해 매칭시키기 위한 방법들에 관한 것이지만, 이러한 특성들을 매칭시키기 위한 동일한 수단이 또한, 다른 재료 층들에 적용될 수 있다. 예컨대, 매칭 재료를 증착하는 것은, ARC 막들, 패시베이션 막들, 또는 버퍼 막들로서 사용하기 위해 고려될 수 있다. PVD 막들은, 이들의 높은 순도, 높은 밀도, 및 낮은 온도 증착에 대한 능력에 대해 구별된다. 본 발명의 사용은, 현재 사용 중인 패터닝 재료들 및 막 스택들을 변화시킬 수 있다. 따라서, 하드마스크를 형성하기 위한 방법들은, 리소그래피 동작을 겪는 다양한 층들 및 재료들에 적용될 수 있다.
[0087] 전술한 바가 본 발명의 실시예들에 관한 것이지만, 본 발명의 다른 그리고 추가적인 실시예들이, 본 발명의 기본적인 범위로부터 벗어나지 않고 고안될 수 있고, 본 발명의 범위는 다음의 청구항들에 의해 결정된다.

Claims (15)

  1. 막 스택(stack) 상에 하드마스크를 형성하기 위한 방법으로서,
    챔버에 배치된 타겟으로부터 기판의 표면 상으로 실리콘을 포함하는 재료를 스퍼터링하는 단계; 및
    상기 타겟으로부터 상기 재료를 스퍼터링하면서, 프로세스 가스의 유동을 전달하는 단계
    를 포함하며,
    상기 프로세스 가스는 산소 및 질소를 포함하고,
    상기 프로세스 가스에서의 산소 대 질소의 비율은, 의도된(intended) 리소그래피(lithography) 노광 파장에서, 상기 스퍼터링된 재료의 광학 특성이, 상기 스퍼터링된 재료의 표면 상에 배치될 포토-레지스트 층의 광학 특성과 실질적으로 유사한 값을 갖도록, 조정되는,
    하드마스크를 형성하기 위한 방법.
  2. 제 1 항에 있어서,
    상기 프로세스 가스는 수소를 더 포함하는,
    하드마스크를 형성하기 위한 방법.
  3. 제 2 항에 있어서,
    상기 프로세스 가스는 탄소를 더 포함하는,
    하드마스크를 형성하기 위한 방법.
  4. 제 1 항에 있어서,
    상기 의도된 리소그래피 노광 파장에서의 광학 특성은, 패턴 정렬 파장에서의 광학 특성과 상이한, 굴절률 및 흡광 계수 양자 모두를 포함하는,
    하드마스크를 형성하기 위한 방법.
  5. 제 1 항에 있어서,
    상기 스퍼터링된 재료는 실리콘, 질소, 산소, 및 수소를 포함하고, 상기 스퍼터링된 재료의 표면에서의 수소의 농도가, 상기 스퍼터링된 재료의 두께에 걸친 평균 수소 농도 미만이거나, 또는 상기 스퍼터링된 재료의 표면에서의 질소의 농도가, 상기 스퍼터링된 재료의 두께에 걸친 평균 질소 농도 미만인,
    하드마스크를 형성하기 위한 방법.
  6. 제 1 항에 있어서,
    제 1 가스를 이온화시키기 위해, 상기 기판의 표면 위에 플라즈마를 생성하는 단계; 및 그 후에,
    상기 이온화된 제 1 가스가 상기 기판의 표면에 충격을 가하게 하기 위해, 상기 챔버의 부분에 커플링된 전극을 바이어싱하는 단계
    를 더 포함하며,
    상기 전극을 바이어싱하는 단계는, 상기 재료를 스퍼터링하는 단계 후에 수행되는,
    하드마스크를 형성하기 위한 방법.
  7. 제 1 항에 있어서,
    상기 스퍼터링된 재료의 표면 상에 직접적으로 상기 포토-레지스트 층을 증착하는 단계를 더 포함하며, 상기 광학 특성은 굴절률 및 흡광 계수 양자 모두를 포함하고, 상기 증착된 포토-레지스트 층은, 193 nm의 파장에서, 1.5 내지 1.8의 굴절률 및 0.00 내지 0.12의 흡광 계수 양자 모두를 갖는,
    하드마스크를 형성하기 위한 방법.
  8. 제 1 항에 있어서,
    상기 스퍼터링된 재료의 표면 상에 직접적으로 상기 포토-레지스트 층을 증착하는 단계 ― 상기 포토-레지스트 층은 제 1 포토-레지스트 층을 포함함 ―;
    상기 제 1 포토-레지스트 층을 사용하여, 상기 스퍼터링된 재료를 패터닝하는 단계;
    상기 패터닝된 스퍼터링된 재료의 표면 상에 직접적으로 제 2 포토-레지스트 층을 증착하는 단계 ― 상기 제 2 포토-레지스트 층의 리소그래피 노광 파장에서, 상기 제 2 포토-레지스트 층의 광학 특성은, 상기 패터닝된 스퍼터링된 재료의 광학 특성과 실질적으로 동등한 값을 가짐 ―; 및
    상기 제 2 포토-레지스트 층을 사용하여, 상기 스퍼터링된 재료를 패터닝하는 단계
    를 더 포함하는,
    하드마스크를 형성하기 위한 방법.
  9. 제 1 항에 있어서,
    상기 스퍼터링된 재료의 표면 상에 직접적으로 상기 포토-레지스트 층을 증착하는 단계;
    상기 포토-레지스트 층에 패턴을 형성하기 위해, 상기 포토-레지스트 층에 대해 리소그래피 동작을 수행하는 단계;
    상기 스퍼터링된 재료에서, 상기 형성된 패턴을 에칭하는 단계; 및
    상기 포토-레지스트 층을 제거하는 단계
    를 더 포함하며,
    상기 포토-레지스트 층을 제거하는 단계는, 원격 O2 플라즈마 또는 원격 H2/N2 플라즈마를 사용하여, 상기 포토-레지스트 층을 애싱(ashing)하는 단계를 포함하는,
    하드마스크를 형성하기 위한 방법.
  10. 패터닝 가능한(patternable) 하드마스크 층으로서,
    기판의 표면 상에 배치된 SiOxNy 층을 포함하며, 상기 SiOxNy 층의 실리콘, 산소, 및 질소 함유량은, 상기 SiOxNy 층의 굴절률(n)이, 상기 SiOxNy 층 상에 형성될 레지스트 층의 굴절률(n)과 실질적으로 동등하도록 조정되고, 상기 굴절률들은 의도된 리소그래피 노광 파장에서 측정되는,
    패터닝 가능한 하드마스크 층.
  11. 제 10 항에 있어서,
    상기 굴절률은 193 nm의 파장에서 1.5 내지 1.8이고, 상기 SiOxNy 층은 193 nm의 파장에서 0.00 내지 0.12의 흡광 계수를 갖는,
    패터닝 가능한 하드마스크 층.
  12. 제 10 항에 있어서,
    상기 SiOxNy 층은 수소를 더 포함하며, 상기 SiOxNy 층의 표면에서의 수소의 농도가, 상기 SiOxNy 층의 두께에 걸친 평균 수소 농도 미만이거나, 또는 상기 SiOxNy 층의 표면에서의 질소의 농도가, 상기 스퍼터링된 재료의 두께에 걸친 평균 질소 농도 미만인,
    패터닝 가능한 하드마스크 층.
  13. 제 10 항에 있어서,
    상기 SiOxNy 층은 탄소 및 수소를 더 포함하는,
    패터닝 가능한 하드마스크 층.
  14. 제 13 항에 있어서,
    상기 SiOxNy 층의 표면에서의 수소의 농도가, 상기 SiOxNy 층의 두께에 걸친 평균 수소 농도 미만이거나, 또는 상기 SiOxNy 층의 표면에서의 질소의 농도가, 상기 스퍼터링된 재료의 두께에 걸친 평균 질소 농도 미만인,
    패터닝 가능한 하드마스크 층.
  15. 패터닝 가능한 하드마스크 층으로서,
    기판의 표면 상에 배치된 SiOxNy 층을 포함하며, 상기 SiOxNy 층의 Si, O, 및 N 함유량은, 의도된 리소그래피 노광 파장에서, 상기 SiOxNy 층의 광학 특성들이, 상기 SiOxNy 층 상에 형성될 포토-레지스트 층의 광학 특성들과 실질적으로 동등하도록 조정되고, 상기 SiOxNy 층은, 튜닝가능(tunable)
    굴절률; 및
    흡광 계수
    를 갖는,
    패터닝 가능한 하드마스크 층.
KR1020157034419A 2013-05-03 2014-05-02 멀티-패터닝 애플리케이션들을 위한 광학적으로 튜닝된 하드마스크 KR101821304B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361819334P 2013-05-03 2013-05-03
US61/819,334 2013-05-03
PCT/US2014/036586 WO2014179694A1 (en) 2013-05-03 2014-05-02 Optically tuned hardmask for multi-patterning applications

Publications (2)

Publication Number Publication Date
KR20160004381A true KR20160004381A (ko) 2016-01-12
KR101821304B1 KR101821304B1 (ko) 2018-01-23

Family

ID=51841026

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157034419A KR101821304B1 (ko) 2013-05-03 2014-05-02 멀티-패터닝 애플리케이션들을 위한 광학적으로 튜닝된 하드마스크

Country Status (6)

Country Link
US (2) US9177796B2 (ko)
JP (1) JP6603654B2 (ko)
KR (1) KR101821304B1 (ko)
CN (2) CN106169415B (ko)
TW (1) TWI606294B (ko)
WO (1) WO2014179694A1 (ko)

Families Citing this family (209)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US9929310B2 (en) * 2013-03-14 2018-03-27 Applied Materials, Inc. Oxygen controlled PVD aluminum nitride buffer for gallium nitride-based optoelectronic and electronic devices
US9412619B2 (en) * 2014-08-12 2016-08-09 Applied Materials, Inc. Method of outgassing a mask material deposited over a workpiece in a process tool
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
JP6485542B2 (ja) * 2015-04-09 2019-03-20 王子ホールディングス株式会社 マスク付基板、および、凹凸構造付基板の製造方法
CN106298666A (zh) * 2015-05-25 2017-01-04 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US9793169B1 (en) * 2016-06-07 2017-10-17 Globalfoundries Inc. Methods for forming mask layers using a flowable carbon-containing silicon dioxide material
US9882048B2 (en) 2016-06-30 2018-01-30 International Business Machines Corporation Gate cut on a vertical field effect transistor with a defined-width inorganic mask
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
CN109964303B (zh) 2016-11-18 2023-08-29 应用材料公司 经由物理气相沉积沉积非晶硅层或碳氧化硅层的方法
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US12040200B2 (en) 2017-06-20 2024-07-16 Asm Ip Holding B.V. Semiconductor processing apparatus and methods for calibrating a semiconductor processing apparatus
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10790244B2 (en) 2017-09-29 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
CN111316417B (zh) 2017-11-27 2023-12-22 阿斯莫Ip控股公司 与批式炉偕同使用的用于储存晶圆匣的储存装置
JP7206265B2 (ja) 2017-11-27 2023-01-17 エーエスエム アイピー ホールディング ビー．ブイ． クリーン・ミニエンバイロメントを備える装置
US10147638B1 (en) * 2017-12-29 2018-12-04 Micron Technology, Inc. Methods of forming staircase structures
US10366917B2 (en) * 2018-01-04 2019-07-30 Globalfoundries Inc. Methods of patterning variable width metallization lines
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
CN116732497A (zh) 2018-02-14 2023-09-12 Asm Ip私人控股有限公司 通过循环沉积工艺在衬底上沉积含钌膜的方法
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
WO2019169122A1 (en) * 2018-03-02 2019-09-06 Tokyo Electron Limited Method to transfer patterns to a layer
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US12025484B2 (en) 2018-05-08 2024-07-02 Asm Ip Holding B.V. Thin film forming method
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
JP7109996B2 (ja) * 2018-05-30 2022-08-01 Hoya株式会社 マスクブランク、位相シフトマスクおよび半導体デバイスの製造方法
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
TW202405221A (zh) 2018-06-27 2024-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於形成含金屬材料及包含含金屬材料的膜及結構之循環沉積方法
JP2021529254A (ja) 2018-06-27 2021-10-28 エーエスエム・アイピー・ホールディング・ベー・フェー 金属含有材料ならびに金属含有材料を含む膜および構造体を形成するための周期的堆積方法
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10916427B2 (en) * 2018-07-11 2021-02-09 United Microelectronics Corp. Forming contact holes using litho-etch-litho-etch approach
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102707956B1 (ko) 2018-09-11 2024-09-19 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
CN110970344B (zh) 2018-10-01 2024-10-25 Asmip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US10867842B2 (en) * 2018-10-31 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for shrinking openings in forming integrated circuits
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US12040199B2 (en) 2018-11-28 2024-07-16 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
US20200219766A1 (en) * 2018-12-13 2020-07-09 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Semiconductor structure and method for fabricating the same
JP7504584B2 (ja) 2018-12-14 2024-06-24 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TW202405220A (zh) 2019-01-17 2024-02-01 荷蘭商Ａｓｍ Ｉｐ 私人控股有限公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
TW202044325A (zh) 2019-02-20 2020-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充一基板之一表面內所形成的一凹槽的方法、根據其所形成之半導體結構、及半導體處理設備
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
TWI845607B (zh) 2019-02-20 2024-06-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
TWI842826B (zh) 2019-02-22 2024-05-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
KR20200141003A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 가스 감지기를 포함하는 기상 반응기 시스템
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
US11114299B2 (en) * 2019-07-05 2021-09-07 Applied Materials, Inc. Techniques for reducing tip to tip shorting and critical dimension variation during nanoscale patterning
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
KR20210010817A (ko) 2019-07-19 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 토폴로지-제어된 비정질 탄소 중합체 막을 형성하는 방법
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
JP2021034487A (ja) * 2019-08-21 2021-03-01 東京エレクトロン株式会社 基板を処理する方法、デバイス製造方法、及びプラズマ処理装置
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11972943B2 (en) * 2019-09-20 2024-04-30 Applied Materials, Inc. Methods and apparatus for depositing dielectric material
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
TWI846953B (zh) 2019-10-08 2024-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理裝置
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP7527928B2 (ja) 2019-12-02 2024-08-05 エーエスエム・アイピー・ホールディング・ベー・フェー 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210078405A (ko) 2019-12-17 2021-06-28 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 층을 형성하는 방법 및 바나듐 나이트라이드 층을 포함하는 구조
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
JP2021111783A (ja) 2020-01-06 2021-08-02 エーエスエム・アイピー・ホールディング・ベー・フェー チャネル付きリフトピン
JP2021109175A (ja) 2020-01-06 2021-08-02 エーエスエム・アイピー・ホールディング・ベー・フェー ガス供給アセンブリ、その構成要素、およびこれを含む反応器システム
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR20210093163A (ko) 2020-01-16 2021-07-27 에이에스엠 아이피 홀딩 비.브이. 고 종횡비 피처를 형성하는 방법
KR102675856B1 (ko) 2020-01-20 2024-06-17 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210117157A (ko) 2020-03-12 2021-09-28 에이에스엠 아이피 홀딩 비.브이. 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
KR20210127620A (ko) 2020-04-13 2021-10-22 에이에스엠 아이피 홀딩 비.브이. 질소 함유 탄소 막을 형성하는 방법 및 이를 수행하기 위한 시스템
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
KR20210128343A (ko) 2020-04-15 2021-10-26 에이에스엠 아이피 홀딩 비.브이. 크롬 나이트라이드 층을 형성하는 방법 및 크롬 나이트라이드 층을 포함하는 구조
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
JP2021172884A (ja) 2020-04-24 2021-11-01 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化バナジウム含有層を形成する方法および窒化バナジウム含有層を含む構造体
KR20210132605A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 냉각 가스 공급부를 포함한 수직형 배치 퍼니스 어셈블리
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
TW202147543A (zh) 2020-05-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 半導體處理系統
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202146699A (zh) 2020-05-15 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成矽鍺層之方法、半導體結構、半導體裝置、形成沉積層之方法、及沉積系統
TW202147383A (zh) 2020-05-19 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202200837A (zh) 2020-05-22 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基材上形成薄膜之反應系統
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202212620A (zh) 2020-06-02 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 處理基板之設備、形成膜之方法、及控制用於處理基板之設備之方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202202649A (zh) 2020-07-08 2022-01-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202219628A (zh) 2020-07-17 2022-05-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構與方法
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
US12040177B2 (en) 2020-08-18 2024-07-16 Asm Ip Holding B.V. Methods for forming a laminate film by cyclical plasma-enhanced deposition processes
US11725280B2 (en) 2020-08-26 2023-08-15 Asm Ip Holding B.V. Method for forming metal silicon oxide and metal silicon oxynitride layers
TW202229601A (zh) 2020-08-27 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成圖案化結構的方法、操控機械特性的方法、裝置結構、及基板處理系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
KR20220045900A (ko) 2020-10-06 2022-04-13 에이에스엠 아이피 홀딩 비.브이. 실리콘 함유 재료를 증착하기 위한 증착 방법 및 장치
CN114293174A (zh) 2020-10-07 2022-04-08 Asm Ip私人控股有限公司 气体供应单元和包括气体供应单元的衬底处理设备
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235649A (zh) 2020-11-24 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充間隙之方法與相關之系統及裝置
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
TW202242184A (zh) 2020-12-22 2022-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 前驅物膠囊、前驅物容器、氣相沉積總成、及將固態前驅物裝載至前驅物容器中之方法
TW202226899A (zh) 2020-12-22 2022-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 具匹配器的電漿處理裝置
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60114811A (ja) * 1983-11-28 1985-06-21 Hitachi Ltd 光導波路およびその製造方法
JPH028852A (ja) * 1988-06-28 1990-01-12 Fujitsu Ltd パターニング方法
JPH0566108A (ja) * 1991-09-09 1993-03-19 Matsushita Electric Ind Co Ltd 位置合わせ装置
US5935735A (en) * 1996-10-24 1999-08-10 Toppan Printing Co., Ltd. Halftone phase shift mask, blank for the same, and methods of manufacturing these
US6562544B1 (en) * 1996-11-04 2003-05-13 Applied Materials, Inc. Method and apparatus for improving accuracy in photolithographic processing of substrates
MY132894A (en) * 1997-08-25 2007-10-31 Ibm Layered resist system using tunable amorphous carbon film as a bottom layer and methods of fabrication thereof
JP2000058830A (ja) * 1998-05-28 2000-02-25 Texas Instr Inc <Ti> 反射防止構造体とその製造法
US6620745B2 (en) * 2001-10-19 2003-09-16 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming a blocking layer
US6790770B2 (en) * 2001-11-08 2004-09-14 Taiwan Semiconductor Manufacturing Co., Ltd Method for preventing photoresist poisoning
JP2003262750A (ja) * 2002-03-07 2003-09-19 Nippon Telegr & Teleph Corp <Ntt> ＳｉＯＮ薄膜の製造方法
CN1211840C (zh) * 2002-07-19 2005-07-20 上海华虹（集团）有限公司 一种抗反射膜SiON表面CH4等离子体处理方法
WO2006073871A1 (en) 2004-12-30 2006-07-13 Applied Materials, Inc. Line edge roughness reduction compatible with trimming
US20070119813A1 (en) * 2005-11-28 2007-05-31 Texas Instruments Incorporated Gate patterning method for semiconductor processing
KR100948770B1 (ko) 2008-06-27 2010-03-24 주식회사 에스앤에스텍 블랭크 마스크, 포토마스크 및 이의 제조 방법
JP5348140B2 (ja) * 2008-10-30 2013-11-20 旭硝子株式会社 Ｅｕｖリソグラフィ用反射型マスクブランク
US8896120B2 (en) * 2010-04-27 2014-11-25 International Business Machines Corporation Structures and methods for air gap integration
US8148232B2 (en) * 2010-08-11 2012-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Overlay mark enhancement feature
JP5606264B2 (ja) * 2010-10-22 2014-10-15 信越化学工業株式会社 フォトマスクブランク

Also Published As

Publication number Publication date
US20140327117A1 (en) 2014-11-06
US9478421B2 (en) 2016-10-25
KR101821304B1 (ko) 2018-01-23
TWI606294B (zh) 2017-11-21
TW201447475A (zh) 2014-12-16
JP2016525788A (ja) 2016-08-25
CN106169415A (zh) 2016-11-30
US20160042951A1 (en) 2016-02-11
US9177796B2 (en) 2015-11-03
CN105190840B (zh) 2018-10-12
CN105190840A (zh) 2015-12-23
CN106169415B (zh) 2020-02-14
JP6603654B2 (ja) 2019-11-06
WO2014179694A1 (en) 2014-11-06

Similar Documents

Publication Publication Date Title
KR101821304B1 (ko) 멀티-패터닝 애플리케이션들을 위한 광학적으로 튜닝된 하드마스크
TWI725177B (zh) 使用原子層蝕刻與選擇性沉積以蝕刻基板
US11257674B2 (en) Eliminating yield impact of stochastics in lithography
TWI832964B (zh) 用於微影蝕刻應用之膜堆疊
JP2014512096A (ja) 多層マスクのパターン限界寸法及びインテグリティを制御するためのエッチングプロセス
KR20010032913A (ko) 기판으로부터의 유기성 반사 방지 코팅 에칭 시스템 및 방법
TW201923834A (zh) 半導體結構的形成方法
TWI773767B (zh) 使用硫基化學品之電漿蝕刻含矽有機膜的方法
TWI793908B (zh) 具有埋入字元線的半導體結構的其製備方法
TW202244312A (zh) 基板處理方法
JP2005327873A (ja) 半導体装置及びその製造方法
JP2023552977A (ja) 半導体パターニングアプリケーションのための酸化スズおよび炭化スズ材料

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
GRNT Written decision to grant