JP2005327873A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005327873A
JP2005327873A JP2004144026A JP2004144026A JP2005327873A JP 2005327873 A JP2005327873 A JP 2005327873A JP 2004144026 A JP2004144026 A JP 2004144026A JP 2004144026 A JP2004144026 A JP 2004144026A JP 2005327873 A JP2005327873 A JP 2005327873A
Authority
JP
Japan
Prior art keywords
film
processed
pattern
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004144026A
Other languages
English (en)
Inventor
Shoji Seta
渉二 瀬田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004144026A priority Critical patent/JP2005327873A/ja
Publication of JP2005327873A publication Critical patent/JP2005327873A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】 エッチングによって形成される被加工膜の開口部の底部及び側部にクラックが発生することを抑制し、所定の形状にパターンを形成する。
【解決手段】 Si-O-R結合またはSi-X-O-R結合（Rは炭化水素、炭化水素の水素原子を他の原子または分子で置換した化合物、及び水素のいずれか、Siはシリコン、Oは酸素、Xは任意の原子または分子）を有する被加工膜102を基板101上に形成する工程と、被加工膜102からR-O基を除去する工程と、被加工膜102上にマスク材103，104を形成する工程と、マスク材パターン105，106を形成する工程と、マスク材パターンを被加工膜に転写して所定の被加工膜パターン107を形成する工程と、マスク材パターンを剥離し、被加工膜パターン107の少なくとも表面の一部に多孔質なSi含有層107aを形成する工程を具備した半導体装置の製造方法である。
【選択図】 図1

Description

本発明は半導体装置及びその製造方法に係り、特にエッチング技術を用いたパターン形成方法に関する。
図10(a)乃至図10(c)に、半導体素子製造に際して、被加工膜を所定の形状にパターンを形成する工程の従来例を示す。
まず、図10(ａ)に示すように、基板901上に有機シリコン酸化膜を形成する。次に前記被加工膜902上にCVD（Chemical Vapor Deposition）法や塗布法によりマスク材903を形成する。前記マスク材903は例えば、感光物質であるレジスト等の有機材料、シリコン窒化膜を用いることができる。
次に図10(ｂ)に示すように、前記マスク材903をレジストとした場合は、前記マスク材903の所定の領域に露光を施した後、露光部または未露光部に現像処理を施すリソグラフィー技術を用いてマスク材パターン904を形成する。
次に図10(ｃ)に示すように、前記マスク材パターン904をエッチングマスクとして前記被加工膜902をエッチングし、被加工膜パターン905を形成する。エッチング装置は例えば、ケミカルドライエッチング（CDE）、スパッタエッチング、反応性イオンエッチング（RIE）等が挙げられる。エッチング条件として例えば、ソースガスC4F8/CO/Ar/O2=10/50/100/7sccm，励起電力1400W，真空度3Pasを用いることができる。エッチング時に、ソースガスとして酸素の添加を行うことによって、エッチングレートの減少やエッチングストップを抑制することができる。
なお、被加工層として有機シリコン化合物を形成し、この有機シリコン化合物にパターンを形成する半導体装置の製造方法は、例えば、特許文献１に記載されている。
図１１に酸素流量を変化させた時の、シリコン酸化膜であるP-TEOSと有機シリコン酸化膜である有機SOG膜のエッチング特性を示した。エッチング条件は、ソースガスC4F8/CO/Ar/O2=10/50/100/Xsccm，励起電力1700W，真空度5Pasとし、酸素添加量Xを0〜30ｓｃｃｍと変化させている。有機物を含まない通常のシリコン酸化膜P-TEOSのエッチングレートは酸素の添加量に依存しないが、有機SOG膜は、酸素の添加量に大きく依存している。有機SOG膜は、酸素の添加量X=10sccmで、酸素無添加時（X=0sccm）の時の8倍となっている。また、X=7sccmでP-TEOSと有機SOG膜が同程度のエッチングレートとなっている。
前記したように、半導体基板上に形成した有機シリコン酸化物からなる被加工膜をエッチングして所定の形状にパターン形成する際に、スループットの減少を防止するためにソースガスに酸素を添加して行う方法がある。しかしながら、酸素を添加することによってエッチングが不均等に進行してしまい、エッチングによって形成される被加工膜の開口部の底部及び側部にクラックが発生し、所定の形状にパターン形成することができないという問題があった（特許文献２）。これは、塗布法だけでなく、CVD法（化学的気相成長法）、ＰVD法（プラズマ気相成長法）により成膜される有機シリコン酸化膜でも同様な問題が発生している。
特開２０００−２６９２２０公報（第２頁−第６頁，図１） 特開２００１−１５５０３公報（第２頁）
本発明は、上記の問題点を解決すべくなされたもので、被加工膜をエッチングする際に形成される被加工膜の開口部の底部及び側部に発生するクラックを抑制し、被加工膜を所定の形状にパターン形成し、信頼性を向上することが可能となる半導体装置を形成することができる半導体装置及びその製造方法を提供することを目的としている。
上記した目的を達成するための本発明の半導体装置の製造方法の一態様は、 Si-O-R結合またはSi-X-O-R結合（Rは炭化水素、炭化水素の水素原子を他の原子または分子で置換した化合物、及び水素のいずれか、Siはシリコン、Oは酸素、Xは任意の原子または分子）を有する被加工膜を基板上に形成する工程と、
前記被加工膜からR-O基を除去する工程と、
前記被加工膜上にマスク材を形成する工程と、
前記マスク材からマスク材パターンを形成する工程と、
前記マスク材パターンを前記被加工膜に転写して所定の被加工膜パターンを形成する工程と、
前記マスク材パターンを剥離し、前記被加工膜パターンの少なくとも表面の一部に多孔質なSi含有層を形成する工程と、
を具備したことを特徴としている。
また、本発明の半導体装置の一態様は、基板と、
前記基板上に形成された、Si，R及びO（Siはシリコン、Rは炭化水素、これらの水素原子を他の原子または分子で置換した化合物、及び水素のいずれか、Oは酸素原子）を有した被加工膜パターンと、
前記被加工膜パターンに埋め込まれた配線層とを具備し、
前記被加工膜パターンの少なくとも表面の一部に多孔質なSi含有層が形成されていることを特徴としている。
本発明によれば、エッチングの際に形成される被加工膜の開口部の底部及び側部に、エッチングが不均等に進行することによるクラックの発生を抑制し、所定の形状にパターンを形成し、半導体装置を形成することが可能となる。したがって、本発明を適用することによって、デバイスの特性、信頼性及び歩留まりを一層向上させることができる。
以下、図1乃至図2を参照して本発明の実施形態について詳細に説明する。
（第1の実施の形態）
本実施の形態においては、有機シリコン酸化物からなる被加工膜にエッチングを施し、被加工膜の開口部の底部及び側部を所定の形状にパターンを形成する。
まず、図1(ａ)に示すように、基板101上に、Si-O-R結合またはSi-X-O-R結合を有する有機シリコン酸化物からなる被加工膜102を、塗布法によって形成する。前記被加工膜102の形成方法は、特に限定されず、例えばCVD法（化学的気相成長法）、ＰVD法（プラズマ気相成長法）でもよい。次に、酸素雰囲気中でベイク（加熱乾燥）を行う。温度は、例えば、400度以上450度以下が好ましい。その理由は、400度より低いと、温度が低いため十分に効果が得られず、一方450度より高いと、有機シリコン酸化物に含まれるシリコンと直接結合したメチル基等の有機物が揮発、或は変質してしまい、膜が損壊するためである。また、ここでXは炭化水素などであり、特に限定されない。Rをメチル基とした場合の前記被加工膜102の分子構造例を次に示す。
Figure 2005327873
次に図1(b)に示すように、マスク材として、反射防止膜103を塗布法によって形成し、前記反射防止膜103上にレジスト溶液を塗布し、レジスト膜104を形成する。レジストの種類は、特に限定されることはなく、目的に応じてポジ型またはネガ型を選択して使用することができる。
次に、図1(ｃ)に示すように、アルカリ現像液で現像処理を行い、レジストパターン105を形成する。また、必要に応じて、ビーム露光を行った場合に生じるチャージアップを防ぐために、帯電防止膜等を形成してもよい。或は、エッチング耐性を向上させるために、ハードマスクを形成してもよく、ハードマスクは、例えばポリシリコン，SiC, SiN，W，Al，Al-Cu，Cuなどを用いることができる。また、ハードマスクは、図1（b）の工程において反射防止膜103を形成する前に、形成することができる。
次に、図1(ｄ)に示すように、前記レジストパターン105をエッチングマスクとして前記反射防止膜103をドライエッチングすることにより、前記レジストパターン104を前記反射防止膜103に転写し、反射防止膜パターン106を形成する。エッチング方式としては、マグネトロン型反応性イオンエッチングを用い、異方性エッチングを行った。エッチング条件はソースガスO2/N2=50/100sccm，励起電力200W，真空度3Pasとした。ここで、エッチング方法は特に限定されず、電子ビームイオンエッチング、誘導結合型（ICP）イオンエッチング、電子サイクロトロン共鳴型（ECR）イオンエッチングなど微細加工可能なものであれば、特に限定されることはない。
次に図1(e)に示すように、前記レジストパターン105と前記反射防止膜パターン106をマスク材パターンとして、前記被加工膜102をドライエッチングすることにより、前記レジストパターン104と前記反射防止膜パターン106を前記被加工膜102に転写し、所定の被加工膜パターン107を形成する。エッチング方式は、マグネトロン型反応性イオンエッチングを用い、異方性エッチングを行った。エッチング条件はソースガスC4F8/CO/Ar/O2=10/50/100/7sccm，励起電力1400W，真空度3Pasとした。エッチング方法は特に限定されない。エッチング時に、ソースガスとして酸素の添加を行うことによって、エッチングレートの減少を抑制することができる。
次に図1(f)に示すように、O2ガスを用いて前記レジストパターン105及び前記反射防止膜パターン106をアッシングする。アッシング条件は、O2=100sccm，励起電力500W，真空度100mTorr，温度30℃である。
このとき、以下の化学反応によって、被加工膜パターン107の表面の一部、例えば側面及び上面にSi含有層107aが形成された前記被加工膜パターン107を得る。
aSiO(CH3) +bO2 → cSiO2 ＋ dCO ↑ ＋ eH2O ↑
（a,b,c,d,e は定数）
Si含有層107aは、例えば、炭素原子及び水素原子が脱離した多孔質な層であり、SiO2によって形成される。Si含有層の厚さは、例えば、10nm以下である。この多孔質なSi含有層107aは、前記被加工膜パターン107の有機シリコン酸化物の誘電率2.7よりも低い誘電率、例えば誘電率2.5を有する層であり、誘電率を局所的に低下させることができるため、微細化された配線同士のクロストークを低減することが可能となる。
また、O2ガスによるアッシングに限定されず、N2,H2/N2，H2/He，CH4あるいは、H2,N2，CH4,O2のいずれかの混合ガスを用いても誘電率を低下することができ、ほぼ同様の効果を得ることができる。
図2に、アッシング装置の概略断面図を示す。真空チャンバー１の内部にはシリコンウエハーなどの被処理物２を載置する載置台３が設けられている。この載置台３に対向して対向電極６′が設けられている。この載置台３は、温度調節機構を有しており、被処理物２の温度を制御できるようになっている。また、真空チャンバーの天壁には、ガス導入管４が接続されている。ガス導入管４から真空チャンバーにガスが導入され、排気口５の弁により圧力が調整される。圧力が安定を示した後載置台３下の高周波電極６から高周波を印加することにより真空チャンバー内にプラズマを発生させる。
次に図1(g)に示すように、図1（f）で形成した複数の被加工膜パターン107に導電性材料を埋め込むことによって、配線層108を形成する。このとき、導電性材料として、ポリシリコン，Al，W，Al-Cu，Al-Si-Cu，Cu，Ag，Auなどを用いることができる。この配線層108は、トランジスタなどのソース・ドレイン配線として用いることができる。
本実施の形態に示したように、図1（a）において、前記被加工膜102を酸素雰囲気中でベイク（加熱乾燥）することによって、前記被加工膜102中に含まれるSi‐O‐R結合またはSi-X-O-R結合のR-O基に含まれるC，H等が酸素と反応してCO，CO2，H2O等となる。よって、徐々に前記被加工膜102からR-O基が除去される。R-O基は、全体の終端部分の10％以下になるように除去することができる。ここで、Rは炭化水素、炭化水素の水素原子を他の原子で置換した化合物、及び水素原子のいずれかである。Siはシリコン、Oは酸素原子、Xは特に限定されず、例えば、炭化水素である。また、R-O基は、Rが飽和な位置で酸素原子と結合している基である。
図3に、ベイク前とベイク後における前記有機シリコン酸化膜の吸光度特性を示す。ここで、有機シリコン酸化膜に含まれたSi-O-R結合またはSi-X-O-R結合のRは、メチル基（CH3）またはエチル基（C2H5）であり、有機シリコン酸化膜は、R-O基として、メトキシ基（-O-CH3）及びエトキシ基（-O-C2H5）を有している。ベイク前に存在していた波長284ｎｍ付近のメトキシ基（-O-CH3）及びエトキシ基（-O-C2H5）の吸光度のピークがベイク後にはなくなっており、ベイクを行うことによって、メトキシ基及びエトキシ基が膜内から除去されていることが分かる。また、酸素雰囲気中で、ベイクを行うため、膜表面だけでなく、膜全体に酸素が行き渡り、前記被加工膜102中に含まれるSi‐O‐R結合またはSi-X-O-R結合のR-O基を十分に除去することができる。
以下に、前記被加工膜102中に含まれるSi‐O‐R結合またはSi-X-O-R結合のR-O基を除去することによって、クラック発生を抑制するメカニズムについて述べる。有機シリコン酸化物に含まれるアルキル基またはペルフルオロアルキル基等の構成基は通常Siに直接結合している。しかしながら、Si‐O‐R結合またはSi-X-O-R結合のRのように一部の構成基はOと直接結合しており、その結合エネルギーはSiと直接結合している場合よりも小さい。これら、Si‐O‐R結合またはSi-X-O-R結合の結合パターンは有機酸化物を構成する分子の結合終端部分に多く見られ、膜内に不均一に存在していると思われる。ところで、エッチングの際に酸素を含んだエッチングガスを用いてエッチングを行うことによってエッチングの促進が行われる。しかし、このような結合のR-O基は、Siとの結合エネルギーが小さいため、エッチングガスと反応して特にエッチングが進行しやすく、結果的にエッチングが不均等に進行してしまい、開口部の底部及び側部にクラックが発生すると考えられる。
よって、本実施の形態によれば、前記被加工膜中に含まれるSi‐O‐R結合またはSi-X-O-R結合のR-O基を除去する工程を行うことによって、クラックの発生を抑制することができ、所定の形状にパターンを形成することが可能となる。また、被加工膜からR-O基を除去することによって、より安定した膜を形成し、半導体装置の信頼性を向上することができる。なお、R-O基は、全体の終端部分の10％以下になるように除去されることによって、クラック発生を抑制するなどの十分な効果を得ることができる。さらに、多孔質なSi含有層を形成することによって、微細化された配線同士のクロストークを低減することが可能となる。
また、本実施の形態において、被加工膜パターン107に導電性材料を埋め込んで配線層108を形成する際に、図4に示すように、バリア層108’を介して形成してもよい。バリア層108’には、Ta，TaNi，Ti，TiN，Ti-Si-N，Nb，NbNなどの導電性材料を用いることができる。
また、図1（g）に続いて、図5(a)に示すように、被加工膜パターン10７上に、さらに同様の方法で複数の被加工膜パターン501を形成し、配線層108にビア502を介して接続する配線層503を形成することによって、多層配線に適用することも可能である。このとき、被加工膜パターン501は、配線層108の表面が露出するようなビアホール502h及びビアホール502hと連続するように形成された開口部503hを有するように形成し、導電性材料を埋め込むことによって配線層503を形成する。ビアホール502hには、W，TiSi，CoSi，Ni，NiSi，FeSi，Al，Al-Si-Cu，Al-Cu,Ag,Auなどの導電性材料を埋め込んでビア502を形成する。被加工膜パターン501の側面及び上面には、同様に多孔質なSi含有層501aを形成することができる。
また、配線層の開口部及びビアホールの両方の表面の一部に多孔質なSi含有層を形成するのではなく、図5（b）に示すように、配線層の開口部の表面の一部にのみ形成してもよい。この場合、ビアホール加工後、ビアホールを加工する際に形成したマスクをCOガスあるいはCO系のガスを用いアッシングすることによって、多孔質なSi含有層を形成しないことが可能である。このようにして、マスクをアッシングした後、導電性材料を埋め込み、平坦化を行う。続いて、有機シリコン酸化膜を成膜し、配線層のパターンとなる開口部を形成した後、O2ガスを用いて、マスクをアッシングし、配線層の開口部の表面の一部に多孔質なSi含有層を形成する。多孔質なSi含有層を形成した後、導電性材料を埋め込み、平坦化することによって図５（b）が形成される。
また、図5において、被加工膜パターン107，501に導電性材料を埋め込んで配線層108，503及びビア502を形成する際に、図6（a）に示すように、バリア層108’，503’，502’を介して形成してもよい。このとき、被加工膜パターン107上及び多孔質なSi含有層107a上にストッパ層あるいは絶縁性の拡散防止膜層601を形成してパターン形成することによって、被加工膜パターン501を加工してもよい。ストッパ層あるいは絶縁性の拡散防止膜層601には、ＳiＮ、ＳiＣ、ＳiＯＮ,ＳｉＯＣなどの膜を用いることができる。また、配線層の開口部及びビアホールの両方の表面の一部に多孔質なSi含有層を形成するのではなく、図６（b）に示すように、配線層の開口部の表面の一部にのみ形成してもよい。この場合、ビアホール加工後、ビアホールを加工する際に形成したマスクをCOガスあるいはCO系のガスを用いアッシングすることによって、多孔質なSi含有層を形成しないことが可能である。このようにして、マスクをアッシングした後、バリア層を介して導電性材料を埋め込み、平坦化を行う。続いて、有機シリコン酸化膜を成膜し、配線層のパターンとなる開口部を形成した後、O2ガスを用いて、マスクをアッシングし、配線層の開口部の表面の一部に多孔質なSi含有層を形成する。多孔質なSi含有層を形成した後、バリア層を介して導電性材料を埋め込み、平坦化することによって図６（b）が形成される。
今回の配線形成プロセスは、用途によってシングルダマシンプロセス、デュアルダマシンプロセス（配線層の開口部及びビアホールを形成する順序は特に
限定されない）をどちらでも用いても良い。
また、図６（c）に示すように、配線層108の上部にメタルのキャップ層602（無電解メッキ膜）を形成してパターン形成することによって、被加工膜パターン501を加工してもよい。この場合、キャップ層602をビアホール等を形成する際のストッパとして用いることができる他、キャップ層602によって、配線層を構成する導電性材料の拡散を抑制することが可能となる。また、配線層の開口部及びビアホールの両方の表面の一部に多孔質なSi含有層を形成するのではなく、配線層の開口部の表面の一部にのみ形成する事も可能である（図示しない）。
したがって本実施の形態を適用することによって、配線の断絶、ショート、リーク電流の発生、付加容量の発生などを防ぐことができ、デバイスの特性、信頼性及び歩留まりをより一層向上させた半導体装置を製造することが可能となる。
（第１の変形例）
また、第1の実施の形態に示したO2ガスによる前記レジストパターン104及び前記反射防止膜パターン106のアッシング工程（図1（f）の工程）では、プラズマを発生させたアッシング装置を用いたが、例えば、ダウンフローアッシング装置を用いることも可能である。このときのアッシング条件は、O2=1000sccm，励起電力400W，真空度1000mTorr，温度100℃である。
図9にアッシング装置の概略断面図を示す。真空チャンバー１の内部にはシリコンウエハーなどの被処理物２を載置する載置台３が設けられている。載置台３は、温度調節機構を有しており、被処理物２の温度を制御できるようになっている。また、真空チャンバーには、ガス導入管４及びガスを放電させラジカルを形成させる放電管が接続されている。ガス導入管、放電管7から真空チャンバーにガス（ラジカル）が導入され、排気口５の弁により圧力が調整される。
このとき、図7に示すようなSi含有層107bが形成された前記被加工膜パターン107を得る。このとき、以下の化学反応によって、被加工膜パターン107の表面の一部、例えば側面及び上面にSi含有層107bが形成された前記被加工膜パターン107を得る。
aSiO(CH3) +bO2 → cSiO2 ＋ dCO ↑ ＋ eH2O ↑
（a,b,c,d,e は定数）
Si含有層107bは、例えば、炭素原子及び水素原子が脱離した多孔質な層であり、SiO2によって形成される。Si含有層の厚さは、例えば、30nm以下である。この多孔質なSi含有層107bは、前記被加工膜パターン107の有機シリコン酸化物の誘電率2.7よりも低い誘電率、例えば誘電率2.5を有する層であり、誘電率を局所的に低下させることができるため、微細化された配線同士のクロストークを低減することが可能となる。
また、O2ガスによるアッシングに限定されず、N2,H2/N2，H2/He，CH4あるいは、H2,N2，CH4,O2のいずれかの混合ガスを用いても、誘電率を低下することができ、ほぼ同様の効果を得ることができる。
ダウンフローアッシング装置を用いたアッシングは、等方性の高いアッシングであるため、図7に示すような等方性形状を有する多孔質なSi含有層107bが形成される。
また、続いて図8に示すように、図7で形成した複数の被加工膜パターン107に導電性材料を埋め込んで配線層108を形成する際に、バリア層108’を介して形成してもよい。
さらに、図8に続いて、被加工膜パターン10７上に、さらに同様の方法で被加工膜パターンを形成し、ビアを介して配線層108に接続する配線層を形成することによって、多層配線に適用することも可能である（図示しない）。また、このとき、被加工膜パターンに導電性材料を埋め込んで配線層を形成する際に、バリア層を介して形成してもよい（図示しない）。
（第2の実施の形態）
本実施の形態においては、有機シリコン酸化物からなる被加工膜にエッチングを施し、被加工膜の開口部の底部及び側部を所定の形状にパターンを形成する。
まず、図1(ａ)に示すように、基板101上に、Si-O-R結合またはSi-X-O-R結合を有する有機シリコン酸化物からなる被加工膜102を、塗布法によって形成する。前記被加工膜102の形成方法は、特に限定されず、例えばCVD法（化学的気相成長法）、ＰVD法（プラズマ気相成長法）でもよい。次に、O2ガスを用いて、励起電力300W、真空度67Pas、Rf周波数13.56MHzの条件で放電を行った。真空度は13Pas以上133Pas以下が好ましい。その理由は、13Pasより低い、または133Pasより高い真空度では、十分な放電が行えず、効果が得られない。
次に図1(b)に示すように、マスク材として、反射防止膜103を塗布法によって形成し、前記反射防止膜103上にレジスト溶液を塗布し、レジスト膜104を形成する。レジストの種類は、特に限定されることはなく、目的に応じてポジ型またはネガ型を選択して使用することができる。
次に、図1(ｃ)に示すように、アルカリ現像液で現像処理を行い、レジストパターン105を形成する。また、必要に応じて、ビーム露光を行った場合に生じるチャージアップを防ぐために、帯電防止膜等を形成してもよい。或は、エッチング耐性を向上させるために、ハードマスクを形成してもよく、ハードマスクは、例えばポリシリコン，SiC, SiN，W，Al，Al-Cu，Cuなどを用いることができる。また、ハードマスクは、図1（b）の工程において反射防止膜103を形成する前に、形成することができる。
次に、図1(ｄ)に示すように、前記レジストパターン105をエッチングマスクとして前記反射防止膜103をドライエッチングすることにより、前記レジストパターン104を前記反射防止膜103に転写し、反射防止膜パターン106を形成する。エッチング方式としては、マグネトロン型反応性イオンエッチングを用い、異方性エッチングを行った。エッチング条件はソースガスO2/N2=50/100sccm，励起電力200W，真空度3Pasとした。ここで、エッチング方法は特に限定されず、電子ビームイオンエッチング、誘導結合型（ICP）イオンエッチング、電子サイクロトロン共鳴型（ECR）イオンエッチングなど微細加工可能なものであれば、特に限定されることはない。
次に図1(e)に示すように、前記レジストパターン105と前記反射防止膜パターン106をマスク材パターンとして、前記被加工膜102をドライエッチングすることにより、前記レジストパターン104と前記反射防止膜パターン106を前記被加工膜102に転写し、所定の被加工膜パターン107を形成する。エッチング方式は、マグネトロン型反応性イオンエッチングを用い、異方性エッチングを行った。エッチング条件はソースガスC4F8/CO/Ar/O2=10/50/100/7sccm，励起電力1400W，真空度3Pasとした。エッチング方法は特に限定されない。エッチング時に、ソースガスとして酸素の添加を行うことによって、エッチングレートの減少を抑制することができる。
次に図1(f)に示すように、O2ガスを用いて前記レジストパターン104及び前記反射防止膜パターン106をアッシングする。アッシング条件は、O2=100sccm，励起電力500W，真空度100mTorr，温度30℃である。
このとき、前記した化学反応と同様の化学反応によって、被加工膜パターン107の表面の一部、例えば側面及び上面にSi含有層107aが形成された前記被加工膜パターン107を得る。以下の工程は、第1の実施の形態と同じである。
Si含有層107aは、例えば、炭素原子及び水素原子が脱離した多孔質な層であり、SiO2によって形成される。Si含有層の厚さは、例えば、10nm以下である。この多孔質なSi含有層107aは、前記被加工膜パターン107の有機シリコン酸化物の誘電率2.7よりも低い誘電率、例えば誘電率2.5を有する層であり、誘電率を局所的に低下させることができるため、微細化された配線同士のクロストークを低減することが可能となる。
また、O2ガスによるアッシングに限定されず、N2, H2/N2，H2/He，CH4あるいは、H2,N2，CH4,O2のいずれかの混合ガスを用いても誘電率を低下することができ、ほぼ同様の効果を得ることができる。
次に図1(g)に示すように、図1（f）で形成した複数の被加工膜パターン107に導電性材料を埋め込むことによって、配線層108を形成する。このとき、導電性材料として、ポリシリコン，Al，W，Al-Cu，Al-Si-Cu，Cu，Ag，Auなどを用いることができる。この配線層108は、トランジスタなどのソース・ドレイン配線として用いることができる。
本実施の形態に示したように、O2ガスを用いて放電を行うことによって前記被加工膜102中に含まれるSi‐O‐R結合またはSi-X-O-R結合のR-O基に含まれるC，H等が酸素と反応してCO，CO2，H2O等となる。よって、徐々に前記被加工膜102中からR-O基が除去される。ここで、Rは炭化水素、アルキル基、アリール基、これらの水素原子を他の原子で置換した化合物、及び水素原子のいずれかである。Siはシリコン、Oは酸素原子、Xは特に限定されず、例えば、炭化水素である。また、R-O基は、Rが飽和な位置で酸素原子と結合している基である。
ここで、放電はプラズマ放電に限定されず、O2ガスを用いて紫外線照射、或は電離放射線照射を行っても、同様の効果が得られる。また、本実施の形態では、400度以上の高温にする必要がないため、基板上に耐熱性の低い有機化合膜が形成されている場合でも適用することができる。さらに、前記被加工膜102の膜厚及び膜質に応じて、真空度を上限133Pasまで上昇させて照射処理を行ってもよい。このようにすることによって、膜厚が厚い場合、或は膜質が硬質化している場合においても、膜表面だけでなく膜全体に酸素が行き渡り、前記被加工膜102中に含まれるSi‐O‐R結合またはSi-X-O-R結合のR-O基を十分に除去することができ、効果を得ることが可能となる。
よって、本実施の形態によれば、前記被加工膜中に含まれるSi‐O‐R結合またはSi-X-O-R結合のR-O基を除去する工程を行うことによって、クラックの発生を抑制することができ、所定の形状にパターンを形成することが可能となる。また、被加工膜からR-O基を除去することによって、より安定した膜を形成し、半導体装置の信頼性を向上することができる。なお、R-O基は、全体の終端部分の10％以下になるように除去されることによって、クラック発生を抑制するなどの十分な効果を得ることができる。さらに、多孔質なSi含有層を形成することによって、微細化された配線同士のクロストークを低減することが可能となる。
また、本実施の形態において、被加工膜パターン107に導電性材料を埋め込んで配線層108を形成する際に、図4に示すように、バリア層108’を介して形成してもよい。バリア層108’には、Ta，TaNi，Ti，TiN，Ti-Si-N，Nb，NbNなどの導電性材料を用いることができる。
また、図1（g）に続いて、図5（a）に示すように、被加工膜パターン10７上に、さらに同様の方法で複数の被加工膜パターン501を形成し、配線層108にビア502を介して接続する配線層503を形成することによって、多層配線に適用することも可能である。このとき、被加工膜パターン501は、配線層108の表面が露出するようなビアホール502h及びビアホール502hと連続するように形成された開口部503hを有するように形成し、導電性材料を埋め込むことによって配線層503を形成する。ビアホール502hには、W，TiSi，CoSi，Ni，NiSi，FeSi，Al，Al-Si-Cu，Al-Cu,Cu,Ag,Au などの導電性材料を埋め込んでビア502を形成する。被加工膜パターン501の側面及び上面には、同様に多孔質なSi含有層501aを形成することができる。
また、配線層の開口部及びビアホールの両方の表面の一部に多孔質なSi含有層を形成するのではなく、図5（b）に示すように、配線層の開口部の表面の一部にのみ形成してもよい。この場合、ビアホール加工後、ビアホールを加工する際に形成したマスクをCOガスあるいはCO系のガスを用いアッシングすることによって、多孔質なSi含有層を形成しないことが可能である。このようにして、マスクをアッシングした後、導電性材料を埋め込み、平坦化を行う。続いて、有機シリコン酸化膜を成膜し、配線層のパターンとなる開口部を形成した後、O2ガスを用いて、マスクをアッシングし、配線層の開口部の表面の一部に多孔質なSi含有層を形成する。多孔質なSi含有層を形成した後、導電性材料を埋め込み、平坦化することによって図５（b）が形成される。
また、図5において、被加工膜パターン107，501に導電性材料を埋め込んで配線層108，503及びビア502を形成する際に、図6（a）に示すように、バリア層108’，503’，502’を介して形成してもよい。このとき、被加工膜パターン107上及び多孔質なSi含有層107a上にストッパ層あるいは絶縁性の拡散防止膜層601を形成してパターン形成することによって、被加工膜パターン501を加工してもよい。ストッパ層あるいは絶縁性の拡散防止膜層601には、ＳiＮ、ＳiＣ、ＳiＯＮ,ＳｉＯＣなどの膜を用いることができる。また、配線層の開口部及びビアホールの両方の表面の一部に多孔質なSi含有層を形成するのではなく、図６（b）に示すように、配線層の開口部の表面の一部にのみ形成してもよい。この場合、ビアホール加工後、ビアホールを加工する際に形成したマスクをCOガスあるいはCO系のガスを用いアッシングすることによって、多孔質なSi含有層を形成しないことが可能である。このようにして、マスクをアッシングした後、バリア層を介して導電性材料を埋め込み、平坦化を行う。続いて、有機シリコン酸化膜を成膜し、配線層のパターンとなる開口部を形成した後、O2ガスを用いて、マスクをアッシングし、配線層の開口部の表面の一部に多孔質なSi含有層を形成する。多孔質なSi含有層を形成した後、バリア層を介して導電性材料を埋め込み、平坦化することによって図６（b）が形成される。
今回の配線形成プロセスは、用途によってシングルダマシンプロセス、デュアルダマシンプロセス（配線層の開口部及びビアホールを形成する順序は特に
限定されない）をどちらでも用いても良い。
また、図６（c）に示すように、配線層108の上部にメタルのキャップ層602（無電解メッキ膜）を形成してパターン形成することによって、被加工膜パターン501を加工してもよい。この場合、キャップ層602をビアホール等を形成する際のストッパとして用いることができる他、キャップ層602によって、配線層を構成する導電性材料の拡散を抑制することが可能となる。また、配線層の開口部及びビアホールの両方の表面の一部に多孔質なSi含有層を形成するのではなく、配線層の開口部の表面の一部にのみ形成する事も可能である（図示しない）。
したがって本実施の形態を適用することによって、配線の断絶、ショート、リーク電流の発生、付加容量の発生などを防ぐことができ、デバイスの特性、信頼性及び歩留まりをより一層向上させた半導体装置を製造することが可能となる。
（第１の変形例）
また、第1の実施の形態に示したO2ガスによる前記レジストパターン104及び前記反射防止膜パターン106のアッシング工程（図1（f）の工程）では、プラズマを発生させたアッシング装置を用いたが、例えば、ダウンフローアッシング装置を用いることも可能である。このときのアッシング条件は、O2=1000sccm，励起電力400W，真空度1000mTorr，温度100℃である。
このとき、図7に示すようなSi含有層107bが形成された前記被加工膜パターン107を得る。このとき、前記した化学反応と同様の化学反応によって、被加工膜パターン107の表面の一部、例えば側面及び上面にSi含有層107bが形成された前記被加工膜パターン107を得る。
Si含有層107bは、例えば、炭素原子及び水素原子が脱離した多孔質な層であり、SiO2によって形成される。Si含有層の厚さは、例えば、30nm以下である。この多孔質なSi含有層107bは、前記被加工膜パターン107の有機シリコン酸化物の誘電率2.7よりも低い誘電率、例えば誘電率2.5を有する層であり、誘電率を局所的に低下させることができるため、微細化された配線同士のクロストークを低減することが可能となる。
また、O2ガスによるアッシングに限定されず、N2,H2/N2，H2/He，CH4あるいは、H2,N2，CH4,O2のいずれかの混合ガスを用いても誘電率を低下することができ、ほぼ同様の効果を得ることができる。
ダウンフローアッシング装置を用いたアッシングは、等方性の高いアッシングであるため、図7に示すような等方性形状を有する多孔質なSi含有層107bが形成される。
また、続いて図8に示すように、図7で形成した複数の被加工膜パターン107に導電性材料を埋め込んで配線層108を形成する際に、バリア層108’を介して形成してもよい。
さらに、図8に続いて、被加工膜パターン10７上に、さらに同様の方法で被加工膜パターンを形成し、ビアを介して配線層108に接続する配線層を形成することによって、多層配線に適用することも可能である（図示しない）。また、このとき、被加工膜パターンに導電性材料を埋め込んで配線層を形成する際に、バリア層を介して形成してもよい（図示しない）。
以上、第1及び第2の実施の形態では、Si‐O‐R結合またはSi-X-O-Rを有する有機シリコン酸化膜において、Rがメチル基またはエチル基である例を示したが、Rが他のアルキル基であってもよいし、アルキル基の水素原子をフッ素置換したペルフルオロアルキル基であっても、同様の効果が得られる。また、Rは二重結合や三重結合を含む炭化水素、アリール基であってもよいし、炭化水素、アルキル基及びアリール基の水素原子を他の原子または分子で置換した化合物であってもよい。ここで、例えば、他の原子とは、フッ素原子、塩素原子、臭素原子、ヨウ素原子などである。また、Rは水素原子であってもよい。
また、R-O基を除去する工程では、被加工膜中のR-O基が完全に除去されていなくてもよい。すなわち、一部のR-O基が、被加工膜中に残っていても、十分に効果を有する。
また、被加工膜上に、マスクとして、ハードマスク、反射防止膜及びレジストを順に積層してもよい。まず、上層のレジストにレジストパターンを形成し、続いて、レジストパターンをマスク材パターンとして、被加工膜に改質層を形成した場合には、改質層をストッパとして用いて、反射防止膜及びハードマスクのエッチングを行い、反射防止膜パターン及びハードマスクパターンを形成する。さらにレジストパターン及び反射防止膜パターンを除去し、ハードマスクパターンをマスク材パターンとして、被加工膜をエッチングし、被加工膜パターンを形成する。ハードマスクは、SiC,ポリシリコン，SiN，W，Al，Al-Cu等、エッチングの際に、被加工膜上に形成された改質層との選択性が高い材料を用いると、精度よくパターン形成することができるため、好ましい。
さらに、被加工膜をエッチングする際、エッチング条件として、C4F8系のガスを用いたがこれに限定されず、C5F8，CH2F2，C4F6 CF4，CHF3 等のガスやこれらの混合ガスを用いてもよい。また、反射防止膜を加工する際、エッチング条件として、O2/N2の混合ガスを用いたが、Fを含有しないガスを用いてもよい。被加工膜上の多孔質なSi含有層の上に形成されるストッパ層は、インプラ、エネルギービームの照射、Fを含有しないガスを用いることによって、形成することができる。Fを含有しないガスは、例えば、Cl2，HCl，HBr ，CO，O2，N2，Ar，He等のガスまたはその混合ガスである。
本発明に係る第1及び第2の実施の形態における半導体装置の製造方法の工程を示す一部断面図である。 本発明に係る第1及び第2の実施の形態におけるアッシャー装置の概略断面図である。 高温ベイク前と高温ベイク後における有機シリコン酸化膜の吸光度特性を示す図である。 本発明に係る第1及び第2の実施の形態における半導体装置を示す一部断面図である。 本発明に係る第1及び第2の実施の形態における半導体装置を示す一部断面図である。 本発明に係る第1及び第2の実施の形態における半導体装置を示す一部断面図である。 本発明に係る第1及び第2の実施の形態における半導体装置を示す一部断面図である。 本発明に係る第1及び第2の実施の形態における半導体装置を示す一部断面図である。 本発明に係る第1及び第2の実施の形態におけるアッシャー装置の概略断面図である。 従来の技術における半導体装置の製造方法の工程を示す一部断面図である。 シリコン酸化物と有機シリコン酸化物の酸素流量とエッチングレートの関係を示す図である。
符号の説明
101，901…基板
102，902…被加工膜
103…反射防止膜
104…レジスト膜
105…レジストパターン
106…反射防止膜パターン
107，501，905…被加工膜パターン
107a，107b，501a…Si含有層
108，503…配線層
108h，503h…開口部
108’，502’，503’…バリア層
502h…ビアホール
601…ストッパ層あるいは拡散防止膜層
602…キャップ層
903…マスク材
904…マスク材パターン


Claims (11)

  1. Si-O-R結合またはSi-X-O-R結合（Rは炭化水素、炭化水素の水素原子を他の原子または分子で置換した化合物、及び水素のいずれか、Siはシリコン、Oは酸素、Xは任意の原子または分子）を有する被加工膜を基板上に形成する工程と、
    前記被加工膜からR-O基を除去する工程と、
    前記被加工膜上にマスク材を形成する工程と、
    前記マスク材からマスク材パターンを形成する工程と、
    前記マスク材パターンを前記被加工膜に転写して所定の被加工膜パターンを形成する工程と、
    前記マスク材パターンを剥離し、前記被加工膜パターンの少なくとも表面の一部に多孔質なSi含有層を形成する工程と、
    を具備したことを特徴とする半導体装置の製造方法。
  2. 前記被加工膜パターンの少なくとも表面の一部に多孔質なSi含有層を形成する工程は、酸素ガス、水素ガス、窒素ガス、メタンガスのいずれかを用いて前記マスク材パターンをアッシングし、前記マスク材パターンを剥離するとともに前記被加工膜の表面の少なくとも炭素原子及び水素原子の一方を脱離することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記被加工膜パターンは有機シリコン酸化膜のパターンであり、前記多孔質なSi含有層は、SiO2層であることを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
  4. 前記R-O基を除去する工程は、酸素雰囲気中でベイクする工程であることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記R-O基を除去する工程は、酸素を添加して、プラズマ、紫外線、または電離放射線のいずれかを照射する工程であることを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
  6. 前記被加工膜パターンを形成する工程は、酸素を添加してエッチングを行う工程であることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置の製造方法。
  7. 前記被加工膜は、前記基板上に、塗布法、ＣＶＤ法あるいはＰＶＤ法のいずれかを用いて形成されていることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置の製造方法。
  8. 基板と、
    前記基板上に形成された、Si，R及びO（Siはシリコン、Rは炭化水素、これらの水素原子を他の原子または分子で置換した化合物、及び水素のいずれか、Oは酸素原子）を有した被加工膜パターンと、
    前記被加工膜パターンに埋め込まれた配線層とを具備し、
    前記被加工膜パターンの少なくとも表面の一部に多孔質なSi含有層が形成されていることを特徴とする半導体装置。
  9. 前記被加工膜パターンは有機シリコン酸化膜のパターンであり、 前記多孔質なSi含有層は、SiO2層であることを特徴とする請求項８に記載の半導体装置。
  10. 前記多孔質なSi含有層は、前記被加工膜パターンの側面及び上面に形成されていることを特徴とする請求項８または請求項９に記載の半導体装置。
  11. 前記被加工膜パターンは、R-O基を有していないことを特徴とする請求項８乃至請求項１０のいずれかに記載の半導体装置。

JP2004144026A 2004-05-13 2004-05-13 半導体装置及びその製造方法 Pending JP2005327873A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004144026A JP2005327873A (ja) 2004-05-13 2004-05-13 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004144026A JP2005327873A (ja) 2004-05-13 2004-05-13 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005327873A true JP2005327873A (ja) 2005-11-24

Family

ID=35473973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004144026A Pending JP2005327873A (ja) 2004-05-13 2004-05-13 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2005327873A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147096A (ja) * 2007-12-14 2009-07-02 Panasonic Corp 半導体装置及びその製造方法
WO2010064346A1 (ja) * 2008-12-01 2010-06-10 パナソニック株式会社 半導体装置及びその製造方法
US8124791B2 (en) 2007-03-29 2012-02-28 Canon Kabushiki Kaisha Active energy ray curable liquid composition and liquid cartridge
JP2012216570A (ja) * 2011-03-31 2012-11-08 Jsr Corp 半導体装置の製造方法
WO2015097942A1 (ja) * 2013-12-25 2015-07-02 キヤノンアネルバ株式会社 基板加工方法及び半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8124791B2 (en) 2007-03-29 2012-02-28 Canon Kabushiki Kaisha Active energy ray curable liquid composition and liquid cartridge
JP2009147096A (ja) * 2007-12-14 2009-07-02 Panasonic Corp 半導体装置及びその製造方法
WO2010064346A1 (ja) * 2008-12-01 2010-06-10 パナソニック株式会社 半導体装置及びその製造方法
JP2012216570A (ja) * 2011-03-31 2012-11-08 Jsr Corp 半導体装置の製造方法
WO2015097942A1 (ja) * 2013-12-25 2015-07-02 キヤノンアネルバ株式会社 基板加工方法及び半導体装置の製造方法
CN105849870A (zh) * 2013-12-25 2016-08-10 佳能安内华股份有限公司 基板加工方法及半导体装置的制造方法
JP6028110B2 (ja) * 2013-12-25 2016-11-16 キヤノンアネルバ株式会社 基板加工方法及び半導体装置の製造方法
US9564360B2 (en) 2013-12-25 2017-02-07 Canon Anelva Corporation Substrate processing method and method of manufacturing semiconductor device
KR101768928B1 (ko) 2013-12-25 2017-08-17 캐논 아네르바 가부시키가이샤 기판 가공 방법 및 반도체 장치의 제조 방법

Similar Documents

Publication Publication Date Title
JP5122106B2 (ja) 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法
US7700479B2 (en) Cleaning processes in the formation of integrated circuit interconnect structures
US6207583B1 (en) Photoresist ashing process for organic and inorganic polymer dielectric materials
US7291550B2 (en) Method to form a contact hole
JP3248492B2 (ja) 半導体装置及びその製造方法
US7611986B2 (en) Dual damascene patterning method
US20060246717A1 (en) Method for fabricating a dual damascene and polymer removal
US6686293B2 (en) Method of etching a trench in a silicon-containing dielectric material
US7601246B2 (en) Methods of sputtering a protective coating on a semiconductor substrate
US6355572B1 (en) Method of dry etching organic SOG film
US7473639B2 (en) Method of forming dual damascene pattern
JP2001358218A (ja) 有機膜のエッチング方法及び素子の製造方法
JP4492949B2 (ja) 電子デバイスの製造方法
US6913868B2 (en) Conductive bi-layer e-beam resist with amorphous carbon
US6399508B1 (en) Method for metal etch using a dielectric hard mask
US7129178B1 (en) Reducing defect formation within an etched semiconductor topography
JP2005327873A (ja) 半導体装置及びその製造方法
JP2003332337A (ja) 半導体装置の製造方法
US11688604B2 (en) Method for using ultra thin ruthenium metal hard mask for etching profile control
TWI332230B (en) A method for selectively etching organosilicate glass with respect to a doped silicon carbide
EP1646083B1 (en) Alternative dual damascene patterning approach
JP3821725B2 (ja) スルーホールの形成方法及び半導体装置の製造方法
JP4436606B2 (ja) 半導体装置の製造方法
KR101138082B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR100766274B1 (ko) 금속 배선 형성 방법