KR100766274B1 - 금속 배선 형성 방법 - Google Patents

금속 배선 형성 방법 Download PDF

Info

Publication number
KR100766274B1
KR100766274B1 KR1020060079213A KR20060079213A KR100766274B1 KR 100766274 B1 KR100766274 B1 KR 100766274B1 KR 1020060079213 A KR1020060079213 A KR 1020060079213A KR 20060079213 A KR20060079213 A KR 20060079213A KR 100766274 B1 KR100766274 B1 KR 100766274B1
Authority
KR
South Korea
Prior art keywords
pattern
width
forming
film
photoresist
Prior art date
Application number
KR1020060079213A
Other languages
English (en)
Inventor
임현주
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060079213A priority Critical patent/KR100766274B1/ko
Application granted granted Critical
Publication of KR100766274B1 publication Critical patent/KR100766274B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

금속 배선 형성 방법이 개시되어 있다. 금속 배선 형성 방법은 하부 금속 배선을 덮는 유전막을 형성하는 단계, 유전막 상에 절연막을 형성하는 단계, 절연막 상에 광 반사 방지층을 형성하는 단계, 광 반사 방지층 상에 제1 패턴 폭을 갖는 ArF용 포토레지스트 패턴을 형성하는 단계, ArF용 포토레지스트 패턴에 부산물 패턴을 형성하면서 상기 ArF용 포토레지스트 패턴 및 부산물 패턴을 마스크 삼아 반사 방지층을 패터닝하여 반사 방지층을 제1 패턴 폭보다 좁은 제2 패턴 폭으로 패터닝하는 단계, 절연막 및 유전막을 연속하여 패터닝하여 트랜치를 형성하는 단계 및 트랜치에 제2 패턴 폭을 갖는 금속 배선을 형성하는 단계를 포함하는 금속 배선 형성 방법을 제공한다.

Description

금속 배선 형성 방법{METHOD OF FORMING METAL WIRE}
도 1은 구리 금속 배선을 형성하기 위한 박막들을 기판상에 증착한 것을 도시한 단면도이다.
도 2는 도 1에 도시된 반사 방지막 상에 형성된 ArF 광원용 포토레지스트 패턴을 도시한 단면도이다.
도 3은 ArF 광원용 포토레지스트 패턴의 SEM 사진이다.
도 4는 도 2에 도시된 절연막 및 유전막을 패터닝하여 트랜치를 형성하기 위한 듀얼 주파수 반응성 이온 식각 설비를 도시한 단면도이다.
도 5는 식각 바이어스 및 공정 조건의 관계를 도시한 그래프이다.
도 6은 도 2에 도시된 기판을 도 4에 도시된 듀얼 주파수 반응성 이온 식각 장치에서 식각하는 것을 도시한 단면도이다.
도 7은 도 6의 절연막 및 유전막을 패터닝하여 트랜치를 형성한 것을 도시한 단면도이다.
도 8 및 도 9는 목표 폭이 145nm 및 100nm인 트랜치를 도시한 SEM 사진이다.
도 10은 도 7의 트랜치 내부에 금속 배선을 형성한 것을 도시한 단면도이다.
본 발명은 금속 배선 형성 방법에 관한 것이다. 보다 구체적으로, 본 발명은 노광 공정에 의하여 제한되는 금속 배선의 가공 한계를 식각 공정을 통해 극복할 수 있도록 한 금속 배선의 형성 방법에 관한 것이다.
최근 들어, 반도체 가공 기술 및 박막 가공 기술에 따라 방대한 데이터를 단 시간내 처리하는 반도체 소자의 기술 개발이 급속히 진행되고 있다.
일반적으로, 반도체 소자는 데이터를 저장 및 처리하기 위한 트랜지스터 및 커패시터 등을 제조하는 소자 제조 공정 및 소자와 전기적으로 연결된 금속 배선을 제조하는 기술을 포함한다.
소자 제조 공정은 실리콘 기판 등에 원하는 양만큼 도전성 불순물을 주입하여 실리콘 기판에 부분적으로 반도체 영역을 형성하는 이온 주입 공정, 실리콘 기판 상에 박막을 증착하는 박막 증착 공정, 실리콘 기판상에 증착된 박막을 패터닝하기 위한 포토리소그라피 공정 등을 포함한다.
특히, 포토리소그라피 공정은 박막 상에 포토레지스트 패턴을 형성하기 위한 포토레지스트 필름 형성 공정, 포토레지스트 필름을 패터닝 하기 위해 포토레지스트 필름을 노광하는 사진 공정 및 노광 된 포로토레지스트 필름을 현상하여 포토레지스트 패턴을 형성하는 현상 공정을 포함한다.
최근 들어, 반도체 소자의 디자인 룰이 크게 감소됨에 따라 상기 사진 공정에 사용되는 광원이 약 248nm의 파장 길이를 갖는 KrF 광원에서 파장 길이가 약 193nm에 불과한 ArF 광원으로 변경되고 있는 추세이다.
파장 길이가 193nm에 불과한 ArF 광원을 사용하더라도 포토 공정을 통해 구현할 수 있는 금속 배선의 선 폭은 약 100nm에 불과하여 100nm 이하의 금속 배선을 형성하기 어려운 문제점을 갖는다.
본 발명의 하나의 목적은 ArF 광원 및 ArF용 포토레지스트 및 식각 공정 조건을 개선하여 100nm 이하의 금속 배선의 선 폭을 구현할 수 있도록 한 금속 배선 형성 방법을 제공한다.
본 발명의 하나의 목적을 구현하기 위한 금속 배선 형성 방법은 하부 금속 배선을 덮는 유전막을 형성하는 단계, 유전막 상에 절연막을 형성하는 단계, 절연막 상에 광 반사 방지층을 형성하는 단계, 광 반사 방지층 상에 제1 패턴 폭을 갖는 ArF용 포토레지스트 패턴을 형성하는 단계, ArF용 포토레지스트 패턴에 부산물 패턴을 형성하면서 상기 ArF용 포토레지스트 패턴 및 부산물 패턴을 마스크 삼아 반사 방지층을 패터닝하여 반사 방지층을 제1 패턴 폭보다 좁은 제2 패턴 폭으로 패터닝하는 단계, 절연막 및 유전막을 연속하여 패터닝하여 트랜치를 형성하는 단계 및 트랜치에 제2 패턴 폭을 갖는 금속 배선을 형성하는 단계를 포함하는 금속 배선 형성 방법을 제공한다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 금속 배선 형성 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어 나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
이하, 본 실시예에서는, 예를 들어, 구리 금속 배선을 형성하는 싱글 다마신 공정 또는 듀얼 다마신 공정에 대하여 상세하게 설명하도록 한다.
도 1은 구리 금속 배선을 형성하기 위한 박막들을 기판상에 증착한 것을 도시한 단면도이다.
도 1을 참조하면, 먼저, 실리콘 기판(20)상에 형성된 하부 금속 배선(또는 하부 금속 패턴;10) 상에 RC 딜레이 등의 발생을 억제하기 위해 유전막(30)을 먼저 형성한다. 본 실시예에서, 유전막(30)으로 사용될 수 있는 물질의 예로서는 저유전율을 갖는 SiOCH 계열 물질을 들 수 있다.
이어서, 유전막(30)을 형성한 후, 유전막(30)의 상면에는 다시 절연막(40)이 형성된다. 본 실시예에서 절연막으로 사용될 수 있는 박막의 예로서는 산화막(SiO2)을 들 수 있다.
절연막(40)이 형성된 후, 절연막(40) 상에는 반사 방지막(50)이 전면적에 걸쳐 얇은 두께로 형성된다.
도 2는 도 1에 도시된 반사 방지막 상에 형성된 ArF 광원용 포토레지스트 패턴을 도시한 단면도이다. 도 3은 ArF 광원용 포토레지스트 패턴의 SEM 사진이다.
도 2를 참조하면, 절연막(40) 상에 반사 방지막(50)이 형성된 후, 반사 방지막(50) 상면에는 전면적에 걸쳐 포토레지스트 필름이 형성된다. 본 실시예에서, 포토레지스트 필름은 약 193nm의 파장 길이를 갖는 ArF 광원과 반응하는 ArF용 포토레지스트 물질을 포함하는 ArF용 포토레지스트 필름이다.
본 실시예에서, ArF용 포토레지스트 필름은 약 248nm의 파장 길이를 갖는 KrF 광원과 반응하는 KrF용 포토레지스트 필름의 두께보다 상대적으로 얇은 두께로 형성된다.
이어서, KrF용 포토레지스트 필름에 비하여 얇은 두께로 형성된 ArF용 포토레지스트 필름은 ArF 광원 및 패턴 마스크(미도시)를 매개로 노광 되어 개구(68)를 갖는 ArF용 포토레지스트 패턴(65)이 형성된다. 도 3을 참조하면, 본 실시예에서, 개구(68)의 폭 W1은, 예를 들어, 약 147nm 정도이다. 본 실시예에서, 약 147nm 정도되는 ArF용 포토레지스트 패턴(65)의 개구(68)의 폭 W1은 본 실시예에서 ArF 광원 및 ArF용 포토레지스트 필름으로 형성할 수 있는 최소의 폭이다. 한편, 도 2에서 폭 W2는 절연막(40), 유전막(30)에 형성될 트랜치의 목표 폭으로, 절연막(40) 및 유전막(30)에 형성될 트랜치의 목표 폭 W2는 약 145nm 내지 약 100nm이다.
도 4는 도 2에 도시된 절연막 및 유전막을 패터닝하여 트랜치를 형성하기 위한 듀얼 주파수 반응성 이온 식각 설비를 도시한 단면도이다.
도 4를 참조하면, 절연막(40) 및 유전막(30)은 듀얼 주파수 반응성 이온 식각 장치(100)에서 순차적으로 식각된다.
듀얼 주파수 반응성 이온 식각 장치(100)는 공정 챔버(110)를 포함하고, 공정 챔버(110) 내에는 플라즈마를 생성하기 위한 파워를 인가하는 캐소드(cathode;120) 및 캐소드(120)와 마주보도록 배치된 애노드(anode;130)가 설치된다. 여기서, 캐소드(120)는 식각 대상 박막인 반사 방지막(50), 절연막(40) 및 유전막(30)이 형성된 기판(20)이 놓여지는 척(chuck)으로써 기능한다.
또한, 캐소드(120)에는 서로 다른 주파수를 제공하는 제1 주파수 제공부(122) 및 제2 주파수 제공부(124)가 전기적으로 연결될 수 있다.
한편, 듀얼 주파수 반응성 이온 식각 장치(100)는 공정 챔버(110) 내부의 압력을 조절하기 위한 진공 펌프(140)를 포함한다. 또한, 듀얼 주파수 반응성 이온 식각 장치(100)는 공정 챔버(110) 내부로 반응가스를 제공하기 위한 가스 공급 유닛(150)을 포함한다.
ArF용 포토레지스트 패턴(65)이 형성된 기판(20)이 듀얼 주파수 반응성 이온 식각 장치(100)의 내부의 캐소드(120) 상에 배치된 후, 듀얼 주파수 반응성 이온 식각 장치(100)의 내부에는 건식 식각 공정 분위기가 형성된다.
본 실시예에서는 건식 식각 공정 분위기에 의하여 도 2에 도시된 반사 방지막(50), 절연막(40) 및 유전막(30)을 ArF용 포토레지스트 패턴(65)의 개구(68)의 폭 W1 보다 작은 목표 폭 W2로 식각할 수 있다. 본 실시예에서, 건식 식각 공정 분위기는 소스 파워, CF4 가스의 유량, O2 가스의 유량, CH2F2 가스의 유량, 아르곤(Ar) 가스의 유량에 의하여 결정된다.
본 실시예에서는 상술된 소스 파워, CF4 가스의 유량, O2 가스의 유량, CH2F2 가스의 유량, 아르곤(Ar) 가스의 유량을 조절함으로써 반사 방지막(50), 절연막(40) 및 유전막(30)에 ArF용 포토레지스트 패턴(65)의 개구(68)의 폭 W1 보다 작은 목표 폭 W2을 갖는 트랜치를 형성할 수 있다.
이하, ArF용 포토레지스트 패턴(65)의 개구(68)의 폭 W1 및 목표 폭 W2의 편 차를 식각 바이어스(etch bias,EB)로 정의하기로 한다. 예를 들어, ArF용 포토레지스트 패턴(65)의 개구(68)의 폭 W1이 147nm이고, 형성될 트랜치의 목표 폭 W2가 145nm일 경우 식각 바이어스(EB)는 2nm이다. 이와 다르게, ArF용 포토레지스트 패턴(65)의 개구(68)의 폭 W1이 147nm이고, 형성될 트랜치의 목표 폭 W2가 100nm일 경우 식각 바이어스(EB)는 47nm이다.
본 실시예에서, 식각 바이어스(EB)는 상술된 소스 파워, CF4 가스의 유량, O2 가스의 유량, CH2F2 가스의 유량, 아르곤(Ar) 가스의 유량에 의하여 결정된다.
도 5는 식각 바이어스 및 공정 조건의 관계를 도시한 그래프이다.
도 5에서 세로축은 식각 바이어스(EB)를 나타내고, 가로축은 각 공정 조건을 나타낸다. 구체적으로, 도 5를 참조하면, 소스 파워가 증가함에 따라 식각 바이어스(EB)는 감소하고, CF4 가스의 유량이 증가할수록 역시 식각 바이어스(EB)는 감소한다. 반면, 도 5를 참조하면, O2 가스 및 CH2H2 가스의 유량이 증가함에 따라 식각 바이어스(EB)는 증가하고, 역시 아르곤 가스의 유량이 증가함에 따라 식각 바이어스(EB)는 증가한다.
결과적으로, 도 4에 도시된 듀얼 주파수 반응성 이온 식각 장치(100)에 제공되는 공정 가스들의 유량을 도 5의 그래프를 참조하여 조절함으로서 식각 바이어스(EB)를 원하는 대로 조절할 수 있다. 간단한 예로서 식각 바이어스(EB)를 감소시키기 위해서는 소스 파워 및 CF4의 가스 유량을 증가시키고, O2 가스 및 CH2F2 가스 및 아르곤 가스의 유량을 감소시킨다. 다르게, 식각 바이어스(EB)를 증가시키기 위 해서는 소스 파워 및 CF4의 가스 유량은 감소시키고, O2 가스 및 CH2F2 가스 및 아르곤 가스의 유량을 증가시킬 수 있다. 본 실시예에서, 식각 바이어스(EB)는 약 2nm 내지 약 47nm 사이에서 조절될 수 있다. 즉, 본 발명에서는 노광 공정에서의 선폭의 한계를 식각 공정에서의 공정 조건을 조절함으로써 얻을 수 있다.
상술한 바를 토대로 식각 바이어스(EB)가 결정되면, 듀얼 주파수 반응성 이온 식각 장치(100)에서 공정 조건, 즉, 소스 파워, CF4 가스의 유량, O2 가스 및 CH2F2 가스의 유량 및 아르곤 가스의 유량이 결정되고, 도 4의 가스 공급 유닛(150)은 결정된 공정 조건에 의하여 공정 가스를 공정 챔버(110) 내부로 제공하고, 결정된 소스 파워가 캐소드 전극(120)에 제공된다.
도 6은 도 2에 도시된 기판을 도 4에 도시된 듀얼 주파수 반응성 이온 식각 장치에서 식각하는 것을 도시한 단면도이다.
도 6을 참조하면, 듀얼 주파수 반응성 이온 식각 장치(100) 내부에는 건식 식각 공정 분위기가 형성되고, 기판(20)상에 형성된 반사 방지막(50)부터 반응성 이온에 의하여 식각이 수행된다. 이때, 공정가스의 하나인 CH2F2 가스에 의하여 다량의 부산물이 발생되고, 이 부산물은 주로 ArF용 포토레지스트 패턴(65)의 개구(68)의 내벽에 부착되어, 부산물 패턴(90)이 형성된다. 이때, 듀얼 주파수 반응성 이온 식각 장치(100)에서의 식각 공정 분위기는 식각 바이어스(EB)를 고려하여 형성되었기 때문에 부산물 패턴(90)의 폭은 식각 바이어스(EB)를 만족시킬 정도의 두께로 형성된다.
예를 들어, ArF용 포토레지스트 패턴(65)에 형성된 개구(68)의 폭 W1이 147nm이고, 식각 바이어스(EB)가 47nm일 경우, 부산물 패턴(90)의 폭은 약 47nm가 된다. 즉, 식각 바이어스(EB)는 부산물 패턴(90)의 폭을 결정하기 위해 산출되며, 본 실시예에서, 식각 바이어스(EB)와 부산물 패턴(90)의 폭은 실질적으로 동일하다.
도 6을 다시 참조하면, ArF용 포토레지스트 패턴(65) 및 식각 바이어스(EB)에 의하여 형성된 부산물 패턴(90)에 의하여 반사 방지막(50)은 패터닝 되어 반사 방지막 패턴(55)이 형성된다.
도 7은 도 6의 절연막 및 유전막을 패터닝하여 트랜치를 형성한 것을 도시한 단면도이다. 도 8 및 도 9는 목표 폭이 145nm 및 100nm인 트랜치를 도시한 SEM 사진이다.
도 7 내지 도 9를 참조하면, 반사 방지막 패턴(55)이 형성된 후, 순차적으로 절연막(40)이 패터닝 되어 절연막 패턴(45)이 형성되고, 유전막(30)이 패터닝되어 유전막 패턴(35)이 형성되어, 트랜치(95)가 형성된다. 본 실시예에서, 트랜치(95)의 폭은 목표 폭인 W2를 갖는다. 예를 들어, 트랜치(95)의 목표 폭 W2는 ArF용 포토레지스트 패턴(65)의 개구(68)의 폭 W1보다 좁은 폭을 갖는다.
도 10은 도 7의 트랜치 내부에 금속 배선을 형성한 것을 도시한 단면도이다.
도 10을 참조하면, 트랜치(95)가 형성된 후 ArF용 포토레지스트 패턴(65) 및 부산물 패턴(90)은 산소 플라즈마를 이용한 애싱 공정 또는 에천트에 의하여 제거되고, 트랜치(95) 내부 및 광 반사 방지막 패턴(55) 상에는 금속 배선을 형성하는 금속 물질이 형성된다.
본 발명에서, 금속 배선으로 사용될 수 있는 금속 물질의 예로서는 텅스텐, 알루미늄, 구리 등을 들 수 있다. 본 실시예에는 구리가 금속 배선으로 사용되며, 구리를 금속배선 재료로 이용하는 이유는, 구리의 녹는점이 1080℃로서 비교적 높을 뿐만 아니라(알루미늄: 660℃, 텅스텐: 3400℃), 비저항은 1.7μΩ㎝로서 알루미늄(2.7μΩ㎝), 텅스텐(5.6μΩ㎝)보다 매우 낮기 때문이다.
반사 방지막 패턴(55)의 상면 및 트랜치(95) 내부에 구리막을 형성한 후, 화학적 기계적 연마(CMP) 공정에 의하여 구리막은 반사 방지막 패턴(55)을 엔드 포인트로 하여 연마되어 트랜치(80) 내부에는 목표 폭 W2를 갖는 금속 배선(97)이 형성된다.
이상에서 상세하게 설명한 바에 의하면, 노광 공정에 의하여 제한되는 금속 배선의 가공 한계를 식각 공정을 통해 극복할 수 있도록 하는 효과를 갖는다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (4)

  1. 하부 금속 배선을 덮는 유전막을 형성하는 단계;
    상기 유전막 상에 절연막을 형성하는 단계;
    상기 절연막 상에 반사 방지층을 형성하는 단계;
    상기 반사 방지층 상에 제1 패턴 폭을 갖고 광과 반응하는 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴에 부산물 패턴을 형성하면서 상기 포토레지스트 패턴 및 상기 부산물 패턴을 마스크 삼아 상기 반사 방지층을 패터닝하여 상기 반사 방지층을 상기 제1 패턴 폭보다 좁은 제2 패턴 폭으로 패터닝하는 단계;
    상기 절연막 및 상기 유전막을 연속하여 패터닝하여 트랜치를 형성하는 단계; 및
    상기 트랜치에 상기 제2 패턴 폭을 갖는 금속 배선을 형성하는 단계를 포함하는 금속 배선 형성 방법.
  2. 제1항에 있어서, 상기 반사 방지층을 상기 제1 패턴 폭보다 좁은 제2 패턴 폭으로 패터닝하는 단계는 소스 파워, CF4 가스의 유량, CH2F2 가스의 유량 및 아르곤 가스의 유량을 조절하여 상기 부산물 패턴의 폭을 결정하는 단계를 더 포함하는 것을 특징으로 하는 금속 배선 형성 방법.
  3. 제1항에 있어서, 상기 제1 패턴 폭은 147nm이고, 상기 제2 패턴 폭은 145nm 내지 47nm인 것을 특징으로 하는 금속 배선 형성 방법.
  4. 제1항에 있어서, 상기 광은 ArF 광원에서 발생된 ArF 광이고, 상기 포토레지스트 패턴은 상기 ArF 광과 반응하는 ArF용 포토레지스트를 포함하는 것을 특징으로 하는 금속 배선 형성 방법.
KR1020060079213A 2006-08-22 2006-08-22 금속 배선 형성 방법 KR100766274B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060079213A KR100766274B1 (ko) 2006-08-22 2006-08-22 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060079213A KR100766274B1 (ko) 2006-08-22 2006-08-22 금속 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR100766274B1 true KR100766274B1 (ko) 2007-10-12

Family

ID=39420053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060079213A KR100766274B1 (ko) 2006-08-22 2006-08-22 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100766274B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990048481A (ko) * 1997-12-10 1999-07-05 구본준 금속층 식각방법
KR20050052177A (ko) * 2003-11-29 2005-06-02 주식회사 하이닉스반도체 반도체소자 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990048481A (ko) * 1997-12-10 1999-07-05 구본준 금속층 식각방법
KR20050052177A (ko) * 2003-11-29 2005-06-02 주식회사 하이닉스반도체 반도체소자 제조 방법

Similar Documents

Publication Publication Date Title
JP5122106B2 (ja) 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法
KR101476435B1 (ko) 다중-레이어 레지스트 플라즈마 에치 방법
US5302240A (en) Method of manufacturing semiconductor device
TWI832964B (zh) 用於微影蝕刻應用之膜堆疊
US7368392B2 (en) Method of fabricating a gate structure of a field effect transistor having a metal-containing gate electrode
US7291550B2 (en) Method to form a contact hole
KR960000375B1 (ko) 반도체장치의 제조방법
KR20190100035A (ko) 반도체 제조에서의 스페이서-한정 직접 패터닝 방법
KR101111924B1 (ko) 이중층 레지스트 플라즈마 에칭 방법
US6492068B1 (en) Etching method for production of semiconductor devices
KR20020027323A (ko) 실리콘 산화물 및 반사방지용 유전체 코팅의 식각 방법
JP2003506866A (ja) エッチングプロセス用側壁ポリマー形成ガス添加物
KR20070089058A (ko) 고종횡비 분야용 이방성 피쳐를 형성하는 에칭 방법
KR20010032913A (ko) 기판으로부터의 유기성 반사 방지 코팅 에칭 시스템 및 방법
US11605539B2 (en) Defect correction on metal resists
US6365320B1 (en) Process for forming anti-reflective film for semiconductor fabrication using extremely short wavelength deep ultraviolet photolithography
WO2022100070A1 (zh) 光刻胶的处理方法及自对准双图案化方法
US20100216310A1 (en) Process for etching anti-reflective coating to improve roughness, selectivity and CD shrink
KR20040102337A (ko) 기판으로부터 잔류물을 제거하는 방법
US8125069B2 (en) Semiconductor device and etching apparatus
JP2022511650A (ja) 超伝導体配線製造のためのプレクリーンおよび誘電体堆積方法
JP2002141407A (ja) 半導体装置およびその製造方法
KR100766274B1 (ko) 금속 배선 형성 방법
KR100777925B1 (ko) 금속 배선 형성 방법
US11688604B2 (en) Method for using ultra thin ruthenium metal hard mask for etching profile control

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee