KR19990048481A - 금속층 식각방법 - Google Patents
금속층 식각방법 Download PDFInfo
- Publication number
- KR19990048481A KR19990048481A KR1019970067203A KR19970067203A KR19990048481A KR 19990048481 A KR19990048481 A KR 19990048481A KR 1019970067203 A KR1019970067203 A KR 1019970067203A KR 19970067203 A KR19970067203 A KR 19970067203A KR 19990048481 A KR19990048481 A KR 19990048481A
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- etching
- aluminum
- gas
- layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 금속배선 형성을 위한 금속층 식각시에 잔류되는 반응부산물을 최소화하기에 적당한 금속층 식각방법에 관한 것으로, 알루미늄 성분의 금속층을 BCl3/Cl2/ N2가스를 이용하여 1단계로 제거하는 공정과, 일부 제거된 금속층을 CH2F2가스를 이용하여 2단계로 제거하는 공정을 구비한 것을 특징으로 한다.
본 발명의 금속층 식각 시 CH2F2가스 사용으로 인하여 알루미늄의 식각 균일도를 고르게 되고, 건식식각 이전에 표면의 폴리머 상태를 양호하게 하여 반응부산물이 남지 않도록 한다.
따라서, 본 발명의 금속층 식각방법에서는 알루미늄층 식각 시 식각가스와 잔류된 알루미늄과 반응하여 생성된 반응부산물을 방지가능한 잇점이 있다. 또한, 공급가스의 Cl 기에 의한 알루미늄 부식마진을 향상시킬 수 있다.
Description
본 발명은 금속층 식각방법에 관한 것으로, 특히, 금속배선 형성을 위한 금속층 식각시에 잔류되는 반응부산물을 최소화하기에 적당한 금속층 식각방법에 관한 것이다.
반도체 제조 공정에서 주로 사용되는 금속으로는 소자간의 전기적 연결을 위해 금속증착에 쓰이는 알루미늄 성분이 이용된다. 이 알루미늄은 상부에 포토레지스트를 입히고 마스크 어라인으로 선택된 부분의 포토레지스트를 현상한 다음, 이 부분의 알루미늄을 식각하게 된다. 즉, 실제로 소자와의 전기적 연결에 사용되는 금속부분만을 남기고 나머지 부분이 제거시킴으로써 금속배선이 형성된다.
도 1a 및 도 1d 는 종래기술에 따른 금속배선 형성을 위한 식각과정을 보인 공정단면도이다.
도 1a 와 같이, 실리콘기판(100) 전면에 금속배선으로 사용될 금속층인 알루미늄층(104)이 7500∼ 8500Å 두께범위로 형성되어져 있으며, 이 알루미늄층(104)은 하부의 실리콘과 반응하여 확산되기 쉬우므로 이를 방지하기 위해 실리콘기판(100)과 알루미늄층(104) 사이에 금속장벽막으로 사용되는 제 1금속층(102)이 1500 ∼ 2500Å 두께범위로 개재된다. 그리고 알루미늄층(104)은 이 후의 금속배선 패터닝 공정에서 노광 시 빛이 반사되므로 이를 방지하기 위해 그 상부에 700∼ 800Å 두께범위인 반사방지막으로 사용되는 제 2금속층(106)이 적층되어 형성되어져 있다. 이 제 2금속층(106) 및 제 1금속층(102)으로는 TiW 이 이용된다.
상술한 구조로 적층된 제 2금속층(106) 상에 포토레지스트를 도포한 후, 노광 및 현상하여 일정영역을 덮도록 패터닝하여 마스크패턴(108)을 형성한다.
이 마스크패턴(108)을 식각용 마스크로 이용하여 제 2금속층(106) 상에 SF6/ N2가스를 공급시킴으로써 식각공정을 진행한다. 이 SF6가스는 제 2금속층(106) 표면과 반응하면서 TiW 가 제거되어 결국 알루미늄층(104)이 노출된 상태가 된다.
도 1b 와 같이, 노출된 알루미늄층(104)상에 마스크패턴(108)을 식각용 마스크로 이용하여 BCl3/Cl2/ N2가스를 공급시킨다. 이 과정에서, 이 알루미늄층(104)은 패턴밀도가 조밀한 부위와 그렇지 못한 부위에서의 표면편차가 크게 나타나기 때문에, 식각완료 후에도 알루미늄층의 패턴밀도가 조밀하지 못한 부위가 제 1금속층(102) 상에 잔류되기 쉽다. 따라서, 제 1금속층 식각 이전에 별도로 한 번 더 알루미늄층(104)을 제거하는 과정이 필요하다.
따라서, 이 잔류된 알루미늄층(104) 상에 마스크패턴(108)을 식각용 마스크로 이용하여 동일한 BCl3/Cl2/ N2가스를 공급시킨다. 이 과정에서, 잔류된 알루미늄층(104)이 과도하게 식각되어 제 1금속층(102)을 일부 식각시킨다.
도 1c 와 같이, 노출된 제 1금속층(102) 상에 마스크패턴(108)을 식각용 마스크로 이용하여 BCl3/SF6가스를 공급시킴으로써 제 1금속층인 TiW 을 식각하여 반도체기판(100)을 노출시킨다.
상술한 바와 같은 과정을 통해, 반사방지막과 금속장벽층이 상, 하부에 형성된 알루미늄의 금속배선이 형성된다.
그러나, 종래의 금속층 식각방법에서는 알루미늄층 식각과정에서, 알류미늄층의 패턴밀도가 밀한 부위에서는 식각 초기에 이미 식각이 완료됨에 따라, 이 후에 공급되는 잉여가스인 BCl3, Cl2가스가 알루미늄을 식각하는 데 기여하지 않고 폴리머를 형성하는 데 이용된다. 이 폴리머는 제 1금속층 상에 차폐막을 형성함으로써 이 후의 제 1금속층 식각을 어렵게 하는 문제점이 발생되었다.
상기의 문제점을 해결하고자, 본 발명의 목적은 금속배선을 형성하기 위한 금속층 식각 시 발생되는 폴리머를 방지할 수 있는 금속층 식각방법을 제공하려는 것이다.
상기의 목적을 달성하고자, 본 발명의 금속층 식각방법은 알루미늄 성분의 금속층을 BCl3/Cl2/ N2가스를 이용하여 1단계로 제거하는 공정과, 일부 제거된 금속층을 CH2F2가스를 이용하여 2단계로 제거하는 공정을 구비한 것을 특징으로 한다.
도 1a 및 도 1d 는 종래기술에 따른 금속배선 형성을 위한 식각과정을 보인 공정단면도이고,
도 2a 및 도 2e 는 본 발명에 따른 금속배선 형성을 위한 식각과정을 보인 공정단면도이다.
*도면의 주요 부분에 대한 부호의 설명 *
100, 200. 실리콘기판 102, 202. 제 1금속층
104, 204. 알루미늄층 106, 206. 제 2금속층
108, 208. 마스크패턴
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하겠다.
도 2a 및 도 2e 는 본 발명에 따른 금속배선 형성을 위한 식각과정을 보인 공정단면도이다.
도 2a와 같이, 반도체기판(200) 전면에는 이 후의 식각 등의 공정을 통해 금속배선으로 사용될 금속층인 알루미늄층(204)이 7500∼ 8500Å 두께범위로 형성되어져 있다.
이 알루미늄층(204) 증착 시, 반도체기판(200)의 실리콘 성분과 반응하여 확산되기 쉬우므로 이를 방지하기 위해 실리콘기판(200)과 알루미늄층(204) 사이에 금속장벽막으로 사용되는 제 1금속층(202)이 1500 ∼ 2500Å 두께범위로 개재된다.
또한, 알루미늄층(204)은 이 후의 금속배선 형성을 위한 패터닝 시, 그 표면에서 빛이 반사되어 노광작업을 어렵게 함에 따라 이를 방지하기 위해 그 상부에 700∼ 800Å 두께범위인 반사방지막으로 사용되는 제 2금속층(206)이 적층되어 형성되어져 있다. 이 제 2금속층(206) 및 제 1금속층(202)으로는 TiW 이 이용된다.
따라서, 반도체기판(200) 상에 금속장벽층인 제 1금속층(202)과 알루미늄층(204)과 반사방지층인 제 2금속층(206)이 순차적으로 적층되어져 있다.
상술한 구조로 적층된 제 2금속층(206) 상에 포토레지스트를 도포한 후, 노광 및 현상하여 일정영역을 덮도록 패터닝하여 마스크패턴(208)을 형성한다.
이 마스크패턴(208)을 식각용 마스크로 이용하여 제 2금속층(206) 상에 SF6/ N2가스를 공급시킴으로써 TiW 식각공정이 진행된다. 이 SF6가스는 제 2금속층(206) 표면과 반응하면서 TiW 가 제거되어 결국 알루미늄층(204)이 노출된 상태가 된다.
도 2b 와 같이, 표면이 노출된 알루미늄층(204) 상에 마스크패턴(208)을 식각용 마스크로 이용하여 BCl3/Cl2/ N2가스를 공급시킨다. 이 과정에서, 이 알루미늄층(204)은 패턴밀도가 조밀한 부분과 그렇지 못한 부분에서의 표면편차가 심하기 때문에, 식각완료 후에도 제 1금속층(202) 상에는 부분별로 알루미늄이 잔류되기 쉽다. 따라서, 제 1금속층(202) 식각 이전에 별도로 한 번 더 알루미늄층(204)을 과도하게 제거하는 과정이 필요하다.
일부 식각된 알루미늄층의 측벽(204-1) 및 잔류된 알루미늄층(204-2)에는 상기에서 언급된 BCl3또는Cl2가스의 의해 Cl_기가 표면 흡착되어 있다.
도 2c 와 같이, 이 잔류된 알루미늄층(204-2) 상에 마스크패턴(208)을 식각용 마스크로 이용하여 BCl3/ Cl2/ CH2F2가스를 공급시킨다. 전체 가스는 80 ∼ 100 sccm 의 유량을 가지면서 공급되도록 하고, 이 CH2F2가스는 1 ∼ 10 sccm 의 유량으로 공급되는 전체가스의 10 % 이하로 공급되도록 한다. 그리고 BCl3은 30 ∼ 50 sccm, Cl2은 20 ∼ 50 sccm 을 각각 유지해준다.
이 과정에서, 잔류된 알루미늄층(204-2)은 Cl 기와 반응되어 제거되며, 이미 식각이 완료된 부분에서는 CH2F2가스의 H 기와 잉여 공급된 Cl 기 및 표면에 흡착된 Cl_기와 반응하여 HCl 이 생성된다. 따라서, 이 HCl 은 펌핑되어 외부로 배기됨으로써 Cl 성분에 의한 알루미늄층 부식이 방지된다.
또한, CH2F2에서 F 기는 Al 성분 또는 Ti 또는 W 와 서로 반응하여 TixFy ,WxFy등을 생성됨으로써 잔류된 알루미늄층(204) 및 제 1금속층(202)을 일부 제거한다.
그리고 CH2F2에서 C 기에 의해 식각된 알루미늄층((204-1)의 측면에 얇은 박막이 형성됨으로써 이를 보호하는 역할을 한다. 즉, 식각된 알루미늄층(204-1)에 추가로 공급되는 Cl 기에 의해 과도하게 식각되지 않도록 보호막을 형성한다.
결과적으로, 본 발명의 금속층 식각 시 CH2F2가스 사용으로 인하여 알루미늄의 식각 균일도를 고르게 되고, 금속장벽층인 제 1금속층(202) 건식식각 이전에 표면의 폴리머 상태를 양호하게 하여 반응부산물이 남지 않도록 한다.
또한, CH2F2가스와 측벽에 흡착된 Cl_기와 반응하여 펌핑됨에 따라 부식마진이 향상된다.
도 2d 와 같이, 표면이 노출된 제 1금속층(202) 상에 마스크패턴(208)을 식각용 마스크로 이용하여 BCl3/SF6가스를 공급시킴으로써 제 1금속층(202)인 TiW 을 식각하여 반도체기판(200)을 노출시킴으로써 도 2e 와 같이, 반사방지막인 제 2금속층(206)과 금속장벽층이 제 1금속층(202)이 상, 하부에 형성된 알루미늄의 금속배선(204-3)이 형성된다.
상술한 바와 같이, 본 발명의 금속층 식각방법에서는 알루미늄층 식각 시 식각가스와 잔류된 알루미늄과 반응하여 생성된 반응부산물을 방지가능하 잇점이 있다.
또한, 공급가스의 Cl 기에 의한 알루미늄 부식마진을 향상시킬 수 있다.
Claims (1)
- 알루미늄 성분을 포함한 금속층을 식각하는 방법에 있어서,상기 금속층을 BCl3/Cl2/ N2가스를 이용하여 1단계로 일부 제거하는 공정과,상기 일부 제거된 금속층을 CH2F2가스를 이용하여 2단계에 걸쳐 제거하는 공정을 구비한 금속층 식각방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970067203A KR100249017B1 (ko) | 1997-12-10 | 1997-12-10 | 금속층 식각방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970067203A KR100249017B1 (ko) | 1997-12-10 | 1997-12-10 | 금속층 식각방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990048481A true KR19990048481A (ko) | 1999-07-05 |
| KR100249017B1 KR100249017B1 (ko) | 2000-03-15 |
Family
ID=19526853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970067203A KR100249017B1 (ko) | 1997-12-10 | 1997-12-10 | 금속층 식각방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100249017B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100766274B1 (ko) * | 2006-08-22 | 2007-10-12 | 동부일렉트로닉스 주식회사 | 금속 배선 형성 방법 |
-
1997
- 1997-12-10 KR KR1019970067203A patent/KR100249017B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100766274B1 (ko) * | 2006-08-22 | 2007-10-12 | 동부일렉트로닉스 주식회사 | 금속 배선 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100249017B1 (ko) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5247440B2 (ja) | エッチングマスクスタックを用いたマルチマスクプロセス | |
| US6423475B1 (en) | Sidewall formation for sidewall patterning of sub 100 nm structures | |
| JP2000040671A (ja) | チタニウムアルミニウムナイトライド反射防止膜を利用した半導体素子の金属配線の形成方法 | |
| KR100415088B1 (ko) | 반도체장치의 제조방법 | |
| KR20070047624A (ko) | 박막 패턴 형성 방법 | |
| KR100249017B1 (ko) | 금속층 식각방법 | |
| US6214737B1 (en) | Simplified sidewall formation for sidewall patterning of sub 100 nm structures | |
| US5872055A (en) | Method for fabricating polysilicon conducting wires | |
| KR970006934B1 (ko) | 금속패턴 형성방법 | |
| KR100262532B1 (ko) | 반도체 소자의 폴리실리콘 패턴 형성 방법 | |
| KR0131719B1 (ko) | 반도체소자의 금속배선 제조방법 | |
| KR20000004332A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100827488B1 (ko) | 반도체 소자의 금속 배선 패턴 형성 방법 | |
| KR100247701B1 (ko) | 금속배선 형성방법 | |
| JP3988873B2 (ja) | 半導体装置の製造方法 | |
| KR0155959B1 (ko) | 반도체장치의 미세 금속 배선 형성방법 | |
| JP2008135649A (ja) | 半導体装置の製造方法 | |
| KR100308421B1 (ko) | 반도체 소자의 금속 배선층 형성 방법 | |
| KR100309133B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100291189B1 (ko) | 반도체 장치 제조 방법 | |
| KR0144140B1 (ko) | 금속배선방법 | |
| KR101064555B1 (ko) | 반도체 소자의 게이트 제조방법 | |
| KR100831978B1 (ko) | 반사방지막을 이용한 비트라인콘택홀 형성 방법 | |
| KR970006933B1 (ko) | 반도체 소자의 도전층 제조방법 | |
| KR100248627B1 (ko) | 반도체장치의 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071120 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |