KR100248627B1 - 반도체장치의 배선 형성 방법 - Google Patents

반도체장치의 배선 형성 방법 Download PDF

Info

Publication number
KR100248627B1
KR100248627B1 KR1019970063286A KR19970063286A KR100248627B1 KR 100248627 B1 KR100248627 B1 KR 100248627B1 KR 1019970063286 A KR1019970063286 A KR 1019970063286A KR 19970063286 A KR19970063286 A KR 19970063286A KR 100248627 B1 KR100248627 B1 KR 100248627B1
Authority
KR
South Korea
Prior art keywords
layer
wiring
photoresist
semi
forming
Prior art date
Application number
KR1019970063286A
Other languages
English (en)
Other versions
KR19990042471A (ko
Inventor
이창헌
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970063286A priority Critical patent/KR100248627B1/ko
Publication of KR19990042471A publication Critical patent/KR19990042471A/ko
Application granted granted Critical
Publication of KR100248627B1 publication Critical patent/KR100248627B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체장치의 배선 형성 방법에 관한 것으로서 기판 상에 배선층을 형성하는 공정과, 상기 배선층 상에 유기 반반사층을 형성하고 이 반반사층 상에 소정 부분을 노출시키는 포토레지스트를 형성하는 공정과, 상기 포토레지스트를 마스크로 사용하여 상기 반반사층의 노출된 부분을 식각하여 상기 배선층을 노출시키면서 상기 패터닝된 반반사층 및 포토레지스트의 측면 상에 폴리머층을 형성하는 공정과, 상기 포토레지스트 및 반반사층을 마스크로 사용하여 상기 배선층을 패터닝하여 배선을 형성하는 공정을 구비한다. 따라서, 패터닝한 상태의 선폭을 갖는 포토레지스트 및 반반사층을 마스크로 사용하여 배선층을 패터닝하므로 배선의 선폭이 감소되지 않고 일정하게 형성할 수 있다.

Description

반도체장치의 배선 형성 방법
본 발명은 반도체장치의 배선 형성 방법에 관한 것으로서, 특히, 포토레지스트와 하부의 반반사층의 측면이 식각되는 것을 방지하여 선폭을 일정하게 유지할 수 있는 반도체장치의 배선 형성 방법에 관한 것이다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체장치의 배선 형성방법을 도시하는 공정도이다.
도 1a를 참조하면, 기판(11) 상에 불순물이 도핑된 다결정실리콘, 또는, 알루미늄 등의 도전 물질을 스퍼터링 방법 또는 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 증착하여 배선층(13)을 형성한다. 상기에서 기판(11)은 불순물 확산영역 또는 하부 배선을 덮는 층간절연막이다.
배선층(13) 상에 유기물질로 이루어진 반반사층(15) 및 포토레지스트(17)를 순차적으로 도포하여 형성한다. 그리고, 포토레지스트(17)를 노광 및 현상에 의해 반반사층(15)의 소정 부분을 노출시킨다. 이 때, 반반사층(15)은 포토레지스트(17) 노광시 입사된 광을 흡수하여 배선층(13)에 의해 반사되는 것을 방지한다.
도 1b를 참조하면, 포토레지스트(17)을 마스크로 사용하여 반반사층(15)의 노출된 부분을 식각하여 배선층(13)을 노출시킨다. 상기에서 반반사층(15)을 CF4+O2+N2또는 O2+N2의 혼합 가스를 사용하여 반응성 이온 식각 등의 이방성 식각 방법으로 식각한다.
도 1c를 참조하면, 포토레지스트(17) 및 반반사층(15)을 마스크로 사용하여 배선층(13)의 노출된 부분을 반응성 이온 식각 등의 이방성 식각 방법으로 기판(11)이 노출되도록 패터닝하여 배선(14)을 형성한다.
그리고, 배선(14) 상에 잔류하는 반반사층(15) 및 포토레지스트(17)를 제거한다.
그러나, 상술한 종래의 배선형성방법은 포토레지스트를 마스크로 사용하여 CF4+O2+N2또는 O2+N2의 혼합 가스로 반반사층을 식각하면 반반사층과 포토레지스트의 식각 선택비가 낮으므로 포토레지스트의 측면도 식각되어 선폭이 감소되므로써 반반사층 뿐만 아니라 배선층의 선폭이 감소되는 문제점이 있었다.
따라서, 본 발명의 목적은 배선의 선폭을 일정하도록 하여 선폭이 감소되는 것을 방지할 수 있는 반도체장치의 배선 형성 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 배선 형성 방법은 기판 상에 배선층을 형성하는 공정과, 상기 배선층 상에 유기 반반사층을 형성하고 이 반반사층 상에 소정 부분을 노출시키는 포토레지스트를 형성하는 공정과, 상기 포토레지스트를 마스크로 사용하여 상기 반반사층의 노출된 부분을 식각하여 상기 배선층을 노출시키면서 상기 패터닝된 반반사층 및 포토레지스트의 측면 상에 폴리머층을 형성하는 공정과, 상기 포토레지스트 및 반반사층을 마스크로 사용하여 상기 배선층을 패터닝하여 배선을 형성하는 공정을 구비한다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체장치의 배선 형성방법을 도시하는 공정도
도 2a 내지 도 2c는 본 발명에 따른 반도체장치의 배선 형성방법을 도시하는 공정도
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2c는 본 발명에 따른 반도체장치의 배선 형성 방법을 도시하는 공정도이다.
도 2a를 참조하면, 기판(21) 상에 불순물이 도핑된 다결정실리콘, 또는, 알루미늄 등의 도전 물질을 스퍼터링 방법 또는 CVD 방법으로 증착하여 배선층(23)을 형성한다. 상기에서 기판(11)은 불순물 확산영역 또는 하부 배선을 덮는 층간절연막이다.
그리고, 배선층(23) 상에 유기물질로 이루어진 반반사층(25)과 포토레지스트(27)을 순차적으로 도포하여 형성한다. 그리고, 포토레지스트(27)를 노광 및 현상에 의해 소정 선폭(w)을 갖도록 패터닝하여 반반사층(25)의 소정 부분을 노출시킨다. 이 때, 반반사층(25)은 포토레지스트(27) 노광시 입사된 광을 흡수하여 배선층(23)에 의해 반사되는 것을 방지한다.
도 2b를 참조하면, 포토레지스트(27)을 마스크로 사용하여 반반사층(25)의 노출된 부분을 식각하여 배선층(23)을 노출시킨다. 상기에서 반반사층(25)을 HBr+N2의 혼합 가스를 사용하여 반응성 이온 식각 등의 이방성 식각 방법으로 식각한다. 이 때, 포토레지스트(27) 및 반반사층(25)의 측면 상에 (CxHy)Brz 또는 CxBrz 등과 같은 유기물질로 이루어진 폴리머층(29)이 형성되어 포토레지스트(27) 및 반반사층(25)의 측면이 식각되는 것을 방지된다. 그러므로, 반반사층(25)을 식각한 후에도 반반사층(25) 및 포토레지스트(27)은 포토레지스트(27)를 패터닝할 때의 선폭(w)이 유지된다.
도 2c를 참조하면, 포토레지스트(27) 및 반반사층(25)을 마스크로 사용하여 배선층(23)의 노출된 부분을 반응성 이온 식각 등의 이방성 식각 방법으로 기판(21)이 노출되도록 패터닝하여 배선(24)을 형성한다. 이 때, 반반사층(25) 및 포토레지스트(27)가 폴리머층(29)에 의해 포토레지스트(27)를 패터닝할 때의 선폭(w)을 유지하므로 배선(24)도 동일한 선폭(w)을 유지한다.
상술한 바와 같이 본 발명에 따른 반도체장치의 배선 형성 방법은 포토레지스트를 마스크로 사용하여 반반사층을 HBr+N2의 혼합 가스로 식각할 때 포토레지스트 및 반반사층의 측면 상에 유기물질로 이루어진 폴리머층이 형성되도록하여 포토레지스트 및 반반사층의 측면이 식각되는 것을 방지한다.
따라서, 본 발명은 패터닝한 상태의 선폭을 갖는 포토레지스트 및 반반사층을 마스크로 사용하여 배선층을 패터닝하므로 배선의 선폭이 감소되지 않고 일정하게 형성할 수 있는 잇점이 있다.

Claims (4)

  1. 기판 상에 배선층을 형성하는 공정과,
    상기 배선층 상에 유기 반반사층을 형성하고 이 반반사층 상에 소정 부분을 노출시키는 포토레지스트를 형성하는 공정과,
    상기 포토레지스트를 마스크로 사용하여 상기 반반사층의 노출된 부분을 식각하여 상기 배선층을 노출시키면서 상기 패터닝된 반반사층 및 포토레지스트의 측면 상에 폴리머층을 형성하는 공정과,
    상기 포토레지스트 및 반반사층을 마스크로 사용하여 상기 배선층을 패터닝하여 배선을 형성하는 공정을 구비하는 반도체장치의 배선 형성 방법.
  2. 청구항 1에 있어서 상기 반반사층을 유기물질로 형성하는 반도체장치의 배선 형성 방법.
  3. 청구항 2에 있어서 상기 반반사층을 HBr+N2의 혼합 가스로 이방성 식각 방법으로 식각하는 반도체장치의 배선 형성 방법.
  4. 청구항 1에 있어서 상기 폴리머층이 (CxHy)Brz 또는 CxBrz의 유기물질로 이루어진 반도체장치의 배선 형성 방법.
KR1019970063286A 1997-11-27 1997-11-27 반도체장치의 배선 형성 방법 KR100248627B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970063286A KR100248627B1 (ko) 1997-11-27 1997-11-27 반도체장치의 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970063286A KR100248627B1 (ko) 1997-11-27 1997-11-27 반도체장치의 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR19990042471A KR19990042471A (ko) 1999-06-15
KR100248627B1 true KR100248627B1 (ko) 2000-03-15

Family

ID=19525722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970063286A KR100248627B1 (ko) 1997-11-27 1997-11-27 반도체장치의 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100248627B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200125072A (ko) 2019-04-26 2020-11-04 한승훈 내륙에서 사석 운반을 최소화할 수 있는 지오튜브와 사석을 이용한 섬 지역 호안 축조공법 및 그 구조

Also Published As

Publication number Publication date
KR19990042471A (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR100655536B1 (ko) 최소 선폭 손실 및 레지스트 손실을 감소시키기 위한실릴화 방법
US6653735B1 (en) CVD silicon carbide layer as a BARC and hard mask for gate patterning
US5369061A (en) Method of producing semiconductor device using a hydrogen-enriched layer
KR20050119910A (ko) 반도체 패턴 형성 방법
KR20060056346A (ko) 유기 ａｒｃ를 구비하는 반도체 장치 및 그것을 위한 방법
US6395644B1 (en) Process for fabricating a semiconductor device using a silicon-rich silicon nitride ARC
US5643833A (en) Method of making a contact hole in a semiconductor device
KR100425856B1 (ko) 피식각막식각방법
KR100248627B1 (ko) 반도체장치의 배선 형성 방법
US20050020043A1 (en) Methods for reducing cell pitch in semiconductor devices
KR100187677B1 (ko) 반도체 소자의 확산방지층 형성방법
KR100249384B1 (ko) 접촉홀 형성방법
KR100338098B1 (ko) 반도체 소자의 제조 방법
KR100209709B1 (ko) 반도체 소자의 콘택 형성방법
KR100309133B1 (ko) 반도체 소자의 금속배선 형성방법
KR100315029B1 (ko) 반도체소자의트렌치형성방법
KR0166203B1 (ko) 반도체장치의 콘택 형성방법
KR0179295B1 (ko) 반도체소자의 금속배선 형성방법
KR19990050866A (ko) 반도체소자의 플러그 형성방법
KR100357174B1 (ko) 반도체소자의 캐패시터 제조방법
KR100342874B1 (ko) 이종 감광막을 이용한 콘택 형성방법
KR0172249B1 (ko) 반도체소자의 콘택홀 형성방법
KR0170913B1 (ko) 반도체소자의 콘택 형성방법
KR100186504B1 (ko) 반도체 소자의 폴리 플러그 제조방법
KR100252928B1 (ko) 반도체 장치의 금속 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091126

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee