JP4449919B2 - 発光装置の製造方法 - Google Patents

発光装置の製造方法 Download PDF

Info

Publication number
JP4449919B2
JP4449919B2 JP2006039532A JP2006039532A JP4449919B2 JP 4449919 B2 JP4449919 B2 JP 4449919B2 JP 2006039532 A JP2006039532 A JP 2006039532A JP 2006039532 A JP2006039532 A JP 2006039532A JP 4449919 B2 JP4449919 B2 JP 4449919B2
Authority
JP
Japan
Prior art keywords
electrode
nitride semiconductor
semiconductor substrate
protective film
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006039532A
Other languages
English (en)
Other versions
JP2007220902A (ja
Inventor
弘之 北林
陽一 永井
浩二 片山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2006039532A priority Critical patent/JP4449919B2/ja
Publication of JP2007220902A publication Critical patent/JP2007220902A/ja
Application granted granted Critical
Publication of JP4449919B2 publication Critical patent/JP4449919B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

この発明は、発光装置の製造方法に関し、より具体的には窒化物半導体から形成される発光装置の製造方法に関するものである。なお、本発明における発光装置とは、窒化物半導体基板とその上に積層された半導体層とを主体に形成される半導体素子または半導体チップのみを指す場合もあるし、また、半導体チップが実装部品に搭載され樹脂封止されたデバイスのみを指す場合もある。さらに、両方の意味に用いられる場合もある。また、半導体チップを単にチップと呼ぶ場合がある。また、チップのうち基板とその上に形成されたエピタキシャル層とを、単に基板と呼ぶ場合がある。
白色発光ダイオード(LED:Light Emitting Diode)は、今のところ携帯情報端末などの小型電子機器の照明に盛んに用いられているが、今後、大きな空間または大面積の照明に用いられる可能性を秘めている。大空間、大面積の照明に用いられるためには、LEDの光の出力を大きくする必要がある。
このようにLEDの光の出力を大きくするための方策の1つとして、LEDの内部で発生した光を効率的に外部に出力させること、すなわち光の取出し効率の向上が上げられる。このような光の取出し効率を向上させる技術として、従来、LEDを構成する基板であって、サファイアなどからなるベース基板上に窒化物半導体層を成長させ、当該成長した窒化物半導体層からベース基板を除去することにより得られる上記窒化物半導体層からなる窒化物半導体基板の表面に、ウェットエッチング、ドライエッチング、研磨加工などを用いて凹凸を形成すること(非鏡面化処理を施すこと)が提案されている(たとえば、特許文献1および非特許文献1参照)。特許文献1では、上記のような凹凸を形成することにより、窒化物半導体基板内での多重反射による光の干渉を抑えることができるので、光の取出し効率を向上させることができるとしている。また、非特許文献1では、窒化物半導体基板としてのGaN基板のN面を、KOHを用いた光電気化学エッチングにより凹凸加工することが開示されている。
特開2003−69075号公報 T.Fujii 他5名、"Increase in the extraction efficiency of GaN-based light-emitting diodes via surface roughening"、APPLIED PHYSICS LETTERS, Vol.84, number 6, p.855 (2004)
しかし、上述した技術では、凹凸を形成するための最も簡便な方法であるウェットエッチングを利用するときに、先に窒化物半導体基板の表面に電極が形成されていると、当該ウェットエッチングにより電極が損傷を受ける(あるいは電極が除去されてしまう)場合があった。この場合、電極から所定の電流を発光装置へ供給できなくなるので、発光装置としての機能を発揮できなくなり、結果的に光の取出し効率を向上させた発光装置を得られないことになっていた。
この発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、光の取出し効率を向上させた発光装置の製造方法を得ることである。
この発明に従った発光装置の製造方法では、まず発光装置を構成する窒化物半導体基板を準備する工程、窒化物半導体基板の表面において電極を形成するべき領域上に保護膜を形成する工程、保護膜が形成された状態で、窒化物半導体基板の表面に凹凸部を形成する加工工程、加工工程の後、窒化物半導体基板の表面から前記保護膜を除去する工程、窒化物半導体基板の表面において保護膜が除去された部分上に電極を形成する工程、を実施する。電極を形成する工程では、保護膜が除去された部分の内部において保護膜より平面サイズの小さい電極を形成する。保護膜を形成する工程、加工工程、保護膜を除去する工程、電極を形成する工程は、窒化物半導体基板をチップ化する前に実施される。
このようにすれば、加工工程を実施した後に、保護膜によって保護されていた窒化物半導体基板の表面に電極を形成するので、加工工程において電極が損傷を受けることを防止できる。したがって、加工工程により窒化物半導体基板の表面に凹凸部を形成することで、窒化物半導体基板内での多重反射による光の干渉を抑えることにより、発光装置での光の取出し効率を向上させることができるとともに、電極が加工工程により損傷を受けることを防止して、確実に動作する発光装置を実現できる。
また、窒化物半導体基板の表面に凹凸部を形成するときに、保護膜によって電極を形成するべき領域を被覆した状態であるので、当該凹凸部を形成する加工工程において上記電極を形成するべき領域がダメージを受けることを防止できる。したがって、加工工程後に、ダメージを受けていない窒化物半導体基板の表面における領域(つまり、保護膜によって覆われていた、電極を形成するべき領域)に電極を形成することができる。したがって、窒化物半導体基板の表面において加工工程によりダメージを受けた領域に電極を形成する場合のように、基板表面に対する電極の密着性が凹凸部の存在により低下するといった問題の発生を防止できる。
上記発光装置の製造方法において、加工工程では、ウェットエッチングを用いて窒化物半導体基板の表面に凹凸部を形成してもよい。保護膜はウェットエッチングにおいて用いられるエッチング液による窒化物半導体基板のエッチングスピードより、当該エッチング液によるエッチングスピードの遅い材料によって構成されることが好ましい。
この場合、加工工程において窒化物半導体基板の表面をエッチング液によりエッチングする(凹凸部を形成する)ときに、保護膜により被覆された部分(電極を形成するべき領域)をエッチング液から保護された状態とすることができる。つまり、加工工程においては、保護膜により被覆された窒化物半導体基板の表面部分がエッチング液によりダメージを受けることなく、窒化物半導体基板の表面の保護膜が形成された部分以外の領域に凹凸部を形成できる。
上記発光装置の製造方法において、加工工程では、エッチング液としてアルカリ性のエッチング液を用いてもよい。保護膜を構成する材料は、ニッケル(Ni)、金(Au)、白金(Pt)、銀(Ag)、タングステン(W)、モリブデン(Mo)、パラジウム(Pd)、銅(Cu)、クロム(Cr)、酸化シリコン(SiO)、酸化窒化シリコン(SiON)、窒化シリコン(SiN)からなる群から選択される少なくとも1つを含むことが好ましい。
この場合、保護膜としてアルカリ性のエッチング液に対する耐性を有する材料を用いることになるので、加工工程において保護膜下に位置する窒化物半導体基板の表面部分を確実にエッチング液から守ることができる。この結果、当該表面部分(電極を形成するべき領域)には凹凸が形成されないため、凹凸の無い比較的平坦な領域に電極を形成することができる。
このように、本発明によれば、電極を形成するべき領域を保護膜で保護した状態で、窒化物半導体基板の表面に凹凸部を形成した後、窒化物半導体基板の表面において保護膜で保護されていた領域に電極を形成するので、凹凸部を形成して光の取出し効率を向上させると同時に、電極と窒化物半導体基板との密着性を確保した発光装置を得ることができる。
次に図面を用いて、本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
図1は、本発明に従った発光装置としてのLEDの実施の形態を示す図である。図2は、図1のLEDの発光層を含む積層構造を示す図である。図1および図2を参照して、本発明によるLEDの実施の形態を説明する。
図1に示すように、GaN基板1の第1の主表面の側に後で詳細に説明する発光層などを含む積層構造が形成され、p電極12が設けられている。本実施の形態では、このp電極12が導電性接着剤14によってリードフレームのマウント部21aにダウン実装されている。
GaN基板1のN面である第2の主表面1aは、発光層で発光した光を放出する面であり、この面にn電極11が設けられている。この第2の主表面1aには、KOHをエッチング溶液として用いたウェットエッチングにより非鏡面化処理された部分(凹凸部32)が形成されている。n電極11は、第2の主表面全体を覆わないように、第2の主表面1aのほぼ中央部に位置する、表面が平坦な平坦部31上に配置されている。ただし、n電極11に被覆されていない部分の比率を大きくとることが重要である。開口率を大きくすれば、n電極11によって遮られる光が減り、光を外に放出する放出効率を高めることができる。n電極11は、その平面形状が直径Dの円形状である。
n電極11の上部表面はワイヤ13によりリードフレームのリード部21bと電気的に接続されている。ワイヤ13および上記の積層構造は、封止部材としてのエポキシ系樹脂15により封止されている。上記の構成のうち、GaN基板1からp電極12にいたる間の積層構造が拡大されて図2に示されている。図2では、図1における積層構造が上下逆になっている。
図2を参照して、GaN基板1の上にn型GaNエピタキシャル層2が位置し、その上にn型AlxGa1-xN層3が形成されている。その上にAlxGa1-xN層とAlxInyGa1-x-yN層とからなる量子井戸(MQW:Multi-Quantum Well)4が形成されている。その量子井戸4をn型AlxGa1-xN層3と挟むようにp型AlxGa1-xN層5が配置されている。また、p型AlxGa1-xN層5の上にp型GaN層6が配置されている。上記の構造では、量子井戸4において発光する。また、図1に示すように、p型GaN層6の上に、p電極12がp型GaN層6の上部表面の全面を被覆するように形成される。そして、図1に示すように、当該p電極12が導電性接着剤14によってリードフレームのマウント部21aにダウン実装される。
上述したLEDの特徴的な構成を要約すると、この発明に従った発光装置としてのLEDは、図1および図2に示すように、窒化物半導体基板(GaN基板1)と、窒化物半導体基板(GaN基板1)の第1の主表面の側に、n型窒化物半導体層(n型AlxGa1-xN層3)と、窒化物半導体基板から見てn型窒化物半導体層より遠くに位置するp型窒化物半導体層(p型AlxGa1-xN層5)と、n型窒化物半導体層およびp型窒化物半導体層の間に位置する発光層(量子井戸(MQW:Multi-Quantum Well)4)とを備えたLEDである。上記LEDは、p型窒化物半導体層(p型AlxGa1-xN層5)の側をダウン実装し、窒化物半導体基板(GaN基板1)の第1の主表面と反対側の主表面である第2の主表面1aから光を放出する。窒化物半導体基板の第2の主表面1aは凹凸部32が形成された領域を含む。上記LEDは、窒化物半導体基板の第2の主表面1a上に形成された電極(n電極11)を備える。窒化物半導体基板の第2の主表面1aにおいてn電極11の下に位置する領域は、平坦な部分(平坦部31)を含む。
この場合、GaN基板1の第2の主表面1aの上記平坦な部分(平坦部31)と、n電極11との接続を確実に行なうことができる。したがって、n電極11がGaN基板1の第2の主表面1aから剥がれるといった問題の発生確率を低減できる。また、第2の主表面1aには凹凸部32が形成されているので、第2の主表面1aからの光の取出し効率を、凹凸部32が形成されていないときより向上させることができる。
上記LEDにおいて、凹凸部32における凸部の高さ(凹凸部において谷(凹部)の底部となっているもっとも低い位置から凸部の最も高い位置までの、第2の主表面1aに対して垂直方向における距離)は0.1μm以上300μm以下であってもよい。この場合、凹凸部32においてGaN基板内での多重反射による光の干渉を確実に抑えることができる。このため、LEDでの光の取出し効率を確実に向上させることができる。
なお、上記凸部の高さは凸部の平均の高さであってもよい。平均の高さとは、たとえば所定個数の凸部についてその高さを測定し、平均値を算出することにより決定してもよい。具体的には、基板のN面での任意の3箇所について、所定の倍率で観察した視野内において任意に選択した5つの凸部に関して、高さを測定する。そして、こられ3箇所×5つの凸部=15個の凸部について高さのデータを測定し、これらの高さのデータについて平均値を算出することにより、上記平均の高さを決定してもよい。
次に、図3〜図9を参照して、図1および図2に示したLEDの製造方法について簡単に説明する。図3は、図1および図2に示したLEDの製造方法を説明するためのフローチャートである。図4〜図7は、図3に示したLEDの製造方法の保護膜形成工程〜電極形成工程を説明するための模式図である。図8は、図2に示した構造のチップをウェハから採取するときのウェハの状態を示す図である。図9は、図8に示した電極の配置を示す図である。
図3に示すように、図1および図2に示したLEDの製造方法では、まず発光装置を構成する窒化物半導体基板を準備する工程である基板準備工程(S10)を実施する。この工程(S10)では、具体的には、まずGaN基板を準備する。そして、当該GaN基板の第1の主表面上にMOCVD(Metal Organic Chemical Vapor Deposition)などの成膜方法を用いて積層構造(Siドープn型GaN層/クラッド層のSiドープn型Al0.2Ga0.8N層/GaN層とIn0.15Ga0.85N層との2層構造が複数層重ねられたMQW(Multi-Quantum Well)/クラッド層のMgドープp型Al0.2Ga0.8N層/Mgドープp型GaN層)を形成する。次に、このウェハを活性化処理して、Mgドープp型層の低抵抗化を行なってもよい。このウェハをさらに、フォトリソグラフィ技術とRIE(Reactive Ion Etching)により、Mgドープp型層側からSiドープn型層までCl系ガスでエッチングする。このエッチングにより、図8に示すように、幅Lの素子分離溝25を形成し、素子分離を行なう。
次に、図3に示すように保護膜形成工程(S20)を実施する。この工程(S20)は、窒化物半導体基板の表面において電極を形成するべき領域上に保護膜を形成する工程に相当する。つまり、この工程(S20)では、具体的には準備したGaN基板1の第2の主表面1a上において、後で電極としてのn電極11(図1参照)を形成する領域を覆うように、図4に示すような保護膜30を形成する。保護膜30としては、たとえばニッケルなどの金属膜を用いることができる。
なお、保護膜30の形成方法としては、任意の方法を用いることができる。たとえば、以下のような工程を用いることができる。まず、n電極11を形成する領域を開口部としたパターンを有するレジスト膜を第2の主表面1a上に形成する。そのレジスト膜上に保護膜30となるべき膜を形成する。その後、レジスト膜をエッチングなどにより除去することで、レジスト膜上に位置していた上記膜の部分も第2の主表面1aから除去する。この結果、上記開口部において第2の主表面1aに直接接触するように形成された膜を保護膜30として残存させる。
あるいは、次のような工程を用いてもよい。すなわち、第2の主表面1a上を覆うように、保護膜30となる膜を形成する。その膜上にレジスト膜を形成して、フォトリソグラフィ法を実施することによりn電極11となるべき部分上にのみレジスト膜を残し、他の部分のレジスト膜を除去する。その後、レジスト膜をマスクとして用いて露出した膜をエッチングなどにより部分的に除去する。この後、レジスト膜を除去する。このようにして、残存した膜によりn電極11を構成する。
また、保護膜30は後述する非鏡面化処理工程(S30)で実施されるウェットエッチングにおいて用いられるエッチング液によるGaN基板1のエッチングスピードより、当該エッチング液によるエッチングスピードの遅い材料によって構成されていればよい。このようにすれば、後述するウェットエッチングを行なう際に、第2の主表面1aにおいて保護膜30により被覆された部分(n電極11を形成するべき領域)をエッチング液から確実に保護された状態とすることができる。
次に、図3に示すように、非鏡面化処理工程(S30)を実施する。この工程(S30)は、保護膜30が形成された状態で、窒化物半導体基板(GaN基板1)の表面に凹凸部32を形成する加工工程に相当する。具体的には、GaN基板1の第2の主表面1aに対してウェットエッチングを行なうことにより非鏡面化処理を実施する。このウェットエッチングにおいては、エッチング液としてKOH溶液を用いることができる。この結果、図5に示すように、GaN基板1の第2の主表面1aにおいて保護膜30により覆われていない部分には、表面が凹凸形状となった凹凸部32が形成される。一方、保護膜30により覆われた第2の主表面1aの部分は、エッチング前のままである平坦な表面を有する平坦部31となっている。このようなエッチング処理を用いることで、機械加工を行なって凹凸部32を形成する場合より、より凹凸形状のサイズの小さな凹凸部32を比較的容易に形成できる。
なお、上述のようにエッチング液としてKOH溶液などのアルカリ性のエッチング液を用いる場合、保護膜30を構成する材料は、ニッケル、金、白金、銀、タングステン、モリブデン、パラジウム、銅、クロム、酸化シリコン、酸化窒化シリコン、窒化シリコンからなる群から選択される少なくとも1つを用いてもよい。また、エッチング液に対して耐性を有する材料であれば、他の材料を保護膜30の材料として用いてもよい。このようにすれば、工程(30)において保護膜30下に位置するGaN基板1の第2の主表面1aの部分を確実にエッチング液から守ることができる。
次に、図3に示すように保護膜除去工程(S40)を実施する。この工程(S40)は、加工工程(上記工程(S30))の後、窒化物半導体基板(GaN基板1)の表面から保護膜30を除去する工程に相当する。具体的には、保護膜30をエッチングなどの方法により第2の主表面1a上から除去する。エッチングの方法としては、ドライエッチングおよびウェットエッチングのいずれでも、保護膜30を選択的に除去できればよい。その結果、図6に示すように第2の主表面1aにおいて保護膜30により覆われていた平坦部31が露出する。
次に、図3に示すように電極形成工程(S50)を実施する。この工程(S50)は、窒化物半導体基板(GaN基板1)の表面において保護膜30が除去された部分上に電極(n電極11)を形成する工程に相当する。具体的には、図7〜図9に示すように、GaN基板1の第2の主面(主表面)である裏面のN面に、フォトリソグラフィ技術と、蒸着と、リフトオフ法とにより所定の間隔(図8および図9に示す距離L)でチップの中心の平坦部31(図6参照)に平面形状が円形状のn電極11を形成する。n電極11としては、GaN基板1に接して下から順に(Ti層/Al層/Ti層/Au層)という積層構造を形成してもよい。そして、n電極11とGaN基板の裏面との接触抵抗を所定の値とするため、窒素(N2)雰囲気中でGaN基板を加熱する。ここで、n電極11を構成する材料はアルミニウム、タングステンおよび白金からなる群から選択される少なくとも1つを含んでいてもよい。また、n電極11は、上述のように複数の層からなる積層構造を有していてもよい。また、n電極11の上記複数の層のうち第2の主表面1aから見て最も外側に位置する層は、上述のように金を含んでいてもよい。
このようにすれば、工程(S30)を実施した後に、保護膜30によって保護されていたGaN基板1の第2の主表面1aにn電極11を形成するので、工程(S30)においてn電極11が損傷を受けることを防止できる。したがって、工程(S30)によりGaN基板1の表面に凹凸部32を形成することで、GaN基板1内での多重反射による光の干渉を抑えることにより、LEDでの光の取出し効率を向上させることができるとともに、n電極11が工程(S30)において損傷を受けることを防止して、確実に動作するLEDを実現できる。
また、工程(S30)では、保護膜30によってn電極11を形成するべき領域を被覆した状態であるので、工程(S30)において上記n電極11を形成するべき領域が損傷を受けることを防止できる。したがって、工程(S30)後に、損傷を受けていないGaN基板1の第2の主表面1aにおける領域(つまり、平坦部31)にn電極11を形成することができる。したがって、GaN基板1の第2の主表面1aにおいて表面が凹凸形状に加工された凹凸部32にn電極11を形成する場合のように、GaN基板1表面に対するn電極11の密着性が凹凸形状の存在により低下するといった問題の発生を防止できる。
なお、p電極12としてはp型GaN層に接して所定の厚みを有する導電体層を形成する。導電体層としては、たとえばGaN層に接するように所定の厚みのNi層を形成し、その上に所定の厚みのAu層を全面に形成してもよい。この場合、p電極12とp型GaN層6との接触抵抗を所定の値とするため、GaN基板1を酸化ガス雰囲気中で加熱処理してもよい。
次に、図3に示すようにチップ化工程(S60)を実施する。具体的には、図8に示すチップ境界50が側面として現れるようにスクライブを行ない、発光装置を構成するチップを得る。
次に、図3に示すように組立工程(S70)を実施する。具体的には、図1に示すようにリードフレームのマウント部21aに、上記チップのp型GaN層側が接するように搭載して、発光装置を形成した。マウント部に塗布した導電性接着剤14によって発光装置とマウントとを固定するとともに、導通が得られるようにしている。そして、n電極11とリードフレームのリード部とをワイヤボンドにより導通させた後、エポキシ系樹脂15により樹脂封止を行なって発光装置をランプ化した。なお、発光装置からの放熱性を良くするために、発光装置のp型GaN層6上に形成されたp電極12の全面が、導電性接着剤14を介してマウント部と接するようにチップを搭載してもよい。また導電性接着剤14は熱伝導の良いAg系のものを、またリードフレームも熱伝導の良いCuW系のものを選択してもよい。
図10は、図1および図2に示した本発明によるLEDの実施の形態の第1の変形例を示す図である。図10を参照して、本発明によるLEDの実施の形態の第1の変形例を説明する。なお、図10は図1に対応する。
図10に示したLEDは、基本的には図1および図2に示したLEDと同様の構造を備えるが、n電極11の形状が異なっている。具体的には、n電極11がGaN基板1の第2の主表面1aの平面形状が円形状の平坦部31を覆うとともに、平坦部31の周囲に位置する凹凸部32上にまで延在している。また異なる観点から言えば、平坦な部分としての平坦部31は、GaN基板1の第2の主表面1aにおいてn電極11の側壁より内側に形成されている。凹凸部32の一部はn電極11の下にまで延在している。この場合、平坦部31上に位置するn電極11の上部表面(直径D1となる、n電極11の上部表面の中心領域)は、平坦部31の表面形状に沿った平坦な表面となっている。なお、n電極11の上部表面の外縁部(凹凸部32上に位置する領域)は、n電極11の厚みや凹凸部32における凹凸のサイズなどによっては、当該凹凸部の表面形状を反映し、n電極11の上部表面の上記中心領域より平坦性が劣る場合もあり得る。しかし、上記直径D1を十分大きく(たとえば100μm以上200μm以下)取り、ワイヤ13を上記中心領域に接続するようにすれば、ワイヤ13とn電極11との接続を確実に行なうことができる。つまり、n電極11の幅(直径D)をたとえば100μm越えとする。そして、n電極11においてGaN基板の第2の主表面1aと対向する表面と反対側に位置する表面(上部表面)には、平坦部31と対向する(平坦部31上に位置する)とともに平坦な領域が形成されている。平面形状が円形状の平坦な領域の幅(直径D1)は100μm以上n電極11の幅以下、たとえば100μm以上200μm以下とする。このようにすれば、n電極11の表面における平坦な領域に、外部接続用のワイヤ13を確実に接続することができる。また、上記のような平坦な領域のサイズを確保すれば、当該平坦な領域に対してワイヤボンディングを容易に行なうことができる。
図10に示したLEDによっても、図1および図2に示したLEDと同様の効果を得ることができる。さらに、第2の主表面1aの平坦部31とn電極11の底面との間の接続部で、n電極11と第2の主表面1aとの密着性をある程度確保するとともに、第2の主表面1aにおいてn電極11により覆われている領域のすぐ外側から連続的に凹凸部32が露出した状態になる。つまり、n電極11と第2の主表面1aとの密着性をある程度確保しながら、凹凸部32の領域をn電極11の側壁直下にまで広げることにより、LEDでの光の取出し効率を効果的に向上させることができる。また、n電極11の平面積に対する、n電極11の外縁部において凹凸部32と重なる部分の平面積の割合は、1%以上40%以下、好ましくは5%以上15%以下である。このようにすれば、n電極11と第2の主表面1aとの密着性をある程度確保できるとともに、n電極11の製造時の製造ばらつきなどに起因して凹凸部32とn電極11とが重ならないといった不良の発生確率を低減できる。
図11は、図1および図2に示した本発明によるLEDの実施の形態の第2の変形例を示す図である。図11を参照して、本発明によるLEDの実施の形態の第2の変形例を説明する。なお、図11は図1に対応する。
図11に示したLEDは、基本的には図1および図2に示したLEDと同様の構造を備えるが、n電極11の形状が異なっている。具体的には、n電極11はGaN基板1の第2の主表面1aに形成された、平面形状が直径D2の円形状である平坦部31の内部に形成されている。また、異なる観点から言えば、平坦な部分としての平坦部31は、窒化物半導体基板(GaN基板1)の第2の主表面1aにおいてn電極11の側壁より外側に位置する領域にまで延在している。この場合も、図1および図2に示したLEDと同様の効果を得ることができる。また、GaN基板1の第2の主表面1aの平坦部31上にn電極11を確実に形成できるので、第2の主表面1aとn電極11との密着性を向上させることができる。
また、図10および図11に示したLEDの製造方法は、基本的には図3に示した製造方法を適用できるが、保護膜形成工程(S20)において形成される保護膜30(図4参照)のサイズが、電極形成工程(S50)において形成されるn電極11のサイズより小さい、あるいは大きい点が、図1および図2に示したLEDの製造方法とは異なっている。
なお、上記LEDにおいて、電極(n電極11)の構造は、第2の主表面1a側からチタン(Ti)/アルミニウム(Al)/チタン(Ti)/金(Au)という積層構造、Ti/Al/Auという積層構造、W/Auという積層構造、またはTi/白金(Pt)/Auという積層構造のいずれかであってもよい。
また、上記LEDにおいて、GaN基板1の第2の主表面1aに形成された凹凸部32における凸部の高さは0.1μm以上300μm以下であってもよい。また、凸部の高さの下限については、好ましくは1μm以上、さらに好ましくは2μm以上である。また、凸部の高さの上限については、好ましくは200μm以下、より好ましくは100μm以下、さらに好ましくは50μm以下である。
ここで、発明者は発光装置から取出す光が青色光である場合、凸部の高さを0.1μm以上とすれば光の取出し効率が飛躍的に向上することを見出した。このため、凸部の高さの下限を0.1μmとすることが好ましい。また、当該凸部の高さを1μm以上とすれば、確実に光の取出し効率の向上効果を得ることができる。さらに、凸部の高さの上限については、凸部の高さを300μm程度にすると、光の取出し効率の向上効果が飽和する。そのため、凸部の高さの上限を300μmとした。なお、凸部の高さを300μmより大きくしても、光の取出し効率はほとんど向上しないため、凸部の加工に要する工程時間が増えるだけであって発光装置の製造コストが上昇することになる。また、凸部の高さを300μmより大きくすると、最初に準備された窒化物半導体基板の厚みによっては当該基板に部分的に貫通孔が発生する、もしくは貫通孔はできないまでも基板の凹凸部における凹部の底での基板の厚みが薄くなりすぎて、後工程において基板が割れやすくなるといった問題が発生する。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明の発光装置は、導電性の高い窒化物半導体基板を用い、光の出射面に選択性ウェットエッチングを行なうことにより凹凸部を形成し、またウェットエッチングの際にはn電極を形成するべき領域を保護膜により保護しておき、後からn電極を形成するので、(1)光の取出し効率を向上させることができるとともに、n電極が上記ウェットエッチングにより除去されてしまう(損傷を受ける)可能性を低減でき、(2)電極形成部の平坦性が確保されるためGaN基板と電極、および、電極とワイヤとの密着性が向上し、実装時の不良発生確率を低減でき、(3)放熱性に優れ、複雑な電極構造を設ける必要がなく、大出力の発光を可能にし、(4)導電性に優れ、過渡電圧や静電放電から発光素子を保護するための保護回路を設ける必要がなく、大面積発光および静電耐圧に優れ、(5)発光層から基板にかけて屈折率の大から小への大きな不連続性がないため、発光層から放出面にいたる間で全反射が生じ難く、したがって全反射に起因する、効率低下や側面部の樹脂劣化がなく、このため、今後、自動車の照明装置を含めて各種の照明製品に広範に利用されることが期待される。
本発明に従った発光装置としてのLEDの実施の形態を示す図である。 図1のLEDの発光層を含む積層構造を示す図である。 図1および図2に示したLEDの製造方法を説明するためのフローチャートである。 図3に示したLEDの製造方法を説明するための模式図である。 図3に示したLEDの製造方法を説明するための模式図である。 図3に示したLEDの製造方法を説明するための模式図である。 図3に示したLEDの製造方法を説明するための模式図である。 図2に示した構造のチップをウェハから採取するときのウェハの状態を示す図である。 図8に示した電極の配置を示す図である。 図1および図2に示した本発明によるLEDの実施の形態の第1の変形例を示す図である。 図1および図2に示した本発明によるLEDの実施の形態の第2の変形例を示す図である。
符号の説明
1 GaN基板、1a 光放出面(第2の主表面)、2 n型GaNエピタキシャル層、3 n型AlxGa1-xN層、4 MQW(発光層)、5 p型AlxGa1-xN層、6 p型GaN層、11 n電極、12 p電極、13 ワイヤ、14 導電性接着剤、15 エポキシ系樹脂、21a マウント部、21b リード部、25 素子分離溝、30 保護膜、31 平坦部、32 凹凸部、50 チップ境界。

Claims (3)

  1. 発光装置を構成する窒化物半導体基板を準備する工程と、
    前記窒化物半導体基板の表面において電極を形成するべき領域上に保護膜を形成する工程と、
    前記保護膜が形成された状態で、前記窒化物半導体基板の表面に凹凸部を形成する加工工程と、
    前記加工工程の後、前記窒化物半導体基板の表面から前記保護膜を除去する工程と、
    前記窒化物半導体基板の表面において前記保護膜が除去された部分上に電極を形成する工程とを備え、
    前記電極を形成する工程では、前記保護膜が除去された部分の内部において前記保護膜より平面サイズの小さい前記電極を形成し、
    前記保護膜を形成する工程、前記加工工程、前記保護膜を除去する工程、前記電極を形成する工程は、前記窒化物半導体基板をチップ化する前に実施される、発光装置の製造方法。
  2. 前記加工工程では、ウェットエッチングを用いて前記窒化物半導体基板の表面に凹凸部を形成し、
    前記保護膜は前記ウェットエッチングにおいて用いられるエッチング液による前記窒化物半導体基板のエッチングスピードより、前記エッチング液によるエッチングスピードの遅い材料によって構成される、請求項1に記載の発光装置の製造方法。
  3. 前記加工工程では、前記エッチング液としてアルカリ性のエッチング液を用い、
    前記保護膜を構成する材料は、ニッケル、金、白金、銀、タングステン、モリブデン、パラジウム、銅、クロム、酸化シリコン、酸化窒化シリコン、窒化シリコンからなる群から選択される少なくとも1つを含む、請求項2に記載の発光装置の製造方法。
JP2006039532A 2006-02-16 2006-02-16 発光装置の製造方法 Expired - Fee Related JP4449919B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006039532A JP4449919B2 (ja) 2006-02-16 2006-02-16 発光装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006039532A JP4449919B2 (ja) 2006-02-16 2006-02-16 発光装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007220902A JP2007220902A (ja) 2007-08-30
JP4449919B2 true JP4449919B2 (ja) 2010-04-14

Family

ID=38497846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006039532A Expired - Fee Related JP4449919B2 (ja) 2006-02-16 2006-02-16 発光装置の製造方法

Country Status (1)

Country Link
JP (1) JP4449919B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118647A (ja) * 2008-10-17 2010-05-27 Sumitomo Electric Ind Ltd 窒化物系半導体発光素子、窒化物系半導体発光素子を作製する方法、及び発光装置
US8188496B2 (en) 2008-11-06 2012-05-29 Samsung Led Co., Ltd. Semiconductor light emitting device including substrate having protection layers and method for manufacturing the same
KR101004858B1 (ko) * 2008-11-06 2010-12-28 삼성엘이디 주식회사 화합물 반도체 발광 소자 및 그 제조방법
JP5032511B2 (ja) 2009-01-06 2012-09-26 株式会社東芝 半導体発光装置の製造方法と、それを用いて製造した半導体発光装置
JP2013074245A (ja) * 2011-09-29 2013-04-22 Oki Electric Ind Co Ltd 発光ダイオードの製造方法及び発光ダイオード
KR20140076204A (ko) * 2012-12-12 2014-06-20 서울바이오시스 주식회사 발광다이오드 및 그 제조방법
JP2016149380A (ja) * 2013-06-14 2016-08-18 パナソニックIpマネジメント株式会社 発光素子
JP6738169B2 (ja) * 2016-03-11 2020-08-12 Dowaエレクトロニクス株式会社 半導体光デバイスおよびその製造方法

Also Published As

Publication number Publication date
JP2007220902A (ja) 2007-08-30

Similar Documents

Publication Publication Date Title
JP4449919B2 (ja) 発光装置の製造方法
JP4970739B2 (ja) 複数の電流拡張層を有するオプトエレクトロニクス素子およびその製造方法
JP4297084B2 (ja) 発光装置の製造方法および発光装置
JP4804485B2 (ja) 窒化物半導体発光素子及び製造方法
US9343617B2 (en) Method of manufacturing light emitting element
KR100878326B1 (ko) 칩스케일 패키징 발광소자 및 그의 제조방법
JP4766845B2 (ja) 窒化物系化合物半導体発光素子およびその製造方法
JP2009152637A (ja) Esd保護用ledを具備した窒化ガリウム系発光素子及びその製造方法
KR20130120615A (ko) 발광 소자 및 발광 소자 패키지
KR200472973Y1 (ko) 발광 다이오드 기판 및 발광 다이오드
JP2009059969A (ja) 半導体発光素子、発光装置、照明装置、表示装置及び半導体発光素子の製造方法
CN110212069B (zh) 发光二极管芯片及其制作方法
JP2014120550A (ja) 発光素子
WO2015141166A1 (ja) 半導体発光装置とその製造方法
JP5306904B2 (ja) 窒化物半導体発光ダイオード素子およびその製造方法
KR20050014343A (ko) 반도체 발광 소자
KR20060062715A (ko) 정전방전 보호 다이오드를 구비한 GaN 계열 반도체발광 소자
JP5353809B2 (ja) 半導体発光素子及び発光装置
KR101246733B1 (ko) 분할된 전극구조를 갖는 발광다이오드
JP6627728B2 (ja) 発光素子の製造方法
US20230246128A1 (en) Light-emitting device
KR102237144B1 (ko) 발광 소자 및 발광 소자 패키지
JP4622426B2 (ja) 半導体発光素子
JP2013123008A (ja) 半導体発光装置
KR101457036B1 (ko) 반도체 발광 소자 및 이를 제조하는 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100118

R150 Certificate of patent or registration of utility model

Ref document number: 4449919

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140205

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees