JP2002232080A5 - - Google Patents

Claims (10)

1. 活性層、電流伝導領域、及び該電流伝導領域に隣接する１つ以上の電流閉じ込め領域を含み、前記電流伝導領域及び前記電流閉じ込め領域が前記活性層へと電流を流すように構成されており、前記電流閉じ込め領域は、金属不純物を添加した電流障壁構造と、ｐ−ｎ接合電流障壁構造とを含み、該ｐ−ｎ接合電流障壁構造は、前記電流伝導領域と前記金属不純物を添加した電流障壁構造との間に設けられていることを特徴とする半導体素子。
2. 基板と、該基板上のメサストライプと、該メサストライプ中の活性層とを含み、前記電流伝導領域は、前記活性層に電流を流すことを特徴とする、請求項１に記載の半導体装置。
3. 前記メサストライプは、前記基板から隆起した１つ以上の側壁を含み、前記活性層は、前記側壁へと延びており、前記側壁で前記ｐ−ｎ接合電流障壁構造に重なるよう配置されることを特徴とする、請求項２に記載の半導体装置。
4. 前記メサストライプの前記側壁は、前記活性層から前記金属不純物を添加した電流閉じ込め構造に向けて横方向に離れるよう傾斜することを特徴とする、請求項２に記載の半導体装置。
5. 前記金属不純物を添加した前記電流閉じ込め構造は、実質的に垂直の界面に沿って前記ｐ−ｎ接合電流閉じ込め構造に接することを特徴とする、請求項１から４のいずれかに記載の半導体装置。
6. 前記半導体素子は、埋め込みヘテロ構造レーザダイオード素子であることを特徴とする、請求項１から５のいずれかに記載の半導体装置。
7. 前記半導体素子は、ＩＩＩ−Ｖ半導体材料から形成されることを特徴とする、請求項１から６のいずれかに記載の半導体装置。
8. 活性層、電流伝導領域、及び該電流伝導領域に隣接する１つ以上の電流閉じ込め領域を含み、前記電流伝導領域及び前記電流閉じ込め領域は、前記活性層へと電流を流すように構成される半導体素子の製造方法であって、
   ｉ）半導体基板上に前記活性層、及び該活性層へと電流を供給する為の前記電流伝導層を含む複数の半導体層を成長させるステップと、
   ii）前記活性層に隣接してｐ−ｎ接合電流障壁構造を成長させるステップと、
   iii）前記ｐ−ｎ接合電流障壁構造に隣接して金属不純物を添加した電流障壁構造を成長させ、これにより前記ｐ−ｎ接合電流障壁構造と前記金属不純物を添加した前記電流障壁構造とで、前記電流伝導領域に電流を流す為の電流閉じ込め領域を形成するステップとを含むことを特徴とする製造方法。
9. 前記ステップii）の前に、エッチング除去すべき前記活性層の前記電流伝導領域に隣接する領域を画定する第一のエッチマスクを前記活性層上に形成し、さらに、
   前記ステップiii）の前に、エッチング除去すべき前記ｐ−ｎ接合電流障壁構造の前記活性層に隣接しない領域を画定する第二のエッチマスクを前記活性層上、及び前記ｐ−ｎ接合電流障壁構造の前記電流伝導領域に隣接する領域上に形成することを特徴とする、請求項８に記載の製造方法。
10. 前記ステップii）の前に、前記活性層の前記電流伝導領域に隣接するエッチング除去すべき領域を画定するエッチマスクを前記活性層上に形成し、
    前記ステップii）では、前記ｐ−ｎ接合電流障壁構造を成長させる間も前記第一のエッチマスクを残しておき、第二のエッチング工程でも、前記エッチマスクをエッチング除去すべき前記ｐ−ｎ接合電流障壁構造の前記活性層に隣接していない領域の画定に利用することを特徴とする、請求項８に記載の製造方法。