JP2921925B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2921925B2 JP2921925B2 JP14167190A JP14167190A JP2921925B2 JP 2921925 B2 JP2921925 B2 JP 2921925B2 JP 14167190 A JP14167190 A JP 14167190A JP 14167190 A JP14167190 A JP 14167190A JP 2921925 B2 JP2921925 B2 JP 2921925B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mesa
- type inp
- substrate
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 〔概要〕 本発明は半導体の製造方法に関し、特にInP系半導体
レーザに適した半導体の製造方法に関し、 幅に段差のあるメサ構成でもｎ−ｎ間のリークを確実
に防止したｎ−ｉ−ｎ構造を有する半導体装置の製造方
法を提供することを目的とし、 ｐ型InP基板上に、InGaAsまたはInGaAsPの活性層と、
その上のInPクラッド層と、更にその上のInGaAsまたはI
nGaAsPのコンタクト層とを積層し、メサを形成するため
のストライプマスク層を該コンタクト層の上に形成した
下板基板を用い、 上記下板基板をサイドエッチレートの小さいエッチン
グ液でエッチングすることにより、上記InP基板がエッ
チングされて形成された下段部分と、上記活性層、上記
クラッド層、および上記コンタクト層がエッチングされ
て形成され且つ該下段部分よりも幅が狭い上段部分とか
ら成るメサを形式する工程、 有機金属気相成長法により、上記下板基板上の上記メ
サの両側の領域を上記ストライプマスク層の下端までｎ
型InP層で埋める工程、 上記埋め込んだｎ型InP層を上記エッチング液よりも
サイドエッチレートの大きいエッチング液でエッチング
することにより、上記メサの下段部分の両側の下板基板
上に該下段部分の高さに達しない厚さで上記ｎ型InP層
を残し且つそれ以外の部分の上記ｎ型InP層を除去する
と共に上記メサの上段部分の幅を所定幅にまで減少させ
る工程、および 有機金属気相成長法により、上記下板基板上の上記メ
サの両側の領域を上記ストライプマスク層の下端まで高
抵抗ｉ型InP層で埋める工程、 を含むように構成する。
レーザに適した半導体の製造方法に関し、 幅に段差のあるメサ構成でもｎ−ｎ間のリークを確実
に防止したｎ−ｉ−ｎ構造を有する半導体装置の製造方
法を提供することを目的とし、 ｐ型InP基板上に、InGaAsまたはInGaAsPの活性層と、
その上のInPクラッド層と、更にその上のInGaAsまたはI
nGaAsPのコンタクト層とを積層し、メサを形成するため
のストライプマスク層を該コンタクト層の上に形成した
下板基板を用い、 上記下板基板をサイドエッチレートの小さいエッチン
グ液でエッチングすることにより、上記InP基板がエッ
チングされて形成された下段部分と、上記活性層、上記
クラッド層、および上記コンタクト層がエッチングされ
て形成され且つ該下段部分よりも幅が狭い上段部分とか
ら成るメサを形式する工程、 有機金属気相成長法により、上記下板基板上の上記メ
サの両側の領域を上記ストライプマスク層の下端までｎ
型InP層で埋める工程、 上記埋め込んだｎ型InP層を上記エッチング液よりも
サイドエッチレートの大きいエッチング液でエッチング
することにより、上記メサの下段部分の両側の下板基板
上に該下段部分の高さに達しない厚さで上記ｎ型InP層
を残し且つそれ以外の部分の上記ｎ型InP層を除去する
と共に上記メサの上段部分の幅を所定幅にまで減少させ
る工程、および 有機金属気相成長法により、上記下板基板上の上記メ
サの両側の領域を上記ストライプマスク層の下端まで高
抵抗ｉ型InP層で埋める工程、 を含むように構成する。
本発明は半導体の製造方法に関し、特にInP系半導体
レーザに適した半導体の製造方法に関する。
レーザに適した半導体の製造方法に関する。
InP系半導体レーザにおいては、ｎ型基板に比べて遥
かに大きな出力が得られるｐ型基板が用いられる。
かに大きな出力が得られるｐ型基板が用いられる。
従来の半導体レーザの構造は、第２図に示したよう
に、例えばｐ型InP基板21の一部であるメサ下段部分22
と、InGaAsPまたはInGaAsの活性層23、ｎ型InPのクラッ
ド層24、ｐ型InGaAsまたはｐ型InGaAsPのコンタクト層2
9を積層したメサ上段部分（23、24、29、）とから成る
２段構造の形のメサ26（22、23、24、29）を、Feドープ
高抵抗InP層28で埋めた構造であり、高抵抗InP層28を挟
んでｐ−ｉ−ｎ構造を構成している。（同図中25は、メ
サ26をエッチングで形成するためのストライプマスクで
ある。）このようにメサに段差を設けることは本出願人
による出願（名称「メサ埋め込み型光半導体装置の製造
方法」、平成２月２月28日出願、持願平２−45854）に
おいて開示した構造である。これは、メサに段差を設け
たことにより、メサトップの異常成長やメササイドの穴
の発生を防止して持性劣化を防止したものである。
に、例えばｐ型InP基板21の一部であるメサ下段部分22
と、InGaAsPまたはInGaAsの活性層23、ｎ型InPのクラッ
ド層24、ｐ型InGaAsまたはｐ型InGaAsPのコンタクト層2
9を積層したメサ上段部分（23、24、29、）とから成る
２段構造の形のメサ26（22、23、24、29）を、Feドープ
高抵抗InP層28で埋めた構造であり、高抵抗InP層28を挟
んでｐ−ｉ−ｎ構造を構成している。（同図中25は、メ
サ26をエッチングで形成するためのストライプマスクで
ある。）このようにメサに段差を設けることは本出願人
による出願（名称「メサ埋め込み型光半導体装置の製造
方法」、平成２月２月28日出願、持願平２−45854）に
おいて開示した構造である。これは、メサに段差を設け
たことにより、メサトップの異常成長やメササイドの穴
の発生を防止して持性劣化を防止したものである。
しかし、ｐ−ｉ−ｎ構造では、ｉ層すなわち高抵抗In
P電流狭窄層がその機能を十分に発揮することができな
いため、リークが発生して光出力が飽和しレーザ出力に
限界があった。すなわち、本来Feドープ高抵抗InP層
は、Feが伝導体と価電子体との間に深いエネルギーレベ
ルの谷を形成し、これが電子トラップとして作用するこ
とによりInP層を高抵抗化する。ところがｐ−ｉ−ｎ構
造とした場合、ｐ側のホール注入があるため、トラップ
された電子と注入されたホールとが再結合して電流が流
る。
P電流狭窄層がその機能を十分に発揮することができな
いため、リークが発生して光出力が飽和しレーザ出力に
限界があった。すなわち、本来Feドープ高抵抗InP層
は、Feが伝導体と価電子体との間に深いエネルギーレベ
ルの谷を形成し、これが電子トラップとして作用するこ
とによりInP層を高抵抗化する。ところがｐ−ｉ−ｎ構
造とした場合、ｐ側のホール注入があるため、トラップ
された電子と注入されたホールとが再結合して電流が流
る。
このリーク電流を防止するにはｐ側からのホール注入
が無い構造にすれば良い。これは、ｐ−ｉ−ｎ構造とせ
ずｎ−ｉ−ｎとすることにより可能である。
が無い構造にすれば良い。これは、ｐ−ｉ−ｎ構造とせ
ずｎ−ｉ−ｎとすることにより可能である。
ｎ−ｉ−ｎ構造を形成するための方法は従来から種々
行なわれていた。しかし、上記のようにメサ幅に段差を
設けた構造については、段差の無い構造のための従来の
方法では、メサのｎ型InPクラッド層とメサの両側に形
成するｎ型InP層とのｎ−ｎ間のリークを確実に防止す
るように形成することが困難なため、メサに段差のある
場合にｎ−ｉ−ｎ構造の効果を発揮できないという問題
があった。
行なわれていた。しかし、上記のようにメサ幅に段差を
設けた構造については、段差の無い構造のための従来の
方法では、メサのｎ型InPクラッド層とメサの両側に形
成するｎ型InP層とのｎ−ｎ間のリークを確実に防止す
るように形成することが困難なため、メサに段差のある
場合にｎ−ｉ−ｎ構造の効果を発揮できないという問題
があった。
本発明は、幅に段差のあるメサ構造でも上記ｎ−ｎ間
のリークを確実に防止したｎ−ｉ−ｎ構造を有する半導
体装置の製造方法を提供することを目的とする。
のリークを確実に防止したｎ−ｉ−ｎ構造を有する半導
体装置の製造方法を提供することを目的とする。
上記の目的は、本発明によれば、ｐ型InP基板上に、I
nGaAsまたはInGaAsPの活性層と、その上のInPクラッド
層と、更にその上のInGaAsまたはInGaAsPのコンタクト
層とを積層し、メサを形成するためのストライプマスク
層を該コンタクト層の上に形成した下板基板を用い、 上記下板基板をサイドエッチレートの小さいエッチン
グ液でエッチングすることにより、上記InP基板がエッ
チングされて形成された下段部分と、上記活性層、上記
クラッド層、および上記コンタクト層がエッチングされ
て形成され且つ該下段部分よりも幅が狭い上段部分とか
ら成るメサを形成する工程、 有機金属気相成長法により、上記下板基板上の上記メ
サの両側の領域を上記ストライプマスク層を下端までｎ
型InP層で埋める工程、 上記埋め込んだｎ型InP層を上記エッチング液よりも
サイドエッチレートの大きいエッチング液でエッチング
することにより、上記メサの下段部分の両側の下板基板
上に該下段部分の高さに達しない厚さで上記ｎ型InP層
を残し且つそれ以外の部分の上記ｎ型InP層を除去する
と共に上記メサの上段部分の幅を所定幅にまで減少させ
る工程、および 有機金属気相成長法により、上記下板基板上の上記メ
サの両側の領域を上記ストライプマスク層を下端まで高
抵抗ｉ型InP層で埋める工程、 を含むことを特徴とする半導体の構造方法によって達成
される。
nGaAsまたはInGaAsPの活性層と、その上のInPクラッド
層と、更にその上のInGaAsまたはInGaAsPのコンタクト
層とを積層し、メサを形成するためのストライプマスク
層を該コンタクト層の上に形成した下板基板を用い、 上記下板基板をサイドエッチレートの小さいエッチン
グ液でエッチングすることにより、上記InP基板がエッ
チングされて形成された下段部分と、上記活性層、上記
クラッド層、および上記コンタクト層がエッチングされ
て形成され且つ該下段部分よりも幅が狭い上段部分とか
ら成るメサを形成する工程、 有機金属気相成長法により、上記下板基板上の上記メ
サの両側の領域を上記ストライプマスク層を下端までｎ
型InP層で埋める工程、 上記埋め込んだｎ型InP層を上記エッチング液よりも
サイドエッチレートの大きいエッチング液でエッチング
することにより、上記メサの下段部分の両側の下板基板
上に該下段部分の高さに達しない厚さで上記ｎ型InP層
を残し且つそれ以外の部分の上記ｎ型InP層を除去する
と共に上記メサの上段部分の幅を所定幅にまで減少させ
る工程、および 有機金属気相成長法により、上記下板基板上の上記メ
サの両側の領域を上記ストライプマスク層を下端まで高
抵抗ｉ型InP層で埋める工程、 を含むことを特徴とする半導体の構造方法によって達成
される。
本発明によれば、ｐ型InP基板の一部であるメサ下段
部分の上にそれよりも幅の狭い活性層、クラッド層、お
よびコンタクト層から成る上段部分を積層することによ
り幅に段差のあるメサを形成し、メサ下段部分にのみ接
した形でｎ型InP層を残し、それ以外の部分のｎ型InP層
は除去するので、ｎ型InP層を活性層あるいはｎ型InPク
ラッド層に接触させることなく、〔ｎ型InPのクラッド
層〕−〔後でメサの両側に埋め込んだ高抵抗ｉ型InP
層）−〔上記でメサ下段部分の両側に残したｎ型InP
層〕によるｎ−ｉ−ｎ構造を形成することができる。
部分の上にそれよりも幅の狭い活性層、クラッド層、お
よびコンタクト層から成る上段部分を積層することによ
り幅に段差のあるメサを形成し、メサ下段部分にのみ接
した形でｎ型InP層を残し、それ以外の部分のｎ型InP層
は除去するので、ｎ型InP層を活性層あるいはｎ型InPク
ラッド層に接触させることなく、〔ｎ型InPのクラッド
層〕−〔後でメサの両側に埋め込んだ高抵抗ｉ型InP
層）−〔上記でメサ下段部分の両側に残したｎ型InP
層〕によるｎ−ｉ−ｎ構造を形成することができる。
以下に、実施例により本発明をより詳細に説明する。
InP系半導体レーザの高抵抗埋込みに本発明を適用し
た場合の一例を説明する。
た場合の一例を説明する。
第１図（ａ）〜（ｅ）に示した手順で上記埋込みを構
造を作成した。
造を作成した。
第１図（ａ）は、用いた下板基板を示す。下板基板10
は、ｐ型InP基板１の表面に気相エピタキシャル成長法
（VPE）、液相エピタキシャル成長法（LPE）等によりIn
GaAsまたはInGaAsPの活性層３、その上のｎ型InPのクラ
ッド層４、および更にその上のｐ型InGaAsまたはｐ型In
GaAsPのコンタクト層９で覆ってDH構造を構成した後、
化学気相成長法（CVD）、スパッタ等によりSiO2のスト
ライプマスク層５を形成したものである。ストライプマ
スク層５の幅ｗは例えば５μｍ程度とする。
は、ｐ型InP基板１の表面に気相エピタキシャル成長法
（VPE）、液相エピタキシャル成長法（LPE）等によりIn
GaAsまたはInGaAsPの活性層３、その上のｎ型InPのクラ
ッド層４、および更にその上のｐ型InGaAsまたはｐ型In
GaAsPのコンタクト層９で覆ってDH構造を構成した後、
化学気相成長法（CVD）、スパッタ等によりSiO2のスト
ライプマスク層５を形成したものである。ストライプマ
スク層５の幅ｗは例えば５μｍ程度とする。
本発明のエッチングにおいては、最初にサイドエッチ
レートの小さいエッチング液を用い、後でサイドエッチ
レートの大きいエッチング液を用いる。InPのエッチン
グ液としては例えば塩酸（HCl）、硝酸（HNO3）、過酸
化水素（H2O2）の混合液を用い、サイドエッチレートの
大きさは組成中の塩酸比率で調整する。すなわち、塩酸
比率を小さくするとサイドエッチレートが大きくなる。
レートの小さいエッチング液を用い、後でサイドエッチ
レートの大きいエッチング液を用いる。InPのエッチン
グ液としては例えば塩酸（HCl）、硝酸（HNO3）、過酸
化水素（H2O2）の混合液を用い、サイドエッチレートの
大きさは組成中の塩酸比率で調整する。すなわち、塩酸
比率を小さくするとサイドエッチレートが大きくなる。
サイドエッチレートの小さいエッチング液として、3H
Cl:1HNO3:1H2O2の比率の混合液を用いて、クラッド層
４、活性層３、およびコンタクト層９をエッチングする
ことにより、メサの下段部分２（幅６μｍ程度）上に、
これより狭い幅（例えば３μｍ程度）の活性層３、クラ
ッド層４、およびコンタクト層９から成るメサの上段部
分がこの順で積層した２段構造のメサ６を形成する（第
１図（ｂ））。
Cl:1HNO3:1H2O2の比率の混合液を用いて、クラッド層
４、活性層３、およびコンタクト層９をエッチングする
ことにより、メサの下段部分２（幅６μｍ程度）上に、
これより狭い幅（例えば３μｍ程度）の活性層３、クラ
ッド層４、およびコンタクト層９から成るメサの上段部
分がこの順で積層した２段構造のメサ６を形成する（第
１図（ｂ））。
次に、有機金属気相成長法により、下板基板10上のメ
サ６の両側の領域をストライプマスク層５の下端までｎ
型InP層７で埋める（第１図（ｃ））。
サ６の両側の領域をストライプマスク層５の下端までｎ
型InP層７で埋める（第１図（ｃ））。
上記エッチング液よりもサイドエッチレートの小さい
エッチング液として、2HCl:1HNO3:1H2O2の比率の混合液
を用いて、埋め込んだｎ型InP層７をエッチングする。
その際に、凸部２の両側の下板基板１上に凸部２の高さ
ｈに達しない厚さｄでｎ型InP層７を残し且つそれ以外
の部分のｎ型InP層７を除去するように、そしてメサ６
の凸部２より上の部分が所定幅Ｂになるようにエッチン
グ条件を制御する（第１図（ｄ））。
エッチング液として、2HCl:1HNO3:1H2O2の比率の混合液
を用いて、埋め込んだｎ型InP層７をエッチングする。
その際に、凸部２の両側の下板基板１上に凸部２の高さ
ｈに達しない厚さｄでｎ型InP層７を残し且つそれ以外
の部分のｎ型InP層７を除去するように、そしてメサ６
の凸部２より上の部分が所定幅Ｂになるようにエッチン
グ条件を制御する（第１図（ｄ））。
次に、有機金属気相成長法により、下板基板10のメサ
６の両側の領域をストライプマスク５の下端まで高抵抗
ｉ型InP層８で埋める（第１図（ｅ））。
６の両側の領域をストライプマスク５の下端まで高抵抗
ｉ型InP層８で埋める（第１図（ｅ））。
以上の工程により、下段の幅がＷで上段の幅がＢの、
幅に段差のあるメサ６を有し、ｎ−ｎ間（ｎ型InPクラ
ッド層４−ｎ型InP層７間）が確実に分離され、リーク
が防止された高抵抗埋め込み構造が実現される。
幅に段差のあるメサ６を有し、ｎ−ｎ間（ｎ型InPクラ
ッド層４−ｎ型InP層７間）が確実に分離され、リーク
が防止された高抵抗埋め込み構造が実現される。
以上説明したように、本発明によれば、幅に段差のあ
るメサ構造で、ｎ−ｎ間のリークを確実に防止できるの
で、メサの段差構造による特性劣化防止効果を発揮しな
がら、光出力を高めたInP系半導体レーザを得ることが
できる。
るメサ構造で、ｎ−ｎ間のリークを確実に防止できるの
で、メサの段差構造による特性劣化防止効果を発揮しな
がら、光出力を高めたInP系半導体レーザを得ることが
できる。
第１図（ａ）〜（ｅ）は、本発明に従ってｎ−ｉ−ｎ構
造のInP系半導体レーザを作成する工程例を示す断面
図、および 第２図は、従来のｐ−ｉ−ｎ構造のInP系半導体レーザ
を示す断面図である。 1,21:p型InP基板、 2,22:p型InP基板１の一部であるメサ下段部分、 3,23:InGsAsまたはInGaAsPの活性層、 4,24:n型InPクラッド層、5,25:ストライプマスク層、 6,26:メサ、7:n型InP層、8,28:高抵抗ｉ型InP層、 9,29:InGsAsまたはInGaAsPのコンタクト層。
造のInP系半導体レーザを作成する工程例を示す断面
図、および 第２図は、従来のｐ−ｉ−ｎ構造のInP系半導体レーザ
を示す断面図である。 1,21:p型InP基板、 2,22:p型InP基板１の一部であるメサ下段部分、 3,23:InGsAsまたはInGaAsPの活性層、 4,24:n型InPクラッド層、5,25:ストライプマスク層、 6,26:メサ、7:n型InP層、8,28:高抵抗ｉ型InP層、 9,29:InGsAsまたはInGaAsPのコンタクト層。
Claims (1)
- 【請求項１】ｐ型InP基板上に、InGaAsまたはInGaAsPの
活性層と、その上のInPクラッド層と、更にその上のInG
aAsまたはInGaAsPのコンタクト層とを積層し、メサを形
成するためのストライプマスク層を該コンタクト層の上
に形成した下板基板を用い、 上記下板基板をサイドエッチレートの小さいエッチング
液でエッチングすることにより、上記InP基板がエッチ
ングされて形成された下段部分と、上記活性層、上記ク
ラッド層、および上記コンタクト層がエッチングされて
形成され且つ該下段部分よりも幅が狭い上段部分とから
成るメサを形成する工程、 有機金属気相成長法により、上記下板基板上の上記メサ
の両側の領域を上記ストライプマスク層の下端までｎ型
InP層で埋める工程、 上記埋め込んだｎ型InP層を上記エッチング液よりもサ
イドエッチレートの大きいエッチング液でエッチングす
ることにより、上記メサの下段部分の両側の下板基板上
に該下段部分の高さに達しない厚さで上記ｎ型InP層を
残し且つそれ以外の部分の上記ｎ型InP層を除去すると
共に上記メサの上段部分の幅を所定値にまで減少させる
工程、および 有機金属気相成長法により、上記下板基板上の上記メサ
の両側の領域を上記スライプマスク層の下端まで高抵抗
ｉ型InP層で埋める工程、 を含むことを特徴とする半導体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14167190A JP2921925B2 (ja) | 1990-06-01 | 1990-06-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14167190A JP2921925B2 (ja) | 1990-06-01 | 1990-06-01 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0437183A JPH0437183A (ja) | 1992-02-07 |
| JP2921925B2 true JP2921925B2 (ja) | 1999-07-19 |
Family
ID=15297488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14167190A Expired - Fee Related JP2921925B2 (ja) | 1990-06-01 | 1990-06-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2921925B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5270245A (en) * | 1992-11-27 | 1993-12-14 | Motorola, Inc. | Method of forming a light emitting diode |
-
1990
- 1990-06-01 JP JP14167190A patent/JP2921925B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0437183A (ja) | 1992-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2827326B2 (ja) | 半導体レーザの製造方法 | |
| EP0272096B1 (en) | A semiconductor laser device | |
| US4296387A (en) | Semiconductor laser | |
| US6556605B1 (en) | Method and device for preventing zinc/iron interaction in a semiconductor laser | |
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| US5441912A (en) | Method of manufacturing a laser diode | |
| JP4002422B2 (ja) | 半導体素子およびその作製方法 | |
| JP2921925B2 (ja) | 半導体装置の製造方法 | |
| EP0470258B1 (en) | Method of producing a mesa embedded type optical semiconductor device | |
| JP6942261B1 (ja) | 光半導体装置の製造方法 | |
| US5805628A (en) | Semiconductor laser | |
| JPH0474488A (ja) | 半導体レーザ装置およびその製造方法 | |
| WO2023281741A1 (ja) | 半導体光素子 | |
| KR100200304B1 (ko) | 레이저 다이오드 제조방법 | |
| JP2018139264A (ja) | 光半導体素子及びその製造方法 | |
| US6387746B2 (en) | Method of fabricating semiconductor laser diode | |
| KR950002207B1 (ko) | 반도체 레이저 다이오드 | |
| JP4441085B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH0697603A (ja) | 半導体レーザ及びその製造方法 | |
| KR100283958B1 (ko) | 레이저 다이오드 제작 방법 | |
| JP3877823B2 (ja) | 半導体レーザ装置 | |
| JPH06350188A (ja) | 半導体レーザ素子 | |
| JPS6318875B2 (ja) | ||
| JPH08222809A (ja) | 半導体発光装置 | |
| JP2005243849A (ja) | 半導体レーザ装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080430 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |