JP6942261B1 - 光半導体装置の製造方法 - Google Patents

光半導体装置の製造方法 Download PDF

Info

Publication number
JP6942261B1
JP6942261B1 JP2020538858A JP2020538858A JP6942261B1 JP 6942261 B1 JP6942261 B1 JP 6942261B1 JP 2020538858 A JP2020538858 A JP 2020538858A JP 2020538858 A JP2020538858 A JP 2020538858A JP 6942261 B1 JP6942261 B1 JP 6942261B1
Authority
JP
Japan
Prior art keywords
layer
conductive
clad layer
type inp
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020538858A
Other languages
English (en)
Other versions
JPWO2021152686A1 (ja
Inventor
啓資 松本
啓資 松本
涼子 鈴木
涼子 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2021152686A1 publication Critical patent/JPWO2021152686A1/ja
Application granted granted Critical
Publication of JP6942261B1 publication Critical patent/JP6942261B1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2224—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semi-insulating semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3072—Diffusion blocking layer, i.e. a special layer blocking diffusion of dopants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34306—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000nm, e.g. InP based 1300 and 1500nm lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34313—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2226—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semiconductors with a specific doping

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

ｎ型ＩｎＰ基板（１）の表面に、ｎ型ＩｎＰクラッド層（２）、活性層（３）およびｐ型ＩｎＰクラッド層（４）が順次積層されたメサストライプ（８）と、メサストライプの両側に、メサストライプの高さよりも高く埋め込まれたＦｅドープ半絶縁性ＩｎＰ層（９）と、メサストライプの両側のＦｅドープ半絶縁性ＩｎＰ層の表面に、活性層（３）の中央部分に対応する領域で活性層よりも狭い間隔を開けて積層されたｎ型ＩｎＰブロック層（１０）と、ｎ型ＩｎＰブロック層のメサストライプ側の両端部の裏面に形成されたｐ型ＩｎＰクラッド層（６）と、メサストライプの頂部、ｐ型ＩｎＰクラッド層およびｎ型ＩｎＰブロック層を埋め込んだｐ型ＩｎＰクラッド層（１２）とを備え、ｐ型ＩｎＰクラッド層は、ｐ型ＩｎＰクラッド層およびｐ型ＩｎＰクラッド層よりもキャリア濃度を高くし、リーク電流を低減する。

Description

本願は、光半導体装置とその製造方法に関するものである。
近年、光通信の高速化が著しく、半導体レーザの高速動作が必要な用途が増えてきている。また、低コストで高速動作を実現するための分布帰還型半導体レーザを直接高速変調する直接変調型の半導体レーザが求められている。
高速動作の直接変調型の半導体レーザでは寄生容量を小さくする必要がある。特に活性層の両脇に埋め込み層を設ける埋め込み型構造では、その埋め込み層に半絶縁性半導体層を用いることが有効である。この半絶縁性半導体層には鉄（Ｆｅ）をドーパントとしたＩｎＰ層を用いることが一般的である。しかし、Ｆｅドープ半絶縁性ＩｎＰ層は電子を捕捉するが、正孔（ホール）は捕捉しない。この埋め込み型構造の半導体レーザでは、ｐ型ＩｎＰクラッド層の側面がＦｅドープ半絶縁性ＩｎＰ層と接しており、ｐ型ＩｎＰ層からＦｅドープ半絶縁性ＩｎＰ層に正孔が注入されると、注入された正孔と捕捉されていた電子とが再結合することにより、リーク電流が流れる。このリーク電流を低減することを目的として、ｐ型ＩｎＰ層とＦｅドープ半絶縁性ＩｎＰ層の間に正孔を捕捉するｎ型ＩｎＰブロック層が設けられている。
特許文献１では、リーク電流を低減する方法として、ｎ型ＩｎＰ埋め込み層（ブロック層）を形成した後、絶縁膜の幅を狭く加工し、ｐ型ＩｎＰクラッド層の一部を薄くエッチングして、更にｎ型埋め込み層（ブロック層）を形成する例が開示されている。
特許第５５４５６７０号公報（段落００２５、図３）
しかしながら、ｎ型ＩｎＰブロック層を形成する時、ブロック層は選択成長をするため、活性層上部で先端部の活性層に垂直な幅が細くなり、正孔をブロックする効果が弱まり、活性層に注入されるべき正孔が捕捉されずにリーク電流となってしまうという問題があった。また、特許文献１では、ｐ型ＩｎＰクラッド層の側面がＦｅドープ半絶縁性ＩｎＰ層と接する部分を小さくするが、リーク電流を抑制するには十分ではないという問題があった。
本願は、上記のような課題を解決するための技術を開示するものであり、リーク電流が低減された光半導体装置とその製造方法を提供することを目的とする。
本願に開示される光半導体装置の製造方法は、第一導電型半導体基板の表面に、第一導電型クラッド層、活性層および第一の第二導電型クラッド層を順次積層した後に、さらにエッチングストップ層と第二の第二導電型クラッド層を順次積層して半導体層を形成する工程と、前記半導体層をエッチングしてメサストライプを形成する工程と、前記メサストライプの両側に埋め込み層を形成する工程と、前記メサストライプの頂部および前記埋め込み層の表面に、第一導電型ブロック層を形成する工程と、前記第一導電型ブロック層の前記活性層のストライプ横断面方向から見たときにおける中央部分に対応する領域を露出するマスクを形成した後、前記エッチングストップ層に達するまでエッチングして開口部を形成する工程と、前記マスクと前記エッチングストップ層を除去する工程と、前記開口部および前記第一導電型ブロック層の表面に第三の第二導電型クラッド層を積層した後、第二導電型コンタクト層を積層する工程と、を含み、前記第二の第二導電型クラッド層と前記活性層の間の前記活性層の表面に、前記第二の第二導電型クラッド層のキャリア濃度よりも低いキャリア濃度の前記第一の第二導電型クラッド層が形成され、前記第三の第二導電型クラッド層のキャリア濃度は、前記第二の第二導電型クラッド層のキャリア濃度よりも低く設定されたことを特徴とする。
また、本願に開示される光半導体装置の製造方法は、第一導電型半導体基板の表面に、第一導電型クラッド層、活性層および第一の第二導電型クラッド層を順次積層した後に、さらに第二の第二導電型クラッド層を積層して半導体層を形成する工程と、前記半導体層をエッチングしてメサストライプを形成する工程と、前記メサストライプの両側に埋め込み層を形成する工程と、前記メサストライプの頂部および前記埋め込み層の表面に、第一導電型ブロック層を形成する工程と、前記第一導電型ブロック層の前記活性層のストライプ横断面方向から見たときにおける中央部分に対応する領域を露出するマスクを形成した後、前記第一導電型ブロック層と前記第二の第二導電型クラッド層をエッチングして開口部を形成する工程と、前記マスクを除去する工程と、前記開口部および前記第一導電型ブロック層の表面に第三の第二導電型クラッド層を積層した後、第二導電型コンタクト層を積層する工程と、を含み、前記第二の第二導電型クラッド層と前記活性層の間の前記活性層の表面に、前記第二の第二導電型クラッド層のキャリア濃度よりも低いキャリア濃度の前記第一の第二導電型クラッド層が形成され、前記第三の第二導電型クラッド層のキャリア濃度は、前記第二の第二導電型クラッド層のキャリア濃度よりも低く設定されたことを特徴とする。
本願によれば、活性層から第一導電型ブロック層へのリーク電流を低減でき、レーザ発振閾値電流の低減、光出力の高出力化を図ることができる。
実施の形態１による光半導体装置の構成を示す断面図である。 実施の形態１による光半導体装置の製造工程を示すフローチャート図である。 実施の形態１による光半導体装置の製造工程を示す断面図である。 実施の形態１による光半導体装置の製造工程を示す断面図である。 実施の形態１による光半導体装置の製造工程を示す断面図である。 実施の形態１による光半導体装置の製造工程を示す断面図である。 実施の形態１による光半導体装置の製造工程を示す断面図である。 実施の形態１による光半導体装置の製造工程を示す断面図である。 実施の形態１による光半導体装置の製造工程を示す断面図である。 実施の形態１による光半導体装置の製造工程を示す断面図である。 実施の形態１による光半導体装置の製造工程を示す断面図である。 実施の形態２による光半導体装置の構成を示す断面図である。 実施の形態２による光半導体装置の製造工程を示す断面図である。 実施の形態２による光半導体装置の製造工程を示す断面図である。 実施の形態２による光半導体装置の製造工程を示す断面図である。 実施の形態２による光半導体装置の製造工程を示す断面図である。 実施の形態２による光半導体装置の製造工程を示す断面図である。 実施の形態３による光半導体装置の構成を示す断面図である。 実施の形態３による光半導体装置の製造工程を示すフローチャート図である。 実施の形態３による光半導体装置の製造工程を示す断面図である。 実施の形態３による光半導体装置の製造工程を示す断面図である。 実施の形態３による光半導体装置の製造工程を示す断面図である。 実施の形態３による光半導体装置の製造工程を示す断面図である。 実施の形態３による光半導体装置の製造工程を示す断面図である。 実施の形態３による光半導体装置の製造工程を示す断面図である。 実施の形態３による光半導体装置の製造工程を示す断面図である。 実施の形態４による光半導体装置の構成を示す断面図である。 実施の形態４による光半導体装置の製造工程を示す断面図である。 実施の形態４による光半導体装置の製造工程を示す断面図である。 実施の形態４による光半導体装置の製造工程を示す断面図である。
実施の形態１．
図１は、本願の実施の形態１に係る光半導体装置１０１の構成を示す断面図である。図１に示すように、光半導体装置１０１は、面方位（１１０）のｎ型ＩｎＰ基板１（第一導電型の半導体)の表面に[０１１]方向に延在するメサストライプ８を形成している。メサストライプ８は、例えば幅Ｗ１が１．４μｍである。
メサストライプ８は、ｎ型ＩｎＰ基板１の表面に設けられ、ｎ型ＩｎＰクラッド層２（第一導電型の半導体）、活性層３、第一の第二導電型クラッド層であるｐ型ＩｎＰクラッド層４（第二導電型の半導体）、第二の第二導電型クラッド層であるｐ型ＩｎＰクラッド層６（第二導電型の半導体）、第三の第二導電型クラッド層であるｐ型ＩｎＰクラッド層１２（第二導電型の半導体）と順次積層してなる。メサストライプ８の両側は、埋め込み層としてのＦｅドープ半絶縁性ＩｎＰ層９（任意の導電型の半導体)で、メサストライプ８の側面の全てを覆うように埋め込まれている。
Ｆｅドープ半絶縁性ＩｎＰ層９の表面にｎ型ＩｎＰブロック層１０（第一導電型の半導体）が設けられているが、活性層３の上方で、活性層３の幅Ｗ１より狭い幅Ｗ２だけ途切れて形成されている。幅Ｗ２は、例えば１．０μｍである。
ｐ型ＩｎＰクラッド層６は、活性層３の上方でｎ型ＩｎＰブロック層１０の裏面端部に幅Ｗ３だけ形成されている。幅Ｗ３は、例えば０．２μｍである。活性層３の上方のｎ型ＩｎＰブロック層１０の厚さＤ２は活性層３から十分離れた部分（概ね数十μｍ）の幅Ｄ１と等しい。厚さＤ１および厚さＤ２は、３００〜１０００ｎｍの間で任意に設定してよい。
ｐ型ＩｎＰクラッド層４の表面とｎ型ＩｎＰブロック層１０の裏面の間、途切れたｎ型ＩｎＰブロック層１０の間、およびｎ型ＩｎＰブロック層１０の表面には、ｐ型ＩｎＰクラッド層１２が形成されている。ｐ型ＩｎＰクラッド層１２の表面には、ｐ型ＩｎＧａＡｓコンタクト層１３（第二導電型の半導体）が形成されている。ｐ型ＩｎＧａＡｓコンタクト層１３の表面には、ｐ側電極１４が形成されている。ｎ型ＩｎＰ基板１の裏面には、ｎ側電極１５が形成されている。
ｐ型ＩｎＰクラッド層６のキャリア濃度は、ｐ型ＩｎＰクラッド層４およびｐ型ＩｎＰクラッド層１２のキャリア濃度より大きく設定してある。キャリア濃度は０．５〜３．０×１０Ｅ＋１８ｃｍ−３の間で任意に設定してよい。
これにより、活性層３の上方において、ｐ型ＩｎＰクラッド層４とｎ型ＩｎＰブロック層１０の間に、ｐ型ＩｎＰクラッド層４よりキャリア濃度が高いｐ型ＩｎＰクラッド層６を設けることにより、ｎ型ＩｎＰブロック層とのｐｎ接合界面のエネルギー障壁が高くなるため、活性層からｎ型ＩｎＰブロック層へのリーク電流を低減できる。また、キャリア濃度が高いｐ型ＩｎＰクラッド層を設けることにより、素子抵抗も低減できる。
次に、本願の実施の形態１に係る光半導体装置１０１の製造方法について説明する。図２は、光半導体装置１０１の製造工程を示すフローチャート図である。図３から図１１は、図２に対応する光半導体装置１０１の各製造工程を示す断面図である。
まず、図３に示すように、面方位（１１０）のｎ型ＩｎＰ基板１の表面にｎ型ＩｎＰクラッド層２（厚さ１００〜２００ｎｍ、キャリア濃度０．１〜１．０×１０Ｅ＋１８ｃｍ−３）と、発光層となる多重量子井戸（ＭＱＷ：Ｍｕｌｔｉ−ｑｕａｎｔｕｍ Ｗｅｌｌ）構造の活性層３と、ｐ型ＩｎＰクラッド層４（厚さ５０〜４００ｎｍ、キャリア濃度０．５〜３．０×１０Ｅ＋１８ｃｍ−３）と、ｐ型ＩｎＧａＡｓＰエッチングストップ層５（厚さ５０〜４００ｎｍ、キャリア濃度０．５〜３．０×１０Ｅ＋１８ｃｍ−３）と、ｐ型ＩｎＰクラッド層６（厚さ５０〜４００ｎｍ、キャリア濃度１．０〜３．０×１０Ｅ＋１８ｃｍ−３）をＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）法により順に積層した後、ｐ型ＩｎＰクラッド層６の表面に、ＳｉＯ２等の絶縁膜７を成膜し、所望のリッジ幅に加工する（ステップＳ２０１）。
但し、ｐ型ＩｎＰクラッド層６のキャリア濃度は、ｐ型ＩｎＰクラッド層４のキャリア濃度より高く設定する。キャリア濃度は０．５〜３．０×１０Ｅ＋１８ｃｍ−３の間で任意に設定してよい。リッジ幅は、０．５〜２．０μｍ程度である。
続いて、図４に示すように、絶縁膜７をマスクとして用いて、ｐ型ＩｎＰクラッド層６からｎ型ＩｎＰクラッド層２又はｎ型ＩｎＰ基板１の途中までドライエッチングしてメサストライプ８を形成する（ステップＳ２０２）。
ここではドライエッチングを行ったが、ウェットエッチングでメサストライプ８を形成してもよい。エッチング深さは、１〜４μｍ程度である。メサストライプは[０１１]方向に延在している。
次いで、図５に示すように、メサストライプ８の両側をＦｅドープ半絶縁性ＩｎＰ層９（厚さ１０００〜４０００ｎｍ、キャリア濃度０．０１〜９．０×１０Ｅ＋１８ｃｍ−３）で埋め込み成長を行う（ステップＳ２０３）。
この時、Ｆｅドープ半絶縁性ＩｎＰ層９がメサストライプ８の側面の全てを覆うように成長させる。
続いて、図６に示すように、メサストライプ８の両側のＦｅドープ半絶縁性ＩｎＰ層９表面の凸部を臭化水素と酢酸を含むエッチャントによって除去して平坦にする（ステップＳ２０４）。
次いで、図７に示すように、絶縁膜７をバッファードフッ酸、またはフッ酸を用いて除去した後、ｎ型ＩｎＰブロック層１０（厚さ３００〜１０００ｎｍ、キャリア濃度２．０〜９．０×１０Ｅ＋１８ｃｍ−３）と、選択的にエッチングするためのマスクとしてのｎ型ＩｎＧａＡｓ層１１（厚さ５０〜２００ｎｍ、キャリア濃度０．５〜５．０×１０Ｅ＋１８ｃｍ−３）を順に積層する（ステップＳ２０５）。
続いて、図８に示すように、フォトリソグラフィーにより、活性層３の上方に活性層の幅より狭い図示しないレジストの開口部を形成し、ドライエッチングまたは硝酸等により、ｎ型ＩｎＧａＡｓ層１１のみエッチングを行う（ステップＳ２０６）。
次いで、図９に示すように、ｎ型ＩｎＧａＡｓ層１１をエッチングマスクとして、活性層３の上方のｎ型ＩｎＰブロック層１０と、ｐ型ＩｎＰクラッド層６をｐ型ＩｎＧａＡｓＰエッチングストップ層５に達するまで、塩酸等のエッチャントで選択的にエッチングする（ステップＳ２０７）。
続いて、図１０に示すように、硝酸等により、ｎ型ＩｎＧａＡｓ層１１と、ｐ型ＩｎＧａＡｓＰエッチングストップ層５を選択的にエッチングする（ステップＳ２０８）。
次いで、図１１に示すように、ｐ型ＩｎＰクラッド層１２（厚さ１００〜４０００ｎｍ、キャリア濃度０．１〜３．０×１０Ｅ＋１８ｃｍ−３）と、ｐ型ＩｎＧａＡｓコンタクト層１３（厚さ１００〜１０００ｎｍ、キャリア濃度１．０〜１０．０×１０Ｅ＋１８ｃｍ−３）を順に積層する（ステップＳ２０９）。
このとき、ｐ型ＩｎＰクラッド層１２のキャリア濃度はｐ型ＩｎＰクラッド層６のキャリア濃度より低く設定している。
最後に、ｐ型ＩｎＧａＡｓコンタクト層１３の表面にｐ側電極１４を設け、ｎ型ＩｎＰ基板１の裏面にｎ側電極１５を設けることにより、図１に示す光半導体装置１０１が得られる。
以上のように、本実施の形態１に係る光半導体装置１０１によれば、ｎ型ＩｎＰ基板１の表面に、ｎ型ＩｎＰクラッド層２、活性層３およびｐ型ＩｎＰクラッド層４が順次積層されたメサストライプ８と、メサストライプ８の両側に、メサストライプ８の高さよりも高く埋め込まれたＦｅドープ半絶縁性ＩｎＰ層９と、メサストライプ８の両側のＦｅドープ半絶縁性ＩｎＰ層９の表面に、活性層３の中央部分に対応する領域で活性層３よりも狭い間隔を開けて積層されたｎ型ＩｎＰブロック層１０と、ｎ型ＩｎＰブロック層１０のメサストライプ８側の両端部の裏面に形成されたｐ型ＩｎＰクラッド層６と、メサストライプ８の頂部、ｐ型ＩｎＰクラッド層６およびｎ型ＩｎＰブロック層１０を埋め込んだｐ型ＩｎＰクラッド層１２とを備え、ｐ型ＩｎＰクラッド層６のキャリア濃度は、ｐ型ＩｎＰクラッド層４およびｐ型ＩｎＰクラッド層１２のキャリア濃度よりも高く形成されるようにしたので、ｎ型ＩｎＰブロック層とのｐｎ接合界面のエネルギー障壁が高くなり、活性層からｎ型ＩｎＰブロック層へのリーク電流を低減でき、レーザ発振閾値電流の低減、光出力の高出力化を図ることができる。
また、キャリア濃度が高いｐ型ＩｎＰクラッド層を設けることにより、光の損失の増加を抑えられ、素子抵抗も低減できる。さらに、ｎ型ＩｎＰブロック層を形成する場合に、選択成長を用いていないため、活性層上部でも膜厚を厚くでき、リーク電流の低減効果が期待できる。
実施の形態２．
実施の形態１では、Ｆｅドープ半絶縁性ＩｎＰ層９を平坦化したが、実施の形態２では、平坦化を行わない場合について説明する。
図１２は、本願の実施の形態２に係る光半導体装置１０２の構成を示す断面図である。図１２に示すように、光半導体装置１０２は、実施の形態１の光半導体装置１０１とは異なり、表面が平坦化されていないＦｅドープ半絶縁性ＩｎＰ層９が形成されている。実施の形態２による光半導体装置１０２のその他の構成については、実施の形態１の光半導体装置１０１と同様であり、対応する部分には図１と同符号を付してその説明を省略する。
次に、本願の実施の形態２に係る光半導体装置１０２の製造方法について説明する。実施の形態２による光半導体装置１０２の製造工程については、実施の形態１の光半導体装置１０１の製造工程のフローチャート図（図２）における埋め込み層の平坦化の工程（図２のステップＳ２０４）を省略する以外は同様であり、図２を流用する。図１３から図１７は、図１２に対応する光半導体装置１０２の各製造工程を示す断面図である。
まず最初は、実施の形態２に係る光半導体装置１０２の製造方法では、実施の形態１の光半導体装置１０１の製造方法における半導体層の形成工程（ステップＳ２０１、図３）から埋め込み層の形成工程（ステップＳ２０３、図５）までは同様であり、その説明を省略する。
続いて、ステップＳ２０３でＦｅドープ半絶縁性ＩｎＰ層９で埋め込まれたメサストライプ８において（図５参照）、絶縁膜７を、図１３に示すように、バッファードフッ酸、またはフッ酸を用いて除去して、ｎ型ＩｎＰブロック層１０（厚さ３００〜１０００ｎｍ、キャリア濃度２．０〜９．０×１０Ｅ＋１８ｃｍ−３）と、選択的にエッチングするためのマスクとしてのｎ型ＩｎＧａＡｓ層１１（厚さ５０〜２００ｎｍ、キャリア濃度０．５〜５．０×１０Ｅ＋１８ｃｍ−３）を順に積層する（ステップＳ２０５）。
次いで、図１４に示すように、フォトリソグラフィーにより、活性層３の上方に活性層幅より狭い図示しないレジストの開口部を形成し、ドライエッチングまたは硝酸等により、ｎ型ＩｎＧａＡｓ層１１のみエッチングを行う（ステップＳ２０６）。
続いて、図１５に示すように、ｎ型ＩｎＧａＡｓ層１１をエッチングマスクとして、活性層３の上方のｎ型ＩｎＰブロック層１０と、ｐ型ＩｎＰクラッド層６をｐ型ＩｎＧａＡｓＰエッチングストップ層５に達するまで、塩酸等のエッチャントで選択的にエッチングする（ステップＳ２０７）。
次いで、図１６に示すように、硝酸等により、ｎ型ＩｎＧａＡｓ層１１と、ｐ型ＩｎＧａＡｓＰエッチングストップ層５を選択的にエッチングする（ステップＳ２０８）。
続いて、図１７に示すように、ｐ型ＩｎＰクラッド層１２（厚さ１００〜４０００ｎｍ、キャリア濃度０．１〜３．０×１０Ｅ＋１８ｃｍ−３）と、ｐ型ＩｎＧａＡｓコンタクト層１３（厚さ１００〜１０００ｎｍ、キャリア濃度１．０〜１０．０×１０Ｅ＋１８ｃｍ−３）を順に積層する（ステップＳ２０９）。
このとき、ｐ型ＩｎＰクラッド層１２のキャリア濃度はｐ型ＩｎＰクラッド層６のキャリア濃度より低く設定している。
最後に、ｐ型ＩｎＧａＡｓコンタクト層１３の表面にｐ側電極１４を設け、ｎ型ＩｎＰ基板１の裏面にｎ側電極１５を設けることにより、図１２に示す光半導体装置１０２が得られる。
以上のように、本実施の形態２に係る光半導体装置１０２によれば、光半導体装置１０２の製造方法において、本実施の形態１に係る光半導体装置１０１の製造工程で、Ｆｅドープ半絶縁性ＩｎＰ層９の平坦化の工程を省略したので、実施の形態１と同様の効果を得ることができるだけでなく、製造コストを低減できる。
実施の形態３．
実施の形態１および実施の形態２では、ｐ型ＩｎＰクラッド層４にｐ型ＩｎＰクラッド層６を直接積層しない場合について説明したが、実施の形態３では、直接積層する場合について説明する。
図１８は、本願の実施の形態３に係る光半導体装置１０３の構成を示す断面図である。図１８に示すように、光半導体装置１０３は、ｎ型ＩｎＰブロック層１０の裏面端部に形成されているｐ型ＩｎＰクラッド層６は、ｐ型ＩｎＰクラッド層４の表面端部に積層されている。これにより、Ｆｅドープ半絶縁性ＩｎＰ層９がｐ型ＩｎＰクラッド層１２と接しない、ｐ型ＩｎＰクラッド層４とのみ接する構成となっている。実施の形態３による光半導体装置１０３のその他の構成については、実施の形態１の光半導体装置１０１と同様であり、対応する部分には図１と同符号を付してその説明を省略する。
次に、本願の実施の形態３に係る光半導体装置１０３の製造方法について説明する。図１９は、光半導体装置１０３の製造工程を示すフローチャート図である。ただし、実施の形態３による光半導体装置１０３の製造工程については、実施の形態１の光半導体装置１０１の製造工程のフローチャート図（図２）における埋め込み層の平坦化の工程（図２のステップＳ２０４）までは同様であり、図２を流用する。図２０から図２６は、図１８に対応する光半導体装置１０３の各製造工程を示す断面図である。
まず、図２０に示すように、面方位（１１０）のｎ型ＩｎＰ基板１の表面にｎ型ＩｎＰクラッド層２（厚さ１００〜２００ｎｍ、キャリア濃度０．１〜１．０×１０Ｅ＋１８ｃｍ−３）と、発光層となる多重量子井戸（ＭＱＷ）構造の活性層３と、ｐ型ＩｎＰクラッド層４（厚さ５０〜４００ｎｍ、キャリア濃度０．５〜３．０×１０Ｅ＋１８ｃｍ−３）と、ｐ型ＩｎＰクラッド層６（厚さ５０〜４００ｎｍ、キャリア濃度１．０〜３．０×１０Ｅ＋１８ｃｍ−３）をＭＯＣＶＤ法により順に積層した後、ｐ型ＩｎＰクラッド層６の表面に、ＳｉＯ２等の絶縁膜７を成膜し、所望のリッジ幅に加工する（ステップＳ２０１）。
但し、ｐ型ＩｎＰクラッド層６のキャリア濃度は、ｐ型ＩｎＰクラッド層４のキャリア濃度より高く設定する。キャリア濃度は０．５〜３．０×１０Ｅ＋１８ｃｍ−３の間で任意に設定してよい。リッジ幅は、０．５〜２．０μｍ程度である。実施の形態１の光半導体装置１０１の場合と異なりｐ型ＩｎＧａＡｓＰエッチングストップ層５は積層しない。
続いて、図２１に示すように、絶縁膜７をマスクとして用いて、ｐ型ＩｎＰクラッド層６からｎ型ＩｎＰクラッド層２又はｎ型ＩｎＰ基板１の途中までドライエッチングしてメサストライプ８を形成する（ステップＳ２０２）。
ここではドライエッチングを行ったが、ウェットエッチングでメサストライプ８を形成してもよい。エッチング深さは、１〜４μｍ程度である。メサストライプは[０１１]方向に延在している。
次いで、図２２に示すように、メサストライプ８の両側をＦｅドープ半絶縁性ＩｎＰ層９（厚さ１０００〜４０００ｎｍ、キャリア濃度０．０１〜９．０×１０Ｅ＋１８ｃｍ−３）で埋め込み成長を行う（ステップＳ２０３）。
この時、Ｆｅドープ半絶縁性ＩｎＰ層９がメサストライプ８の側面の全てを覆うように成長させる。
続いて、図２３に示すように、メサストライプ８の両側のＦｅドープ半絶縁性ＩｎＰ層９表面の凸部を臭化水素と酢酸を含むエッチャントによって除去して平坦にする（ステップＳ２０４）。
次いで、図２４に示すように、絶縁膜７をバッファードフッ酸、またはフッ酸を用いて除去した後、ｎ型ＩｎＰブロック層１０（厚さ３００〜１０００ｎｍ、キャリア濃度２．０〜９．０×１０Ｅ＋１８ｃｍ−３）を積層する（ステップＳ１９０１）。
続いて、図２５に示すように、フォトリソグラフィーにより、活性層３の上方に活性層幅より狭い図示しないレジストの開口部を形成し、レジストをエッチングマスクとしてドライエッチングによりｎ型ＩｎＰブロック層１０と、ｐ型ＩｎＰクラッド層６をエッチングする（ステップＳ１９０２）。
次いで、図２６に示すように、ｐ型ＩｎＰクラッド層１２（厚さ１００〜４０００ｎｍ、キャリア濃度０．１〜３．０×１０Ｅ＋１８ｃｍ−３）と、ｐ型ＩｎＧａＡｓコンタクト層１３（厚さ１００〜１０００ｎｍ、キャリア濃度１．０〜１０．０×１０Ｅ＋１８ｃｍ−３）を順に積層する（ステップＳ１９０３）。
このとき、ｐ型ＩｎＰクラッド層１２のキャリア濃度はｐ型ＩｎＰクラッド層６のキャリア濃度より低く設定している。
最後に、ｐ型ＩｎＧａＡｓコンタクト層１３の表面にｐ側電極１４を設け、ｎ型ＩｎＰ基板１の裏面にｎ側電極１５を設けることにより、図１８に示す光半導体装置１０３が得られる。
以上のように、本実施の形態３に係る光半導体装置１０３によれば、ｎ型ＩｎＰブロック層１０の裏面端部に形成されているｐ型ＩｎＰクラッド層６を、ｐ型ＩｎＰクラッド層４の表面に積層するようにしたので、ｐ型ＩｎＰクラッド層とＦｅドープ半絶縁性ＩｎＰ層と接する領域がより狭い構成となり、実施の形態１と同様の効果を得ることができるだけでなく、活性層からｎ型ＩｎＰブロック層へのリーク電流をさらに低減できる。
実施の形態４．
実施の形態３では、Ｆｅドープ半絶縁性ＩｎＰ層９を平坦化したが、実施の形態４では、平坦化を行わない場合について説明する。
図２７は、本願の実施の形態４に係る光半導体装置１０４の構成を示す断面図である。図２７に示すように、光半導体装置１０４は、実施の形態３の光半導体装置１０３とは異なり、表面が平坦化されていないＦｅドープ半絶縁性ＩｎＰ層９が形成されている。実施の形態４による光半導体装置１０４のその他の構成については、実施の形態３の光半導体装置１０３と同様であり、対応する部分には図１８と同符号を付してその説明を省略する。
次に、本願の実施の形態４に係る光半導体装置１０４の製造方法について説明する。実施の形態４による光半導体装置１０４の製造工程については、実施の形態３の光半導体装置１０３の製造工程のフローチャート図（図２、図１９）における埋め込み層の平坦化の工程（図２のステップＳ２０４）を省略する以外は同様であり、図２および図１９を流用する。図２８から図３０は、図２７に対応する光半導体装置１０４の各製造工程を示す断面図である。
まず最初は、実施の形態４に係る光半導体装置１０４の製造方法では、実施の形態３の光半導体装置１０３の製造方法における半導体層の形成工程（ステップＳ２０１、図２０）から埋め込み層の形成工程（ステップＳ２０３、図２２）までは同様であり、その説明を省略する。
次いで、ステップＳ２０３でＦｅドープ半絶縁性ＩｎＰ層９で埋め込まれたメサストライプ８において（図２２参照）、絶縁膜７を、図２８に示すように、バッファードフッ酸、またはフッ酸を用いて除去した後、ｎ型ＩｎＰブロック層１０（厚さ３００〜１０００ｎｍ、キャリア濃度２．０〜９．０×１０Ｅ＋１８ｃｍ−３）を積層する（ステップＳ１９０１）。
続いて、図２９に示すように、フォトリソグラフィーにより、活性層３の上方に活性層幅より狭い図示しないレジストの開口部を形成し、レジストをエッチングマスクとしてドライエッチングによりｎ型ＩｎＰブロック層１０と、ｐ型ＩｎＰクラッド層６をエッチングする（ステップＳ１９０２）。
次いで、図３０に示すように、ｐ型ＩｎＰクラッド層１２（厚さ１００〜４０００ｎｍ、キャリア濃度０．１〜３．０×１０Ｅ＋１８ｃｍ−３）と、ｐ型ＩｎＧａＡｓコンタクト層１３（厚さ１００〜１０００ｎｍ、キャリア濃度１．０〜１０．０×１０Ｅ＋１８ｃｍ−３）を順に積層する（ステップＳ１９０３）。
このとき、ｐ型ＩｎＰクラッド層１２のキャリア濃度はｐ型ＩｎＰクラッド層６のキャリア濃度より低く設定している。
最後に、ｐ型ＩｎＧａＡｓコンタクト層１３の表面にｐ側電極１４を設け、ｎ型ＩｎＰ基板１の裏面にｎ側電極１５を設けることにより、図２７に示す光半導体装置１０４が得られる。
以上のように、本実施の形態４に係る光半導体装置１０４によれば、光半導体装置１０４の製造方法において、本実施の形態３に係る光半導体装置１０３の製造工程で、Ｆｅドープ半絶縁性ＩｎＰ層９の平坦化の工程を省略したので、実施の形態３と同様の効果を得ることができるだけでなく、製造コストを低減できる。
本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
１ ｎ型ＩｎＰ基板、２ ｎ型ＩｎＰクラッド層、３ 活性層、４ ｐ型ＩｎＰクラッド層（第一の第二導電型クラッド層）、５ ｐ型ＩｎＧａＡｓＰエッチングストップ層、６ ｐ型ＩｎＰクラッド層（第二の第二導電型クラッド層）、８ メサストライプ、９ Ｆｅドープ半絶縁性ＩｎＰ層（埋め込み層）、１０ ｎ型ＩｎＰブロック層、１２ ｐ型ＩｎＰクラッド層（第三の第二導電型クラッド層）、１０１、１０２、１０３，１０４ 光半導体装置。

Claims (4)

  1. 第一導電型半導体基板の表面に、第一導電型クラッド層、活性層および第一の第二導電型クラッド層を順次積層した後に、さらにエッチングストップ層と第二の第二導電型クラッド層を順次積層して半導体層を形成する工程と、
    前記半導体層をエッチングしてメサストライプを形成する工程と、
    前記メサストライプの両側に埋め込み層を形成する工程と、
    前記メサストライプの頂部および前記埋め込み層の表面に、第一導電型ブロック層を形成する工程と、
    前記第一導電型ブロック層の前記活性層のストライプ横断面方向から見たときにおける中央部分に対応する領域を露出するマスクを形成した後、前記エッチングストップ層に達するまでエッチングして開口部を形成する工程と、
    前記マスクと前記エッチングストップ層を除去する工程と、
    前記開口部および前記第一導電型ブロック層の表面に第三の第二導電型クラッド層を積層した後、第二導電型コンタクト層を積層する工程と、
    を含み、
    前記第二の第二導電型クラッド層と前記活性層の間の前記活性層の表面に、前記第二の第二導電型クラッド層のキャリア濃度よりも低いキャリア濃度の前記第一の第二導電型クラッド層が形成され、前記第三の第二導電型クラッド層のキャリア濃度は、前記第二の第二導電型クラッド層のキャリア濃度よりも低く設定されたことを特徴とする光半導体装置の製造方法。
  2. 前記エッチングストップ層には第二導電型ＩｎＧａＡｓＰ層を用い、前記マスクには第一導電型ＩｎＧａＡｓ層を用いることを特徴とする請求項１に記載の光半導体装置の製造方法。
  3. 第一導電型半導体基板の表面に、第一導電型クラッド層、活性層および第一の第二導電型クラッド層を順次積層した後に、さらに第二の第二導電型クラッド層を積層して半導体層を形成する工程と、
    前記半導体層をエッチングしてメサストライプを形成する工程と、
    前記メサストライプの両側に埋め込み層を形成する工程と、
    前記メサストライプの頂部および前記埋め込み層の表面に、第一導電型ブロック層を形成する工程と、
    前記第一導電型ブロック層の前記活性層のストライプ横断面方向から見たときにおける中央部分に対応する領域を露出するマスクを形成した後、前記第一導電型ブロック層と前記第二の第二導電型クラッド層をエッチングして開口部を形成する工程と、
    前記マスクを除去する工程と、
    前記開口部および前記第一導電型ブロック層の表面に第三の第二導電型クラッド層を積層した後、第二導電型コンタクト層を積層する工程と、
    を含み、
    前記第二の第二導電型クラッド層と前記活性層の間の前記活性層の表面に、前記第二の第二導電型クラッド層のキャリア濃度よりも低いキャリア濃度の前記第一の第二導電型クラッド層が形成され、前記第三の第二導電型クラッド層のキャリア濃度は、前記第二の第二導電型クラッド層のキャリア濃度よりも低く設定されたことを特徴とする光半導体装置の製造方法。
  4. 前記埋め込み層を形成する工程の後に、前記埋め込み層を平坦化する工程を含むことを特徴とする請求項１から請求項３のいずれか１項に記載の光半導体装置の製造方法。
JP2020538858A 2020-01-28 2020-01-28 光半導体装置の製造方法 Active JP6942261B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/002883 WO2021152686A1 (ja) 2020-01-28 2020-01-28 光半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JPWO2021152686A1 JPWO2021152686A1 (ja) 2021-08-05
JP6942261B1 true JP6942261B1 (ja) 2021-09-29

Family

ID=77078675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020538858A Active JP6942261B1 (ja) 2020-01-28 2020-01-28 光半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20230045980A1 (ja)
JP (1) JP6942261B1 (ja)
CN (1) CN115023869A (ja)
WO (1) WO2021152686A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117013366A (zh) * 2023-07-31 2023-11-07 武汉云岭光电股份有限公司 一种掩埋异质结激光器制备方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0220085A (ja) * 1988-07-08 1990-01-23 Nec Corp 半導体レーザ装置
JPH0279486A (ja) * 1988-09-14 1990-03-20 Sharp Corp 半導体レーザ素子
JPH03227089A (ja) * 1990-01-31 1991-10-08 Nec Corp 半導体レーザ
JPH0575209A (ja) * 1991-09-11 1993-03-26 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
JPH11330605A (ja) * 1998-05-14 1999-11-30 Anritsu Corp 半導体レーザ
US6556605B1 (en) * 2000-02-29 2003-04-29 Triquent Technology Holding, Co. Method and device for preventing zinc/iron interaction in a semiconductor laser
JP2010157707A (ja) * 2008-12-01 2010-07-15 Furukawa Electric Co Ltd:The 光半導体装置および光ファイバ増幅器用励起光源
US20110164641A1 (en) * 2010-01-07 2011-07-07 Furukawa Electric Co., Ltd. Optical semiconductor device and pumping light source for optical fiber amplifier
JP2011249766A (ja) * 2010-04-27 2011-12-08 Sumitomo Electric Device Innovations Inc 光半導体装置およびその製造方法
JP2016027653A (ja) * 2014-07-07 2016-02-18 住友電工デバイス・イノベーション株式会社 光半導体素子及び光半導体素子の製造方法
JP2016031970A (ja) * 2014-07-28 2016-03-07 三菱電機株式会社 光半導体装置
JP2017108061A (ja) * 2015-12-11 2017-06-15 三菱電機株式会社 半導体レーザの製造方法
JP2017130657A (ja) * 2016-01-14 2017-07-27 住友電工デバイス・イノベーション株式会社 光半導体素子の製造方法および光半導体素子
JP2019071397A (ja) * 2017-10-11 2019-05-09 住友電工デバイス・イノベーション株式会社 光半導体素子およびその製造方法
WO2019193679A1 (ja) * 2018-04-04 2019-10-10 三菱電機株式会社 半導体レーザおよびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4870468A (en) * 1986-09-12 1989-09-26 Kabushiki Kaisha Toshiba Semiconductor light-emitting device and method of manufacturing the same
JPH05226767A (ja) * 1992-02-12 1993-09-03 Fujitsu Ltd 埋め込み型半導体レーザおよびその製造方法
JP3877823B2 (ja) * 1997-01-24 2007-02-07 日本オプネクスト株式会社 半導体レーザ装置
CN100459332C (zh) * 2003-11-28 2009-02-04 日本电气株式会社 半导体激光器及其制造方法
JP2009283822A (ja) * 2008-05-26 2009-12-03 Mitsubishi Electric Corp 半導体レーザ及びその製造方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0220085A (ja) * 1988-07-08 1990-01-23 Nec Corp 半導体レーザ装置
JPH0279486A (ja) * 1988-09-14 1990-03-20 Sharp Corp 半導体レーザ素子
JPH03227089A (ja) * 1990-01-31 1991-10-08 Nec Corp 半導体レーザ
JPH0575209A (ja) * 1991-09-11 1993-03-26 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
JPH11330605A (ja) * 1998-05-14 1999-11-30 Anritsu Corp 半導体レーザ
US6556605B1 (en) * 2000-02-29 2003-04-29 Triquent Technology Holding, Co. Method and device for preventing zinc/iron interaction in a semiconductor laser
JP2010157707A (ja) * 2008-12-01 2010-07-15 Furukawa Electric Co Ltd:The 光半導体装置および光ファイバ増幅器用励起光源
US20110164641A1 (en) * 2010-01-07 2011-07-07 Furukawa Electric Co., Ltd. Optical semiconductor device and pumping light source for optical fiber amplifier
JP2011249766A (ja) * 2010-04-27 2011-12-08 Sumitomo Electric Device Innovations Inc 光半導体装置およびその製造方法
JP2016027653A (ja) * 2014-07-07 2016-02-18 住友電工デバイス・イノベーション株式会社 光半導体素子及び光半導体素子の製造方法
JP2016031970A (ja) * 2014-07-28 2016-03-07 三菱電機株式会社 光半導体装置
JP2017108061A (ja) * 2015-12-11 2017-06-15 三菱電機株式会社 半導体レーザの製造方法
JP2017130657A (ja) * 2016-01-14 2017-07-27 住友電工デバイス・イノベーション株式会社 光半導体素子の製造方法および光半導体素子
JP2019071397A (ja) * 2017-10-11 2019-05-09 住友電工デバイス・イノベーション株式会社 光半導体素子およびその製造方法
WO2019193679A1 (ja) * 2018-04-04 2019-10-10 三菱電機株式会社 半導体レーザおよびその製造方法

Also Published As

Publication number Publication date
CN115023869A (zh) 2022-09-06
WO2021152686A1 (ja) 2021-08-05
JPWO2021152686A1 (ja) 2021-08-05
US20230045980A1 (en) 2023-02-16

Similar Documents

Publication Publication Date Title
JP4947778B2 (ja) 光半導体素子及びその製造方法
JP6942261B1 (ja) 光半導体装置の製造方法
JPH0786678A (ja) 半導体レーザ装置
JP2019192879A (ja) 光半導体素子およびその製造方法ならびに光集積半導体素子およびその製造方法
US6775309B2 (en) Semiconductor laser structure and method of manufacturing same
JP3241002B2 (ja) 半導体レーザの製造方法
WO2020026330A1 (ja) 半導体レーザ装置の製造方法、および半導体レーザ装置
JP3108183B2 (ja) 半導体レーザ素子とその製造方法
JP3199329B2 (ja) 半導体レーザ装置の製造方法
JPH07115251A (ja) 半導体レーザ
JPS61176181A (ja) 半導体発光装置
TWI734229B (zh) 光學半導體裝置以及光學半導體裝置的製造方法
JP7080414B1 (ja) 光半導体素子及びその製造方法
JPS59125684A (ja) 埋め込み形半導体レ−ザ
JP2007005642A (ja) 半導体発光素子
JP3877823B2 (ja) 半導体レーザ装置
JPH03133189A (ja) 高抵抗半導体層埋め込み型半導体レーザ
JP2009266891A (ja) 半導体レーザおよびその製造方法
JP2008270435A (ja) 半導体光素子
JPH1140897A (ja) 半導体レーザ素子及びその製造方法
JPH08148754A (ja) 半導体レーザおよびその製造方法
JPH02181491A (ja) 半導体発光装置
JPH05206581A (ja) 半導体発光素子及びその製造方法
JP2940185B2 (ja) 埋め込み型半導体レーザ
JPH10209568A (ja) 半導体光デバイスの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200713

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200713

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200713

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210520

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210520

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210527

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210831

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210907

R151 Written notification of patent or utility model registration

Ref document number: 6942261

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250