JPH0575209A - 半導体レーザ装置及びその製造方法 - Google Patents
半導体レーザ装置及びその製造方法Info
- Publication number
- JPH0575209A JPH0575209A JP26326691A JP26326691A JPH0575209A JP H0575209 A JPH0575209 A JP H0575209A JP 26326691 A JP26326691 A JP 26326691A JP 26326691 A JP26326691 A JP 26326691A JP H0575209 A JPH0575209 A JP H0575209A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- current blocking
- laser device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 電流ブロック効果が高く、高出力、低しきい
値電流のヘテロ構造を有する埋め込み半導体レーザ装置
およびその製造方法を得る。 【構成】 ＩｎＧａＡｓＰ活性層３の上に形成した層厚
の薄いｐ型ＩｎＰ第１上クラッド層４により、リークパ
ス幅を制御する。
値電流のヘテロ構造を有する埋め込み半導体レーザ装置
およびその製造方法を得る。 【構成】 ＩｎＧａＡｓＰ活性層３の上に形成した層厚
の薄いｐ型ＩｎＰ第１上クラッド層４により、リークパ
ス幅を制御する。
Description
【０００１】
【産業上の利用分野】この発明は、半導体レーザ装置に
関し、特に埋め込みヘテロ構造を有する半導体レーザ装
置およびその製造方法に関するものである。
関し、特に埋め込みヘテロ構造を有する半導体レーザ装
置およびその製造方法に関するものである。
【０００２】
【従来の技術】図３は、例えばElectronics Letters 21
(1987) 546 に示された従来の半導体レーザ装置を示す
断面図であり、この半導体レーザ装置は回折格子がな
く、ファブリペローモードで発振するものである。図に
おいて、１５はｐ型ＩｎＰ基板、１６はｐ型ＩｎＰバッ
ファ層、１７はＩｎＧａＡｓＰ活性層、１８はｎ型Ｉｎ
Ｐクラッド層、１９はｐ型ＩｎＰ埋込層、２０はｎ型Ｉ
ｎＰ電流ブロック層、２１はｐ型ＩｎＰ電流ブロック
層、２２はｎ型ＩｎＰ上クラッド層、２３はｎ型ＩｎＧ
ａＡｓＰコンタクト層、２４は負電極、２５は正電極で
ある。
(1987) 546 に示された従来の半導体レーザ装置を示す
断面図であり、この半導体レーザ装置は回折格子がな
く、ファブリペローモードで発振するものである。図に
おいて、１５はｐ型ＩｎＰ基板、１６はｐ型ＩｎＰバッ
ファ層、１７はＩｎＧａＡｓＰ活性層、１８はｎ型Ｉｎ
Ｐクラッド層、１９はｐ型ＩｎＰ埋込層、２０はｎ型Ｉ
ｎＰ電流ブロック層、２１はｐ型ＩｎＰ電流ブロック
層、２２はｎ型ＩｎＰ上クラッド層、２３はｎ型ＩｎＧ
ａＡｓＰコンタクト層、２４は負電極、２５は正電極で
ある。
【０００３】次に製造方法について説明する。図４は、
従来の半導体レーザ装置の製造フローを示した断面図で
あり、２６はレジスト、２７はフォトマスクである。
従来の半導体レーザ装置の製造フローを示した断面図で
あり、２６はレジスト、２７はフォトマスクである。
【０００４】まず、図４(a) に示すように、ｐ型ＩｎＰ
基板１５の上にｐ型バッファ層１６，ＩｎＧａＡｓＰ活
性層１７，ｎ型ＩｎＰクラッド層１８を気相成長法によ
り順次成長させる。
基板１５の上にｐ型バッファ層１６，ＩｎＧａＡｓＰ活
性層１７，ｎ型ＩｎＰクラッド層１８を気相成長法によ
り順次成長させる。
【０００５】その後、図４(b) に示すように、ｎ型Ｉｎ
Ｐクラッド層１８上にレジスト２６を塗布し、これにフ
ォトマスク２７を合わせて光照射を行う。
Ｐクラッド層１８上にレジスト２６を塗布し、これにフ
ォトマスク２７を合わせて光照射を行う。
【０００６】次いで、レジスト２６の露光部を除去して
パッケージ化した後、このレジストパッケージをマスク
にして、例えばＢｒ2 メタノールとメタノールの様なエ
ッチング液により、エピタキシャル層を選択的に除去す
る。これにより、図４(c) に示したようなメサ形状の溝
が形成される。
パッケージ化した後、このレジストパッケージをマスク
にして、例えばＢｒ2 メタノールとメタノールの様なエ
ッチング液により、エピタキシャル層を選択的に除去す
る。これにより、図４(c) に示したようなメサ形状の溝
が形成される。
【０００７】次に、レジスト２６を除去した後、図４
(d) に示すように、液相成長法によりｐ型層ＩｎＰ埋込
層１９，ｎ型ＩｎＰ電流ブロック層２０，ｐ型ＩｎＰ電
流ブロック層２１，ｎ型ＩｎＰ上クラッド層２２，ｎ型
ＩｎＧａＡｓＰコンタクト層２３を順次成長させる。こ
のとき、加えられる熱処理により、ｎ型ＩｎＰ電流ブロ
ック層２０のメサ側端の層厚の薄い領域が、ｐ型ＩｎＰ
埋込層１９，ｐ型ＩｎＰ電流ブロック層２１からのＺｎ
の熱拡散によりｐ型に反転される。
(d) に示すように、液相成長法によりｐ型層ＩｎＰ埋込
層１９，ｎ型ＩｎＰ電流ブロック層２０，ｐ型ＩｎＰ電
流ブロック層２１，ｎ型ＩｎＰ上クラッド層２２，ｎ型
ＩｎＧａＡｓＰコンタクト層２３を順次成長させる。こ
のとき、加えられる熱処理により、ｎ型ＩｎＰ電流ブロ
ック層２０のメサ側端の層厚の薄い領域が、ｐ型ＩｎＰ
埋込層１９，ｐ型ＩｎＰ電流ブロック層２１からのＺｎ
の熱拡散によりｐ型に反転される。
【０００８】最後に、ｎ型ＩｎＧａＡｓＰコンタクト層
２３の上面に負電極２４を、ｐ型ＩｎＰ基板１５の下面
に正電極２５を形成することにより、図３に示したよう
な構造が完成される。
２３の上面に負電極２４を、ｐ型ＩｎＰ基板１５の下面
に正電極２５を形成することにより、図３に示したよう
な構造が完成される。
【０００９】次に動作について説明する。負電極２４，
正電極２５に電圧を印加することにより、負電極２４よ
り注入された電子は、ｎ型ＩｎＰ電流ブロック層２０，
ｐ型ＩｎＰ電流ブロック層２１によりその経路が狭窄さ
れ、ｎ型ＩｎＰクラッド層１８を通りＩｎＧａＡｓＰ活
性層１７へ流れ込む。この電子は、正電極２５より注入
されＩｎＧａＡｓＰ活性層１７に流れ込んできた正孔と
ともに、ｎ型ＩｎＰクラッド層１８，ｐ型ＩｎＰバッフ
ァ層１６，ＩｎＧａＡｓＰ活性層１７より構成されるダ
ブルヘテロ接合によるバンドギャップ差により、ＩｎＧ
ａＡｓＰ活性層１７内に閉じ込められ、そこで再結合
し、発光する。発生したレーザ光は劈開によって得られ
る共振器端面から射出される。
正電極２５に電圧を印加することにより、負電極２４よ
り注入された電子は、ｎ型ＩｎＰ電流ブロック層２０，
ｐ型ＩｎＰ電流ブロック層２１によりその経路が狭窄さ
れ、ｎ型ＩｎＰクラッド層１８を通りＩｎＧａＡｓＰ活
性層１７へ流れ込む。この電子は、正電極２５より注入
されＩｎＧａＡｓＰ活性層１７に流れ込んできた正孔と
ともに、ｎ型ＩｎＰクラッド層１８，ｐ型ＩｎＰバッフ
ァ層１６，ＩｎＧａＡｓＰ活性層１７より構成されるダ
ブルヘテロ接合によるバンドギャップ差により、ＩｎＧ
ａＡｓＰ活性層１７内に閉じ込められ、そこで再結合
し、発光する。発生したレーザ光は劈開によって得られ
る共振器端面から射出される。
【００１０】
【発明が解決しようとする課題】従来の半導体レーザ装
置は以上のように構成されており、リーク電流は主とし
てｎ型ＩｎＰブロック層２０とＩｎＧａＡｓＰ活性層１
７との間の距離ｌにより決定されるが、この距離ｌの制
御は電流ブロック層を液相成長法により埋め込み成長さ
せる際に行われるものであるので、この距離ｌの制御が
困難であるという問題点があった。
置は以上のように構成されており、リーク電流は主とし
てｎ型ＩｎＰブロック層２０とＩｎＧａＡｓＰ活性層１
７との間の距離ｌにより決定されるが、この距離ｌの制
御は電流ブロック層を液相成長法により埋め込み成長さ
せる際に行われるものであるので、この距離ｌの制御が
困難であるという問題点があった。
【００１１】また、ｎ型ＩｎＰクラッド層１８とｎ型Ｉ
ｎＰブロック層２０がつながらないよう、ｎ型ブロック
層２０の層厚を薄くして先細りの形状にしなければなら
ないが、そうすることにより電流ブロック層２０，２１
の電流ブロック効果が弱くなるなどの問題点があった。
ｎＰブロック層２０がつながらないよう、ｎ型ブロック
層２０の層厚を薄くして先細りの形状にしなければなら
ないが、そうすることにより電流ブロック層２０，２１
の電流ブロック効果が弱くなるなどの問題点があった。
【００１２】この発明は上記のような問題点を解消する
ためになされたもので、活性層１７と電流ブロック層２
０の距離の制御が容易であり、またｎ型電流ブロック層
２０の厚さを十分厚くできる構造を持つ半導体レーザ装
置を得ることを目的としており、さらに、この装置に適
した製造方法を提供することを目的とする。
ためになされたもので、活性層１７と電流ブロック層２
０の距離の制御が容易であり、またｎ型電流ブロック層
２０の厚さを十分厚くできる構造を持つ半導体レーザ装
置を得ることを目的としており、さらに、この装置に適
した製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】この発明に係る半導体レ
ーザ装置は、基板と反対型の第１のクラッド層と活性層
との間に挿入された基板と反対導電型の第２のクラッド
層と、メサ構造の両側に形成された基板と反対導電型の
第１の電流ブロック層と、第１の電流ブロック層と第１
のクラッド層との間に挿入された基板と同一導電型の第
２の電流ブロック層とを備えたものである。
ーザ装置は、基板と反対型の第１のクラッド層と活性層
との間に挿入された基板と反対導電型の第２のクラッド
層と、メサ構造の両側に形成された基板と反対導電型の
第１の電流ブロック層と、第１の電流ブロック層と第１
のクラッド層との間に挿入された基板と同一導電型の第
２の電流ブロック層とを備えたものである。
【００１４】さらに、この発明に係る半導体レーザの製
造方法は、基板の上に形成された基板と同一導電型のバ
ッファ層の上に第２のクラッド層を気相成長法により形
成する工程と、メサ構造の両側に第１の電流ブロック層
を形成する工程と、第１の電流ブロック層の上に基板と
同一導電型の第２の電流ブロック層を形成する工程とを
含むものである。
造方法は、基板の上に形成された基板と同一導電型のバ
ッファ層の上に第２のクラッド層を気相成長法により形
成する工程と、メサ構造の両側に第１の電流ブロック層
を形成する工程と、第１の電流ブロック層の上に基板と
同一導電型の第２の電流ブロック層を形成する工程とを
含むものである。
【００１５】
【作用】この発明における半導体レーザ装置は、活性層
とｎ型あるいはｐ型電流ブロック層との間の距離を、活
性層上部に形成された薄いｐ型あるいはｎ型第１上クラ
ッド層領域の厚みにより制御できる構成とし、また、電
流ブロック層の層厚も十分厚くできる構成としたから、
電流ブロック効果が向上し、高出力，低しきい値電流の
半導体レーザ装置が得られる。
とｎ型あるいはｐ型電流ブロック層との間の距離を、活
性層上部に形成された薄いｐ型あるいはｎ型第１上クラ
ッド層領域の厚みにより制御できる構成とし、また、電
流ブロック層の層厚も十分厚くできる構成としたから、
電流ブロック効果が向上し、高出力，低しきい値電流の
半導体レーザ装置が得られる。
【００１６】また、この発明における半導体レーザ装置
の製造方法は、活性層の上部に層厚の薄いｐ型あるいは
ｎ型第１上クラッド層を形成するから、活性層とｎ型あ
るいはｐ型電流ブロック層との間の距離を容易に制御で
き、また、電流ブロック層の形成も容易に行える。
の製造方法は、活性層の上部に層厚の薄いｐ型あるいは
ｎ型第１上クラッド層を形成するから、活性層とｎ型あ
るいはｐ型電流ブロック層との間の距離を容易に制御で
き、また、電流ブロック層の形成も容易に行える。
【００１７】
【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例による半導体レーザ装
置を示す断面図であり、図において、１はｎ型ＩｎＰ基
板、２はｎ型ＩｎＰバッファ層、３はＩｎＧａＡｓＰ活
性層、４はｐ型ＩｎＰ第１上クラッド層領域、５はｐ型
ＩｎＰ電流ブロック層、６はｎ型ＩｎＰ電流ブロック
層、７はｐ型ＩｎＰ上クラッド層、８はｐ型ＩｎＧａＡ
ｓＰコンタクト層、９は正電極、１０は負電極である。
する。図１はこの発明の一実施例による半導体レーザ装
置を示す断面図であり、図において、１はｎ型ＩｎＰ基
板、２はｎ型ＩｎＰバッファ層、３はＩｎＧａＡｓＰ活
性層、４はｐ型ＩｎＰ第１上クラッド層領域、５はｐ型
ＩｎＰ電流ブロック層、６はｎ型ＩｎＰ電流ブロック
層、７はｐ型ＩｎＰ上クラッド層、８はｐ型ＩｎＧａＡ
ｓＰコンタクト層、９は正電極、１０は負電極である。
【００１８】次に製造方法について説明する。図２はこ
の発明の一実施例による半導体レーザ装置の製造方法を
示した断面図であり、図において、１１はｐ型ＩｎＧａ
ＡｓＰエッチングストッパ層、１２はＩｎＰキャップ
層、１３はフォトレジスト、１４はフォトマスクであ
る。
の発明の一実施例による半導体レーザ装置の製造方法を
示した断面図であり、図において、１１はｐ型ＩｎＧａ
ＡｓＰエッチングストッパ層、１２はＩｎＰキャップ
層、１３はフォトレジスト、１４はフォトマスクであ
る。
【００１９】まず、図２(a) に示すようにｎ型ＩｎＰ基
板１上にｎ型ＩｎＰバッファ層２、ＩｎＧａＡｓＰ活性
層３、ｐ型ＩｎＰ第１上クラッド層４，ｐ型ＩｎＧａＡ
ｓＰエッチングストッパ層１１，ＩｎＰキャップ層１２
を気相成長法により順次形成する。
板１上にｎ型ＩｎＰバッファ層２、ＩｎＧａＡｓＰ活性
層３、ｐ型ＩｎＰ第１上クラッド層４，ｐ型ＩｎＧａＡ
ｓＰエッチングストッパ層１１，ＩｎＰキャップ層１２
を気相成長法により順次形成する。
【００２０】次いで、ＩｎＰキャップ層１２を除去した
後、図２(b) に示すように、ｐ型ＩｎＧａＡｓＰエッチ
ングストッパ層１１上にフォトレジスト１３を塗布し、
これにフォトマスク１４を合わせて光照射を行う。レジ
スト１３の露光部を除去してパターン化したのち、この
レジストパターンをマスクにして、例えばＢｒ2 メタノ
ールとメタノールのようなエッチング液により、エピタ
キシャル層を選択的に除去してＩｎＧａＡｓＰ活性層３
の両脇にメサ形状の溝を形成する。
後、図２(b) に示すように、ｐ型ＩｎＧａＡｓＰエッチ
ングストッパ層１１上にフォトレジスト１３を塗布し、
これにフォトマスク１４を合わせて光照射を行う。レジ
スト１３の露光部を除去してパターン化したのち、この
レジストパターンをマスクにして、例えばＢｒ2 メタノ
ールとメタノールのようなエッチング液により、エピタ
キシャル層を選択的に除去してＩｎＧａＡｓＰ活性層３
の両脇にメサ形状の溝を形成する。
【００２１】レジスト１３を除去した後、液相成長法に
よりこのメサ形状の両方の溝内へｐ型ＩｎＰ電流ブロッ
ク層５を成長させ、その後、図２(c) に示すようにｎ型
ＩｎＰブロック層６を液相成長させる。
よりこのメサ形状の両方の溝内へｐ型ＩｎＰ電流ブロッ
ク層５を成長させ、その後、図２(c) に示すようにｎ型
ＩｎＰブロック層６を液相成長させる。
【００２２】この上にレジストを塗布し、図２(b) に示
したのと同様に、フォトマスクを合わせ光照射を行って
パターン形成し、このレジストパターンをマスクに２種
類のエッチング液、例えばＨＣｌとＨＮＯ3 によりエピ
タキシャル層を選択的に除去した後、ｐ型ＩｎＰ第１上
クラッド層４の上部に、図２(d) に示すようにＩｎＧａ
ＡｓＰ活性層３よりも幅の狭い溝を形成する。
したのと同様に、フォトマスクを合わせ光照射を行って
パターン形成し、このレジストパターンをマスクに２種
類のエッチング液、例えばＨＣｌとＨＮＯ3 によりエピ
タキシャル層を選択的に除去した後、ｐ型ＩｎＰ第１上
クラッド層４の上部に、図２(d) に示すようにＩｎＧａ
ＡｓＰ活性層３よりも幅の狭い溝を形成する。
【００２３】この上にｐ型ＩｎＰ上クラッド層７を埋め
込み成長し、ｐ型ＩｎＧａＡｓＰコンタクト層８，正電
極９を形成し、ｎ型ＩｎＰ基板１の下面に負電極１０を
形成することにより、図１に示す構造が完成される。
込み成長し、ｐ型ＩｎＧａＡｓＰコンタクト層８，正電
極９を形成し、ｎ型ＩｎＰ基板１の下面に負電極１０を
形成することにより、図１に示す構造が完成される。
【００２４】上記実施例の動作については、従来例とほ
ぼ同様であるが、ＩｎＧａＡｓＰ活性層３とｎ型ＩｎＰ
電流ブロック層６との間の距離、つまり、従来例での距
離ｌは、ｐ型ＩｎＰ第１上クラッド層領域４の厚さ（正
確にはｐ型ＩｎＰ上クラッド層４と、ｐ型ＩｎＧａＡｓ
Ｐエッチングストッパ層１１が形成されていた領域の厚
さとを足したものになると考えられる）により決められ
るが、これらの層は気相成長法により形成されており、
１μｍ以下の厳密な制御が可能である。
ぼ同様であるが、ＩｎＧａＡｓＰ活性層３とｎ型ＩｎＰ
電流ブロック層６との間の距離、つまり、従来例での距
離ｌは、ｐ型ＩｎＰ第１上クラッド層領域４の厚さ（正
確にはｐ型ＩｎＰ上クラッド層４と、ｐ型ＩｎＧａＡｓ
Ｐエッチングストッパ層１１が形成されていた領域の厚
さとを足したものになると考えられる）により決められ
るが、これらの層は気相成長法により形成されており、
１μｍ以下の厳密な制御が可能である。
【００２５】また、上記実施例ではｐ，ｎ型ＩｎＰ電流
ブロック層５，６の厚みを十分厚くできるために、電流
ブロック層領域を介してのリーク電流も十分に抑えられ
る。
ブロック層５，６の厚みを十分厚くできるために、電流
ブロック層領域を介してのリーク電流も十分に抑えられ
る。
【００２６】なお、ここではファブリペロー（ＦＰ）モ
ードで発振する半導体レーザ装置についての例を示した
が、分布帰還型（ＤＦＢ）レーザや波長可変（ＤＢＲ）
レーザ、量子井戸型（ＱＷ）レーザ等、その他任意の構
造の半導体レーザ装置においても同様の効果を奏する。
ードで発振する半導体レーザ装置についての例を示した
が、分布帰還型（ＤＦＢ）レーザや波長可変（ＤＢＲ）
レーザ、量子井戸型（ＱＷ）レーザ等、その他任意の構
造の半導体レーザ装置においても同様の効果を奏する。
【００２７】また、ここではＩｎＰ基板を用いるＩｎＰ
−ＩｎＧａＡｓＰ系の半導体レーザ装置を示したが、Ｇ
ａＡｓを基板としたＧａＡｓ−ＡｌＧａＡｓ系の半導体
レーザ装置であってもよく、他に任意の材料を用いた半
導体レーザ装置であっても同様の効果を奏する。
−ＩｎＧａＡｓＰ系の半導体レーザ装置を示したが、Ｇ
ａＡｓを基板としたＧａＡｓ−ＡｌＧａＡｓ系の半導体
レーザ装置であってもよく、他に任意の材料を用いた半
導体レーザ装置であっても同様の効果を奏する。
【００２８】さらに、上記実施例の製造方法において
は、図２(c) に示すｎ型ＩｎＰ電流ブロック層６の上に
直接フォトレジストを塗布しているが、エッチング液に
よるレジスト下部へのサイドエッチングを避けるため
に、液相成長法によりｎ型ＩｎＰ電流ブロック層６上へ
ＩｎＧａＡｓＰエッチングマスク層を形成し、その上に
レジストパターンを形成してエッチングマスク層に溝を
彫り、これをマスクとしてｎ型ＩｎＰ電流ブロック層
６，ｐ型ＩｎＧａＡｓＰエッチングストッパ層１１をエ
ッチングする工程をとることもできる。
は、図２(c) に示すｎ型ＩｎＰ電流ブロック層６の上に
直接フォトレジストを塗布しているが、エッチング液に
よるレジスト下部へのサイドエッチングを避けるため
に、液相成長法によりｎ型ＩｎＰ電流ブロック層６上へ
ＩｎＧａＡｓＰエッチングマスク層を形成し、その上に
レジストパターンを形成してエッチングマスク層に溝を
彫り、これをマスクとしてｎ型ＩｎＰ電流ブロック層
６，ｐ型ＩｎＧａＡｓＰエッチングストッパ層１１をエ
ッチングする工程をとることもできる。
【００２９】
【発明の効果】以上のように、この発明に係る半導体レ
ーザ装置によれば、活性層とｎ型あるいはｐ型電流ブロ
ック層との間の距離を、活性層上部に形成された薄いｐ
型あるいはｎ型第１上クラッド層領域の厚みにより制御
できるように構成し、また、電流ブロック層の層厚も十
分厚くできるように構成したので、電流ブロック効果が
向上し、高出力，低しきい値電流の半導体レーザ装置が
得られるという効果がある。
ーザ装置によれば、活性層とｎ型あるいはｐ型電流ブロ
ック層との間の距離を、活性層上部に形成された薄いｐ
型あるいはｎ型第１上クラッド層領域の厚みにより制御
できるように構成し、また、電流ブロック層の層厚も十
分厚くできるように構成したので、電流ブロック効果が
向上し、高出力，低しきい値電流の半導体レーザ装置が
得られるという効果がある。
【００３０】また、この発明に係る半導体レーザ装置の
製造方法によれば、活性層の上部に層厚の薄いｐ型ある
いはｎ型第１上クラッド層を形成するようにしたので、
活性層とｎ型あるいはｐ型電流ブロック層との間の距離
を容易に制御でき、また、電流ブロック層の形成も容易
に行えるという効果がある。
製造方法によれば、活性層の上部に層厚の薄いｐ型ある
いはｎ型第１上クラッド層を形成するようにしたので、
活性層とｎ型あるいはｐ型電流ブロック層との間の距離
を容易に制御でき、また、電流ブロック層の形成も容易
に行えるという効果がある。
【図１】この発明の一実施例による半導体レーザ装置を
示す断面模式図である。
示す断面模式図である。
【図２】この発明の一実施例による半導体レーザ装置の
製造方法を示す断面模式図である。
製造方法を示す断面模式図である。
【図３】従来の埋め込みヘテロ構造を持つ半導体レーザ
装置を示す断面模式図である。
装置を示す断面模式図である。
【図４】従来の埋め込みヘテロ構造を持つ半導体レーザ
装置の製造方法を示す断面模式図である。
装置の製造方法を示す断面模式図である。
１ ｎ型ＩｎＰ基板 ２ ｎ型ＩｎＰバッファ層 ３ ＩｎＧａＡｓＰ活性層 ４ ｐ型ＩｎＰ第１上クラッド層 ５ ｐ型ＩｎＰ電流ブロック層 ６ ｎ型ＩｎＰ電流ブロック層 ７ ｐ型ＩｎＰ上クラッド層
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年２月５日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【請求項３】 ｎ型基板上にメサ構造に形成された、ｎ
型のバッファ層，活性層およびｐ型のクラッド層から成
るヘテロ構造を有する埋め込み型の半導体レーザ装置を
製造する方法において、上記ｎ型基板上にバッファ層，活性層，ｐ型の第１のク
ラッド層を気相成長法により形成し、この所定の領域を
エッチングしてメサ構造となす 工程と、 上記メサ構造の両側にｐ型の第１のクラッド層とつなが
ってｐ型の第１の電流ブロック層を形成する工程と、上記ｐ型の第１の電流ブロック層およびこれに続く上記
第１のクラッド層の一部上にｎ型の第２の電流ブロック
層を形成する工程と、 上記ｎ型の第２の電流ブロック層上及び該電流ブロック
層間の上記ｐ型の第１のクラッド層上にｐ型の第２のク
ラッド層を形成する 工程とを含むことを特徴とする半導
体レーザ装置の製造方法。
型のバッファ層，活性層およびｐ型のクラッド層から成
るヘテロ構造を有する埋め込み型の半導体レーザ装置を
製造する方法において、上記ｎ型基板上にバッファ層，活性層，ｐ型の第１のク
ラッド層を気相成長法により形成し、この所定の領域を
エッチングしてメサ構造となす 工程と、 上記メサ構造の両側にｐ型の第１のクラッド層とつなが
ってｐ型の第１の電流ブロック層を形成する工程と、上記ｐ型の第１の電流ブロック層およびこれに続く上記
第１のクラッド層の一部上にｎ型の第２の電流ブロック
層を形成する工程と、 上記ｎ型の第２の電流ブロック層上及び該電流ブロック
層間の上記ｐ型の第１のクラッド層上にｐ型の第２のク
ラッド層を形成する 工程とを含むことを特徴とする半導
体レーザ装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】次いで、レジスト２６の露光部を除去して
パターン化した後、このレジストパッケージをマスクに
して、例えばＢｒ2 メタノールとメタノールの様なエッ
チング液により、エピタキシャル層を選択的に除去す
る。これにより、図４(c) に示したようなメサ形状の溝
が形成される。
パターン化した後、このレジストパッケージをマスクに
して、例えばＢｒ2 メタノールとメタノールの様なエッ
チング液により、エピタキシャル層を選択的に除去す
る。これにより、図４(c) に示したようなメサ形状の溝
が形成される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】次に、レジスト２６を除去した後、図４
(d) に示すように、液相成長法によりｐ型層ＩｎＰ埋込
層１９，ｎ型ＩｎＰ電流ブロック層２０，ｐ型ＩｎＰ電
流ブロック層２１，ｎ型ＩｎＰ上クラッド層２２，ｎ型
ＩｎＧａＡｓＰコンタクト層２３を順次成長させる。こ
のとき、加えられる熱処理により、ｎ型ＩｎＰ電流ブロ
ック層２０のメサ側先端の層厚の薄い領域が、ｐ型Ｉｎ
Ｐ埋込層１９，ｐ型ＩｎＰ電流ブロック層２１からのＺ
ｎの熱拡散によりｐ型に反転される。
(d) に示すように、液相成長法によりｐ型層ＩｎＰ埋込
層１９，ｎ型ＩｎＰ電流ブロック層２０，ｐ型ＩｎＰ電
流ブロック層２１，ｎ型ＩｎＰ上クラッド層２２，ｎ型
ＩｎＧａＡｓＰコンタクト層２３を順次成長させる。こ
のとき、加えられる熱処理により、ｎ型ＩｎＰ電流ブロ
ック層２０のメサ側先端の層厚の薄い領域が、ｐ型Ｉｎ
Ｐ埋込層１９，ｐ型ＩｎＰ電流ブロック層２１からのＺ
ｎの熱拡散によりｐ型に反転される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正内容】
【００１０】
【発明が解決しようとする課題】従来の半導体レーザ装
置は以上のように構成されており、リーク電流は主とし
てｎ型ＩｎＰ電流ブロック層２０とＩｎＧａＡｓＰ活性
層１７との間の距離Ｌにより決定されるが、この距離Ｌ
の制御は電流ブロック層を液相成長法により埋め込み成
長させる際に行われるものであるので、この距離Ｌの制
御が困難であるという問題点があった。
置は以上のように構成されており、リーク電流は主とし
てｎ型ＩｎＰ電流ブロック層２０とＩｎＧａＡｓＰ活性
層１７との間の距離Ｌにより決定されるが、この距離Ｌ
の制御は電流ブロック層を液相成長法により埋め込み成
長させる際に行われるものであるので、この距離Ｌの制
御が困難であるという問題点があった。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】また、ｎ型ＩｎＰクラッド層１８とｎ型Ｉ
ｎＰ電流ブロック層２０がつながらないよう、ｎ型Ｉｎ
Ｐ電流ブロック層２０の層厚を薄くして先細りの形状に
しなければならないが、そうすることにより電流ブロッ
ク層２０，２１の電流ブロック効果が弱くなるなどの問
題点があった。
ｎＰ電流ブロック層２０がつながらないよう、ｎ型Ｉｎ
Ｐ電流ブロック層２０の層厚を薄くして先細りの形状に
しなければならないが、そうすることにより電流ブロッ
ク層２０，２１の電流ブロック効果が弱くなるなどの問
題点があった。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】この発明は上記のような問題点を解消する
ためになされたもので、活性層１７と電流ブロック層と
の間の距離の制御が容易であり、またｎ型電流ブロック
層２０の厚さを十分厚くできる構造を持つ半導体レーザ
装置を得ることを目的としており、さらに、この装置に
適した製造方法を提供することを目的とする。
ためになされたもので、活性層１７と電流ブロック層と
の間の距離の制御が容易であり、またｎ型電流ブロック
層２０の厚さを十分厚くできる構造を持つ半導体レーザ
装置を得ることを目的としており、さらに、この装置に
適した製造方法を提供することを目的とする。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】
【課題を解決するための手段】この発明に係る半導体レ
ーザ装置は、活性層上に形成されたｐ型の第１のクラッ
ド層と、該ｐ型の第１のクラッド層とつながってメサ構
造の両側に形成されたｐ型の第１の電流ブロック層と、
ｐ型の第１の電流ブロック層およびこれに続く上記第１
のクラッド層の一部上に形成されたｎ型の第２の電流ブ
ロック層と、ｎ型の第２の電流ブロック層上及び該電流
ブロック層間の上記ｐ型の第１のクラッド層上に形成さ
れたｐ型の第２のクラッド層とを備えたものである。
ーザ装置は、活性層上に形成されたｐ型の第１のクラッ
ド層と、該ｐ型の第１のクラッド層とつながってメサ構
造の両側に形成されたｐ型の第１の電流ブロック層と、
ｐ型の第１の電流ブロック層およびこれに続く上記第１
のクラッド層の一部上に形成されたｎ型の第２の電流ブ
ロック層と、ｎ型の第２の電流ブロック層上及び該電流
ブロック層間の上記ｐ型の第１のクラッド層上に形成さ
れたｐ型の第２のクラッド層とを備えたものである。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】さらに、この発明に係る半導体レーザの製
造方法は、ｎ型基板上にバッファ層，活性層，ｐ型の第
１のクラッド層を気相成長法により形成し、この所定の
領域をエッチングしてメサ構造となす工程と、メサ構造
の両側にｐ型の第１のクラッド層とつながってｐ型の第
１の電流ブロック層を形成する工程と、ｐ型の第１の電
流ブロック層およびこれに続く第１のクラッド層の一部
上にｎ型の第２の電流ブロック層を形成する工程と、ｎ
型の第２の電流ブロック層上及び該電流ブロック層間の
ｐ型の第１のクラッド層上にｐ型の第２のクラッド層を
形成する工程とを含むものである。
造方法は、ｎ型基板上にバッファ層，活性層，ｐ型の第
１のクラッド層を気相成長法により形成し、この所定の
領域をエッチングしてメサ構造となす工程と、メサ構造
の両側にｐ型の第１のクラッド層とつながってｐ型の第
１の電流ブロック層を形成する工程と、ｐ型の第１の電
流ブロック層およびこれに続く第１のクラッド層の一部
上にｎ型の第２の電流ブロック層を形成する工程と、ｎ
型の第２の電流ブロック層上及び該電流ブロック層間の
ｐ型の第１のクラッド層上にｐ型の第２のクラッド層を
形成する工程とを含むものである。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】
【作用】この発明における半導体レーザ装置は、活性層
とｎ型電流ブロック層との間の距離を、活性層上部に形
成された薄いｐ型第１上クラッド層領域の厚みにより制
御できる構成とし、また、電流ブロック層の層厚も十分
厚くできる構成としたから、電流ブロック効果が向上
し、高出力，低しきい値電流の半導体レーザ装置が得ら
れる。
とｎ型電流ブロック層との間の距離を、活性層上部に形
成された薄いｐ型第１上クラッド層領域の厚みにより制
御できる構成とし、また、電流ブロック層の層厚も十分
厚くできる構成としたから、電流ブロック効果が向上
し、高出力，低しきい値電流の半導体レーザ装置が得ら
れる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】また、この発明における半導体レーザ装置
の製造方法は、活性層の上部に層厚の薄いｐ型の第１の
クラッド層を形成するので、活性層とｎ型電流ブロック
層との間の距離を容易に制御でき、また、電流ブロック
層の形成も容易に行える。
の製造方法は、活性層の上部に層厚の薄いｐ型の第１の
クラッド層を形成するので、活性層とｎ型電流ブロック
層との間の距離を容易に制御でき、また、電流ブロック
層の形成も容易に行える。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正内容】
【００２４】上記実施例の動作については、従来例とほ
ぼ同様であるが、ＩｎＧａＡｓＰ活性層３とｎ型ＩｎＰ
電流ブロック層６との間の距離、つまり、従来例での距
離Ｌに相当するものは、ｐ型ＩｎＰ第１上クラッド層領
域４の厚さ（正確にはｐ型ＩｎＰ上クラッド層４と、ｐ
型ＩｎＧａＡｓＰエッチングストッパ層１１が形成され
ていた領域の厚さとを足したものになると考えられる）
により決められるが、これらの層は気相成長法により形
成されており、１μｍ以下の厳密な制御が可能である。
ぼ同様であるが、ＩｎＧａＡｓＰ活性層３とｎ型ＩｎＰ
電流ブロック層６との間の距離、つまり、従来例での距
離Ｌに相当するものは、ｐ型ＩｎＰ第１上クラッド層領
域４の厚さ（正確にはｐ型ＩｎＰ上クラッド層４と、ｐ
型ＩｎＧａＡｓＰエッチングストッパ層１１が形成され
ていた領域の厚さとを足したものになると考えられる）
により決められるが、これらの層は気相成長法により形
成されており、１μｍ以下の厳密な制御が可能である。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正内容】
【００２９】
【発明の効果】以上のように、この発明に係る半導体レ
ーザ装置によれば、活性層とｎ型電流ブロック層との間
の距離を、活性層上部に形成された薄いｐ型第１上クラ
ッド層領域の厚みにより制御できるように構成し、ま
た、電流ブロック層の層厚も十分厚くできるように構成
したので、電流ブロック効果が向上し、高出力，低しき
い値電流の半導体レーザ装置が得られるという効果があ
る。
ーザ装置によれば、活性層とｎ型電流ブロック層との間
の距離を、活性層上部に形成された薄いｐ型第１上クラ
ッド層領域の厚みにより制御できるように構成し、ま
た、電流ブロック層の層厚も十分厚くできるように構成
したので、電流ブロック効果が向上し、高出力，低しき
い値電流の半導体レーザ装置が得られるという効果があ
る。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正内容】
【００３０】また、この発明に係る半導体レーザ装置の
製造方法によれば、活性層の上部に層厚の薄いｐ型第１
上クラッド層を形成するようにしたので、活性層とｎ型
電流ブロック層との間の距離を容易に制御でき、また、
電流ブロック層の形成も容易に行えるという効果があ
る。
製造方法によれば、活性層の上部に層厚の薄いｐ型第１
上クラッド層を形成するようにしたので、活性層とｎ型
電流ブロック層との間の距離を容易に制御でき、また、
電流ブロック層の形成も容易に行えるという効果があ
る。
【手続補正１５】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
Claims (2)
- 【請求項１】 基板上にメサ構造に形成された前記基板
と同一導電型のバッファ層および活性層と、前記基板と
反対導電型の第１のクラッド層から成るヘテロ構造を有
する埋め込み型の半導体レーザ装置において、 上記活性層と第１のクラッド層の間に挿入された前記基
板と反対導電型の第２のクラッド層と、 上記メサ構造の両側に形成された前記基板と反対導電型
の第１の電流ブロック層と、 上記第１の電流ブロック層と上記第１のクラッド層の間
に挿入された前記基板と同一導電型の第２の電流ブロッ
ク層とを備えたことを特徴とする半導体レーザ装置。 - 【請求項２】 基板上にメサ構造に形成された前記基板
と同一導電型のバッファ層および活性層と、前記基板と
反対導電型の第１のクラッド層から成るヘテロ構造を有
する埋め込み型の半導体レーザ装置を製造する方法にお
いて、 上記バッファ層の上に前記基板と反対導電型の第２のク
ラッド層を気相成長法により形成する工程と、 上記メサ構造の両側に前記基板と反対導電型の第１の電
流ブロック層を形成する工程と、 上記第１の電流ブロック層の上に前記基板と同一導電型
の第２の電流ブロック層を形成する工程とを含むことを
特徴とする半導体レーザ装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26326691A JPH0575209A (ja) | 1991-09-11 | 1991-09-11 | 半導体レーザ装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26326691A JPH0575209A (ja) | 1991-09-11 | 1991-09-11 | 半導体レーザ装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0575209A true JPH0575209A (ja) | 1993-03-26 |
Family
ID=17387075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26326691A Pending JPH0575209A (ja) | 1991-09-11 | 1991-09-11 | 半導体レーザ装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0575209A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8385379B2 (en) | 2010-01-07 | 2013-02-26 | Furukawa Electric Co., Ltd | Optical semiconductor device and pumping light source for optical fiber amplifier |
| WO2021152686A1 (ja) * | 2020-01-28 | 2021-08-05 | 三菱電機株式会社 | 光半導体装置とその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04293286A (ja) * | 1991-03-22 | 1992-10-16 | Oki Electric Ind Co Ltd | 半導体レーザ素子の製造方法 |
-
1991
- 1991-09-11 JP JP26326691A patent/JPH0575209A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04293286A (ja) * | 1991-03-22 | 1992-10-16 | Oki Electric Ind Co Ltd | 半導体レーザ素子の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8385379B2 (en) | 2010-01-07 | 2013-02-26 | Furukawa Electric Co., Ltd | Optical semiconductor device and pumping light source for optical fiber amplifier |
| WO2021152686A1 (ja) * | 2020-01-28 | 2021-08-05 | 三菱電機株式会社 | 光半導体装置とその製造方法 |
| JP6942261B1 (ja) * | 2020-01-28 | 2021-09-29 | 三菱電機株式会社 | 光半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4870468A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| JPH0332080A (ja) | 半導体発光素子およびその製造方法 | |
| JP2815769B2 (ja) | 半導体レーザの製造方法 | |
| US5442649A (en) | Semiconductor laser device | |
| JPH10229246A (ja) | リッジ型半導体レーザダイオードとその製造方法 | |
| JPH0575209A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPH04162689A (ja) | 半導体発光装置の製造方法 | |
| JP2009194231A (ja) | 光半導体デバイスの作製方法 | |
| JPH0645687A (ja) | 光半導体素子の製造方法 | |
| JP2000277857A (ja) | 半導体光素子およびその製造方法 | |
| JPH07131110A (ja) | 半導体レーザ装置の製造方法 | |
| JP2751306B2 (ja) | 半導体発光素子 | |
| JPH06350188A (ja) | 半導体レーザ素子 | |
| JPH0637394A (ja) | 半導体レーザ装置およびその製造方法 | |
| JP2973215B2 (ja) | 半導体レーザ装置 | |
| JPH0595163A (ja) | 半導体レーザ装置の製造方法 | |
| JPS63250886A (ja) | 半導体レ−ザ素子の製造方法 | |
| JP2940185B2 (ja) | 埋め込み型半導体レーザ | |
| JPH0595171A (ja) | 半導体発光素子の製造方法 | |
| JP2975762B2 (ja) | 半導体レーザ装置とその製造方法 | |
| JPH10261831A (ja) | 半導体レーザ | |
| JPH0537077A (ja) | 可視光半導体レーザおよびその製造方法 | |
| JPH04320083A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH1126867A (ja) | 半導体発光装置の製造方法 | |
| JPH05235477A (ja) | 光半導体素子の製造方法 |