JPH10261831A - 半導体レーザ - Google Patents
半導体レーザInfo
- Publication number
- JPH10261831A JPH10261831A JP6564197A JP6564197A JPH10261831A JP H10261831 A JPH10261831 A JP H10261831A JP 6564197 A JP6564197 A JP 6564197A JP 6564197 A JP6564197 A JP 6564197A JP H10261831 A JPH10261831 A JP H10261831A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semi
- type
- semiconductor
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】従来の半絶縁性埋め込み層を用いた高抵抗埋め
込み構造の半導体レーザにおいて、ｐ型クラッド層から
半絶縁性埋め込み層への正孔注入を防ぐために挿入され
たバリア層は、基板との格子不整合により厚さを大きく
できず、十分バリア効果が得られないという課題があっ
た。 【解決手段】半導体基板にＧａＡｓを、活性層に１〜
１．６μｍで発光するＧａＩｎＮＡｓ系混晶を、半絶縁
性埋め込み層にＩｎＧａＡｓＰ系混晶を、バリア層にＩ
ｎＧａＡｌＰ系混晶をそれぞれ用いることにより、バリ
ア層の厚さを５０ｎｍ以上の十分な厚さにすることによ
り、ｐ型クラッド層から半絶縁性埋め込み層への正孔注
入を完全に抑制する。
込み構造の半導体レーザにおいて、ｐ型クラッド層から
半絶縁性埋め込み層への正孔注入を防ぐために挿入され
たバリア層は、基板との格子不整合により厚さを大きく
できず、十分バリア効果が得られないという課題があっ
た。 【解決手段】半導体基板にＧａＡｓを、活性層に１〜
１．６μｍで発光するＧａＩｎＮＡｓ系混晶を、半絶縁
性埋め込み層にＩｎＧａＡｓＰ系混晶を、バリア層にＩ
ｎＧａＡｌＰ系混晶をそれぞれ用いることにより、バリ
ア層の厚さを５０ｎｍ以上の十分な厚さにすることによ
り、ｐ型クラッド層から半絶縁性埋め込み層への正孔注
入を完全に抑制する。
Description
【０００１】
【発明の属する技術分野】本発明は光通信などに用いら
れる長波長帯半導体レーザに係わり、特に発光領域の側
面が半絶縁性半導体層で埋め込まれた高抵抗埋め込み型
半導体レーザに関する。
れる長波長帯半導体レーザに係わり、特に発光領域の側
面が半絶縁性半導体層で埋め込まれた高抵抗埋め込み型
半導体レーザに関する。
【０００２】
【従来の技術】光通信および情報処理用の長波長帯半導
体レーザにおいては、発光領域をなす活性層の側面をメ
サストライプ状に加工し、電流狭窄層で埋め込んだ構造
をとることにより、しきい電流の低減と発振横モードの
制御を行うのが一般的である。このような埋め込み型の
半導体レーザとしては、電流狭窄層にｐｎ逆接合を設け
て電流狭窄を行うｐｎ埋め込み構造と、電流狭窄層に電
気抵抗の高い半絶縁性半導体層を設けて電流狭窄を行う
高抵抗埋め込み構造とがよく知られている。前者のｐｎ
埋め込み構造は、ｐｎ接合による電流阻止効果が非常に
すぐれているので、高い効率でレーザ発振が可能で、低
しきい値動作、高出力動作および高温動作が容易に得ら
れる。しかしながら、ｐｎ接合電流ブロック層の寄生容
量が非常に大きく、高速変調に適さないという問題があ
る。一方、後者の高抵抗埋め込み構造では、埋め込み層
の寄生容量が小さく高速変調が可能であるが、電流阻止
効果がｐｎ埋め込み構造ほど強くなく、高出力動作およ
び高温動作が難しいという問題がある。
体レーザにおいては、発光領域をなす活性層の側面をメ
サストライプ状に加工し、電流狭窄層で埋め込んだ構造
をとることにより、しきい電流の低減と発振横モードの
制御を行うのが一般的である。このような埋め込み型の
半導体レーザとしては、電流狭窄層にｐｎ逆接合を設け
て電流狭窄を行うｐｎ埋め込み構造と、電流狭窄層に電
気抵抗の高い半絶縁性半導体層を設けて電流狭窄を行う
高抵抗埋め込み構造とがよく知られている。前者のｐｎ
埋め込み構造は、ｐｎ接合による電流阻止効果が非常に
すぐれているので、高い効率でレーザ発振が可能で、低
しきい値動作、高出力動作および高温動作が容易に得ら
れる。しかしながら、ｐｎ接合電流ブロック層の寄生容
量が非常に大きく、高速変調に適さないという問題があ
る。一方、後者の高抵抗埋め込み構造では、埋め込み層
の寄生容量が小さく高速変調が可能であるが、電流阻止
効果がｐｎ埋め込み構造ほど強くなく、高出力動作およ
び高温動作が難しいという問題がある。
【０００３】図６は、高抵抗埋め込み構造の半導体レー
ザ従来例である（SUSUMU ASADA et.al,IEEE JOURNAL OF
QUANTUM ELECTRONICS,VOL25,NO.6 P.P.1362-1368,JUNE
1989 を参照した）。図中の６０１から６０７は、それ
ぞれｎ型ＩｎＰ基板（６０１）、ノンドープＩｎＧａＡ
ｓＰ活性層（６０２）、ｐ型ＩｎＰクラッド層（６０
３）、ノンドープＩｎＧａＰバリア層（６０４）、Ｆｅ
ドープ半絶縁性ＩｎＰ層（６０５）、ｐ側電極（６０
６）、ｎ側電極（６０７）である。Ｆｅドープ半絶縁性
ＩｎＰは、禁制帯中に形成される深い順位に、ｎ側から
注入された電子をトラップする効果があり、これを用い
て電流狭窄を行っている。しかしながら、Ｆｅドープ半
絶縁性ＩｎＰ層はｐ側から注入される正孔に対してはト
ラップとして働かないので、ｐ型クラッド層からＦｅド
ープ半絶縁性ＩｎＰ層に正孔が注入されると、トラップ
されている電子と容易に再結合し漏れ電流が流れてしま
うことになる。この漏れ電流は、高電流注入時や高温動
作時には特に顕著となり、レーザ特性を大幅に低下させ
てしまう。そこで、ｐ型クラッド層からＦｅドープ半絶
縁性ＩｎＰ層に正孔が注入されるのを防ぐために導入さ
れたのが、ＩｎＧａＰバリア層である。ＩｎＧａＰは、
ＩｎＰよりもバンドギャップが大きく、たとえばＩｎ組
成を０．５とすれば、ＩｎＰに対する、価電子帯のバン
ド不連続は約０．３ｅＶとなる。このため、ＩｎＧａＰ
層は、ｐ側ＩｎＰクラッド層からＦｅドープ半絶縁性Ｉ
ｎＰ層に正孔が注入されるのを防ぐバリア層として働く
ことが期待できる。 しかしながらｐ型ＩｎＰクラッド
層とＦｅドープ半絶縁性ＩｎＰ埋め込み層の間に挿入さ
れたＩｎＧａＰは、ＩｎＰよりもバンドギャップの大き
く、バリア層としての効果が期待されるが、Ｉｎｐとの
格子不整合が大きいという問題がある。たとえば、Ｉｎ
組成が０．５のＩｎＧａＰでは、ＩｎＰに対してバンド
ギャップが十分に大きく、価電子帯のバンド不連続量は
約０．３ｅＶであるが、ＩｎＰに比べて格子定数が３％
以上の格子不整合があり、ＩｎＰ層上にミスフィット転
位の発生なく結晶成長できる厚さは１０ｎｍ以下であ
る。バリア層として十分な効果を得るためには、２０ｎ
ｍ程度以上厚さが必要であるため、１０ｎｍ以下のＩｎ
ＧａＰ層では十分なバリア効果が得られないのが現状で
ある。
ザ従来例である（SUSUMU ASADA et.al,IEEE JOURNAL OF
QUANTUM ELECTRONICS,VOL25,NO.6 P.P.1362-1368,JUNE
1989 を参照した）。図中の６０１から６０７は、それ
ぞれｎ型ＩｎＰ基板（６０１）、ノンドープＩｎＧａＡ
ｓＰ活性層（６０２）、ｐ型ＩｎＰクラッド層（６０
３）、ノンドープＩｎＧａＰバリア層（６０４）、Ｆｅ
ドープ半絶縁性ＩｎＰ層（６０５）、ｐ側電極（６０
６）、ｎ側電極（６０７）である。Ｆｅドープ半絶縁性
ＩｎＰは、禁制帯中に形成される深い順位に、ｎ側から
注入された電子をトラップする効果があり、これを用い
て電流狭窄を行っている。しかしながら、Ｆｅドープ半
絶縁性ＩｎＰ層はｐ側から注入される正孔に対してはト
ラップとして働かないので、ｐ型クラッド層からＦｅド
ープ半絶縁性ＩｎＰ層に正孔が注入されると、トラップ
されている電子と容易に再結合し漏れ電流が流れてしま
うことになる。この漏れ電流は、高電流注入時や高温動
作時には特に顕著となり、レーザ特性を大幅に低下させ
てしまう。そこで、ｐ型クラッド層からＦｅドープ半絶
縁性ＩｎＰ層に正孔が注入されるのを防ぐために導入さ
れたのが、ＩｎＧａＰバリア層である。ＩｎＧａＰは、
ＩｎＰよりもバンドギャップが大きく、たとえばＩｎ組
成を０．５とすれば、ＩｎＰに対する、価電子帯のバン
ド不連続は約０．３ｅＶとなる。このため、ＩｎＧａＰ
層は、ｐ側ＩｎＰクラッド層からＦｅドープ半絶縁性Ｉ
ｎＰ層に正孔が注入されるのを防ぐバリア層として働く
ことが期待できる。 しかしながらｐ型ＩｎＰクラッド
層とＦｅドープ半絶縁性ＩｎＰ埋め込み層の間に挿入さ
れたＩｎＧａＰは、ＩｎＰよりもバンドギャップの大き
く、バリア層としての効果が期待されるが、Ｉｎｐとの
格子不整合が大きいという問題がある。たとえば、Ｉｎ
組成が０．５のＩｎＧａＰでは、ＩｎＰに対してバンド
ギャップが十分に大きく、価電子帯のバンド不連続量は
約０．３ｅＶであるが、ＩｎＰに比べて格子定数が３％
以上の格子不整合があり、ＩｎＰ層上にミスフィット転
位の発生なく結晶成長できる厚さは１０ｎｍ以下であ
る。バリア層として十分な効果を得るためには、２０ｎ
ｍ程度以上厚さが必要であるため、１０ｎｍ以下のＩｎ
ＧａＰ層では十分なバリア効果が得られないのが現状で
ある。
【０００４】また、格子不整合の小さいＩｎ組成のより
大きなＩｎＧａＰを用いれば、より厚いＩｎＧａＰ層の
成長が可能となるが、ＩｎＰとのバンドギャップ差が小
さくなりやはり十分なバリア効果は得られない。
大きなＩｎＧａＰを用いれば、より厚いＩｎＧａＰ層の
成長が可能となるが、ＩｎＰとのバンドギャップ差が小
さくなりやはり十分なバリア効果は得られない。
【０００５】
【発明が解決しようとする課題】このように従来、半絶
縁性埋め込み層を用いた高抵抗埋め込み構造の半導体レ
ーザにおいて、ｐ型クラッド層から半絶縁性埋め込み層
への正孔注入を防ぐために挿入されたバリア層は、十分
に大きなバリア効果が得られないという課題があった。
縁性埋め込み層を用いた高抵抗埋め込み構造の半導体レ
ーザにおいて、ｐ型クラッド層から半絶縁性埋め込み層
への正孔注入を防ぐために挿入されたバリア層は、十分
に大きなバリア効果が得られないという課題があった。
【０００６】本発明は、上記事情を考慮してなされたも
ので、その目的とすることは、半絶縁性埋め込み層の正
孔注入を阻止できる十分な効果のあるバリア層を具備し
た高抵抗埋め込み構造の半導体レーザを提供することに
ある。
ので、その目的とすることは、半絶縁性埋め込み層の正
孔注入を阻止できる十分な効果のあるバリア層を具備し
た高抵抗埋め込み構造の半導体レーザを提供することに
ある。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に本発明は、次のような構成を採用している。即ち本発
明は、特に発振波長が１〜１．６μｍの長波長帯高抵抗
埋め込み構造の半導体レーザにおいて、半絶縁性埋め込
み層に隣接するバリア層として、厚さが５０ｎｍ以上と
なるような構成とすることを特徴としている。これは、
バリア層として、半絶縁性埋め込み層とｐ型クラッド層
よりもバンドギャップが大きくかつ格子不整合の十分小
さい材料を用いて、高抵抗埋め込み構造のレーザ構成す
ることで実現される。またバリア層の効果が十分に発揮
される為には、経験的にバリア層の厚さ（ｎｍ）とバリ
アの高さ（ｅＶ）の積が５［ｎｍ・ｅＶ］以上必要であ
ることが判っており、バリア層の厚さを５０ｎｍ以上に
しておけば、バリアの高さが０．１ｅＶ程度と比較的小
さい場合にも半絶縁性埋め込み層への正孔注入を十分阻
止できる。ここで、本発明の望ましい実施態様として
は、次のようなものがあげられる。 （１）半導体基板はＧａＡｓである。 （２）発振波長が１〜１．６μｍとなる活性層を、Ｇａ
x Ｉｎ1-x Ｎy Ａｓ1-yを含む半導体層で形成する。
（０＜ｘ≦１，０＜ｙ＜１） （３）半絶縁性埋め込み層として、少なくともＧａを含
む半導体、例えばＩｎuＧａ1-u ＡｓV Ｐ1-V 混晶を用
いる（０≦ｕ＜１，０＜ｖ≦１） （４）半絶縁性埋め込み層への正孔注入を阻止するバリ
ア層として、少なくともＧａとＩｎＰとを含む半導体、
たとえばＩｎm Ｇａn Ａｌ1-m-n Ｐ混晶を用いて、厚さ
を５０ｎｍ以上とする（０＜ｍ≦１，０＜ｎ≦１，０＜
ｍ＋ｎ≦１） 上記（１）〜（４）の構成の高抵抗埋め込み構造では、
ＧａＡｓ基板上に波長１〜１．６μｍで発振する半導体
レーザが形成され、さらにＧａＡｓ基板と格子整合した
半絶縁性埋め込み層とクラッド層の間に、この二つの層
よりもバンドギャップが大きくかつＧａＡｓ基板に格子
整合した（格子不整合の十分小さい）バリア層を挿入す
ることができる。したがって、バリア層の厚さを十分に
大きくすることができ、半絶縁性埋め込み層への正孔注
入をより確実に阻止することが可能となる。
に本発明は、次のような構成を採用している。即ち本発
明は、特に発振波長が１〜１．６μｍの長波長帯高抵抗
埋め込み構造の半導体レーザにおいて、半絶縁性埋め込
み層に隣接するバリア層として、厚さが５０ｎｍ以上と
なるような構成とすることを特徴としている。これは、
バリア層として、半絶縁性埋め込み層とｐ型クラッド層
よりもバンドギャップが大きくかつ格子不整合の十分小
さい材料を用いて、高抵抗埋め込み構造のレーザ構成す
ることで実現される。またバリア層の効果が十分に発揮
される為には、経験的にバリア層の厚さ（ｎｍ）とバリ
アの高さ（ｅＶ）の積が５［ｎｍ・ｅＶ］以上必要であ
ることが判っており、バリア層の厚さを５０ｎｍ以上に
しておけば、バリアの高さが０．１ｅＶ程度と比較的小
さい場合にも半絶縁性埋め込み層への正孔注入を十分阻
止できる。ここで、本発明の望ましい実施態様として
は、次のようなものがあげられる。 （１）半導体基板はＧａＡｓである。 （２）発振波長が１〜１．６μｍとなる活性層を、Ｇａ
x Ｉｎ1-x Ｎy Ａｓ1-yを含む半導体層で形成する。
（０＜ｘ≦１，０＜ｙ＜１） （３）半絶縁性埋め込み層として、少なくともＧａを含
む半導体、例えばＩｎuＧａ1-u ＡｓV Ｐ1-V 混晶を用
いる（０≦ｕ＜１，０＜ｖ≦１） （４）半絶縁性埋め込み層への正孔注入を阻止するバリ
ア層として、少なくともＧａとＩｎＰとを含む半導体、
たとえばＩｎm Ｇａn Ａｌ1-m-n Ｐ混晶を用いて、厚さ
を５０ｎｍ以上とする（０＜ｍ≦１，０＜ｎ≦１，０＜
ｍ＋ｎ≦１） 上記（１）〜（４）の構成の高抵抗埋め込み構造では、
ＧａＡｓ基板上に波長１〜１．６μｍで発振する半導体
レーザが形成され、さらにＧａＡｓ基板と格子整合した
半絶縁性埋め込み層とクラッド層の間に、この二つの層
よりもバンドギャップが大きくかつＧａＡｓ基板に格子
整合した（格子不整合の十分小さい）バリア層を挿入す
ることができる。したがって、バリア層の厚さを十分に
大きくすることができ、半絶縁性埋め込み層への正孔注
入をより確実に阻止することが可能となる。
【０００８】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を詳細に説明する。 （第１の実施の形態）図１は、本発明の第１の実施の形
態に係わる半導体レーザの素子構造を模式的に示す断面
図である。図中の１０１〜１１１はそれぞれ、ｎ型Ｇａ
Ａｓ基板（１０１）、ｎ型ＩｎＧａＡｓＰクラッド層
（１０２）、ノンドープＧａＡｓ光ガイド層（１０
３）、ノンドープＧａＩｎＮＡｓ活性層（１０４）、ノ
ンドープＧａＡｓ光ガイド層（１０５）、ｐ型ＩｎＧａ
ＡｓＰクラッド層（１０６）、ｐ型ＧａＡｓコンタクト
層（１０７）、ノンドープＩｎＧａＰバリア層（１０
８）、ＦｅドープＩｎＧａＡｓＰ半絶縁性埋め込み層
（１０９）、ｐ側電極（１１０）、ｎ側電極（１１１）
である。図１の半導体レーザの作成工程の概略は以下の
通りである。まず、ｎ型ＧａＡｓ基板１０１上にＭＯＣ
ＶＤ法（有機金属気相成長法）により、ｎ型ＩｎＧａＡ
ｓＰクラッド層１０２を１．５μｍ、ノンドーブＧａＡ
ｓ光ガイド層１０３を０．１μｍ、ノンドープＧａＩｎ
ＮＡｓ活性層（発光波長１．３μｍ）１０４を０．１μ
ｍ、ノンドープＧａＡｓ光ガイド層１０５を０．１μ
ｍ、ｐ型ＩｎＩｎＡｓＰクラッド層１０６を１．５μ
ｍ、ｐ型ＧａＡｓコンタクト層１０７を０．２μｍ、順
次結晶成長する。次に、コンタクト層１０７上に設けた
ＳｉＯ2 膜をマスクとして、エッチングを行い、幅が
１．５μｍで深さが４μｍのメサストライプを形成す
る。次にＭＯＣＶＤ法によりノンドープＩｎＧａＰバリ
ア層１０８を０．２μｍ、ＦｅドープＩｎＧａＡｓＰ半
絶縁性埋め込み層１０９を３．８μｍ、順次結晶成長す
る。そして最後に、ｐ側電極１１０とｎ側電極１１１と
を形成し、ストライプと直角に劈開することにより図１
に示す半導体レーザが出来上がる。ここで、ＩｎＧａＡ
ｓＰ層とＩｎＧａＰ層はともにＧａＡｓ基板と格子整合
し、バンドギャップはそれぞれ約１．６ｅＶおよび１．
９ｅＶとなるように作製した。
の実施の形態を詳細に説明する。 （第１の実施の形態）図１は、本発明の第１の実施の形
態に係わる半導体レーザの素子構造を模式的に示す断面
図である。図中の１０１〜１１１はそれぞれ、ｎ型Ｇａ
Ａｓ基板（１０１）、ｎ型ＩｎＧａＡｓＰクラッド層
（１０２）、ノンドープＧａＡｓ光ガイド層（１０
３）、ノンドープＧａＩｎＮＡｓ活性層（１０４）、ノ
ンドープＧａＡｓ光ガイド層（１０５）、ｐ型ＩｎＧａ
ＡｓＰクラッド層（１０６）、ｐ型ＧａＡｓコンタクト
層（１０７）、ノンドープＩｎＧａＰバリア層（１０
８）、ＦｅドープＩｎＧａＡｓＰ半絶縁性埋め込み層
（１０９）、ｐ側電極（１１０）、ｎ側電極（１１１）
である。図１の半導体レーザの作成工程の概略は以下の
通りである。まず、ｎ型ＧａＡｓ基板１０１上にＭＯＣ
ＶＤ法（有機金属気相成長法）により、ｎ型ＩｎＧａＡ
ｓＰクラッド層１０２を１．５μｍ、ノンドーブＧａＡ
ｓ光ガイド層１０３を０．１μｍ、ノンドープＧａＩｎ
ＮＡｓ活性層（発光波長１．３μｍ）１０４を０．１μ
ｍ、ノンドープＧａＡｓ光ガイド層１０５を０．１μ
ｍ、ｐ型ＩｎＩｎＡｓＰクラッド層１０６を１．５μ
ｍ、ｐ型ＧａＡｓコンタクト層１０７を０．２μｍ、順
次結晶成長する。次に、コンタクト層１０７上に設けた
ＳｉＯ2 膜をマスクとして、エッチングを行い、幅が
１．５μｍで深さが４μｍのメサストライプを形成す
る。次にＭＯＣＶＤ法によりノンドープＩｎＧａＰバリ
ア層１０８を０．２μｍ、ＦｅドープＩｎＧａＡｓＰ半
絶縁性埋め込み層１０９を３．８μｍ、順次結晶成長す
る。そして最後に、ｐ側電極１１０とｎ側電極１１１と
を形成し、ストライプと直角に劈開することにより図１
に示す半導体レーザが出来上がる。ここで、ＩｎＧａＡ
ｓＰ層とＩｎＧａＰ層はともにＧａＡｓ基板と格子整合
し、バンドギャップはそれぞれ約１．６ｅＶおよび１．
９ｅＶとなるように作製した。
【０００９】図１のような構造の高抵抗埋め込み型の半
導体レーザでは、半絶縁性埋め込み層とｐ型クラッド層
の間に、両者よりもバンドギャップが大きく、しかも十
分に厚いバリア層が挿入されている。このため、ｐ型ク
ラッド層から半絶縁性埋め込み層の正孔注入は完全に抑
制される。したがって、高電流注入時や高温動作時にも
埋め込み層を介して流れる漏れ電流は非常に小さく、高
出力でしかも温度特性の優れた半導体レーザが得られ
る。
導体レーザでは、半絶縁性埋め込み層とｐ型クラッド層
の間に、両者よりもバンドギャップが大きく、しかも十
分に厚いバリア層が挿入されている。このため、ｐ型ク
ラッド層から半絶縁性埋め込み層の正孔注入は完全に抑
制される。したがって、高電流注入時や高温動作時にも
埋め込み層を介して流れる漏れ電流は非常に小さく、高
出力でしかも温度特性の優れた半導体レーザが得られ
る。
【００１０】なお本実施例の形態では、半導体基板とし
てｎ型ＧａＡｓ基板を用いたが、ｐ型ＧａＡｓ基板を用
いても、ｐ型層とｎ型層を反転させることで同様な構造
を実現可能である。
てｎ型ＧａＡｓ基板を用いたが、ｐ型ＧａＡｓ基板を用
いても、ｐ型層とｎ型層を反転させることで同様な構造
を実現可能である。
【００１１】（第２の実施の形態）図２は、本発明の第
２の実施の形態に係わる半導体レーザの素子構造を模式
的に示す断面図である。図中の２０１〜２１２はそれぞ
れ、ｎ型ＧａＡｓ基板（２０１）、ｎ型ＩｎＧａＡｓＰ
クラッド層（２０２）、ノンドープＧａＡｓ光ガイド層
（２０３）、ノンドープＧａＩｎＮＡｓ活性層（２０
４）、ノンドープＧａＡｓ光ガイド層（２０５）、ｐ型
ＩｎＧａＡｓＰ第１クラッド層（２０６）、Ｆｅドープ
ＩｎＧａＰ半絶縁性埋め込み層（２０７）、厚さ０．３
μｍのｎ型ＩｎＧａＰバリア層（２０８）、ｐ型ＩｎＧ
ａＡｓＰ第２クラッド層（２０９）、ｐ型ＧａＡｓコン
タクト層（２１０）、ｐ側電極（２１１）、ｎ側電極
（２１２）である。本実施例は、３回のＭＯＣＶＤ成長
により作製される、いわゆるＳＩ−ＰＢＨ構造（Semiin
sulating-Planar Buried Heterostructure）に本発明を
適用したものである。
２の実施の形態に係わる半導体レーザの素子構造を模式
的に示す断面図である。図中の２０１〜２１２はそれぞ
れ、ｎ型ＧａＡｓ基板（２０１）、ｎ型ＩｎＧａＡｓＰ
クラッド層（２０２）、ノンドープＧａＡｓ光ガイド層
（２０３）、ノンドープＧａＩｎＮＡｓ活性層（２０
４）、ノンドープＧａＡｓ光ガイド層（２０５）、ｐ型
ＩｎＧａＡｓＰ第１クラッド層（２０６）、Ｆｅドープ
ＩｎＧａＰ半絶縁性埋め込み層（２０７）、厚さ０．３
μｍのｎ型ＩｎＧａＰバリア層（２０８）、ｐ型ＩｎＧ
ａＡｓＰ第２クラッド層（２０９）、ｐ型ＧａＡｓコン
タクト層（２１０）、ｐ側電極（２１１）、ｎ側電極
（２１２）である。本実施例は、３回のＭＯＣＶＤ成長
により作製される、いわゆるＳＩ−ＰＢＨ構造（Semiin
sulating-Planar Buried Heterostructure）に本発明を
適用したものである。
【００１２】（第３の実施の形態）図３は本発明の第３
の実施の形態に係わる半導体レーザの素子構造を模式的
に示す断面図である。図中の３０１〜３１３はそれぞ
れ、ｎ型ＧａＡｓ基板（３０１）、ｎ型ＩｎＧａＡｓＰ
クラッド層（３０２）、ノンドープＧａＡｓ光ガイド層
（３０３）、ノンドープＧａＩｎＮＡｓ活性層（３０
４）、ノンドープＧａＡｓ光ガイド層（３０５）、ｐ型
ＩｎＧａＡｓＰ第１クラッド層（３０６）、Ｆｅドープ
ＩｎＧａＡｓＰ半絶縁性埋め込み層（３０７）、ｎ型Ｉ
ｎＧａＡｓＰ中間層（３０８）、厚さ０．３μｍのｎ型
ＩｎＧａＰバリア層（３０９）、ｐ型ＩｎＧａＡｓＰ第
２クラッド層（３１０）、ｐ型ＧａＡｓコンタクト層
（３１１）、ｐ側電極（３１２）、ｎ側電極（３１３）
である。本実施例は、第２の実施例に加えて、ｎ型Ｉｎ
ＧａＰバリア層３０９とＦｅドープＩｎＧａＡｓＰ半絶
縁性埋め込み層３０７の間に、両者の中間組成のｎ型Ｉ
ｎＧａＡｓＰ中間層３０８を加えたものである。この中
間層は、素子の信頼性向上に有効である。
の実施の形態に係わる半導体レーザの素子構造を模式的
に示す断面図である。図中の３０１〜３１３はそれぞ
れ、ｎ型ＧａＡｓ基板（３０１）、ｎ型ＩｎＧａＡｓＰ
クラッド層（３０２）、ノンドープＧａＡｓ光ガイド層
（３０３）、ノンドープＧａＩｎＮＡｓ活性層（３０
４）、ノンドープＧａＡｓ光ガイド層（３０５）、ｐ型
ＩｎＧａＡｓＰ第１クラッド層（３０６）、Ｆｅドープ
ＩｎＧａＡｓＰ半絶縁性埋め込み層（３０７）、ｎ型Ｉ
ｎＧａＡｓＰ中間層（３０８）、厚さ０．３μｍのｎ型
ＩｎＧａＰバリア層（３０９）、ｐ型ＩｎＧａＡｓＰ第
２クラッド層（３１０）、ｐ型ＧａＡｓコンタクト層
（３１１）、ｐ側電極（３１２）、ｎ側電極（３１３）
である。本実施例は、第２の実施例に加えて、ｎ型Ｉｎ
ＧａＰバリア層３０９とＦｅドープＩｎＧａＡｓＰ半絶
縁性埋め込み層３０７の間に、両者の中間組成のｎ型Ｉ
ｎＧａＡｓＰ中間層３０８を加えたものである。この中
間層は、素子の信頼性向上に有効である。
【００１３】（第４の実施の形態）図４は、本発明の第
４の実施の形態に係わる半導体レーザの素子構造を模式
的に示す断面図である。図中の４０１〜４１３はそれぞ
れ、ｎ型ＧａＡｓ基板（４０１）、ｎ型ＩｎＧａＡｓＰ
クラッド層（４０２）、ノンドープＧａＡｓ光ガイド層
（４０３）、ノンドープＧａＩｎＮＡｓ活性層（４０
４）、ノンドープＧａＡｓ光ガイド層（４０５）、ｐ型
ＩｎＧａＡｓＰ第１クラッド層（４０６）、厚さ０．２
μｍのノンドープＩｎＧａＰバリア層（４０７）、Ｆｅ
ドープＩｎＧａＡｓＰ半絶縁性埋め込み層（４０８）、
厚さ０．３μｍのｎ型ＩｎＧａＰバリア層（４０９）、
ｐ型ＩｎＧａＡｓＰ第２クラッド層（４１０）、ｐ型Ｇ
ａＡｓコンタクト層（４１１）、ｐ側電極（４１２）、
ｎ側電極（４１３）である。本実施例は、第２の実施の
形態に加えて、ノンドープＩｎＧａＰバリア層４０７を
挿入したもので、このバリア層を加えることで、Ｆｅド
ープＩｎＧａＡｓＰ半絶縁性埋め込み層とｐ型ＩｎＧａ
ＡｓＰクラッド層は２つのＩｎＧａＰバリア層により完
全に分離されることになる。したがって、ｐ型ＩｎＧａ
ＡｓＰクラッド層からＦｅドープＩｎＧａＡｓＰ半絶縁
性埋め込み層へ正孔注入がよりいっそう抑制される。
４の実施の形態に係わる半導体レーザの素子構造を模式
的に示す断面図である。図中の４０１〜４１３はそれぞ
れ、ｎ型ＧａＡｓ基板（４０１）、ｎ型ＩｎＧａＡｓＰ
クラッド層（４０２）、ノンドープＧａＡｓ光ガイド層
（４０３）、ノンドープＧａＩｎＮＡｓ活性層（４０
４）、ノンドープＧａＡｓ光ガイド層（４０５）、ｐ型
ＩｎＧａＡｓＰ第１クラッド層（４０６）、厚さ０．２
μｍのノンドープＩｎＧａＰバリア層（４０７）、Ｆｅ
ドープＩｎＧａＡｓＰ半絶縁性埋め込み層（４０８）、
厚さ０．３μｍのｎ型ＩｎＧａＰバリア層（４０９）、
ｐ型ＩｎＧａＡｓＰ第２クラッド層（４１０）、ｐ型Ｇ
ａＡｓコンタクト層（４１１）、ｐ側電極（４１２）、
ｎ側電極（４１３）である。本実施例は、第２の実施の
形態に加えて、ノンドープＩｎＧａＰバリア層４０７を
挿入したもので、このバリア層を加えることで、Ｆｅド
ープＩｎＧａＡｓＰ半絶縁性埋め込み層とｐ型ＩｎＧａ
ＡｓＰクラッド層は２つのＩｎＧａＰバリア層により完
全に分離されることになる。したがって、ｐ型ＩｎＧａ
ＡｓＰクラッド層からＦｅドープＩｎＧａＡｓＰ半絶縁
性埋め込み層へ正孔注入がよりいっそう抑制される。
【００１４】（第５の実施の形態）図５は、本発明の第
５の実施の形態に係わる半導体レーザの素子構造を模式
的に示す断面図である。図中の５０１〜５１２はそれぞ
れ、ｐ型ＧａＡｓ基板（５０１）、ｐ型ＩｎＧａＡｓＰ
クラッド層（５０２）、ノンドープＧａＡｓ光ガイド層
（５０３）、ノンドープＧａＩｎＮＡｓ活性層（５０
４）、ノンドープＧａＡｓ光ガイド層（５０５）、ｎ型
ＩｎＧａＡｓＰ第１クラッド層（５０６）、厚さ０．２
μｍのノンドープＩｎＧａＰバリア層（５０７）、Ｆｅ
ドープＩｎＧａＰ半絶縁性埋め込み層（５０８）、ｎ型
ＩｎＧａＡｓＰ第２クラッド層（５０９）、ｎ型ＧａＡ
ｓコンタクト層（５１０）、ｎ側電極（５１２）、ｎ側
電極（５１３）である。本実施の形態は、ｐ型ＧａＡｓ
基板を用いたＳＩ−ＰＢＨ構造の高抵抗埋め込み構造に
本発明を適用したものである。この場合は、一つのＩｎ
ＧａＰバリア層で、ＦｅドープＩｎＧａＡｓＰ半絶縁性
埋め込み層とｐ型ＩｎＧａＡｓＰクラッド層を分離する
ことができる。
５の実施の形態に係わる半導体レーザの素子構造を模式
的に示す断面図である。図中の５０１〜５１２はそれぞ
れ、ｐ型ＧａＡｓ基板（５０１）、ｐ型ＩｎＧａＡｓＰ
クラッド層（５０２）、ノンドープＧａＡｓ光ガイド層
（５０３）、ノンドープＧａＩｎＮＡｓ活性層（５０
４）、ノンドープＧａＡｓ光ガイド層（５０５）、ｎ型
ＩｎＧａＡｓＰ第１クラッド層（５０６）、厚さ０．２
μｍのノンドープＩｎＧａＰバリア層（５０７）、Ｆｅ
ドープＩｎＧａＰ半絶縁性埋め込み層（５０８）、ｎ型
ＩｎＧａＡｓＰ第２クラッド層（５０９）、ｎ型ＧａＡ
ｓコンタクト層（５１０）、ｎ側電極（５１２）、ｎ側
電極（５１３）である。本実施の形態は、ｐ型ＧａＡｓ
基板を用いたＳＩ−ＰＢＨ構造の高抵抗埋め込み構造に
本発明を適用したものである。この場合は、一つのＩｎ
ＧａＰバリア層で、ＦｅドープＩｎＧａＡｓＰ半絶縁性
埋め込み層とｐ型ＩｎＧａＡｓＰクラッド層を分離する
ことができる。
【００１５】なお上記第１から第５の実施の形態におい
ては、クラッド層と半絶縁性埋め込み層１０９にＩｎＧ
ａＡｓＰを、バリア層にＩｎＧａＰを用いたが、たとえ
ば、クラッド層と半絶縁性埋め込み層にＩｎＧａＰを、
バリア層にＩｎＧａＡｌＰを用いるなど、本発明の趣旨
を逸脱しない範囲で混晶組成を変化させてもよいことは
いうまでもない。さらに、活性層にはＧａＩｎＮＡｓ層
を用いたが、ＧａＩｎＮＡｓ／ＧａＩｎＡｓＰ量子井戸
構造を用いることも可能である。
ては、クラッド層と半絶縁性埋め込み層１０９にＩｎＧ
ａＡｓＰを、バリア層にＩｎＧａＰを用いたが、たとえ
ば、クラッド層と半絶縁性埋め込み層にＩｎＧａＰを、
バリア層にＩｎＧａＡｌＰを用いるなど、本発明の趣旨
を逸脱しない範囲で混晶組成を変化させてもよいことは
いうまでもない。さらに、活性層にはＧａＩｎＮＡｓ層
を用いたが、ＧａＩｎＮＡｓ／ＧａＩｎＡｓＰ量子井戸
構造を用いることも可能である。
【００１６】
【発明の効果】以上詳述したように本発明によれば、ｐ
型クラッド層と半絶縁性埋め込み層の間に、この両者よ
りバンドギャップが大きくかつ、５０ｎｍ以上の十分な
厚さのバリア層を配置することで、ｐ型クラッド層から
半絶縁性埋め込み層への正孔注入が完全に抑制される。
したがって、高電流注入時や高温動作時にも埋め込み層
を介して流れる漏れ電流は非常に小さい。これにより、
高速動作に優れた高抵抗埋め込み構造においても、ｐｎ
埋め込み構造と同様に高出力でしかも温度特性の優れた
半導体レーザが得られる。
型クラッド層と半絶縁性埋め込み層の間に、この両者よ
りバンドギャップが大きくかつ、５０ｎｍ以上の十分な
厚さのバリア層を配置することで、ｐ型クラッド層から
半絶縁性埋め込み層への正孔注入が完全に抑制される。
したがって、高電流注入時や高温動作時にも埋め込み層
を介して流れる漏れ電流は非常に小さい。これにより、
高速動作に優れた高抵抗埋め込み構造においても、ｐｎ
埋め込み構造と同様に高出力でしかも温度特性の優れた
半導体レーザが得られる。
【図１】本発明の第１の実施の形態に係わる半導体レー
ザの素子構造を示す断面図。
ザの素子構造を示す断面図。
【図２】本発明の第２の実施の形態に係わる半導体レー
ザの素子構造を示す断面図。
ザの素子構造を示す断面図。
【図３】本発明の第３の実施の形態に係わる半導体レー
ザの素子構造を示す断面図。
ザの素子構造を示す断面図。
【図４】本発明の第４の実施の形態に係わる半導体レー
ザの素子構造を示す断面図。
ザの素子構造を示す断面図。
【図５】本発明の第５の実施の形態に係わる半導体レー
ザの素子構造を示す断面図。
ザの素子構造を示す断面図。
【図６】従来例の半導体レーザの素子構造を示す断面
図。
図。
１０１，２０１，３０１，４０１…ｎ型ＧａＡｓ基板 １０２，２０２，３０２，４０２，５０６…ｎ型ＩｎＧ
ａＡｓＰクラッド層 １０３，１０５，２０３，２０５，３０３，３０５，４
０３，４０５，５０３，５０５…ノンドープＧａＡｓ光
ガイド層 １０４，２０４，３０４，４０４，５０４…ノンドープ
ＧａＩｎＮＡｓ…活性層 １０６，２０４，３０６，４０６，５０２…ｐ型ＩｎＧ
ａＡｓＰクラッド層 １０７，２１０，３１１，４１１…ｐ型ＧａＡｓコンタ
クト層 １０８，４０７，５０７…ノンドープＩｎＧａＰバリア
層 １０９，２０７，３０７，４０８，５０８…Ｆｅドープ
半絶縁性ＩｎＧａＡｓＰ埋め込み層 １１０，２１１，３１２，４１２，５１２，６０６…ｐ
側電極 １１１，２１２，３１３，４１３，５１１，６０７…ｎ
側電極 ２０８，３０９，４０９…ｎ型ＩｎＧａＰバリア層 ３０８…ｎ型ＩｎＧａＡｓＰ中間層 ５０１…ｐ型ＧａＡｓ基板 ５１０…ｎ型ＧａＡｓコンタクト層 ６０１…ｎ型ＩｎＰ基板 ６０２…ノンドープＩｎＧａＡｓＰ活性層 ６０３…ｐ型ＩｎＰクラッド層 ６０４…ノンドープＩｎＧａＰバリア層 ６０５…Ｆｅドープ半絶縁性ＩｎＰ埋め込み層
ａＡｓＰクラッド層 １０３，１０５，２０３，２０５，３０３，３０５，４
０３，４０５，５０３，５０５…ノンドープＧａＡｓ光
ガイド層 １０４，２０４，３０４，４０４，５０４…ノンドープ
ＧａＩｎＮＡｓ…活性層 １０６，２０４，３０６，４０６，５０２…ｐ型ＩｎＧ
ａＡｓＰクラッド層 １０７，２１０，３１１，４１１…ｐ型ＧａＡｓコンタ
クト層 １０８，４０７，５０７…ノンドープＩｎＧａＰバリア
層 １０９，２０７，３０７，４０８，５０８…Ｆｅドープ
半絶縁性ＩｎＧａＡｓＰ埋め込み層 １１０，２１１，３１２，４１２，５１２，６０６…ｐ
側電極 １１１，２１２，３１３，４１３，５１１，６０７…ｎ
側電極 ２０８，３０９，４０９…ｎ型ＩｎＧａＰバリア層 ３０８…ｎ型ＩｎＧａＡｓＰ中間層 ５０１…ｐ型ＧａＡｓ基板 ５１０…ｎ型ＧａＡｓコンタクト層 ６０１…ｎ型ＩｎＰ基板 ６０２…ノンドープＩｎＧａＡｓＰ活性層 ６０３…ｐ型ＩｎＰクラッド層 ６０４…ノンドープＩｎＧａＰバリア層 ６０５…Ｆｅドープ半絶縁性ＩｎＰ埋め込み層
Claims (2)
- 【請求項１】活性層を少なくとも含む半導体層が設けら
れた半導体基板が、メサストライプ状に構成され、該メ
サストライプの側面が、少なくとも半絶縁性半導体層を
含む半導体埋め込み層で埋め込まれた構成を、少なくと
も有する半導体レーザにおいて、前記半導体埋め込み層
中に、半絶縁性半導体層と半導体基板の両方より禁制帯
幅が大きくかつ厚さが５０ｎｍ以上の半導体層を含むこ
とを特徴とする半導体レーザ。 - 【請求項２】請求項１記載の半導体レーザにおいて、半
導体基板がＧａとＡｓとを、活性層がＧａとＡｓとＮと
を、半絶縁性半導体層が少なくともＧａを、半絶縁性半
導体層と半導体基板の両方より禁制帯幅が大きくかつ厚
さが５０ｎｍ以上の半導体層がＧａとＩｎとＰとを、そ
れぞれ構成元素として少なくとも含むことを特徴とする
半導体レーザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06564197A JP3403915B2 (ja) | 1997-03-19 | 1997-03-19 | 半導体レーザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06564197A JP3403915B2 (ja) | 1997-03-19 | 1997-03-19 | 半導体レーザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10261831A true JPH10261831A (ja) | 1998-09-29 |
| JP3403915B2 JP3403915B2 (ja) | 2003-05-06 |
Family
ID=13292858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06564197A Expired - Fee Related JP3403915B2 (ja) | 1997-03-19 | 1997-03-19 | 半導体レーザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3403915B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013149665A (ja) * | 2012-01-17 | 2013-08-01 | Sumitomo Electric Ind Ltd | 量子カスケード半導体レーザ |
| CN104953469A (zh) * | 2015-04-30 | 2015-09-30 | 吉林大学 | GaAs衬底ZnO微米棒端面出光的发光器件及其制备方法 |
| JP6537742B1 (ja) * | 2018-05-28 | 2019-07-03 | 三菱電機株式会社 | 半導体レーザ装置 |
-
1997
- 1997-03-19 JP JP06564197A patent/JP3403915B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013149665A (ja) * | 2012-01-17 | 2013-08-01 | Sumitomo Electric Ind Ltd | 量子カスケード半導体レーザ |
| CN104953469A (zh) * | 2015-04-30 | 2015-09-30 | 吉林大学 | GaAs衬底ZnO微米棒端面出光的发光器件及其制备方法 |
| JP6537742B1 (ja) * | 2018-05-28 | 2019-07-03 | 三菱電機株式会社 | 半導体レーザ装置 |
| WO2019229799A1 (ja) * | 2018-05-28 | 2019-12-05 | 三菱電機株式会社 | 半導体レーザ装置 |
| TWI729388B (zh) * | 2018-05-28 | 2021-06-01 | 日商三菱電機股份有限公司 | 半導體雷射裝置 |
| US11552451B2 (en) | 2018-05-28 | 2023-01-10 | Mitsubishi Electric Corporation | Semiconductor laser device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3403915B2 (ja) | 2003-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8063408B2 (en) | Integrated semiconductor optical device and optical apparatus using the same | |
| JPH05243669A (ja) | 半導体レーザ素子 | |
| EP0975073B1 (en) | Semiconductor laser | |
| US20110002352A1 (en) | Optical waveguide integrated semiconductor optical device and manufacturing method therefor | |
| JPH07106685A (ja) | 半導体レーザ | |
| JP2010010622A (ja) | 半導体光素子 | |
| JPH08255950A (ja) | 半導体レーザ | |
| JPH05102600A (ja) | 半導体レーザ | |
| JPH0786678A (ja) | 半導体レーザ装置 | |
| EP0915542B1 (en) | Semiconductor laser having improved current blocking layers and method of forming the same | |
| US7271422B2 (en) | Semiconductor optical device | |
| JP3403915B2 (ja) | 半導体レーザ | |
| JPH0697592A (ja) | 半導体レーザ及びその製造方法 | |
| US20040136427A1 (en) | Semiconductor optical device | |
| US5170404A (en) | Semiconductor laser device suitable for optical communications systems drive | |
| JPH11307880A (ja) | 半導体発光装置 | |
| JP4983791B2 (ja) | 光半導体素子 | |
| JPH1187764A (ja) | 半導体発光装置とその製造方法 | |
| US7208774B2 (en) | Semiconductor optical device | |
| JPH09129969A (ja) | 半導体レーザ | |
| JPH1012958A (ja) | 半導体レーザ装置，及びその製造方法 | |
| JP4164248B2 (ja) | 半導体素子及びその製造方法、及び半導体光装置 | |
| JP2004111743A (ja) | 半導体光素子 | |
| JPH04150087A (ja) | 可視光半導体レーザ装置 | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080229 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |