JPH0595171A - 半導体発光素子の製造方法 - Google Patents
半導体発光素子の製造方法Info
- Publication number
- JPH0595171A JPH0595171A JP25518791A JP25518791A JPH0595171A JP H0595171 A JPH0595171 A JP H0595171A JP 25518791 A JP25518791 A JP 25518791A JP 25518791 A JP25518791 A JP 25518791A JP H0595171 A JPH0595171 A JP H0595171A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- conductivity type
- groove
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 発光領域のクラッド層となる半導体層と、こ
の半導体層と同じ導電形の電流ブロック層を構成する半
導体層とが接触しないように完全に分離して形成し、こ
れらの接触に起因するリーク電流を皆無にすることを目
的とする。 【構成】 第１導電形の第１半導体層上に、活性層とな
る第２半導体層と、第１導電形と反対の第２導電形をも
つクラッド層となる第３半導体層と、第２導電形の第４
半導体層と、第２導電形の第５半導体層を順次平坦にエ
ピタキシャル成長した後、発光領域のクラッド層となる
第３半導体層と、電流ブロック層を構成する前記第３半
導体層とを完全に分離して形成することを特徴としてい
る。
の半導体層と同じ導電形の電流ブロック層を構成する半
導体層とが接触しないように完全に分離して形成し、こ
れらの接触に起因するリーク電流を皆無にすることを目
的とする。 【構成】 第１導電形の第１半導体層上に、活性層とな
る第２半導体層と、第１導電形と反対の第２導電形をも
つクラッド層となる第３半導体層と、第２導電形の第４
半導体層と、第２導電形の第５半導体層を順次平坦にエ
ピタキシャル成長した後、発光領域のクラッド層となる
第３半導体層と、電流ブロック層を構成する前記第３半
導体層とを完全に分離して形成することを特徴としてい
る。
Description
【０００１】
【産業上の利用分野】本発明は、光通信において用いら
れる半導体発光素子の製造方法に関するものである。
れる半導体発光素子の製造方法に関するものである。
【０００２】
【従来の技術】図３（ａ）〜（ｃ）は従来の半導体発光
素子の製造方法を工程順に示した断面図である。なお、
この例はＩｎＧａＡｓＰ／ＩｎＰ系半導体レーザの場合
を示す。図３において、１はｐ+ −ＩｎＰ基板、２はＩ
ｎＧａＡｓＰ活性層（以下、単に活性層という）、３は
ｎ+ −ＩｎＰ層、９はｐ+ −ＩｎＰ層、１０はｎ+ −Ｉ
ｎＰ層、１１はｐ+ −ＩｎＰ層、１２はｎ+ −ＩｎＰ層
である。また、Ｃはメサエッチングによる溝である。
素子の製造方法を工程順に示した断面図である。なお、
この例はＩｎＧａＡｓＰ／ＩｎＰ系半導体レーザの場合
を示す。図３において、１はｐ+ −ＩｎＰ基板、２はＩ
ｎＧａＡｓＰ活性層（以下、単に活性層という）、３は
ｎ+ −ＩｎＰ層、９はｐ+ −ＩｎＰ層、１０はｎ+ −Ｉ
ｎＰ層、１１はｐ+ −ＩｎＰ層、１２はｎ+ −ＩｎＰ層
である。また、Ｃはメサエッチングによる溝である。
【０００３】次に、製造方法について説明する。まず、
図３（ａ）のように、ｐ+ −ＩｎＰ基板１上にＭＯＶＰ
Ｅ法等を用いて活性層２，ｎ+ −ＩｎＰ層３を順次平坦
に形成する。次に、図３（ｂ）のように、必要な活性層
幅Ｗを残してｐ+ −ＩｎＰ基板１までメサエッチングを
する。最後に図３（ｃ）のように、ｐ+ −ＩｎＰ層９，
ｎ+ −ＩｎＰ層１０，ｐ+ −ＩｎＰ層１１，ｎ+ −Ｉｎ
Ｐ層１２をＬＰＥ法（液相エピタキシャル法）を用いて
順次埋込み成長する。
図３（ａ）のように、ｐ+ −ＩｎＰ基板１上にＭＯＶＰ
Ｅ法等を用いて活性層２，ｎ+ −ＩｎＰ層３を順次平坦
に形成する。次に、図３（ｂ）のように、必要な活性層
幅Ｗを残してｐ+ −ＩｎＰ基板１までメサエッチングを
する。最後に図３（ｃ）のように、ｐ+ −ＩｎＰ層９，
ｎ+ −ＩｎＰ層１０，ｐ+ −ＩｎＰ層１１，ｎ+ −Ｉｎ
Ｐ層１２をＬＰＥ法（液相エピタキシャル法）を用いて
順次埋込み成長する。
【０００４】次に、動作について説明する。まず、図３
（ｃ）において、ｎ+ −ＩｎＰ層１２とｐ+ −ＩｎＰ基
板１との間に活性層２を間に挟むｐ+ ｎ+ 接合に対する
順方向電圧を印加すると、中央部のｎ+ −ＩｎＰ層３お
よび１２より電子が、また、ｐ+ −ＩｎＰ基板１よりホ
ールが活性層２に流れ込み、この活性層２のバンドギャ
ップで定まる波長の光が発生する。ここで、ｐ+ −Ｉｎ
Ｐ層９，ｎ+ −ＩｎＰ層１０とｐ+ −ＩｎＰ層１１をは
さむ領域、すなわち図３（ｃ）の中央部以外はｐｎｐｎ
ブロック構造を形成しているため理想的には電流は流れ
ないものとなる。中央の活性層２より発生した光は、図
３（ｃ）の断面図に対し垂直方向にへき開面をハーフミ
ラーとした共振器を形成しているため、共振器方向に反
射および誘導放出を繰り返し増幅され、上記へき開面よ
りレーザ光として出射される。
（ｃ）において、ｎ+ −ＩｎＰ層１２とｐ+ −ＩｎＰ基
板１との間に活性層２を間に挟むｐ+ ｎ+ 接合に対する
順方向電圧を印加すると、中央部のｎ+ −ＩｎＰ層３お
よび１２より電子が、また、ｐ+ −ＩｎＰ基板１よりホ
ールが活性層２に流れ込み、この活性層２のバンドギャ
ップで定まる波長の光が発生する。ここで、ｐ+ −Ｉｎ
Ｐ層９，ｎ+ −ＩｎＰ層１０とｐ+ −ＩｎＰ層１１をは
さむ領域、すなわち図３（ｃ）の中央部以外はｐｎｐｎ
ブロック構造を形成しているため理想的には電流は流れ
ないものとなる。中央の活性層２より発生した光は、図
３（ｃ）の断面図に対し垂直方向にへき開面をハーフミ
ラーとした共振器を形成しているため、共振器方向に反
射および誘導放出を繰り返し増幅され、上記へき開面よ
りレーザ光として出射される。
【０００５】
【発明が解決しようとする課題】従来の半導体発光素子
の製造方法は、以上のようにｐ+ −ＩｎＰ層９，ｎ+ −
ＩｎＰ層１０，ｐ+ −ＩｎＰ層１１，ｎ+ −ＩｎＰ層１
２による電流ブロック層をＬＰＥ法により形成していた
が、ＬＰＥ法の制御性の悪さのためｎ+ −ＩｎＰ層１０
とｎ+ −ＩｎＰ層３および１２が接触し、リーク電流を
増加させるおそれがあった。
の製造方法は、以上のようにｐ+ −ＩｎＰ層９，ｎ+ −
ＩｎＰ層１０，ｐ+ −ＩｎＰ層１１，ｎ+ −ＩｎＰ層１
２による電流ブロック層をＬＰＥ法により形成していた
が、ＬＰＥ法の制御性の悪さのためｎ+ −ＩｎＰ層１０
とｎ+ −ＩｎＰ層３および１２が接触し、リーク電流を
増加させるおそれがあった。
【０００６】本発明は、上記のような問題点を解消する
ためになされたもので、電流ブロック層として用いる半
導体層はＬＰＥ法を用いずに形成し、最後の埋込み成長
は難しい制御性の必要でないＬＰＥ法により２層のみの
成長を行うことで、高性能な半導体発光素子が得られる
製造方法を提供することを目的とする。
ためになされたもので、電流ブロック層として用いる半
導体層はＬＰＥ法を用いずに形成し、最後の埋込み成長
は難しい制御性の必要でないＬＰＥ法により２層のみの
成長を行うことで、高性能な半導体発光素子が得られる
製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明に係る半導体発光
素子の製造方法は、第１導電形の第１半導体層上にこの
第１半導体層よりバンドギャップが狭く、かつ前記第１
半導体層と容易に選択エッチング可能な活性層となる第
２半導体層，この第２半導体層よりバンドギャップが広
く、かつ容易に選択エッチング可能で第１導電形と反対
の第２導電形をもつクラッド層となる第３半導体層，こ
の第３半導体層と容易に選択エッチング可能で、かつ第
２導電形の第４半導体層，および第２導電形をもち、か
つ前記第４半導体層と容易に選択エッチング可能な第５
半導体層，を順次平坦にエピタキシャル成長する工程
と、前記第５半導体層上に適宜な活性層幅が残るように
絶縁膜をパターニングし、これをマスクとして前記第５
半導体層および第４半導体層を選択エッチングして第１
の溝を形成する工程と、さらに前記選択エッチングした
第１の溝を前記第２半導体層まで深くするとともに、前
記第１の溝の両脇を前記第４半導体層まで選択エッチン
グして第２の溝を形成し、発光領域と電流ブロック層領
域に分離する工程と、前記選択エッチング領域に第１導
電形をもち、かつ前記第２半導体層よりもバンドギャッ
プの大きな第６半導体層を埋込み、さらにエピタキシャ
ル成長層最上部を第２導電形をもつ第７半導体層で平坦
に埋込みエピタキシャル成長する工程とを含むものであ
る。
素子の製造方法は、第１導電形の第１半導体層上にこの
第１半導体層よりバンドギャップが狭く、かつ前記第１
半導体層と容易に選択エッチング可能な活性層となる第
２半導体層，この第２半導体層よりバンドギャップが広
く、かつ容易に選択エッチング可能で第１導電形と反対
の第２導電形をもつクラッド層となる第３半導体層，こ
の第３半導体層と容易に選択エッチング可能で、かつ第
２導電形の第４半導体層，および第２導電形をもち、か
つ前記第４半導体層と容易に選択エッチング可能な第５
半導体層，を順次平坦にエピタキシャル成長する工程
と、前記第５半導体層上に適宜な活性層幅が残るように
絶縁膜をパターニングし、これをマスクとして前記第５
半導体層および第４半導体層を選択エッチングして第１
の溝を形成する工程と、さらに前記選択エッチングした
第１の溝を前記第２半導体層まで深くするとともに、前
記第１の溝の両脇を前記第４半導体層まで選択エッチン
グして第２の溝を形成し、発光領域と電流ブロック層領
域に分離する工程と、前記選択エッチング領域に第１導
電形をもち、かつ前記第２半導体層よりもバンドギャッ
プの大きな第６半導体層を埋込み、さらにエピタキシャ
ル成長層最上部を第２導電形をもつ第７半導体層で平坦
に埋込みエピタキシャル成長する工程とを含むものであ
る。
【０００８】
【作用】本発明における半導体発光素子の製造方法は、
ブロック層となる半導体層と、クラッド層となる半導体
層が同一成長で形成され、かつウエットもしくはドライ
エッチングにより完全に分離されるため、ブロック層と
クラッド層が接触することがない。
ブロック層となる半導体層と、クラッド層となる半導体
層が同一成長で形成され、かつウエットもしくはドライ
エッチングにより完全に分離されるため、ブロック層と
クラッド層が接触することがない。
【０００９】
【実施例】以下、本発明の一実施例を図について説明す
る。図１（ａ）〜（ｃ）および図２（ａ）〜（ｃ）は本
発明の一実施例を示す半導体発光素子、例えばＩｎＧａ
ＡｓＰ／ＩｎＰ系半導体レーザの製造方法の工程断面図
である。これらの図において、１〜３および１２は従来
例と同一であるためその説明を省略する。４はｎ+ −Ｉ
ｎＧａＡｓＰ層、５はｎ+ −ＩｎＰ層、６はＳｉＮ膜、
７はレジスト、８はｐ+ −ＩｎＰ層である。また、Ａ，
Ｂは第１，第２の溝である。
る。図１（ａ）〜（ｃ）および図２（ａ）〜（ｃ）は本
発明の一実施例を示す半導体発光素子、例えばＩｎＧａ
ＡｓＰ／ＩｎＰ系半導体レーザの製造方法の工程断面図
である。これらの図において、１〜３および１２は従来
例と同一であるためその説明を省略する。４はｎ+ −Ｉ
ｎＧａＡｓＰ層、５はｎ+ −ＩｎＰ層、６はＳｉＮ膜、
７はレジスト、８はｐ+ −ＩｎＰ層である。また、Ａ，
Ｂは第１，第２の溝である。
【００１０】次に、製造方法について説明する。図１
（ａ）において、第１導電形の第１半導体層であるｐ+
−ＩｎＰ基板１上にこのｐ+−ＩｎＰ基板１よりバンド
ギャップが狭く、かつｐ+ −ＩｎＰ基板１と容易に選択
エッチング可能な第２半導体層である活性層２，この活
性層２よりバンドギャップが広く、かつ容易に選択エッ
チング可能な第２半導体層であるｎ+ −ＩｎＰ層３，第
２導電形の第４半導体層であるｎ+ −ＩｎＧａＡｓＰ層
４，第２導電形で前記ｎ+ −ＩｎＧａＡｓＰ層４と容易
に選択エッチング可能な第５半導体層であるｎ+ −Ｉｎ
Ｐ層５を順次平坦にＭＯＶＰＥ法等によりエピタキシャ
ル成長する。次に、図１（ｂ），（ｃ）に示すように、
設計された活性層幅Ｗの両脇に幅０．５μｍサイズの第
１の溝Ａを写真製版と選択エッチングにより形成する。
次に、図２（ａ），（ｂ）に示すように、前工程で形成
した第１の溝Ａをさらに深くするとともに、両脇に数μ
ｍサイズの第２の溝Ｂをレジスト７をマスクにして選択
エッチングにより形成する。この選択エッチング工程に
おいて、第１の溝Ａの底で活性層２およびｎ+ −ＩｎＰ
層３を各々電流ブロック層領域と発光領域に完全に分離
する。最後に、図２（ｃ）に示すように、ｐ+ −ＩｎＰ
層８とｎ+ −ＩｎＰ層１２を順次ＬＰＥ法にて埋込み成
長する。なお、発光およびレーザ発振動作の説明は従来
のものと同一のため省略する。
（ａ）において、第１導電形の第１半導体層であるｐ+
−ＩｎＰ基板１上にこのｐ+−ＩｎＰ基板１よりバンド
ギャップが狭く、かつｐ+ −ＩｎＰ基板１と容易に選択
エッチング可能な第２半導体層である活性層２，この活
性層２よりバンドギャップが広く、かつ容易に選択エッ
チング可能な第２半導体層であるｎ+ −ＩｎＰ層３，第
２導電形の第４半導体層であるｎ+ −ＩｎＧａＡｓＰ層
４，第２導電形で前記ｎ+ −ＩｎＧａＡｓＰ層４と容易
に選択エッチング可能な第５半導体層であるｎ+ −Ｉｎ
Ｐ層５を順次平坦にＭＯＶＰＥ法等によりエピタキシャ
ル成長する。次に、図１（ｂ），（ｃ）に示すように、
設計された活性層幅Ｗの両脇に幅０．５μｍサイズの第
１の溝Ａを写真製版と選択エッチングにより形成する。
次に、図２（ａ），（ｂ）に示すように、前工程で形成
した第１の溝Ａをさらに深くするとともに、両脇に数μ
ｍサイズの第２の溝Ｂをレジスト７をマスクにして選択
エッチングにより形成する。この選択エッチング工程に
おいて、第１の溝Ａの底で活性層２およびｎ+ −ＩｎＰ
層３を各々電流ブロック層領域と発光領域に完全に分離
する。最後に、図２（ｃ）に示すように、ｐ+ −ＩｎＰ
層８とｎ+ −ＩｎＰ層１２を順次ＬＰＥ法にて埋込み成
長する。なお、発光およびレーザ発振動作の説明は従来
のものと同一のため省略する。
【００１１】
【発明の効果】以上説明したように、本発明は第１導電
形の第１半導体層上にこの第１半導体層よりバンドギャ
ップが狭く、かつ前記第１半導体層と容易に選択エッチ
ング可能な活性層となる第２半導体層，この第２半導体
層よりバンドギャップが広く、かつ容易に選択エッチン
グ可能で第１導電形と反対の第２導電形をもつクラッド
層となる第３半導体層，この第３半導体層と容易に選択
エッチング可能で、かつ第２導電形の第４半導体層，お
よび第２導電形をもち、かつ前記第４半導体層と容易に
選択エッチング可能な第５半導体層，を順次平坦にエピ
タキシャル成長する工程と、前記第５半導体層上に適宜
な活性層幅が残るように絶縁膜をパターニングし、これ
をマスクとして前記第５半導体層および第４半導体層を
選択エッチングして第１の溝を形成する工程と、さらに
前記選択エッチングした第１の溝を前記第２半導体層ま
で深くするとともに、前記第１の溝の両脇を前記第４半
導体層まで選択エッチングして第２の溝を形成し、発光
領域と電流ブロック層領域に分離する工程と、前記選択
エッチング領域に第１導電形をもち、かつ前記第２半導
体層よりもバンドギャップの大きな第６半導体層を埋込
み、さらにエピタキシャル成長層最上部を第２導電形を
もつ第７半導体層で平坦に埋込みエピタキシャル成長す
る工程とを含むため、発光領域の半導体層と、これと同
じ導電形の電流ブロック層の半導体層との接触に起因す
るリーク電流を皆無にできる効果がある。
形の第１半導体層上にこの第１半導体層よりバンドギャ
ップが狭く、かつ前記第１半導体層と容易に選択エッチ
ング可能な活性層となる第２半導体層，この第２半導体
層よりバンドギャップが広く、かつ容易に選択エッチン
グ可能で第１導電形と反対の第２導電形をもつクラッド
層となる第３半導体層，この第３半導体層と容易に選択
エッチング可能で、かつ第２導電形の第４半導体層，お
よび第２導電形をもち、かつ前記第４半導体層と容易に
選択エッチング可能な第５半導体層，を順次平坦にエピ
タキシャル成長する工程と、前記第５半導体層上に適宜
な活性層幅が残るように絶縁膜をパターニングし、これ
をマスクとして前記第５半導体層および第４半導体層を
選択エッチングして第１の溝を形成する工程と、さらに
前記選択エッチングした第１の溝を前記第２半導体層ま
で深くするとともに、前記第１の溝の両脇を前記第４半
導体層まで選択エッチングして第２の溝を形成し、発光
領域と電流ブロック層領域に分離する工程と、前記選択
エッチング領域に第１導電形をもち、かつ前記第２半導
体層よりもバンドギャップの大きな第６半導体層を埋込
み、さらにエピタキシャル成長層最上部を第２導電形を
もつ第７半導体層で平坦に埋込みエピタキシャル成長す
る工程とを含むため、発光領域の半導体層と、これと同
じ導電形の電流ブロック層の半導体層との接触に起因す
るリーク電流を皆無にできる効果がある。
【図１】本発明による半導体発光素子の製造方法を示す
工程断面図である。
工程断面図である。
【図２】図１に引き続く工程断面図である。
【図３】従来の半導体発光素子の製造方法を示す断面図
である。
である。
１ ｐ+ −ＩｎＰ層 ２ ＩｎＧａＡｓＰ活性層 ３ ｎ+ −ＩｎＰ層 ９ ｐ+ −ＩｎＰ層 １０ ｎ+ −ＩｎＰ層 １１ ｐ+ −ＩｎＰ層 １２ ｎ+ −ＩｎＰ層
【手続補正書】
【提出日】平成４年１２月１日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
Claims (1)
- 【請求項１】 第１導電形の第１半導体層上にこの第１
半導体層よりバンドギャップが狭く、かつ前記第１半導
体層と容易に選択エッチング可能な活性層となる第２半
導体層，この第２半導体層よりバンドギャップが広く、
かつ容易に選択エッチング可能で第１導電形と反対の第
２導電形をもつクラッド層となる第３半導体層，この第
３半導体層と容易に選択エッチング可能で、かつ第２導
電形の第４半導体層，および第２導電形をもち、かつ前
記第４半導体層と容易に選択エッチング可能な第５半導
体層，を順次平坦にエピタキシャル成長する工程と、前
記第５半導体層上に適宜な活性層幅が残るように絶縁膜
をパターニングし、これをマスクとして前記第５半導体
層および第４半導体層を選択エッチングして第１の溝を
形成する工程と、さらに前記選択エッチングした第１の
溝を前記第２半導体層まで深くするとともに、前記第１
の溝の両脇を前記第４半導体層まで選択エッチングして
第２の溝を形成し、発光領域と電流ブロック層領域に分
離する工程と、前記選択エッチング領域に第１導電形を
もち、かつ前記第２半導体層よりもバンドギャップの大
きな第６半導体層を埋込み、さらにエピタキシャル成長
層最上部を第２導電形をもつ第７半導体層で平坦に埋込
みエピタキシャル成長する工程とを含むことを特徴とす
る半導体発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25518791A JPH0595171A (ja) | 1991-10-02 | 1991-10-02 | 半導体発光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25518791A JPH0595171A (ja) | 1991-10-02 | 1991-10-02 | 半導体発光素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0595171A true JPH0595171A (ja) | 1993-04-16 |
Family
ID=17275248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25518791A Pending JPH0595171A (ja) | 1991-10-02 | 1991-10-02 | 半導体発光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0595171A (ja) |
-
1991
- 1991-10-02 JP JP25518791A patent/JPH0595171A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0595171A (ja) | 半導体発光素子の製造方法 | |
| JP4724946B2 (ja) | 半導体レーザ素子及びその作製方法 | |
| JPH1041579A (ja) | 半導体装置とその製造方法 | |
| JPH0864899A (ja) | 半導体レーザ装置の製造方法，および半導体レーザ装置 | |
| JPS6077486A (ja) | 半導体レ−ザ素子の製造方法 | |
| JPH0575209A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPH07111361A (ja) | 埋込型半導体レーザ素子及びその製造方法 | |
| JPH07297497A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JPH0194690A (ja) | 埋め込み型半導体レーザ素子の製造方法 | |
| JPS5884483A (ja) | 埋め込みヘテロ構造半導体レ−ザ | |
| JPH0677605A (ja) | 半導体光素子及びその製造方法 | |
| JPS63250886A (ja) | 半導体レ−ザ素子の製造方法 | |
| JPH0358191B2 (ja) | ||
| JPH1140897A (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH0243789A (ja) | 埋込型半導体レーザ素子の製造方法 | |
| JPH0719757B2 (ja) | 半導体素子の製造方法 | |
| JPS6281782A (ja) | 半導体発光装置 | |
| JP2008198662A (ja) | 半導体発光素子を作製する方法および半導体発光素子 | |
| JPH04320083A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH0677586A (ja) | 半導体機能素子の製造方法 | |
| JPH0715090A (ja) | 埋め込み構造半導体光デバイスの製造方法 | |
| JPH03102890A (ja) | 半導体発光装置およびその製造方法 | |
| JP2002232081A (ja) | 半導体レーザ、光変調器および光変調器付半導体レーザ並びにそれらの製造方法 | |
| JPH0595163A (ja) | 半導体レーザ装置の製造方法 | |
| JPH09214026A (ja) | 光半導体装置とその製造方法 |