JPS6281782A - 半導体発光装置 - Google Patents
半導体発光装置Info
- Publication number
- JPS6281782A JPS6281782A JP60221997A JP22199785A JPS6281782A JP S6281782 A JPS6281782 A JP S6281782A JP 60221997 A JP60221997 A JP 60221997A JP 22199785 A JP22199785 A JP 22199785A JP S6281782 A JPS6281782 A JP S6281782A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- active layer
- conductivity type
- groove
- clad layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は、半導体発光装置に於いて、半導体層（或いは
基板〕に側壁が逆メサ状をなしている溝を形成し、その
溝を埋めて前記半導体層（或いは基板）の表面近傍で平
坦になっている一導電型のクラッド層を形成し、引き続
いて、その一導電型のクラッド層上にストライプ状の活
性層を形成し、引き続いて、その活性層の表面と側面と
を取り囲むように反対導電型のクラッド層を形成した構
成を採ることに依り、活性層の幅が再現性良く制御し、
且つ、熱ダメージを受けることなく埋め込まれるように
し、その結果、闇値電流を低下させ、信頼性を向上し得
るようにしたものである。
基板〕に側壁が逆メサ状をなしている溝を形成し、その
溝を埋めて前記半導体層（或いは基板）の表面近傍で平
坦になっている一導電型のクラッド層を形成し、引き続
いて、その一導電型のクラッド層上にストライプ状の活
性層を形成し、引き続いて、その活性層の表面と側面と
を取り囲むように反対導電型のクラッド層を形成した構
成を採ることに依り、活性層の幅が再現性良く制御し、
且つ、熱ダメージを受けることなく埋め込まれるように
し、その結果、闇値電流を低下させ、信頼性を向上し得
るようにしたものである。
本発明は、埋め込み型半導体レーザと呼ばれている半導
体発光袋ａの改良に関する。
体発光袋ａの改良に関する。
この種の半導体発光装置として、ＢＨ（ｂｕｒｉｅｄ
ｈｅｔｅｒｏｓｔｒｕｃＬｕｒｅ）型と呼ばれている
もの（前者）、また、ＶＳＢ （Ｖ−ｇｒｏｏｖｅｄ
５ｕｂｓｔｒａｔｅ ｂｕｒｉｅｄ ｈｅｔｅｒ
ｏｓｔｒｕｃｔｕｒｅ）型と呼ばれているもの（後者）
などが知られている。
ｈｅｔｅｒｏｓｔｒｕｃＬｕｒｅ）型と呼ばれている
もの（前者）、また、ＶＳＢ （Ｖ−ｇｒｏｏｖｅｄ
５ｕｂｓｔｒａｔｅ ｂｕｒｉｅｄ ｈｅｔｅｒ
ｏｓｔｒｕｃｔｕｒｅ）型と呼ばれているもの（後者）
などが知られている。
前者は、基板上にクラッド層及び活性層を順に成長させ
てからメサ・エツチングを行い、それに依って除去され
た部分に電流ブロック層を成長させている。また、後者
は、■溝内に活性層を埋め込むようにしている。
てからメサ・エツチングを行い、それに依って除去され
た部分に電流ブロック層を成長させている。また、後者
は、■溝内に活性層を埋め込むようにしている。
前者に於いては、活性層幅の制御が容易ではなく、また
、メサ・エツチングを行ってから電流ブロック層を成長
させるまでの過程で活性層が熱的ダメージを受けてリー
ク電流が増加する原因となる。
、メサ・エツチングを行ってから電流ブロック層を成長
させるまでの過程で活性層が熱的ダメージを受けてリー
ク電流が増加する原因となる。
後者に於いては、前者に於けるような熱的ダメージの問
題は発生しないが、活性層幅の制御が困難である点は解
消されない。
題は発生しないが、活性層幅の制御が困難である点は解
消されない。
本発明は、活性層が熱的ダメージを受けないのは勿論の
こと、活性層幅が再現性良く制御できる構造の半導体発
光装置を提供する。
こと、活性層幅が再現性良く制御できる構造の半導体発
光装置を提供する。
〔問題点を解決するための手段〕
本発明では、ウェハに形成された開口幅が約１〜２〔μ
ｍ〕程度の逆メサ状溝にクロライド（Ｃｈｌｏｒｉｄｅ
）気相エピタキシャル成長（ｖａｐｏｒ ｐｈａｓ
ｅ ｅｐｉｔａｘ’ｙ：ＶＰＥ）法を適用すること
に依り半導体結晶層を成長させた場合、該半導体結晶層
の表面が前記逆メサ状溝の開口から０乃至０．５ 〔μ
ｍ〕程度越えたところで平坦になり、更に成長を継続す
ると前記ウェハの表面を対称面として前記逆メサ状溝内
に於ける半導体結晶層の形状と逆の形状の半導体結晶層
が成長されることを利用し、前記逆メサ状溝に於ける開
口幅で制御され且つ１回の成長で埋め込まれた活性層を
得るようにしている。尚、クロライドＶＰＥ法の詳細に
ついては、特願昭６０−５７８７０号を参照されると良
い。
ｍ〕程度の逆メサ状溝にクロライド（Ｃｈｌｏｒｉｄｅ
）気相エピタキシャル成長（ｖａｐｏｒ ｐｈａｓ
ｅ ｅｐｉｔａｘ’ｙ：ＶＰＥ）法を適用すること
に依り半導体結晶層を成長させた場合、該半導体結晶層
の表面が前記逆メサ状溝の開口から０乃至０．５ 〔μ
ｍ〕程度越えたところで平坦になり、更に成長を継続す
ると前記ウェハの表面を対称面として前記逆メサ状溝内
に於ける半導体結晶層の形状と逆の形状の半導体結晶層
が成長されることを利用し、前記逆メサ状溝に於ける開
口幅で制御され且つ１回の成長で埋め込まれた活性層を
得るようにしている。尚、クロライドＶＰＥ法の詳細に
ついては、特願昭６０−５７８７０号を参照されると良
い。
そこで、本発明に依る半導体発光装置に於いては、主面
の面指数が（１００）である半導体層或いは基板（例え
ば半絶縁性ＩｎＰ層２等〕に於いて結晶軸（０１１〕に
略沿う方向に形成され側壁が逆メサ状である溝（例えば
溝２Ａ）と、該側壁が逆メサ状である溝を埋め前記半導
体層の表面近傍に於いて平坦化されている一導電型のク
ラッド層（例えばｎ型１ｎＰクラッド層３）と、該一導
電型のクラッド層上に形成されたストライプ状の活性層
（例えばＩｎＧａＡｓＰ活性層５）と、該活性層の表面
及び側面を取り囲んで形成された反対導電型のクラッド
層（例えばｐ型１ｎＰクラッド層６）とを備えてなる構
成を採っている。 。
の面指数が（１００）である半導体層或いは基板（例え
ば半絶縁性ＩｎＰ層２等〕に於いて結晶軸（０１１〕に
略沿う方向に形成され側壁が逆メサ状である溝（例えば
溝２Ａ）と、該側壁が逆メサ状である溝を埋め前記半導
体層の表面近傍に於いて平坦化されている一導電型のク
ラッド層（例えばｎ型１ｎＰクラッド層３）と、該一導
電型のクラッド層上に形成されたストライプ状の活性層
（例えばＩｎＧａＡｓＰ活性層５）と、該活性層の表面
及び側面を取り囲んで形成された反対導電型のクラッド
層（例えばｐ型１ｎＰクラッド層６）とを備えてなる構
成を採っている。 。
前記構成を採っていることから、活性層の幅は、その下
地のクラッド層の作用に依って再現性良く制御され、ま
た、活性層が作成された後は直ちにクラッド層で覆われ
るので種々のダメージから保護されるから、例えば熱的
ダメージを受けてリーク電流が増大するなどの虞はなく
、低い闇値電流と高い信頼性を維持することができる。
地のクラッド層の作用に依って再現性良く制御され、ま
た、活性層が作成された後は直ちにクラッド層で覆われ
るので種々のダメージから保護されるから、例えば熱的
ダメージを受けてリーク電流が増大するなどの虞はなく
、低い闇値電流と高い信頼性を維持することができる。
第１図（Ａ）乃至（Ｅ）は本発明一実施例を製造する場
合を解説する為の工程要所に於ける半導体発光装置の要
部切断正面図であり、以下、これ等の図を参照しつつ説
明する。
合を解説する為の工程要所に於ける半導体発光装置の要
部切断正面図であり、以下、これ等の図を参照しつつ説
明する。
第１図（Ａ）参照
（１） 有機金属気相堆積（ｍｅｔａｌｏｒｇａｎｉ
ｃｓ ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ
ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）法を適用すること
に依り、面指数（１００）であるｎ型ＩｎＰ基板１上に
電流阻止の役割を果たす半絶縁性ＩｎＰ層２を厚さ例え
ば２〜３〔μｍ〕程度に成長させる。尚、この半絶縁性
ＩｎＰ層２を成長させるには前記ＭＯＣＶＤ法の外にも
、気相成長（ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａ
ｘｙ：ＶＰＥ）法或いは液相成長（ｌｉｑｕｉｄｐｈａ
ｓｅ ｅｐｉＬａｘｙ：ＬＰＥ）法などを適用するこ
とができる。
ｃｓ ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ
ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）法を適用すること
に依り、面指数（１００）であるｎ型ＩｎＰ基板１上に
電流阻止の役割を果たす半絶縁性ＩｎＰ層２を厚さ例え
ば２〜３〔μｍ〕程度に成長させる。尚、この半絶縁性
ＩｎＰ層２を成長させるには前記ＭＯＣＶＤ法の外にも
、気相成長（ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａ
ｘｙ：ＶＰＥ）法或いは液相成長（ｌｉｑｕｉｄｐｈａ
ｓｅ ｅｐｉＬａｘｙ：ＬＰＥ）法などを適用するこ
とができる。
第１図（Ｂ）参照
（２）化学気相堆積（ｃｈｅｍｉｃａｌ ｖａｐ。
ｕｒ ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法を適用する
ことに依り、厚さ例えば２０００ Ｃ人〕程度の二酸
化シリコン膜３を形成する。
ことに依り、厚さ例えば２０００ Ｃ人〕程度の二酸
化シリコン膜３を形成する。
（３）通常のフォト・リソグラフィ技術を適用すること
に依り、二酸化シリコン膜３の選択的エツチングを行い
、幅Ｗが１〜２〔μｍ〕である関口３Ａを形成する。尚
、ここで形成する開口３への長手方向は、ｎ型１ｎＰ基
板１、従って、半絶縁性ＩｎＰ層２の［０１１）軸方向
となるように形成される。
に依り、二酸化シリコン膜３の選択的エツチングを行い
、幅Ｗが１〜２〔μｍ〕である関口３Ａを形成する。尚
、ここで形成する開口３への長手方向は、ｎ型１ｎＰ基
板１、従って、半絶縁性ＩｎＰ層２の［０１１）軸方向
となるように形成される。
（４）工、チャントをブロム（Ｂｒ）系エツチング液、
例えば、ブロム及びメタノールを体積比で０、．５（％
つとして混合したブロム・メタノールとするウェット・
エツチング法を適用し、且つ、二酸化シリコン膜３をマ
スクとして半絶縁性１ｎＰ膜２及びｎ型１ｎＰ基板１を
時間にして３０ 〔秒〕から２〔分〕のエツチングを行
い、側壁が逆メサ状をなす深さ３〜４〔μｍ〕程度の溝
２Ａを形成する。尚、溝２Ａの表面に於ける幅が広くな
ると次の工程（５）で成長させるクラッド層の表面が平
坦にならない。
例えば、ブロム及びメタノールを体積比で０、．５（％
つとして混合したブロム・メタノールとするウェット・
エツチング法を適用し、且つ、二酸化シリコン膜３をマ
スクとして半絶縁性１ｎＰ膜２及びｎ型１ｎＰ基板１を
時間にして３０ 〔秒〕から２〔分〕のエツチングを行
い、側壁が逆メサ状をなす深さ３〜４〔μｍ〕程度の溝
２Ａを形成する。尚、溝２Ａの表面に於ける幅が広くな
ると次の工程（５）で成長させるクラッド層の表面が平
坦にならない。
第１図（Ｃ）参照
（５） クロライドＶＰＥ法を適用することに依り、
溝２Ａ内にｎ型１ｎＰクラッド層４を成長させ、半絶縁
性１ｎＰ膜２の表面近傍、即ち、溝２Ａの表面に於いて
、ｎ型１ｎＰクラッド層４の表面が平坦になるので、そ
こで成長を停止させる。
溝２Ａ内にｎ型１ｎＰクラッド層４を成長させ、半絶縁
性１ｎＰ膜２の表面近傍、即ち、溝２Ａの表面に於いて
、ｎ型１ｎＰクラッド層４の表面が平坦になるので、そ
こで成長を停止させる。
（６） 引き続き、ＩｎＧａＡｓＰＰ１性層５をＰＪ
さ約０．１５Ｃμｍ〕程度に成長させる。
さ約０．１５Ｃμｍ〕程度に成長させる。
（７） 引き続き、今度はｐ型ＩｎＰクラッド層６を
厚さ約０．５〔μｍ〕程度に成長させる。
厚さ約０．５〔μｍ〕程度に成長させる。
この際、ｐ型ＩｎＰクラッド層６は逆メサ状に成長し、
記号６Ａで指示しである部分でＩｎＱ ａ Ａ、 Ｓ
Ｐ活性層５の側面を完全に覆っていることは特筆すべき
である。尚、Ｔ ｎ Ｇ ａ Ａ ｓ Ｐ活性層５の側
面に於ける面指数は（１，１１）Ｂであって、結晶学上
からは非常に良い面になっている。
記号６Ａで指示しである部分でＩｎＱ ａ Ａ、 Ｓ
Ｐ活性層５の側面を完全に覆っていることは特筆すべき
である。尚、Ｔ ｎ Ｇ ａ Ａ ｓ Ｐ活性層５の側
面に於ける面指数は（１，１１）Ｂであって、結晶学上
からは非常に良い面になっている。
第１図（Ｄ）参照
（８）溝２Ａ、ｎ型ＩｎＰクラット層４、Ｉ ｎＧａＡ
ｓＰ活性層５、ｐ型１ ｎ Ｐクララド層６を形成した
際のマスクである二酸化シリコン膜３を除去する。
ｓＰ活性層５、ｐ型１ ｎ Ｐクララド層６を形成した
際のマスクである二酸化シリコン膜３を除去する。
このように二酸化シリコン膜３を除去しても、ＩｎＧａ
ＡｓＰ活性層５の側面はｐ型１ｎＰクラッド層６の一部
で覆われているので、種々のダメージから保護される。
ＡｓＰ活性層５の側面はｐ型１ｎＰクラッド層６の一部
で覆われているので、種々のダメージから保護される。
第１図（Ｅ）参照
ｆ９１ＬＰＥ法或いはＶＰＥ法を適用することに依り、
再びｐ型ＩｎＰクラッド層を成長させ、今度は一部でな
く、全面に形成する。
再びｐ型ＩｎＰクラッド層を成長させ、今度は一部でな
く、全面に形成する。
先に形成したｐ型１ｎＰクラッド層も後に形成したｐ型
１ｎＰクラッド層も一体化されてしまうので、図では、
全体を記号６で指示しである。
１ｎＰクラッド層も一体化されてしまうので、図では、
全体を記号６で指示しである。
００）通常の技法を適用することに依り、ｐ （！ＩＩ
ｔ電極７及びｎ側電極８を形成して完成する。
ｔ電極７及びｎ側電極８を形成して完成する。
このようにして得られた半導体発光装置では、活性層５
が形成されてから、その表面は、常に他の半導体に依っ
て保護されているので、後の工程でダメージを受けるこ
とはない。
が形成されてから、その表面は、常に他の半導体に依っ
て保護されているので、後の工程でダメージを受けるこ
とはない。
第２図は他の実施例を説明する為の要部切断側面図を表
している。− 図に於いて、１１は半絶縁性１ｎＰ基板、１２はｎ型１
ｎＰクラッド層、１３はＩｎＧａＡｓＰ活性層、１４は
ｐ型１ｎＰクラッド層、１５はｎ側電極、１６はｎ側電
極をそれぞれ示している。
している。− 図に於いて、１１は半絶縁性１ｎＰ基板、１２はｎ型１
ｎＰクラッド層、１３はＩｎＧａＡｓＰ活性層、１４は
ｐ型１ｎＰクラッド層、１５はｎ側電極、１６はｎ側電
極をそれぞれ示している。
この実施例に依れば、２回のエピタキシャル成長を行う
のみで第１図について説明した実施例と同様な半導体発
光装置が得られる。但し、ｎ側電極１６を導出する為に
は、側壁が逆メサ状になるエツチングを行って、ｎ型ク
ラッド層１２の一部を表出させることが必要であるが、
このような加工をするのは、前記したところから判るよ
うに、何等の困難もない。
のみで第１図について説明した実施例と同様な半導体発
光装置が得られる。但し、ｎ側電極１６を導出する為に
は、側壁が逆メサ状になるエツチングを行って、ｎ型ク
ラッド層１２の一部を表出させることが必要であるが、
このような加工をするのは、前記したところから判るよ
うに、何等の困難もない。
本発明の半導体発光装置では、主面の面指数が（１００
）である半導体層（或いは基板〕に於いて結晶軸Ｃ０Ｉ
Ｌ〕に略沿う方向に形成され側壁が逆メサ状である溝と
、該側壁が逆メサ状である溝を埋め前記半導体層の表面
近傍に於いて平坦化されている一導電型のクラッド層と
、該一導電型のクラッド層上に形成されたストライプ状
の活性層と、該活性層の表面及び側面を取り囲んで形成
された反対導電型のクラッド層とを備えた構成になって
いる。
）である半導体層（或いは基板〕に於いて結晶軸Ｃ０Ｉ
Ｌ〕に略沿う方向に形成され側壁が逆メサ状である溝と
、該側壁が逆メサ状である溝を埋め前記半導体層の表面
近傍に於いて平坦化されている一導電型のクラッド層と
、該一導電型のクラッド層上に形成されたストライプ状
の活性層と、該活性層の表面及び側面を取り囲んで形成
された反対導電型のクラッド層とを備えた構成になって
いる。
この構成に依ると、側壁が逆メサ状である溝を埋める一
導電型のクラッド層は、半導体層或いは基板の表面近傍
にて、必ず平坦化され、その上に成長される活性層は、
その幅が前記逆メサの延長に沿うような形で再現性良く
規制され、また、その活性層が形成されてからは、外部
の雰囲気に全く触れない状態でクラッド層に囲まれてし
まうので、それ以後の工程で受けるダメージは低減され
、例えば熱的ダメージを受けてリーク電流が増大するな
どの虞はなくなり、良好な性能と高い信頼性を維持する
ことができる。
導電型のクラッド層は、半導体層或いは基板の表面近傍
にて、必ず平坦化され、その上に成長される活性層は、
その幅が前記逆メサの延長に沿うような形で再現性良く
規制され、また、その活性層が形成されてからは、外部
の雰囲気に全く触れない状態でクラッド層に囲まれてし
まうので、それ以後の工程で受けるダメージは低減され
、例えば熱的ダメージを受けてリーク電流が増大するな
どの虞はなくなり、良好な性能と高い信頼性を維持する
ことができる。
第１図は本発明一実施例を製造する場合を解説する為の
工程要所に於ける半導体発光装置の要部切断側面図、第
２図は他の実施例の要部切断側面図をそれぞれ表してい
る。 図に於いて、１はｎ型！ｎＰ基板、２は半絶縁性１ｎＰ
基板、３は二酸化シリコン膜、４はｎ型ＩｎＰクラッド
層、５はＩｎＧａＡｓＰ活性層、６はｐ型１ｎＰクラッ
ド層、７はｐ側電極、８はｎ側電極をそれぞれ示してい
る。 （Ａ） 第１図 （Ｃ） 第１図′ 棺Ｉ図
工程要所に於ける半導体発光装置の要部切断側面図、第
２図は他の実施例の要部切断側面図をそれぞれ表してい
る。 図に於いて、１はｎ型！ｎＰ基板、２は半絶縁性１ｎＰ
基板、３は二酸化シリコン膜、４はｎ型ＩｎＰクラッド
層、５はＩｎＧａＡｓＰ活性層、６はｐ型１ｎＰクラッ
ド層、７はｐ側電極、８はｎ側電極をそれぞれ示してい
る。 （Ａ） 第１図 （Ｃ） 第１図′ 棺Ｉ図
Claims (1)
- 【特許請求の範囲】 主面の面指数が（１００）である半導体層（或いは基板
）に於いて結晶軸〔０１１〕に略沿う方向に形成され側
壁が逆メサ状である溝と、 該側壁が逆メサ状である溝を埋め前記半導体層の表面近
傍に於いて平坦化されている一導電型のクラッド層と、 該一導電型のクラッド層上に形成されたストライプ状の
活性層と、 該活性層の表面及び側面を取り囲んで形成された反対導
電型のクラッド層と を備えてなることを特徴とする半導体発光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60221997A JPS6281782A (ja) | 1985-10-07 | 1985-10-07 | 半導体発光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60221997A JPS6281782A (ja) | 1985-10-07 | 1985-10-07 | 半導体発光装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6281782A true JPS6281782A (ja) | 1987-04-15 |
Family
ID=16775470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60221997A Pending JPS6281782A (ja) | 1985-10-07 | 1985-10-07 | 半導体発光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6281782A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04115589A (ja) * | 1990-09-05 | 1992-04-16 | Nec Corp | 半導体レーザ製造方法 |
| JP2000114589A (ja) * | 1998-09-30 | 2000-04-21 | Kyocera Corp | 半導体発光装置 |
-
1985
- 1985-10-07 JP JP60221997A patent/JPS6281782A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04115589A (ja) * | 1990-09-05 | 1992-04-16 | Nec Corp | 半導体レーザ製造方法 |
| JP2000114589A (ja) * | 1998-09-30 | 2000-04-21 | Kyocera Corp | 半導体発光装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2823476B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPH09186402A (ja) | 半導体構造 | |
| JPH04311080A (ja) | 可視光レーザダイオードの製造方法 | |
| JP5027647B2 (ja) | 単一のステップｍｏｃｖｄによって製造される埋め込みヘテロ構造デバイス | |
| US4870468A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| JP2525788B2 (ja) | 半導体レ−ザ装置の製造方法 | |
| JPS6237911B2 (ja) | ||
| JPS6281782A (ja) | 半導体発光装置 | |
| EP0312401B1 (en) | Semiconductor devices and method of manufacturing the same | |
| JPH0194690A (ja) | 埋め込み型半導体レーザ素子の製造方法 | |
| JP2714642B2 (ja) | 半導体発光素子の製造方法 | |
| JP3830552B2 (ja) | 埋込型半導体レーザ装置の製造方法 | |
| JPH0824208B2 (ja) | 半導体レ−ザの製造法 | |
| JPS62179790A (ja) | 半導体レ−ザ | |
| JPH05226774A (ja) | 半導体レーザ素子とその製造方法 | |
| JP3026389B2 (ja) | 半導体装置とその製造方法 | |
| JPS6351558B2 (ja) | ||
| JPH04133315A (ja) | 半導体装置の製造方法 | |
| JP2547459B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH09148670A (ja) | 半導体レーザ及びその製造方法 | |
| JPS6354234B2 (ja) | ||
| JPH09283838A (ja) | 半導体レーザ装置およびその製造方法 | |
| JPH0555696A (ja) | 半導体レーザの製造方法 | |
| JPS58220485A (ja) | 半導体発光装置及びその製造方法 | |
| JPH04261082A (ja) | 半導体レ−ザ装置 |