KR100263933B1 - 선택적 매몰 릿지형 반도체 레이저 다이오드 및 그의 제조 방법 - Google Patents

선택적 매몰 릿지형 반도체 레이저 다이오드 및 그의 제조 방법 Download PDF

Info

Publication number
KR100263933B1
KR100263933B1 KR1019930021457A KR930021457A KR100263933B1 KR 100263933 B1 KR100263933 B1 KR 100263933B1 KR 1019930021457 A KR1019930021457 A KR 1019930021457A KR 930021457 A KR930021457 A KR 930021457A KR 100263933 B1 KR100263933 B1 KR 100263933B1
Authority
KR
South Korea
Prior art keywords
layer
conductive
type
ingap
ingaalp
Prior art date
Application number
KR1019930021457A
Other languages
English (en)
Other versions
KR950012652A (ko
Inventor
김준영
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019930021457A priority Critical patent/KR100263933B1/ko
Publication of KR950012652A publication Critical patent/KR950012652A/ko
Application granted granted Critical
Publication of KR100263933B1 publication Critical patent/KR100263933B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

선택적 매몰 릿지형 반도체 레이저 다이오드 및 그의 제조 방법이 개시되어 있다. 제1도전형 GaAs 기판의 상부에 제1도전형 GaAs 버퍼층, 제1도전형 InGaAlP 하부 클래드층, InGaP 활성층, 제2도전형 InGaAlP 내부 클래드층, InGaP 식각저지층, 제1도전형 GaAs 전류 차단층 및 제2도전형 GaAs 캡층을 순차적으로 성장시킨다. 이어서, 상기 제2도전형 GaAs 캡층중 릿지가 형성되지 않아야 할 부위에 마스크 패턴을 형성하고, 이를 식각 방지 마스크로 사용하여, 상기 제1도전형 GaAs 전류 차단층 및 상기 제2도전형 GaAs 캡층을 선택적으로 식각한다. 그런 다음, 상기 마스크 패턴을 결정성장 방지 마스크로 사용하여, 상기 InGaP 식각저지층중 상기 제3공정을 통하여 노출된 표면의 상부에 제2도전형 InGaAlP 외부 클래드층, 제2도전형 InGaP 통전용이층 및 제2도전형 GaAs 캡층을 순차적으로 성장시키게 된다. 이는 InGaAlP로 구성되는 층이 식각 공정후 대기중에 노출될 우려가 없기 때문에 자연 산화막이 형성되는 문제점을 제거하여 소자의 신뢰도를 증가시키는 잇점이 있으며, 2회의 결정성장 공정으로 소자의 제조가 가능하여 생산 효율이 증가하게 된다.

Description

선택적 매몰 릿지형 반도체 레이저 다이오드 및 그의 제조 방법
제1도는 종래의 선택적 매몰 릿지형(selectively buried ridge) 반도체 레이저 다이오드의 단면도이다.
제2(a)도 내지 제2(d)도는 종래의 선택적 매몰 릿지형 반도체 레이저 다이오드의 제조 방법을 설명하기 위하여 공정 순서에 따라 나타나는 중간 결과물들의 단면도를 순차적으로 나타낸 것이다.
제3도는 본 발명에 따른 선택적 매몰 릿지형 반도체 레이저 다이오드의 단면도이다.
제4(a)도 내지 제4(c)도는 본 발명에 따른 선택적 매몰 릿지형 반도체 레이저 다이오드의 제조 방법을 설명하기 위하여 공정 순서에 따라 나타나는 중간 결과물들의 단면도를 순차적으로 나타낸 것이다.
* 도면의 주요부분에 대한 부호의 설명
101 : n형 GaAs 기판 102 : n형 GaAs 버퍼층
103 : n형 InGaAlP 하부 클래드층 104 : InGaP 활성층
105 : p형 InGaAlP 내부 래드층 106 : InGaP 식각 저지층
107 : p형 InGaAlP 외부 클래드층 108 : p형 InGaP 통전용이층
109 : n형 GaAs 전류 차단층 110 : p형 GaAs 캡층
111 : p형 금속전극 112 : n형 금속전극
113 : 마스크 패턴 201 : n형 GaAs 기판
202 : n형 GaAs 버퍼층 203 : n형 InGaAlP 하부 클래드층
204 : InGaP 활성층 205 : n형 InGaAlP 내부 클래드층
206 : InGaP 식각저지층 207 : n형 InGaAlP 외부 클래드층
208 : p형 InGaP 통전용이층 209 : n형 GaAs 전류 차단층
210a : p형 GaAs 콘택층 210b : p형 GaAs 캡층
211 : p형 금속전극 212 : n형 금속전극
본 발명은 반도체 레이저 다이오드에 관한 것으로, 특히 InGaP/InGaAlP계의 선택적 매몰 릿지형 반도체 레이저 다이오드 및 그의 제조 방법에 관한 것이다.
InGaP/InGaAlP 계 반도체 레이저 다이오드는 적색 레이저 빔을 발진하는 레이저 다이오드로서, 단파장이기 때문에 고밀도 광 기록장치의 광원으로 주목받고 있으며, 보다 고출력으로 동작하는 것이 바람직하다.
InGaP/InGaAlP 계 반도체 레이저 다이오드의 고출력화를 위하여, 일반적으로 선택적 매몰 릿지구조가 사용되는데, 종래의 선택적 매몰 릿지형 반도체 레이저 다이오드를 제1도를 참조하여 설명하기로 한다.
제1도를 참조하면, 소형 n형 GaAs 기판(101)의 상부에 n형 GaAs 버퍼층(102), n형 InGaAlP 하부 클래드층(103), InGaP 활성층(104), p형 InGaAlP 내부 클래드층(105), InGaP 식각 저지층(106)이 순차적으로 적층되어 있다. InGaP 식각 저지층(106)의 상부중 중앙에는 릿지 형태의 p형 InGaAlP 외부 클래드층(107) 및 p형 InGaP 통전용이층(108)이 순차적으로 형성되어 있고, InGaP 식각 저지층(106)이 상부중 p형 InGaAlP 외부 클래드층(107) 및 p형 InGaP 통전용이층(108)이 형성되지 아니한 나머지 부위에는 n형 GaAs 전류 차단층(109)이 적층되어 있다. p형 InGaP 통전용이층(108) 및 n형 GaAs 전류 차단층(109)로 이루어진 표면의 상부에는 p형 GaAs 캡층(110)이 형성되어 있으며, p형 GaAs 캡층(110)의 상부 및 n형 GaAs 기판(101)의 하부에는 p형 금속전극(111) 및 n형 금속전극(112)이 각각 적층되어 있다.
이러한 구조를 갖는 선택적 매몰 릿지형 반도체 레이저 다이오드의 제조 방법을 제2(a)도 내지 제2(d)도를 참조하여 설명하면, 다음과 같다.
먼저, 제2(a)도를 참조하면, 소정 n형 GaAs 기판(101)을 마련한 후, n형 GaAs 기판(101)의 상부에 n형 GaAs 버퍼층(102), n형 InGaAlP 하부 클래드층(103), InGaP 활성층(104), p형 InGaAlP 내부 클래드층(105) InGaP 식각 저지층(106), p형 InGaAlP 외부 클래드층(107) 및 p형 InGaP 통전용이층(108)을 순차적으로 성장시키도록 한다. 그런 다음, p형 InGaP 통전용이층(108)의 상부에 릿지 형성을 위한 마스크 패턴(113)을 형성한 후, 이를 식각 방지 및 선택성장 마스크로 사용하여, 제2(b)도에 도시한 바와 같이, p형 InGaAlP 외부 클래드층(107) 및 p형 InGaP 통전용이층(108)을 선택적으로 식각하여 릿지를 형성한다. 릿지 형성시, 상기 InGaP 식각 저지층(106)은 식각이 그 하부로 진행되지 않도록 하는 역할을 수행한다. 릿지 형성을 위한 식각공정을 통하여 노출된 InGaP 식각 저지층(106)의 상부에는, 즉 릿지가 형성되지 아니한 부위의 상부에는, 제2(c)도에 도시한 바와 같이, n형 GaAs 전류 차단층(109)을 형성시킨다. 이어서, 마스크 패턴(113)을 제거한 후, 제2(d)도에 도시한 바와 같이, p형 InGaP 통전용이층(108) 및 n형 GaAs 전류 차단층(109)로 이루어진 표면의 상부에 p형 GaAs 캡층(110)을 성장시키도록 한다. 이어서, p형 GaAs 캡층(110)의 상부 및 n형 GaAs 기판(101)의 하부에는 p형 금속전극(111) 및 n형 금속전극(112)을 형성하기 위한 금속화 공정(metalization)을 수행한다.
이상의 설명에서 알 수 있는 바와 같이, 종래기술에 따른 제조 공정은 모두 3회의 결정성장 공정을 필요로 하는 것으로서, 공정 시간이 증가하는 단점이 있다. 또한, 유기 금속 기상 성장법(MOCVD)을 사용하여 결정을 성장시키는 경우에는, 3회의 결정성장 공정을 수행하기 때문에, MO 가스의 사용량이 증가하여 제조 원가가 상승하게 된다. 한편, 릿지 형성을 위한 식각 공정을 수행하게 되면, 이미 성장되어 있던 p형 InGaAlP 외부 클래드층(107)이 표면에 노출되어, 제1도의 영역(114)에 자연산화막이 형성될 우려가 매우 높아 소자의 신뢰도가 저하되는 문제점이 발생하게 된다.
따라서, 본 발명의 목적은 보다 용이하게 제조할 수 있어 제조 원가가 감소될 수 있는 선택적 매몰 릿지형 반도체 레이저 다이오드를 제공하는 것이다.
본 발명의 다른 목적은 상기 선택적 매몰 릿지형 반도체 레이저 다이오드를 제조하는 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 선택적 매몰 릿지형 반도체 레이저 다이오드는 제1도전형 GaAs 기판; 상기 제1도전형 GaAs 기판상에 순차적으로 형성된 제1도전형 InGaAlP 하부 클래드층, InGaP 활성층, 제2도전형 InGaAlP 내부 클래드층 및 InGaP 식각저지층; 상기 InGaP 식각저지층의 중앙 상부에 순차적으로 적층되어 릿지를 형성하는 제2도전형 InGaAlP 외부 클래드층, 제2도전형 InGaP 통전용이층 및 제2도전형 GaAs 캡층; 상기 InGaP 식각저지층의 릿지가 형성되지 아니한 부위상에 순차적으로 적층된 제1도전형 GaAs 전류 차단층 및 제2도전형 GaAs 콘택층을 구비한다.
상기 다른 목적을 달성하기 위하여, 본 발명에 따른 선택적 매몰 릿지형 반도체 레이저 다이오드의 제조 방법은 제1도전형 GaAs 기판상에 제1도전형 InGaAlP 하부 클래드층, InGaP 활성층, 제2도전형 InGaAlP 내부 클래드층, InGaP 식각저지층, 제1도전형 GaAs 전류 차단층 및 제2도전형 GaAs 캡층을 순차적으로 성장시키는 제1공정;
상기 제2도전형 GaAs 캡층상에 릿지 형성 부위를 노출하는 마스크 패턴을 형성하는 제2공정;
상기 마스크 패턴을 식각 방지 마스크로 사용하여, 상기 제1도전형 GaAs 전류 차단층 및 상기 제2도전형 GaAs 캡층을 선택적으로 식각하여 상기 식각저지층의 일부를 노출시키는 제3공정; 및
상기 마스크 패턴을 결정성장 방지 마스크로 사용하여, 상기 InGaP 식각저지층의 노출된 표면상에 제2도전형 InGaAlP 외부 클래드층, 제2도전형 InGaP 통전용이층 및 제2도전형 GaAs 캡층을 순차적으로 성장시키는 제4공정을 포함하는 것을 특징으로 한다.
간략히 말하면, 본 발명은 식각 공정후 대기중에 노출되는 충돌중 InGaAlP로 구성되는 충돌을 배제하기 위하여, 릿지 부위를 식각한 후, 릿지를 형성하는 충들을 나중에 선택적으로 성장시켰으며, 캡층을 전면에 걸쳐서 형성하는 대신에, 릿지의 상부에만 형성시키고 나머지 부위에는 동일한 물질로 구성된 콘택층을 형성시킨 것이다.
이하, 첨부한 도면을 참조하여 본 발명에 관하여 상세히 설명하기로 한다.
제3도는 본 발명에 따른 선택적 매몰 릿지형 반도체 레이저 다이오드의 단면도이다.
제3도를 참조하면, n형 GaAs 기판(201)의 상부에 n형 GaAs 버퍼층(202), n형 InGaAlP 하부 클래드층(203), InGaP 활성층(204), p형 InGaAlP 내부 클래드층(205) 및 InGaP 식각저지층(206)이 순차적으로 형성되어 있고, InGaP 식각저지층(206)의 중앙 상부에 p형 InGaAlP 외부 클래드층(207), p형 InGaP 통전용이층(208) 및 p형 GaAs 캡층(210b)이 순차적으로 적층되어 이루어진 릿지가 형성되어 있다. InGaP 식각저지층(206)중 릿지가 형성되지 아니한 부위의 상부에는 n형 GaAs 전류 차단층(209) 및 p형 GaAs 콘택층(210a)이 순차적으로 적층되어 있다. p형 GaAs 콘택층(210a) 및 p형 GaAs 캡층(210b)로 이루어진 표면의 상부에는 p형 금속전극(211)이 형성되어 있고, 상기 n형 GaAs 기판(201)의 하부에는 n형 금속전극(212)이 형성되어 있다.
이와 같은 구조를 갖는 반도체 레이저 다이오드는 종래 기술과는 달리, p형 GaAs 캡층이 전면에 걸쳐 형성되는 대신에 릿지의 상부에만 형성하고, 그 나머지 부위에는 p형 GaAs 콘택층(210a)을 형성한다.
여기서, 상기 n형 InGaAlP 하부 클래드층(203), p형 InGaAlP 내부 클래드층(205) 및 p형 InGaAlP 외부 클래드층(207)은 특히 In0.5(Ga0.3Al0.7)0.5P로 구성되며, 상기 InGaP 활성층(204)는 In0.5Ga0.5P로 구성된다.
이와 같은 구조를 갖는 선택적 매몰 릿지형 반도체 레이저 다이오드의 제조 방법을 제4(a)도 내지 제4(c)도를 참조하여 설명하기로 한다.
먼저, 제4(a)도를 참조하면, n형 GaAs 기판(201)을 마련한 후, 그 상부에 n형 GaAs 버퍼층(202), n형 InGaAlP 하부 클래드층(203), InGaP 활성층(204), p형 InGaAlP 내부 클래드층(205), InGaP 식각저지층(206), n형 GaAs 전류 차단층(209) 및 p형 GaAs 콘택층(210a)을 순차적으로 성장시킨다. 그런 다음, p형 GaAs 큰택층(210a)중 릿리가 형성되지 않아야 할 부위에 마스크 패턴(213)을 형성한 후, 제4(b)도에 도시한 바와 같이, 마스크 패턴(213)를 이용하여, 릿지가 형성되어야 할 부위를 식각하도록 한다. 이러한 식각에 의하여 노출되는 층들을 살펴보면, InGaP 식각저지층(206)의 표면, n형 GaAs 전류 차단층(209) 및 p형 GaAs 콘택층(210a)의 측면들로서, 종래 기술에서와는 달리 자연 산화막이 생길 우려가 있는 InGaAlP로 구성되는 층들이 없음을 알 수 있다.
식각 공정이 완료되면, 상기 마스크 패턴(213)를 결정성장 방지 마스크로 사용하여 InGaP 식각저지층(206)의 상부에 p형 InGaAlP 외부 클래드층(207), p형 InGaP 통전용이층(208) 및 p형 GaAs 캡층(210b)를 순차적으로 성장시키도록 한다. 이어서, 마스크 패턴(213)을 제거한 후, p형 GaAs 콘택층(210a) 및 p형 GaAs 캡층(210b)로 이루어진 표면의 상부 및 n형 GaAs 기판(201)의 하부에 p형 금속전극(211) 및 n형 금속전극(212)을 형성하기 위한 금속화 공정을 수행하도록 한다.
여기서, 상기 마스크 패턴(213)은 플라즈마 강화 화학 증착법(PECVD : plasma enhancement chemical vapor deposition) 또는 스퍼터링(sputtering)에 의하여 실리콘 산화막을 형성한 후, 이를 소정 패턴에 따라 사진 식각함으로써 형성된다. 한편, 상기 n형 GaAs 전류 차단층(209) 및 p형 GaAs 콘택층(210a)을 식각하는 공정은 황산을 함유한 식각액을 사용하여 수행하게 되는데, 이와 같은 용액은 GaAs 는 식각하지만, InGaP로 구성되는 층은 식각하지 않는 성질을 갖는다. 또한 식각 공정후에는 통상의 유기 세정 공정을 수행하면 표면처리를 하도록 한다.
이상과 같은 선택적 매몰 릿지형 반도체 레이저 다이오드의 제조 방법은 2회의 결정 성장 공정만으로도 소자의 제조가 가능하여, 생산성이 증대된다. 또한, 위에서도 언급한 바와 같이, 식각 공정후 대기중에 노출되는 층들에서 자연 산화막이 형성될 우려가 높은 InGaAlP로 구성되는 층들이 배제되어 소자의 신뢰도가 높아지게 된다.
이상, 본 발명을 구체적인 실시예를 들어 설명하였으나, 본 발명은 상기 실시예에 국한되지 아니하고, 당업자가 가진 통상적인 지식의 범위내에서 그 변형이나 개량이 가능함은 물론이다.

Claims (2)

  1. 제1도전형 GaAs 기판; 상기 제1도전형 GaAs 기판의 상부에 순차적으로 형성된 제1도전형 InGaAlP 하부 클래드층, InGaP 활성층, 제2도전형 InGaAlP 내부 클래드층 및 InGaP 식각저지층; 상기 InGaP 식각저지층의 중앙 상부에 순차적으로 적층되어 릿지를 형성하는 제2도전형 InGaAlP 외부 클래드층, 제2도전형 InGaP 통전용이층 및 제2도전형 GaAs 캡층; 상기 InGaP 식각저지층의 릿지가 형성되지 아니한 부위상에 순차적으로 적층된 제1도전형 GaAs 전류 차단층 및 제2도전형 GaAs 콘택층을 구비하는 것을 특징으로 하는 선택적 매몰 릿지형 반도체 레이저 다이오드.
  2. 제1도전형 GaAs 기판상에 제1도전형 InGaAlP 하부 클래드층, InGaP 활성층, 제2도전형 InGaAlP 내부 클래드층, InGaP 식각저지층, 제1도전형 GaAs 전류 차단층 및 제2도전형 GaAs 캡층을 순차적으로 성장시키는 제1공정; 상기 제2도전형 GaAs 캡층상에 릿지 형성 부위를 노출하는 마스크 패턴을 형성하는 제2공정; 상기 마스크 패턴을 식각 방지 마스크로 사용하여, 상기 제1도전형 GaAs 전류 차단층 및 상기 제2도전형 GaAs 캡층을 선택적으로 식각하여 상기 식각저지층의 일부를 노출시키는 제3공정; 상기 마스크 패턴을 결정성장 방지 마스크로 사용하여, 상기 InGaP 식각저지층의 노출된 표면의 상에 제2도전형 InGaAlP 외부 클래드층, 제2도전형 InGaP 통전용이층 및 제2도전형 GaAs 캡층을 순차적으로 성장시키는 제4공정을 포함하는 것을 특징으로 하는 선택적 매몰 릿지형 반도체 레이저 다이오드의 제조 방법.
KR1019930021457A 1993-10-15 1993-10-15 선택적 매몰 릿지형 반도체 레이저 다이오드 및 그의 제조 방법 KR100263933B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930021457A KR100263933B1 (ko) 1993-10-15 1993-10-15 선택적 매몰 릿지형 반도체 레이저 다이오드 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930021457A KR100263933B1 (ko) 1993-10-15 1993-10-15 선택적 매몰 릿지형 반도체 레이저 다이오드 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR950012652A KR950012652A (ko) 1995-05-16
KR100263933B1 true KR100263933B1 (ko) 2000-09-01

Family

ID=19365929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930021457A KR100263933B1 (ko) 1993-10-15 1993-10-15 선택적 매몰 릿지형 반도체 레이저 다이오드 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR100263933B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100883478B1 (ko) * 2002-02-26 2009-02-16 주식회사 엘지이아이 반도체 레이저 다이오드의 제조 방법

Also Published As

Publication number Publication date
KR950012652A (ko) 1995-05-16

Similar Documents

Publication Publication Date Title
US9653884B2 (en) High reliability etched-facet photonic devices
US6335215B1 (en) Self-alignment method of making
KR100243656B1 (ko) 수소화된 수직공진형 표면방출 레이저 및 그 제조방법
JP2020184586A (ja) 面発光レーザ、電子装置、面発光レーザの製造方法
KR100203307B1 (ko) 레이저 다이오드의 제조방법
KR100263933B1 (ko) 선택적 매몰 릿지형 반도체 레이저 다이오드 및 그의 제조 방법
JP2021009999A (ja) 面発光レーザおよびその製造方法
US6660550B2 (en) Surface emission type semiconductor light-emitting device and method of manufacturing the same
JP4056717B2 (ja) 半導体レーザおよびその製造方法
JPH0444285A (ja) 半導体発光素子
KR100287204B1 (ko) 선택적매몰릿지형반도체레이저다이오드및그의제조방법
JPS60223186A (ja) 埋め込み構造半導体レ−ザ
JPH07297497A (ja) 半導体レ−ザ装置及びその製造方法
KR100282391B1 (ko) 레이저 다이오드 및 그 제조방법
US20020175343A1 (en) Method for fabricating a semiconductor device
JPS61281561A (ja) 半導体面発光素子の製造方法
KR100265804B1 (ko) 반도체 레이저 다이오드
JPH05243667A (ja) 半導体レーザ装置
CN115602768A (zh) 一种紫外发光设备、发光二极管器件及其制造方法
JPS59198785A (ja) 半導体レ−ザ素子およびその製造方法
JPS63261775A (ja) 半導体レ−ザ装置およびその製造方法
JPH01236681A (ja) 半導体レーザの製造方法
JPH0213943B2 (ko)
JPH01220883A (ja) 光電子集積回の製造方法
KR950012902A (ko) 반도체 레이저 다이오드 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110414

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee