KR100287204B1 - 선택적매몰릿지형반도체레이저다이오드및그의제조방법 - Google Patents

선택적매몰릿지형반도체레이저다이오드및그의제조방법 Download PDF

Info

Publication number
KR100287204B1
KR100287204B1 KR1019930021456A KR930021456A KR100287204B1 KR 100287204 B1 KR100287204 B1 KR 100287204B1 KR 1019930021456 A KR1019930021456 A KR 1019930021456A KR 930021456 A KR930021456 A KR 930021456A KR 100287204 B1 KR100287204 B1 KR 100287204B1
Authority
KR
South Korea
Prior art keywords
layer
conductive
type
conductive type
ingap
Prior art date
Application number
KR1019930021456A
Other languages
English (en)
Other versions
KR950012872A (ko
Inventor
김준영
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019930021456A priority Critical patent/KR100287204B1/ko
Publication of KR950012872A publication Critical patent/KR950012872A/ko
Application granted granted Critical
Publication of KR100287204B1 publication Critical patent/KR100287204B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/321—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures having intermediate bandgap layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32325—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm red laser based on InGaP
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

선택적 매몰 릿지형 반도체 레이저 다이오드 및 그의 제조 방법이 개시되어 있다. 소정 n형 GaAs 기판(201)상에 n형 GaAs 버퍼층(202), n형 InGaAlP 클래드층(203), InGaP 활성층(204), p형 InGaAlP 클래드층(205), 제1 p형 InGap 통전용이층(206a) 및 p형 GaAs 보호층(211)을 순차적으로 성장시킨 후, 소정 마스크 패턴을 사용하여 p형 InGaAlP 클래드층(205), 제1 p형 InGaP 통전용이층(206a) 및 p형 GaAs 보호층(211)을 식각하여 릿지를 형성한다. p형 InGaAlP 클래드층(205)중 릿지외의 부위에는 n형 InGaAsP 전류 차단층(207)을 성장시키고, 이어서 마스크패턴의 성장시 손상된 p형 GaAs 보호층(211)과 마스크 패턴을 제거한다. 그런 다음, n형 InGaAsP 전류 차단층(207) 및 제1 p형 InGaP 통전용이층(206a)으로 이루어진 표면의 상부에는 제2 p형 InGaP 통전용이층(206b) 및 p형 InGaAsP 캡층(208)을 순차적으로 성장시킨다. 이와 같은 제조 방법은 p형 GaAs 보호층(211)을 도입함으로써, 그 하부에 위치한 층들의 결정질이 저하되는 것을 방지함과 동시에 재결정 성장되는 층들이 저온에서 성장될 수 있기 때문에 이미 성장되어 있는 층들에서 도판트들이 열 확산되어 신뢰도가 저하되는 것을 방지할 수 있다.

Description

선택적 매몰 릿지형 반도체 레이저 다이오드 및 그의 제조 방법
제1도는 종래의 선택적 매몰 릿지형 반도체 레이저 다이오드의 단면도이다.
제2도는 본 발명에 따른 선택적 매몰 릿지형 반도체 레이저 다이오드의 단면도이다.
제3A도 내지 제3D도는 본 발명에 따른 선택적 매몰 릿지형 반도체 레이저 다이오드의 제조 공정시 나타나는 중간 구조물의 단면도들을 순차적으로 나타낸 것이다.
* 도면의 주요 부분에 대한 부호의 설명
101...n형 GaAs 기판 102...n형 GaAs 버퍼층
103...n형 InGaAlP 클래드층 104...InGaP 활성층
105...p형 InGaAlP 클래드층 106...p형 InGaP 통전용이층
107...n형 GaAs 전류 차단층 108...p형 GaAs 캡층
109...p형 금속전극 110...,n형 금속전극
201...n형 GaAs 기판 202...n형 GaAs 버퍼층
204...InGaP 활성층 205...p형 InGaAlP 클래드층
206a, 206b...제1 및 제2 p형 InGaP 통전용이층
207...n형 InGaAsP 전류 차단층 208...p형 InGaAsP 캡층
209...p형 금속전극 210...n형 금속전극
본 발명은 반도체 레이저 다이오드에 관한 것으로, 특히 InGaP/InGaAlP계 반도체 레이저 다이오드 및 그의 제조 방법에 관한 것이다.
반도체 레이더 다이오드는 미니 디스크, 광자기 디스크 및 레이저 빔 프린터등과 같은 광정보처리기기의 광원으로 사용되는 것으로서, 광기록 장치의 기록밀도를 높이기 위하여 단파장화이 가능한 InGaP/InGaAlP계 반도체 레이저 다이오드가 요구된다.
이러한 단파장화 요구에 부응하기 위하여, 선택적 매몰 릿지형 반도체 레이저 다이오드가 제안되어 있다.
제1도는 종래의 선택적 매몰 릿지형 반도체 레이저 다이오드의 단면도를 나타낸 것이다.
제1도를 참조하면, n형 GaAs 기판(101)의 상부에 n형 GaAs 버퍼층(102), n형 InGaAlP 클래드층(103), InGaP 활성층(104) 및 p형 InGaAlP 클래드층(105)이 순차적으로 형성되어 있다. p형 InGaAlP 클래드층(105)은 중앙 부위에 릿지가 형성되어 있으며, 릿지의 상부에는 p형 InGaP 통전용이층(106)이 형성되어 있다. 한편, p형 InGaAlP 클래드층(105)중 릿지가 형성되어 있지 아니한 부위의 상부에는 n형 GaAs 전류 차단층(107)이 형성되어 있으며, p형 InGaP 통전용이층(106) 및 n형 GaAs 전류 차단층(107)으로 이루어진 표면의 상부에는 p형 GaAs 캡층(108)이 형성되어 있다. 또한, p형 GaAs 캡층(108)의 상부 및 n형 GaAs 기판(101)의 하부에는 각각 p형 금속전극(109) 및 n형 금속전극(110)이 형성되어 있다.
이와 같은 구조를 갖는 반도체 레이저 다이오드의 제조 방법을 살펴보면, n형 GaAs 기판(101)을 마련한 후, 그 상부에 n형 GaAs 버퍼층(102), n형 InGaAlP 클래드층(103), InGaP 활성층(104), p형 InGaAlP 클래드층(105) 및 p형 InGaP 통전용이층(106)을 순차적으로 결정성장시킨 후, 소정 마스크 패턴을 릿지가 형성되어야 할 부위에 형성한 후, 이러한 마스크를 이용하여 p형 InGaAlP 클래드층(105) 및 p형 InGaP 통전용이층(106)을 선택적으로 식각하여 릿지를 형성한다. 이어서, 릿지가 아닌 부위의 상부에 n형 GaAs 전류 차단층(107)을 선택적으로 결정성장 시키게 된다. 이 때, 상기 릿지 부위에 형성된 마스크 패턴은 결정성장 방지 마스크로 작용하게 된다. n형 GaAs 전류 차단층(107)의 성장이 완료되면 릿지 부위에 형성된 마스크 패턴을 제거한 후, p형 InGaP 통전용이층(106) 및 n형 GaAs 전류 차단층(107)로 이루어진 표면의 상부에 p형 GaAs 캡층(108)을 결정시키도록 한다. 이상에서 설명한 바와 같이, 종래의 선택적 매몰 릿지형 반도체 레이저 다이오드는 3회 이상의 결정설장을 요구하는 것으로, 특히 전류 차단층 및 캡층이 GaAs 로 구성된다. GaAs 로 이루어진 층들을 성장시키기 위하여는 대략적으로 600℃이상의 온도가 요구되기 때문에, p형 InGaAlP 클래드층(105)에 p형 도판트로서 도핑된 아연이, n형 GaAs 전류 차단층(107) 및 p형 GaAs 캡층(108)을 성장시킬 때, 그 하부에 형성되어있는 InGaP 활성층(104)으로 확산되어 소자의 신뢰도가 저하되는 문제점이 발생하게 된다. 즉, InGaP 활성층(104)에 아연이 확산됨에 의하여 재결합 중심의 결합을 형성하여 레이저 빔의 발진 효율이 저하되는 문제점이 있게 된다.
또한 종래의 선택적 매몰 릿지형 반도체 레이저 다이오드의 제조방법에 있어서, 상기 마스크 패턴은 일반적으로 실리콘 산화막(SiO2)으로 구성되는 것으로서, 실리콘 산화막을 형성하기에 앞서 실리콘 산화막과 그 하부에 있는 층과의 접착력을 증대시키기 위하여, 그 하부에 위치한 층의 표면 처리(surface treatment)를 실시하게 된다. 이러한 표면처리는 그 하부에 위치한 층에 대한 손상을 증가시키게 된다. 또한 실리콘 산화막을 성장시키는 방법은 통상 플라즈마 강화 화학적 증착법(PECVD; plasma enhancement chemical vapor deposition) 또는 스퍼터링(sputtering)에 의한 것으로서, 실리콘 산화막 형성 공정 자체가 그 하부에 위치한 층을 손상시켜서 디바이스의 저항을 크게 한다.
따라서 본 발명의 목적은 보다 낮은 온도의 결정성장에 의해서도 제조될 수 있는 선택적 매몰 릿지형 반도체 레이저 다이오드를 제공하는 것이다.
본 발명의 다른 목적은 상기 선택적 매몰 릿지형 반도체 레이저 다이오드의 제조하기 위한 것으로, 통전용이층의 결정질이 마스크 패턴 형성에 의하여 손상되는 것을 감소시킬 수 있는 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 선택적 매몰 릿지형 반도체 레이저 다이오드는 제1도전형 GaAs 기판;
상기 제1도전형 GaAs 기판의 상부에 순차적으로 형성되어 있는 제1도전형 InGaAlP 클래드층 및 InGaP 활성층;
상기 InGaP 활성층상에 형성되어 있으며, 중앙 상부에 릿지 구조를 갖는 제2도전형 InGaAlP 클래드층;
상기 제2도전형 InGaAlP 클래드층중 릿지 상부에 형성되어 있는 제1 InGaP 통정용이층;
상기 제2도전형 InGaAlP 클래드층중 상기 릿지가 아닌 부위의 상부에 형성되어 있는 제1도전형 InGaAsP 전류 차단층; 및
상기 제1 InGaP 통전용이층 및 제1도전형 InGaAsP 전류 차단층로 이루어진 표면의 상부에 형성되어 있는 제2도전형 InGaAsP 캡층을 구비하는 것을 특징으로 한다.
본 발명의 바람직한 유형에 의한 선택적 매몰 릿지형 반도체 레이저 다이오드에 있어서, 상기 제2도전형 InGaAsP 캡층의 하부이며, 상기 제1 InGaP 통전용이층 및 상기 제1도전형 InGaAsP 전류 차단층로 이루어진 표면의 상부에 제2 InGaP 통전용이층; 및
상기 제1도전형 GaAs 기판과 상기 제1도전형 InGaAlP 클래드층 사이에 제1도전형 GaAs 버퍼층이 더 포함된다. 또한, 바람직하게 상기 제1도전형 InGaAlP 클래드층 및 상기 제2도전형 InGaAlP 클래드층은 In0.5(Ga0.3Al0.7)0.5P 로 구성되며, 상기 InGaP 활성층은 In0.5Ga0.5P 로 구성된다.
상기 다른 목적을 달성하기 위하여, 본 발명에 따른 선택적 매몰 릿지형 반도체 레이저 다이오드의 제조 방법은 소정 반도체 기판의 상부에 하부 클래드층, 활성층, 상부 클래드층, 제1통전 용이층 및 상기 제1 통전 용이층과 다른 물질로 구성되는 보호층을 순차적으로 성장시키는 공정;
상기 보호층의 상부에 릿지 형성을 위한 마스크 패턴을 형성하는 공정;
상기 마스크 패턴을 식각 마스크로 사용하여, 상기 보호층, 상기 제1 통전 용이층 및 상기 상부 클래드층을 선택적으로 식각하여 릿지를 형성하는 공정;
상기 마스크 패턴을 결정성장 방지 마스크로 사용하여, 상기 상부 클래드층중 릿지가 형성되지 아니한 부위의 상부에 전류차단층을 형성하는 공정;
상기 마스크 패턴을 제거하는 공정; 및
상기 전류차단층 및 상기 제1 통전 용이층을 구성하는 물질은 식각하지 않으면서, 상기 보호층을 구성하는 물질을 식각하는 성질을 갖는 식각선택성이 있는 물질을 이용하여 상기 보호층을 제거하는 공정을 포함하는 것을 특징으로 한다.
바람직한 실시예에 따른 선택적 매몰 릿지형 반도체 레이저 다이오드의 제조 방법은 소정 제1도전형 GaAs 기판의 상부에 제1도전형 InGaAlP 클래드층, InGaP 활성층, 제2도전형 InGaAlP 클래드층, 제1 InGaP 통전용이층 및 제2도전형 GaAs 보호층을 순차적으로 성장시키는 공정;
상기 제2도전형 GaAs 보호층의 상부에 릿지형성을 위한 마스크 패턴을 형성하는 공정;
상기 마스크 패턴을 이용하여 상기 제2도전형 GaAs 보호층, 제1 InGaP 통전용이층 및 제2도전형 InGaAlP 클래드층을 선택적으로 식각하여 릿지를 형성하는 공정;
상기 마스크 패턴을 결정성장 방지 마스크로 사용하여, 상기 제2도전형 InGaAlP 클래드층중 릿지가 형성되지 아니한 부위의 상부에 제1도전형 InGaAsP 전류 차단층을 성장시키는 공정;
상기 마스크 패턴 및 상기 제2도전형 GaAs 보호층을 제거하는 공정; 및
상기 제1도전형 InGaAsP 전류 차단층 및 상기 제1 InGaP 통전용이층로 이루어진 표면의 상부에 제2도전형 InGaAsP 캡층을 성장시키는 공정을 포함하는 것을 특징으로 한다.
여기서, 상기 제2도전형 GaAs 보호층을 제거하는 공정은 황산계 식각 용액을 사용하여 수행될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 관하여 상세히 설명하기로 한다.
제2도는 본 발명에 따른 선택적 매몰 릿지형 반도체 레이저 다이오드의 단면도이다.
제2도를 참조하면, n형 GaAs 기판(201)의 상부에 n형 GaAs 버퍼층(202), n형 InGaAlP 클래드층(203), InGaP 활성층(204) 및 형 InGaAlP 클래드층(205)이 순차적으로 형성되어 있다. p형 InGaAlP 클래드층(205)은 중앙부위에 릿지가 형성되어 있으며, 릿지의 상부에는 제1 p형 InGaP 통전용이층(206a)이 형성되어 있다. p형 InGaAlP 클래드층(205)중 릿지가 아닌 부위에는 n형 InGaAsP 전류 차단층(207)이 형성되어 있고, 제1 p형 InGaP 통전용이층(206a) 및 n형 InGaAsP 전류 차단층(207)으로 이루어진 표면의 상부에는 제2 p형 InGaP 통전용이층(206b) 및 p형 InGaAsP 캡층(208)이 순차적으로 형성되어 있다. p형 InGaAsP 캡층(208)의 상부 및 n형 GaAs 기판(201)의 하부에는 p형 금속전극(209) 및 n형 금속전극(210)이 각각 형성되어 있다. 여기서, 상기 n형 InGaAlP 클래드층(203) 및 p형 InGaAlP 클래드층(205)은 바람직하게는 In0.5(Ga0.3Al0.7)0.5P 로 구성되며, 상기 InGaP 활성층(204)은 In0.5Ga0.5P 로 구성된다.
이와 같은 구조를 갖는 선택적 매몰 릿지형 반도체 레이저 다이오드는 재 결정성장에 의하여 형성되는 전류 차단층 및 캡층이 InGaAsP로 구성되기 때문에, 재결정성장을 낮은 온도에서 수행하는 것이 가능하게 된다. 따라서, 고온 재결정 성장에 수반되는 소자의 신뢰도 저하 문제를 해결할 수 있게 된다.
이와 같은 선택적 매몰 릿지형 반도체 레이저 다이오드의 제조 방법을 제3A도 내지 제3D도를 참조하여 설명하기로 한다.
먼저 제3A도를 참조하면, 소정 n형 GaAs 기판(201)을 마련한 후, 그 상부에 n형 GaAs 버퍼층(202), n형 InGaAlP 클래드층(203), InGaP 활성층(204), p형 InGaAlP 클래드층(205), 제1 p형 InGaP 통전용이층(206) 및 p형 GaAs 보호층(211)이 순차적으로 성장된다. 그런 다음, 제3B도에 도시한 바와 같이, n형 GaAs 기판(201)의 상부에 릿지 형성을 위한 마스크 패턴(212)을 형성한 후, 마스크 패턴(212)을 식각 방지 마스크로 사용하여 p형 GaAs 보호층(211), 제1 p형 InGaP 통전용이층(206a) 및 p형 InGaAlP 클래드층(205)을 선택적으로 식각하여 릿지를 형성한다. 그런 다음, p형 InGaAlP 클래드층(205)중 릿지가 아닌 부위의 상부에 상기 마스크 패턴(212)을 결정성장 방지 마스크로 사용하여 n형 InGaAsP 전류 차단층(207)을 선택적으로 결정성장 시키도록 한다. 이어서, 제3C도에 도시한 바와 같이, 마스크 패턴(212) 및 p형 GaAs 보호층(211)을 제거하도록 한다. 마스크 패턴(212) 및 p형 GaAs 보호층(211)이 제거된 후, p형 GaAs 보호층(211)의 제거로 노출된 제1 p형 InGaP 통전용이층(206a) 및 n형 InGaAsP 전류 차단층(207)의 표면의 상부에 제2 p형 InGaP 통전용이층(206b) 및 p형 InGaAsP 캡층(208)을 순차적으로 결정성장 시킨다. 여기서, n형 InGaAsP 전류 차단층(207), 제2 p형 InGaP 통전용이층(206b) 및 p형 InGaAsP 캡층(207)은 위에서도 언급한 바와 같이, 저온에서도 결정성장이 가능하기 때문에, 이미 형성되어 있는 층들에 대한 영향이 적어, 열확산에 의한 소자의 신뢰도 저하를 방지하게 된다. 또한, 상기 제2 p형 InGaP 통전용이층(206b)의 두께는 대략적으로 500Å 이하가 되도록 한다. 이와 같이 제2 p형 InGaP 통전용이층(206b)을 성장시키는 것은 저항을 감소시키고, p형 InGaAsP 캡층(208)의 성장을 용이하게 하기 위해서이다.
한편, 상기 p형 GaAs 보호층(211)은 마스크 패턴(212)을 형성할 때 결정질이 손상되기 때문에 제거되는데, 이를 제거하는 방법으로는 황산계 식각용액을 사용할 수 있다. 황산계 식각 용액은 p형 GaAs 보호층(211)을 식각하는 반면에 그 하부에 위치하는 제1 p형 InGaP 통전용이층(206a) 및 n형 InGaAsP 전류 차단층(207)을 식각하지 않는 식각 선택성을 갖고 있기 때문에 이를 이용하여 선택적으로 p형 GaAs 보호층(211)을 제거시킬 수 있다.
이상과 같은 선택적 매몰 릿지형 반도체 레이저 다이오드 및 그의 제조 방법이 갖는 잇점은 다음과 같다.
1) p형 GaAs 보호층(211)의 도입으로 그 하부에 위치하는 제1 p형 InGaP 통전용이층(206a)의 결정질이 저하되는 것을 방지할 수 있다.
2) n형 InGaAsP 전류 차단층(207) 및 p형 InGaAsP 캡층(208)을 저온에서 성장시킬 수 있기 때문에 활성층으로 p형 도판트가 확산되는 것을 방지하게 되어, 소자의 신뢰도가 높아지게 된다.
이상 본 발명을 구체적인 실시예를 들어 설명하였으나, 본 발명은 상기 실시예에 국한되지 아니하고 본 발명이 속한 기술분야의 통상적인 지식의 범위내에서 그 변형이나 개량이 가능함은 물론이다.

Claims (6)

  1. 제1도전형 GaAs 기판;
    상기 제1도전형 GaAs 기판의 상부에 순차적으로 형성되어 있는 제1도전형 InGaAlP 클래드층 및 InGaP 활성층;
    상기 InGaP 활성층상에 형성되어 있으며, 중앙 상부에 릿지 구조를 갖는 제2도전형 InGaAlP 클래드층;
    상기 제2도전형 InGaAlP 클래드층의 릿지 상부에 형성되어 있는 제2도전형으로 도전된 제1 InGaP 통전용이층;
    상기 제2도전형 InGaAlP 클래드층중 상기 릿지가 아닌 부위의 상부에 형성되어 있는 제1도전형 InGaAlP 전류 차단층; 및
    상기 제1 InGaP 통전용이층 및 제1도전형 InGaAsP 전류 차단층으로 이루어진 표면의 상부에 형성되어 있는 제2도전형 InGaAsP 캡층을 구비하는 것을 특징으로 하는 선택적 매몰 릿지형 반도체 레이저 다이오드.
  2. 제1항에 있어서, 제2도전형으로 도전된 상기 제1 InGaP 통전용이층 및 상기 제1도전형 InGaAsP 전류 차단층로 이루어진 표면과, 상기 제2도전형 InGaAsP 캡층 사이에 형성되어 있는 제2도전형으로 도전된 제2 InGaP 통전용이층 ; 및
    상기 제1도전형 GaAs 기판과 상기 제1도전형 InGaAlP 클래드층 사이에 제1도전형 GaAs 버퍼층을 더 구비하는 것을 특징으로 하는 선택적 매몰 릿지형 반도체 레이저 다이오드.
  3. 제1항에 있어서, 상기 제1도전형 InGaAlP 클래드층 및 상기 제2도전형 InGaAlP 클래드층은 In0.5(Ga0.3Al0.7)0.5P 로 구성되고, 상기 InGaP 활성층은 In0.5Ga0.5P 로 구성되는 것을 특징으로 하는 선택적 매몰 릿지형 반도체 레이저 다이오드.
  4. 소정 반도체 기판의 상부에 제1도전형 클래드층, 활성층, 제2도전형 클래드층, 제2도전형의 제1 통전 용이층 및 상기 제2도전형의 제1 통전 용이층과 다른 물질로 구성되는 제2도전형 보호층을 순차적으로 성장시키는 공정;
    상기 제2도전형 보호층의 상부에 릿지 형성을 위한 마스크 패턴을 형성하는 공정;
    상기 마스크 패턴을 식각 마스크로 사용하여, 상기 제2도전형 보호층, 상기 제2도전형의 제1 통전 용이층 및 상기 제2도전형 클래드층을 선택적으로 식각하여 릿지를 형성하는 공정;
    상기 마스크 패턴을 결정성장 방지 마스크로 사용하여, 상기 제2도전형 클래드층중 릿지가 형성되지 아니한 부위의 상부에 제1도전형 전류차단층을 형성하는 공정;
    상기 마스크 패턴을 제거하는 공정; 및
    상기 제2도전형 보호층을 제거하는 공정을 포함하는 것을 특징으로 하는 선택적 매몰 릿지형 반도체 레이저 다이오드의 제조 방법.
  5. 제4항에 있어서, 상기 제2도전형의 제1 통로 용이층 및 상기 제1도전형 전류 차단층으로 이루어진 표면의 상부에 제2도전형의 제2 통전 용이층 및 제2도전형 캡층을 순차적으로 성장시키는 공정을 더 포함하는 것을 특징으로 하는 선택적 매몰 릿지형 반도체 레이저 다이오드의 제조 방법.
  6. 제4항에 있어서, 상기 제1 통전용이층은 InGaP 로 구성되고, 상기 전류 차단층은 InGaAsP 로 구성되고, 상기 보호층은 GaAs로 구성되며, 상기 보호층을 제거하는 공정은 황산계 식각 용액을 사용하여 수행되는 것을 특징으로 하는 선택적 매몰 릿지형 반도체 레이저 다이오드의 제조 방법.
KR1019930021456A 1993-10-15 1993-10-15 선택적매몰릿지형반도체레이저다이오드및그의제조방법 KR100287204B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930021456A KR100287204B1 (ko) 1993-10-15 1993-10-15 선택적매몰릿지형반도체레이저다이오드및그의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930021456A KR100287204B1 (ko) 1993-10-15 1993-10-15 선택적매몰릿지형반도체레이저다이오드및그의제조방법

Publications (2)

Publication Number Publication Date
KR950012872A KR950012872A (ko) 1995-05-17
KR100287204B1 true KR100287204B1 (ko) 2001-09-17

Family

ID=37514963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930021456A KR100287204B1 (ko) 1993-10-15 1993-10-15 선택적매몰릿지형반도체레이저다이오드및그의제조방법

Country Status (1)

Country Link
KR (1) KR100287204B1 (ko)

Also Published As

Publication number Publication date
KR950012872A (ko) 1995-05-17

Similar Documents

Publication Publication Date Title
US4788159A (en) Process for forming a positive index waveguide
US5360754A (en) Method for the making heteroepitaxial thin layers and electronic devices
JP2708165B2 (ja) 半導体構造およびその製造方法
EP0261408B1 (en) Laser including monolithically integrated planar devices and processes for their preparation
JPH02252267A (ja) 半導体装置の製造方法
KR100287204B1 (ko) 선택적매몰릿지형반도체레이저다이오드및그의제조방법
JPS63178574A (ja) 半導体レ−ザ装置の製造方法
JP2528877B2 (ja) 半導体レ−ザ
KR100300949B1 (ko) 반도체레이저다이오드및그제조방법
KR100396675B1 (ko) 플라즈마 처리를 이용한 청색 반도체 레이저의 제조 방법
KR100363240B1 (ko) 반도체 레이저 다이오드 및 그 제조방법
JPH05102607A (ja) 埋込み構造半導体レーザの製造方法
KR100263933B1 (ko) 선택적 매몰 릿지형 반도체 레이저 다이오드 및 그의 제조 방법
KR100287203B1 (ko) 이중클래드구조를갖는반도체레이저다이오드
KR100198595B1 (ko) 레이저 다이오드 제조방법
KR950011998B1 (ko) 반도체 레이저 다이오드의 제조방법
KR100289730B1 (ko) 반도체레이저소자의제조방법
KR100464602B1 (ko) 반도체 레이저 다이오드 및 그 제조방법
JPS61216375A (ja) 半導体発光装置の製造方法
JPS60260185A (ja) 半導体レ−ザの製造方法
JPH0710019B2 (ja) 埋込み構造半導体レ−ザの製造方法
KR970004499B1 (ko) 반도체 레이저의 제조방법
JP2001093836A (ja) 基板構造及びその作製法
KR940008578B1 (ko) 반도체 레이저 다이오드의 단면 보호막 형성방법
KR100282391B1 (ko) 레이저 다이오드 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120116

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee