JPH10335756A - 半導体レーザの製造方法 - Google Patents
半導体レーザの製造方法Info
- Publication number
- JPH10335756A JPH10335756A JP14795297A JP14795297A JPH10335756A JP H10335756 A JPH10335756 A JP H10335756A JP 14795297 A JP14795297 A JP 14795297A JP 14795297 A JP14795297 A JP 14795297A JP H10335756 A JPH10335756 A JP H10335756A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mesa structure
- semiconductor laser
- etching
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】ドライエッチングによりメサ構造部を形成する
ものであって、しかも低いしきい値電流特性を有し且つ
温度特性の良い半導体レーザを製造する方法を提供す
る。 【解決手段】ドライエッチングにより生じたダメージ層
を、ドライエッチング後に塩素を含むガスで追加エッチ
ングして除去する工程を設けた。
ものであって、しかも低いしきい値電流特性を有し且つ
温度特性の良い半導体レーザを製造する方法を提供す
る。 【解決手段】ドライエッチングにより生じたダメージ層
を、ドライエッチング後に塩素を含むガスで追加エッチ
ングして除去する工程を設けた。
Description
【０００１】
【発明の属する技術分野】この発明は、メサ構造を有す
る半導体レーザの製造方法に関するものであり、特に、
このメサ構造をドライエッチング技術により形成する半
導体レーザの製造方法に関するものである。
る半導体レーザの製造方法に関するものであり、特に、
このメサ構造をドライエッチング技術により形成する半
導体レーザの製造方法に関するものである。
【０００２】
【従来の技術】近年、光通信システムの普及により大容
量の高速伝送が行われており、今後は、光デバイスチッ
プを装着したボード間あるいはボード内を電気配線する
のではなく、光ファイバや光導波路にて接続することに
よって、モジュールサイズの縮小とともに大容量高速伝
送が可能になるものと思われる。
量の高速伝送が行われており、今後は、光デバイスチッ
プを装着したボード間あるいはボード内を電気配線する
のではなく、光ファイバや光導波路にて接続することに
よって、モジュールサイズの縮小とともに大容量高速伝
送が可能になるものと思われる。
【０００３】ところで、半導体装置における光導波路を
作製する手段として、半導体ウェハ上に作製したマスク
を利用してエッチングプロセスによりメサ構造を形成
し、それを別の半導体層で埋め込むという手法が用いら
れている。この半導体層を埋め込む手法としては、ＭＯ
ＣＶＤ（Metalorganic Chemical Vapor Deposition）法
等が採用されている。また、メサ構造を形成する手段と
しては、従来から一般的にウェットエッチングが用いら
れてきた。
作製する手段として、半導体ウェハ上に作製したマスク
を利用してエッチングプロセスによりメサ構造を形成
し、それを別の半導体層で埋め込むという手法が用いら
れている。この半導体層を埋め込む手法としては、ＭＯ
ＣＶＤ（Metalorganic Chemical Vapor Deposition）法
等が採用されている。また、メサ構造を形成する手段と
しては、従来から一般的にウェットエッチングが用いら
れてきた。
【０００４】一例として、かかるウェットエッチングに
より形成されたメサ構造を有するＰ型ＩｎＰ基板上半導
体レーザの作製フローの概略を図４に示す。
より形成されたメサ構造を有するＰ型ＩｎＰ基板上半導
体レーザの作製フローの概略を図４に示す。
【０００５】参照符号１は、Ｐ−ＩｎＰウェハである。
Ｐ−ＩｎＰウェハ１の面方位は〔００１〕である。この
Ｐ−ＩｎＰウェハ１上に、Ｐ−ＩｎＰバッファ層２（１
×１０18ｃｍ-3）を１．８μｍ，１．３μｍ帯ＩｎＧａ
ＡｓＰ活性層３（アンドープ）を０．１μｍおよびｎ−
ＩｎＰクラッド層４（１×１０18ｃｍ-3）を０．７μ
ｍ、順次ＭＯＣＶＤ法等により成長させる（図４(a) の
活性層成長工程参照）。これにより、ダブルヘテロ成長
ウェハが形成される。
Ｐ−ＩｎＰウェハ１の面方位は〔００１〕である。この
Ｐ−ＩｎＰウェハ１上に、Ｐ−ＩｎＰバッファ層２（１
×１０18ｃｍ-3）を１．８μｍ，１．３μｍ帯ＩｎＧａ
ＡｓＰ活性層３（アンドープ）を０．１μｍおよびｎ−
ＩｎＰクラッド層４（１×１０18ｃｍ-3）を０．７μ
ｍ、順次ＭＯＣＶＤ法等により成長させる（図４(a) の
活性層成長工程参照）。これにより、ダブルヘテロ成長
ウェハが形成される。
【０００６】次に、（１１０）方向にＳｉＯ2 マスク材
５（選択成長マスク）を形成する（幅１．５μｍ）。そ
して、ＨＢｒなどのエッチング液を用いたウェットプロ
セスにて、〔１１０〕方向に上記ダブルヘテロ成長ウェ
ハをエッチング処理してメサ構造Ｍを形成する。この場
合、メサ構造Ｍの高さｈは、たとえば２．５μｍに設定
することができる（図４(b) のメサ構造形成工程参
照）。
５（選択成長マスク）を形成する（幅１．５μｍ）。そ
して、ＨＢｒなどのエッチング液を用いたウェットプロ
セスにて、〔１１０〕方向に上記ダブルヘテロ成長ウェ
ハをエッチング処理してメサ構造Ｍを形成する。この場
合、メサ構造Ｍの高さｈは、たとえば２．５μｍに設定
することができる（図４(b) のメサ構造形成工程参
照）。
【０００７】次に、ＭＯＣＶＤ法等を用いて、Ｐ−Ｉｎ
Ｐ埋込層６（８×１０17ｃｍ-3）を０．７μｍ，ｎ−Ｉ
ｎＰ電流ブロック層７（７×１０18ｃｍ-3）を０．８μ
ｍおよびＰ−ＩｎＰ電流ブロック８（８×１０17ｃ
ｍ-3）を１．０μｍ、順次結晶成長させる（図４(c) の
埋込成長工程参照）。このとき、ｎ−ＩｎＰ電流ブロッ
ク層７は、成長停止面である（１１１）面が形成される
ことにより、当該ｎ−ＩｎＰ電流ブロック層７とｎ−Ｉ
ｎＰクラッド層４との接触を回避することができる。
Ｐ埋込層６（８×１０17ｃｍ-3）を０．７μｍ，ｎ−Ｉ
ｎＰ電流ブロック層７（７×１０18ｃｍ-3）を０．８μ
ｍおよびＰ−ＩｎＰ電流ブロック８（８×１０17ｃ
ｍ-3）を１．０μｍ、順次結晶成長させる（図４(c) の
埋込成長工程参照）。このとき、ｎ−ＩｎＰ電流ブロッ
ク層７は、成長停止面である（１１１）面が形成される
ことにより、当該ｎ−ＩｎＰ電流ブロック層７とｎ−Ｉ
ｎＰクラッド層４との接触を回避することができる。
【０００８】さらに、ＳｉＯ2 選択マスク材５を除去
し、その後、ｎ−ＩｎＰクラッド層９（１×１０18ｃｍ
-3）を１．５μｍおよびｎ−ＩｎＰコンタクト層１０
（７×１０18ｃｍ-3）を０．５μｍ、順次成長させる
（図４(d) のコンタクト層成長工程参照）。
し、その後、ｎ−ＩｎＰクラッド層９（１×１０18ｃｍ
-3）を１．５μｍおよびｎ−ＩｎＰコンタクト層１０
（７×１０18ｃｍ-3）を０．５μｍ、順次成長させる
（図４(d) のコンタクト層成長工程参照）。
【０００９】その後、当該ダブルヘテロ成長ウェハの表
面および裏面に電極を形成し、前面および後面を劈開・
コーティングすることにより半導体レーザが完成する。
面および裏面に電極を形成し、前面および後面を劈開・
コーティングすることにより半導体レーザが完成する。
【００１０】以上のような製造方法では、メサ構造Ｍの
側面をサイドエッチするためにＳｉＯ2 マスク材５にひ
さしを形成したが、このひさしのついたマスク材５のた
めにうまくメサを埋め込むことができる（参考文献；Oh
kura et al., Electronics Letter, 28 (1992) p.1844-
1845）。また、参考文献にあるようにメサ構造Ｍの側面
が連続的な面であることから、結晶成長が容易であっ
た。
側面をサイドエッチするためにＳｉＯ2 マスク材５にひ
さしを形成したが、このひさしのついたマスク材５のた
めにうまくメサを埋め込むことができる（参考文献；Oh
kura et al., Electronics Letter, 28 (1992) p.1844-
1845）。また、参考文献にあるようにメサ構造Ｍの側面
が連続的な面であることから、結晶成長が容易であっ
た。
【００１１】しかし、ウェットプロセスでは、メサ構造
Ｍの幅寸法の制御性が悪く、サイドエッチのために幅の
細いメサ構造Ｍを形成することは困難である。また、エ
ッチング形状が結晶方位に大きく依存するため、上記ダ
ブルヘテロ成長ウェハ上に、任意の方向に光導波路を形
成するのは非常に困難であった。
Ｍの幅寸法の制御性が悪く、サイドエッチのために幅の
細いメサ構造Ｍを形成することは困難である。また、エ
ッチング形状が結晶方位に大きく依存するため、上記ダ
ブルヘテロ成長ウェハ上に、任意の方向に光導波路を形
成するのは非常に困難であった。
【００１２】一方、ドライエッチングによりメサ構造を
形成する場合は、結晶の面方位には無関係に任意の方向
にメサ構造を形成することができるため、光導波路を形
成するのに有利である。しかも、エッチングによるメサ
構造の幅寸法の制御性や面内均一性が良いため、歩留ま
り向上に役立ち、大幅なコストダウンにつながるという
非常に有益な方法である。そして、近年では、ようやく
ドライエッチングにより形成したメサ構造を有する半導
体レーザのデバイスへの適用について、IEEE PHOTONICS
TECHNOLOGY LETTERS vol.5, No.3, March 1993 pp.279
-280、電子情報通信学会エレクトロニクスソサイエティ
大会論文集Ｃ−２９２，ｐ．２９２等に報告されはじめ
ている。
形成する場合は、結晶の面方位には無関係に任意の方向
にメサ構造を形成することができるため、光導波路を形
成するのに有利である。しかも、エッチングによるメサ
構造の幅寸法の制御性や面内均一性が良いため、歩留ま
り向上に役立ち、大幅なコストダウンにつながるという
非常に有益な方法である。そして、近年では、ようやく
ドライエッチングにより形成したメサ構造を有する半導
体レーザのデバイスへの適用について、IEEE PHOTONICS
TECHNOLOGY LETTERS vol.5, No.3, March 1993 pp.279
-280、電子情報通信学会エレクトロニクスソサイエティ
大会論文集Ｃ−２９２，ｐ．２９２等に報告されはじめ
ている。
【００１３】ところで、その報告では、ドライエッチン
グによるメサ構造の側面の物理的ダメージが半導体レー
ザのレーザ特性の悪化の原因となっていることが明らか
にされている。すなわち、ドライエッチングによりメサ
構造を形成した場合の半導体レーザのレーザ特性は、ウ
ェットエッチングによりメサ構造を形成した場合の半導
体レーザのレーザ特性に劣ることが分かっている。とこ
ろが、メサ構造の側面を０．１μｍ程度あるいはそれ以
上追加ウェットエッチングすることにより、レーザ特性
が向上し、ウェットエッチングによりメサ構造を形成し
た場合の半導体レーザのレーザ特性と同等になるとも報
告されている。
グによるメサ構造の側面の物理的ダメージが半導体レー
ザのレーザ特性の悪化の原因となっていることが明らか
にされている。すなわち、ドライエッチングによりメサ
構造を形成した場合の半導体レーザのレーザ特性は、ウ
ェットエッチングによりメサ構造を形成した場合の半導
体レーザのレーザ特性に劣ることが分かっている。とこ
ろが、メサ構造の側面を０．１μｍ程度あるいはそれ以
上追加ウェットエッチングすることにより、レーザ特性
が向上し、ウェットエッチングによりメサ構造を形成し
た場合の半導体レーザのレーザ特性と同等になるとも報
告されている。
【００１４】図５は、ドライエッチングによりメサ構造
を形成した場合の半導体レーザの作製フローである。
を形成した場合の半導体レーザの作製フローである。
【００１５】参照符号１１は、Ｐ−ＩｎＰウェハであ
り、その面方位は（００１）である。そして、このＰ−
ＩｎＰウェハ１１上に、Ｐ−ＩｎＰバッファ層１２（１
×１０18ｃｍ-3）を１．８μｍ，１．３μ帯ＩｎＧａＡ
ｓＰ活性層１３（アンドープ）を０．１μｍおよびｎ−
ＩｎＰクラッド層１４（１×１０18ｃｍ-3）を０．７μ
ｍ、順次ＭＯＣＶＤ法等により成長させる（図５(a) 活
性層成長）。次に、〔１１０〕方向にＳｉＯ2 マスク材
１５（選択成長マスク）を形成する（幅１．５μｍ）。
これにより、ダブルへテロ成長ウェハが形成される。
り、その面方位は（００１）である。そして、このＰ−
ＩｎＰウェハ１１上に、Ｐ−ＩｎＰバッファ層１２（１
×１０18ｃｍ-3）を１．８μｍ，１．３μ帯ＩｎＧａＡ
ｓＰ活性層１３（アンドープ）を０．１μｍおよびｎ−
ＩｎＰクラッド層１４（１×１０18ｃｍ-3）を０．７μ
ｍ、順次ＭＯＣＶＤ法等により成長させる（図５(a) 活
性層成長）。次に、〔１１０〕方向にＳｉＯ2 マスク材
１５（選択成長マスク）を形成する（幅１．５μｍ）。
これにより、ダブルへテロ成長ウェハが形成される。
【００１６】次に、ＣＨ4 ／Ｈ2 系などのＲＩＥを用い
たドライプロセスにて、〔１１０〕方向に当該ダブルへ
テロ成長ウェハをエッチング処理し、メサ構造Ｍを形成
する。メサ構造Ｍの高さｈは、たとえば２．０μｍに設
定することができる（図５(b) のメサ形成工程参照）。
たドライプロセスにて、〔１１０〕方向に当該ダブルへ
テロ成長ウェハをエッチング処理し、メサ構造Ｍを形成
する。メサ構造Ｍの高さｈは、たとえば２．０μｍに設
定することができる（図５(b) のメサ形成工程参照）。
【００１７】次にドライエッチングによるメサ構造Ｍの
側面の物理的ダメージ層を取り除くために、メサ構造Ｍ
の側面を、０．１μｍ程度あるいはそれ以上追加ウェッ
トエッチングする（図５(c) のダメージ層除去工程参
照）。
側面の物理的ダメージ層を取り除くために、メサ構造Ｍ
の側面を、０．１μｍ程度あるいはそれ以上追加ウェッ
トエッチングする（図５(c) のダメージ層除去工程参
照）。
【００１８】そして、Ｐ−ＩｎＰ埋込層１６（８×１０
17ｃｍ-3）を０．２μｍ，ｎ−ＩｎＰ電流ブロック層１
７（７×１０18ｃｍ-3）を１．２μｍおよびＰ−ＩｎＰ
電流ブロック層１８（８×１０17ｃｍ-3）を０．６μ
ｍ、順次成長させる（図５(d)埋込成長）。
17ｃｍ-3）を０．２μｍ，ｎ−ＩｎＰ電流ブロック層１
７（７×１０18ｃｍ-3）を１．２μｍおよびＰ−ＩｎＰ
電流ブロック層１８（８×１０17ｃｍ-3）を０．６μ
ｍ、順次成長させる（図５(d)埋込成長）。
【００１９】さらに、ＳｉＯ2 マスク材１５を除去した
後、ｎ−ＩｎＰクラッド層１９（１×１０18ｃｍ-3）を
１．５μｍおよびｎ−ＩｎＰコンタクト層２０（７×１
０18ｃｍ-3）を０．５μｍ、順次成長させる（図５(e)
コンタクト成長）。
後、ｎ−ＩｎＰクラッド層１９（１×１０18ｃｍ-3）を
１．５μｍおよびｎ−ＩｎＰコンタクト層２０（７×１
０18ｃｍ-3）を０．５μｍ、順次成長させる（図５(e)
コンタクト成長）。
【００２０】その後、上記ダブルへテロ成長ウェハの表
面および裏面に電極を形成し、また、前面および後面を
劈開・コーティングすることにより、半導体レーザが完
成する。
面および裏面に電極を形成し、また、前面および後面を
劈開・コーティングすることにより、半導体レーザが完
成する。
【００２１】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の半導体レーザの製造方法では、ドライエッ
チングによりメサ構造Ｍを形成した後、ウェットエッチ
ングを追加するようにしているので、せっかく均一性良
く形成したメサ構造の幅寸法及び高さ寸法を変化させて
しまうこととなる。このため、ドライエッチングによる
寸法制御性の良さ等の利点を生かせない結果を招いてい
た。
ような従来の半導体レーザの製造方法では、ドライエッ
チングによりメサ構造Ｍを形成した後、ウェットエッチ
ングを追加するようにしているので、せっかく均一性良
く形成したメサ構造の幅寸法及び高さ寸法を変化させて
しまうこととなる。このため、ドライエッチングによる
寸法制御性の良さ等の利点を生かせない結果を招いてい
た。
【００２２】本発明は、かかる背景に基づいてなされた
ものであり、ドライエッチングプロセスにより、メサ構
造を良好に形成し、良好なデバイス特性を得ることがで
きる半導体レーザの製造方法を提供するものである。
ものであり、ドライエッチングプロセスにより、メサ構
造を良好に形成し、良好なデバイス特性を得ることがで
きる半導体レーザの製造方法を提供するものである。
【００２３】
【課題を解決するための手段】本発明（請求項１）に係
る半導体レーザの製造方法は、メサ構造部を有する半導
体レーザの製造方法において、半導体基板上に、バッフ
ァ層，活性層およびクラッド層を順次積層してダブルヘ
テロ成長層を形成する第１の工程と、第１の工程により
形成されたダブルヘテロ成長層にドライエッチング処理
を施してメサ構造部を形成する第２の工程と、第２の工
程後、形成されたメサ構造部を、塩素を含むガス雰囲気
中で保持または昇温する第３の工程とを含むことを特徴
とするものである。
る半導体レーザの製造方法は、メサ構造部を有する半導
体レーザの製造方法において、半導体基板上に、バッフ
ァ層，活性層およびクラッド層を順次積層してダブルヘ
テロ成長層を形成する第１の工程と、第１の工程により
形成されたダブルヘテロ成長層にドライエッチング処理
を施してメサ構造部を形成する第２の工程と、第２の工
程後、形成されたメサ構造部を、塩素を含むガス雰囲気
中で保持または昇温する第３の工程とを含むことを特徴
とするものである。
【００２４】本発明（請求項２）に係る半導体レーザの
製造方法は、請求項１記載の半導体レーザの製造方法に
おいて、上記塩素を含むガスは、塩化水素（ＨＣｌ），
四塩化炭素（ＣＣｌ4 ），塩化メチル（ＣＨ3 Ｃｌ）の
うちのいずれかであることを特徴とするものである。
製造方法は、請求項１記載の半導体レーザの製造方法に
おいて、上記塩素を含むガスは、塩化水素（ＨＣｌ），
四塩化炭素（ＣＣｌ4 ），塩化メチル（ＣＨ3 Ｃｌ）の
うちのいずれかであることを特徴とするものである。
【００２５】本発明（請求項３）に係る半導体レーザの
製造方法は、請求項１または２記載の半導体レーザの製
造方法において、上記塩素を含むガスは、塩化水素であ
り、当該塩化水素ガスの濃度は１０％以下で且つその流
量は１０００ｃｃ／ｍｉｎ以下であり、エッチング温度
は、３００℃以上７５０℃以下であることを特徴とする
ものである。
製造方法は、請求項１または２記載の半導体レーザの製
造方法において、上記塩素を含むガスは、塩化水素であ
り、当該塩化水素ガスの濃度は１０％以下で且つその流
量は１０００ｃｃ／ｍｉｎ以下であり、エッチング温度
は、３００℃以上７５０℃以下であることを特徴とする
ものである。
【００２６】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。図１は、本実施の形態に係る半導体装置と
しての半導体レーザＬＤの内部構造を示す模式図であ
る。図１に示すように、本半導体レーザＬＤは、メサ構
造部Ｍを有している。半導体レーザＬＤの積層構造につ
いて説明すると、参照符号３１は、Ｐ−ＩｎＰ基板であ
って、その面方位は（００１）である。この半導体基板
３１には、次に示す各層が積層されており、ダブルヘテ
ロ成長ウェハを形成している。すなわち、半導体基板３
１には、Ｐ−ＩｎＰバッファ層３２，１．３μ帯ＩｎＧ
ａＡｓＰ活性層３３およびｎ−ＩｎＰクラッド層３４が
順次積層されている。また、メサ構造部Ｍの両側には、
Ｐ−ＩｎＰ埋込層３６，ｎ−ＩｎＰ電流ブロック層３７
およびＰ−ＩｎＰ電流ブロック層３８が順次積層されて
いる。さらに、ｎ−ＩｎＰクラッド層３９およびｎ−Ｉ
ｎＰコンタクト層４０が順次積層されている。なお、図
示していないが、当該ダブルヘテロ成長ウェハの表面お
よび裏面には、電極が形成されている。
て説明する。図１は、本実施の形態に係る半導体装置と
しての半導体レーザＬＤの内部構造を示す模式図であ
る。図１に示すように、本半導体レーザＬＤは、メサ構
造部Ｍを有している。半導体レーザＬＤの積層構造につ
いて説明すると、参照符号３１は、Ｐ−ＩｎＰ基板であ
って、その面方位は（００１）である。この半導体基板
３１には、次に示す各層が積層されており、ダブルヘテ
ロ成長ウェハを形成している。すなわち、半導体基板３
１には、Ｐ−ＩｎＰバッファ層３２，１．３μ帯ＩｎＧ
ａＡｓＰ活性層３３およびｎ−ＩｎＰクラッド層３４が
順次積層されている。また、メサ構造部Ｍの両側には、
Ｐ−ＩｎＰ埋込層３６，ｎ−ＩｎＰ電流ブロック層３７
およびＰ−ＩｎＰ電流ブロック層３８が順次積層されて
いる。さらに、ｎ−ＩｎＰクラッド層３９およびｎ−Ｉ
ｎＰコンタクト層４０が順次積層されている。なお、図
示していないが、当該ダブルヘテロ成長ウェハの表面お
よび裏面には、電極が形成されている。
【００２７】次に、図２および図３を参照して、本半導
体レーザＬＤの製造方法について説明する。図２(a) を
参照して、Ｐ−ＩｎＰ基板１は、面方位が（００１）で
ある。そして、このＰ−ＩｎＰ基板３１上に、Ｐ−Ｉｎ
Ｐバッファ層３２（１×１０18ｃｍ-3）を１．８μｍ，
１．３μ帯ＩｎＧａＡｓＰ活性層３３（アンドープ）を
０．１μｍおよびｎ−ＩｎＰクラッド層３４（１×１０
18ｃｍ-3）を０．７μｍ、順次たとえばＭＯＣＶＤ法に
より成長させる（第１の工程：活性層成長）。
体レーザＬＤの製造方法について説明する。図２(a) を
参照して、Ｐ−ＩｎＰ基板１は、面方位が（００１）で
ある。そして、このＰ−ＩｎＰ基板３１上に、Ｐ−Ｉｎ
Ｐバッファ層３２（１×１０18ｃｍ-3）を１．８μｍ，
１．３μ帯ＩｎＧａＡｓＰ活性層３３（アンドープ）を
０．１μｍおよびｎ−ＩｎＰクラッド層３４（１×１０
18ｃｍ-3）を０．７μｍ、順次たとえばＭＯＣＶＤ法に
より成長させる（第１の工程：活性層成長）。
【００２８】次に、図２(b) を参照して、〔１１０〕方
向に、ＳｉＯ2 マスク材３５（選択成長マスク）を形成
する。この場合、ＳｉＯ2 マスク材３５の幅寸法は、た
とえば１．５μｍに設定することができる。次いで、た
とえばＣＨ4 ／Ｈ2 系等のエッチングガスを用いて、上
記形成したダブルへテロ成長ウェハをエッチング処理す
る。この処理は、ＲＩＥを用いたドライプロセスであ
り、これにより、〔１１０〕方向にメサ構造部Ｍを形成
する。この場合、メサ構造部Ｍの高さ寸法は、たとえば
２．０μｍに設定することができる（第２の工程：メサ
構造部形成）。
向に、ＳｉＯ2 マスク材３５（選択成長マスク）を形成
する。この場合、ＳｉＯ2 マスク材３５の幅寸法は、た
とえば１．５μｍに設定することができる。次いで、た
とえばＣＨ4 ／Ｈ2 系等のエッチングガスを用いて、上
記形成したダブルへテロ成長ウェハをエッチング処理す
る。この処理は、ＲＩＥを用いたドライプロセスであ
り、これにより、〔１１０〕方向にメサ構造部Ｍを形成
する。この場合、メサ構造部Ｍの高さ寸法は、たとえば
２．０μｍに設定することができる（第２の工程：メサ
構造部形成）。
【００２９】このように形成したメサ構造部Ｍの側面
は、エンチングガスにより物理的ダメージ層が形成され
ている。そこで、次に、このダメージ層を除去する処理
を行う。すなわち、塩素を含むガスを用いて、所定温度
の反応炉内で所定時間保持する。これにより、上記メサ
構造部Ｍの側面を追加エッチングする。
は、エンチングガスにより物理的ダメージ層が形成され
ている。そこで、次に、このダメージ層を除去する処理
を行う。すなわち、塩素を含むガスを用いて、所定温度
の反応炉内で所定時間保持する。これにより、上記メサ
構造部Ｍの側面を追加エッチングする。
【００３０】具体的には、図２(c) を参照して、たとえ
ば、Ｈ2 で０．５％に希釈されたＨＣｌガスを用いる。
そして、流量は、たとえば５０ｃｃ／ｍｉｎに設定し、
反応炉内温度を６２５℃に設定する。そして、この反応
炉内で５分間保持することにより、面方位（１／１０）
近傍のメサ構造部Ｍの側面のみを選択的に０．１μｍ程
度、追加エッチングすることができる（第３の工程：ダ
メージ層除去）。
ば、Ｈ2 で０．５％に希釈されたＨＣｌガスを用いる。
そして、流量は、たとえば５０ｃｃ／ｍｉｎに設定し、
反応炉内温度を６２５℃に設定する。そして、この反応
炉内で５分間保持することにより、面方位（１／１０）
近傍のメサ構造部Ｍの側面のみを選択的に０．１μｍ程
度、追加エッチングすることができる（第３の工程：ダ
メージ層除去）。
【００３１】また、本実施の形態では、Ｈ2 で０．５％
に希釈されたＨＣｌガスを用いたが、ＨＣｌガスの他、
四塩化炭素（ＣＣｌ4 ）または塩化メチル（ＣＨ3 Ｃ
ｌ）を採用することもできる。さらに、本実施の形態で
は、塩素を含むガスの流量を５０ｃｃ／ｍｉｎに設定し
たが、これに限らず、流量は１０００ｃｃ／ｍｉｎ以下
に設定することができる。また、反応炉内の温度を６２
５℃に設定したが、これに限らず、３００℃以上７５０
℃以下に設定することができる。
に希釈されたＨＣｌガスを用いたが、ＨＣｌガスの他、
四塩化炭素（ＣＣｌ4 ）または塩化メチル（ＣＨ3 Ｃ
ｌ）を採用することもできる。さらに、本実施の形態で
は、塩素を含むガスの流量を５０ｃｃ／ｍｉｎに設定し
たが、これに限らず、流量は１０００ｃｃ／ｍｉｎ以下
に設定することができる。また、反応炉内の温度を６２
５℃に設定したが、これに限らず、３００℃以上７５０
℃以下に設定することができる。
【００３２】次に、図２(d) を参照して、メサ構造部Ｍ
の両側に積層形成する埋込成長層について説明する。ま
ず，Ｐ−ＩｎＰ埋込層３６（８×１０17ｃｍ-3）を、た
とえば０．２μｍ，ｎ−ＩｎＰ電流ブロック層３７（７
×１０18ｃｍ-3）を、たとえば１．２μｍおよびＰ−Ｉ
ｎＰ電流ブロック層３８（８×１０17ｃｍ-3）を、たと
えば０．６μｍ順次成長させる。
の両側に積層形成する埋込成長層について説明する。ま
ず，Ｐ−ＩｎＰ埋込層３６（８×１０17ｃｍ-3）を、た
とえば０．２μｍ，ｎ−ＩｎＰ電流ブロック層３７（７
×１０18ｃｍ-3）を、たとえば１．２μｍおよびＰ−Ｉ
ｎＰ電流ブロック層３８（８×１０17ｃｍ-3）を、たと
えば０．６μｍ順次成長させる。
【００３３】次いで、図２(e) に示すように、ＳｉＯ2
マスク材３５を除去した後、ｎ−ＩｎＰクラッド層３９
（１×１０18ｃｍ-3）を１．５μｍおよびｎ−ＩｎＰコ
ンタクト層４０（７×１０18ｃｍ-3）を０．５μｍ、順
次成長させる（コンタクト層成長）。その後、当該ダブ
ルへテロ成長ウェハの表面および裏面を劈開・コーティ
ングすることにより、半導体レーザＬＤが完成する。
マスク材３５を除去した後、ｎ−ＩｎＰクラッド層３９
（１×１０18ｃｍ-3）を１．５μｍおよびｎ−ＩｎＰコ
ンタクト層４０（７×１０18ｃｍ-3）を０．５μｍ、順
次成長させる（コンタクト層成長）。その後、当該ダブ
ルへテロ成長ウェハの表面および裏面を劈開・コーティ
ングすることにより、半導体レーザＬＤが完成する。
【００３４】次に、図３を参照して、本実施の形態の特
徴である上記第３の工程について、その作用効果と共に
説明する。本実施の形態では、ドライエッチングにより
メサ構造部Ｍを形成した後（図３(a) の状態）、塩素を
含むガス、たとえばＨＣｌガスを用いてエッチングを行
うので、次のような作用効果を奏する。すなわち、ＨＣ
ｌガスを用いてエッチングすると、ＳｉＯ2 マスク材３
５の端部に対応する位置４１とメサ構造部Ｍの裾部４２
に（１１１）Ｂ面が形成され、且つ面方位（１／１０）
の面の近傍であるメサ構造部Ｍの側面４３がエッチング
される。しかも、メサ構造部Ｍの側面４３に比べ、面方
位（００１）の面の近傍のメサ構造部Ｍの底面４４は、
ほとんどエッチングされない。つまり、メサ構造部Ｍの
側面４３のみを選択的にエッチングできる。これによ
り、ドライエッチングにおけるメサ構造部Ｍの高さ寸法
ｈを保持したまま、ドライエッチングによる上記物理的
ダメージ層を取り除くことが可能である。
徴である上記第３の工程について、その作用効果と共に
説明する。本実施の形態では、ドライエッチングにより
メサ構造部Ｍを形成した後（図３(a) の状態）、塩素を
含むガス、たとえばＨＣｌガスを用いてエッチングを行
うので、次のような作用効果を奏する。すなわち、ＨＣ
ｌガスを用いてエッチングすると、ＳｉＯ2 マスク材３
５の端部に対応する位置４１とメサ構造部Ｍの裾部４２
に（１１１）Ｂ面が形成され、且つ面方位（１／１０）
の面の近傍であるメサ構造部Ｍの側面４３がエッチング
される。しかも、メサ構造部Ｍの側面４３に比べ、面方
位（００１）の面の近傍のメサ構造部Ｍの底面４４は、
ほとんどエッチングされない。つまり、メサ構造部Ｍの
側面４３のみを選択的にエッチングできる。これによ
り、ドライエッチングにおけるメサ構造部Ｍの高さ寸法
ｈを保持したまま、ドライエッチングによる上記物理的
ダメージ層を取り除くことが可能である。
【００３５】この時のメサ構造部Ｍの側面４３のエッチ
ング速度は、上述の条件、すなわち、反応炉温度６２５
℃、且つＨＣｌ（Ｈ2 希釈０．５％）流量５０ｃｃ／ｍ
ｉｎの条件で、約０．０２μｍ／ｍｉｎである。また、
ＨＣｌ流量を１００ｃｃ／ｍｉｎとすれば、エッチング
速度は、約０．０４μｍ／ｍｉｎである。これにより、
面方位（１／１０）の面の近傍のメサ構造部Ｍの側面４
３を制御性良くエッチングすることができる。
ング速度は、上述の条件、すなわち、反応炉温度６２５
℃、且つＨＣｌ（Ｈ2 希釈０．５％）流量５０ｃｃ／ｍ
ｉｎの条件で、約０．０２μｍ／ｍｉｎである。また、
ＨＣｌ流量を１００ｃｃ／ｍｉｎとすれば、エッチング
速度は、約０．０４μｍ／ｍｉｎである。これにより、
面方位（１／１０）の面の近傍のメサ構造部Ｍの側面４
３を制御性良くエッチングすることができる。
【００３６】ところで、一般に、半導体レーザＬＤのレ
ーザ特性を劣化させる原因として、埋込層（上記Ｐ−Ｉ
ｎＰ埋込層３６，ｎ−ＩｎＰ電流ブロック層３７および
Ｐ−ＩｎＰ電流ブロック層３８）の品質が挙げられる。
つまり、図１に示すように、活性層３３とｎ−ＩｎＰク
ラッド層３９との層間距離（以下、「リークパス幅」と
いう。）並びにｎ−ＩｎＰ電流ブロック層３７の位置の
制御が必要になる。
ーザ特性を劣化させる原因として、埋込層（上記Ｐ−Ｉ
ｎＰ埋込層３６，ｎ−ＩｎＰ電流ブロック層３７および
Ｐ−ＩｎＰ電流ブロック層３８）の品質が挙げられる。
つまり、図１に示すように、活性層３３とｎ−ＩｎＰク
ラッド層３９との層間距離（以下、「リークパス幅」と
いう。）並びにｎ−ＩｎＰ電流ブロック層３７の位置の
制御が必要になる。
【００３７】リークパス幅は、活性層３３以外を流れる
無効電流Ｉ1,Ｉ2,Ｉ3 を極力なくすためにできるだけ狭
い方が良いが、逆に狭すぎるとトンネル効果により、却
って漏れ電流が増加してしまうことが考えられる。この
ため、リークパス幅は、０．１〜０．２μｍ程度が良い
と考えられている。また、ｎ−ＩｎＰ電流ブロック層３
７を介してｎ−ＩｎＰクラッド層３９ヘ流れ込む電流Ｉ
2,Ｉ3 を低減するため、ｎ−ＩｎＰ電流ブロック層３７
は、活性層３３より下に位置した方がよい。
無効電流Ｉ1,Ｉ2,Ｉ3 を極力なくすためにできるだけ狭
い方が良いが、逆に狭すぎるとトンネル効果により、却
って漏れ電流が増加してしまうことが考えられる。この
ため、リークパス幅は、０．１〜０．２μｍ程度が良い
と考えられている。また、ｎ−ＩｎＰ電流ブロック層３
７を介してｎ−ＩｎＰクラッド層３９ヘ流れ込む電流Ｉ
2,Ｉ3 を低減するため、ｎ−ＩｎＰ電流ブロック層３７
は、活性層３３より下に位置した方がよい。
【００３８】そこで、本実施の形態では、埋込層の成長
において、Ｐ−ＩｎＰ埋込層３６（８×１０17ｃｍ-3）
はメサ構造部Ｍの形状をほぼ保った形で成長することが
できる。しかも、上述したＨＣｌガスを用いたエッチン
グによるダメージ層の除去処理では、メサ構造部Ｍの側
面のみ制御性良くエッチングすることができる。
において、Ｐ−ＩｎＰ埋込層３６（８×１０17ｃｍ-3）
はメサ構造部Ｍの形状をほぼ保った形で成長することが
できる。しかも、上述したＨＣｌガスを用いたエッチン
グによるダメージ層の除去処理では、メサ構造部Ｍの側
面のみ制御性良くエッチングすることができる。
【００３９】従って、リークパス幅やｎ−ＩｎＰ電流ブ
ロック層３７の位置の制御が容易且つ確実であり、その
結果、ウェットエッチングによりメサ構造部を形成した
場合と同等の低いしきい値電流を持ち、温度特性の良い
半導体レーザＬＤを得ることが可能である。
ロック層３７の位置の制御が容易且つ確実であり、その
結果、ウェットエッチングによりメサ構造部を形成した
場合と同等の低いしきい値電流を持ち、温度特性の良い
半導体レーザＬＤを得ることが可能である。
【００４０】
【発明の効果】以上のように、本発明に係る半導体レー
ザの製造方法によれば、第１の工程により、半導体基板
上に、バッファ層，活性層およびクラッド層を順次積層
してダブルヘテロ成長層を形成する。そして、第２の工
程により、ダブルヘテロ成長層にドライエッチング処理
を施してメサ構造部を形成する。次いで、第３の工程に
より、形成されたメサ構造部を、塩素を含むガス雰囲気
中で保持または昇温する。これにより、ドライエッチン
グ処理によってメサ構造部の側面に形成されたダメージ
層を除去することができる。しかも、塩素を含むガス雰
囲気中で保持または昇温するのみであるから、メサ構造
部の側面内での均一性を保持することができると共に、
メサ構造部の形成寸法の制御性を保持することができ
る。その結果、ウェットエッチングによりメサ構造部を
形成したのと同等の低いしきい値電流特性を有し、かつ
温度特性の良い半導体レーザを得ることができる。引い
ては、リークパス幅や電流ブロック層構造を容易に制御
でき、デバイス特性も良好な素子が得られる。
ザの製造方法によれば、第１の工程により、半導体基板
上に、バッファ層，活性層およびクラッド層を順次積層
してダブルヘテロ成長層を形成する。そして、第２の工
程により、ダブルヘテロ成長層にドライエッチング処理
を施してメサ構造部を形成する。次いで、第３の工程に
より、形成されたメサ構造部を、塩素を含むガス雰囲気
中で保持または昇温する。これにより、ドライエッチン
グ処理によってメサ構造部の側面に形成されたダメージ
層を除去することができる。しかも、塩素を含むガス雰
囲気中で保持または昇温するのみであるから、メサ構造
部の側面内での均一性を保持することができると共に、
メサ構造部の形成寸法の制御性を保持することができ
る。その結果、ウェットエッチングによりメサ構造部を
形成したのと同等の低いしきい値電流特性を有し、かつ
温度特性の良い半導体レーザを得ることができる。引い
ては、リークパス幅や電流ブロック層構造を容易に制御
でき、デバイス特性も良好な素子が得られる。
【００４１】特に、上記塩素を含むガスとしては、塩化
水素（ＨＣｌ），四塩化炭素（ＣＣｌ4 ），塩化メチル
（ＣＨ3 Ｃｌ）のうちのいずれかを採用することがで
き、塩素を含むガスとして、格別のものを採用する必要
がないという利点がある。
水素（ＨＣｌ），四塩化炭素（ＣＣｌ4 ），塩化メチル
（ＣＨ3 Ｃｌ）のうちのいずれかを採用することがで
き、塩素を含むガスとして、格別のものを採用する必要
がないという利点がある。
【００４２】さらに、塩素を含むガスとして塩化水素を
用いた場合、そのガスの濃度を１０％以下，その流量を
１０００ｃｃ／ｍｉｎ以下とし、且つエッチング温度を
３００℃以上７５０℃以下に設定することにより、きわ
めて良好に上記ダメージ層のエッチング処理を行うこと
ができる。
用いた場合、そのガスの濃度を１０％以下，その流量を
１０００ｃｃ／ｍｉｎ以下とし、且つエッチング温度を
３００℃以上７５０℃以下に設定することにより、きわ
めて良好に上記ダメージ層のエッチング処理を行うこと
ができる。
【図１】 本発明の実施の形態に係るＰ−ＩｎＰ基板上
半導体レーザの断面構造を示す図である。
半導体レーザの断面構造を示す図である。
【図２】 本発明の実施の形態に係る半導体レーザの製
造工程を(a) 〜(e)の順に示す図であり、(a) 図は、ダ
ブルへテロ成長ウェハを形成する第１の工程を示す図，
(b) 図は、ドライエッチングによりメサ構造部を形成す
る第２の工程を示す図，(c) 図は、追加エッチングによ
り、メサ構造部の側面に形成されたダメージ層を除去す
る第３の工程を示す図，(d) 図は、形成されたメサ構造
部の両側に埋込層を形成する工程を示す図，(e) 図は、
ダブルへテロ成長ウェハにクラッド層およびコンタクト
層を形成する工程を示す図である。
造工程を(a) 〜(e)の順に示す図であり、(a) 図は、ダ
ブルへテロ成長ウェハを形成する第１の工程を示す図，
(b) 図は、ドライエッチングによりメサ構造部を形成す
る第２の工程を示す図，(c) 図は、追加エッチングによ
り、メサ構造部の側面に形成されたダメージ層を除去す
る第３の工程を示す図，(d) 図は、形成されたメサ構造
部の両側に埋込層を形成する工程を示す図，(e) 図は、
ダブルへテロ成長ウェハにクラッド層およびコンタクト
層を形成する工程を示す図である。
【図３】 ＨＣｌガスを用いた追加エッチングのメカニ
ズムを示す模式図であり、(a) 図は、ドライエッチング
によりメサ構造部を形成した状態を示す図，(b) 図は、
追加エッチングを施した状態を示す図である。
ズムを示す模式図であり、(a) 図は、ドライエッチング
によりメサ構造部を形成した状態を示す図，(b) 図は、
追加エッチングを施した状態を示す図である。
【図４】 従来の半導体レーザの製造工程を図(a) 〜図
(d) の順に示した図であり、ウェットエッチングにより
メサ構造を形成する場合を示している。
(d) の順に示した図であり、ウェットエッチングにより
メサ構造を形成する場合を示している。
【図５】 従来の半導体レーザの製造工程を図(a) 〜図
(e) の順に示した図であり、ドライエッチングによりメ
サ構造を形成し、さらにウェットエッチングを追加処理
する場合を示している。
(e) の順に示した図であり、ドライエッチングによりメ
サ構造を形成し、さらにウェットエッチングを追加処理
する場合を示している。
ＬＤ 半導体レーザ、Ｍ メサ構造部、３１ Ｐ−Ｉｎ
Ｐ基板、３２ Ｐ−ＩｎＰバッファ層、３３ アンドー
プＩｎＧａＡｓＰ活性層、３４ ｎ−ＩｎＰクラッド
層、３６ Ｐ−ＩｎＰ埋込層、３７ ｎ−ＩｎＰ電流ブ
ロック層、３８ Ｐ−ＩｎＰ電流ブロック層、３９ ｎ
−ＩｎＰクラッド層、４０ ｎ−ＩｎＰコンタクト層。
Ｐ基板、３２ Ｐ−ＩｎＰバッファ層、３３ アンドー
プＩｎＧａＡｓＰ活性層、３４ ｎ−ＩｎＰクラッド
層、３６ Ｐ−ＩｎＰ埋込層、３７ ｎ−ＩｎＰ電流ブ
ロック層、３８ Ｐ−ＩｎＰ電流ブロック層、３９ ｎ
−ＩｎＰクラッド層、４０ ｎ−ＩｎＰコンタクト層。
Claims (3)
- 【請求項１】 メサ構造部を有する半導体レーザの製造
方法において、 半導体基板上に、バッファ層，活性層およびクラッド層
を順次積層してダブルヘテロ成長層を形成する第１の工
程と、 第１の工程により形成されたダブルヘテロ成長層にドラ
イエッチング処理を施してメサ構造部を形成する第２の
工程と、 第２の工程後、形成されたメサ構造部を、塩素を含むガ
ス雰囲気中で保持または昇温する第３の工程とを含むこ
とを特徴とする半導体レーザの製造方法。 - 【請求項２】 請求項１記載の半導体レーザの製造方法
において、 上記塩素を含むガスは、塩化水素（ＨＣｌ），四塩化炭
素（ＣＣｌ4 ），塩化メチル（ＣＨ3 Ｃｌ）のうちのい
ずれかであることを特徴とする半導体レーザの製造方
法。 - 【請求項３】 請求項１または２記載の半導体レーザの
製造方法において、 上記塩素を含むガスは、塩化水素であり、 当該塩化水素ガスの濃度は１０％以下で且つその流量は
１０００ｃｃ／ｍｉｎ以下であり、 エッチング温度は、３００℃以上７５０℃以下であるこ
とを特徴とする半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14795297A JPH10335756A (ja) | 1997-06-05 | 1997-06-05 | 半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14795297A JPH10335756A (ja) | 1997-06-05 | 1997-06-05 | 半導体レーザの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10335756A true JPH10335756A (ja) | 1998-12-18 |
Family
ID=15441796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14795297A Pending JPH10335756A (ja) | 1997-06-05 | 1997-06-05 | 半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10335756A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003101146A (ja) * | 2001-09-20 | 2003-04-04 | Furukawa Electric Co Ltd:The | 半導体装置の製造方法、半導体装置および半導体ウェハ |
| US6821801B1 (en) | 2003-11-12 | 2004-11-23 | Hitachi, Ltd. | Manufacturing method of semiconductor laser diode |
| JP2008172101A (ja) * | 2007-01-12 | 2008-07-24 | Furukawa Electric Co Ltd:The | 埋込方法、半導体素子製造方法および半導体素子 |
| US7550304B2 (en) | 2006-08-28 | 2009-06-23 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor laser element |
| JP2014225533A (ja) * | 2013-05-15 | 2014-12-04 | 三菱電機株式会社 | 半導体レーザ及びその製造方法 |
| WO2020090078A1 (ja) * | 2018-11-01 | 2020-05-07 | 三菱電機株式会社 | 光半導体装置、および光半導体装置の製造方法 |
| WO2021199482A1 (ja) * | 2020-03-31 | 2021-10-07 | 浜松ホトニクス株式会社 | 半導体レーザ素子及び半導体レーザ素子の製造方法 |
-
1997
- 1997-06-05 JP JP14795297A patent/JPH10335756A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003101146A (ja) * | 2001-09-20 | 2003-04-04 | Furukawa Electric Co Ltd:The | 半導体装置の製造方法、半導体装置および半導体ウェハ |
| US6821801B1 (en) | 2003-11-12 | 2004-11-23 | Hitachi, Ltd. | Manufacturing method of semiconductor laser diode |
| US7550304B2 (en) | 2006-08-28 | 2009-06-23 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor laser element |
| JP2008172101A (ja) * | 2007-01-12 | 2008-07-24 | Furukawa Electric Co Ltd:The | 埋込方法、半導体素子製造方法および半導体素子 |
| JP4653124B2 (ja) * | 2007-01-12 | 2011-03-16 | 古河電気工業株式会社 | 半導体素子製造方法 |
| JP2014225533A (ja) * | 2013-05-15 | 2014-12-04 | 三菱電機株式会社 | 半導体レーザ及びその製造方法 |
| WO2020090078A1 (ja) * | 2018-11-01 | 2020-05-07 | 三菱電機株式会社 | 光半導体装置、および光半導体装置の製造方法 |
| JPWO2020090078A1 (ja) * | 2018-11-01 | 2021-09-02 | 三菱電機株式会社 | 光半導体装置、および光半導体装置の製造方法 |
| WO2021199482A1 (ja) * | 2020-03-31 | 2021-10-07 | 浜松ホトニクス株式会社 | 半導体レーザ素子及び半導体レーザ素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3060973B2 (ja) | 選択成長法を用いた窒化ガリウム系半導体レーザの製造方法及び窒化ガリウム系半導体レーザ | |
| JP2827326B2 (ja) | 半導体レーザの製造方法 | |
| JP3484394B2 (ja) | 光半導体装置およびその製造方法 | |
| JPH09186400A (ja) | サーフェスエミッション型半導体レーザの製造法 | |
| JPH10335756A (ja) | 半導体レーザの製造方法 | |
| JP5314435B2 (ja) | 集積光デバイス及びその製造方法 | |
| KR20080014613A (ko) | 반도체 광 소자 및 그 제조 방법 | |
| JP4002422B2 (ja) | 半導体素子およびその作製方法 | |
| JPH09237940A (ja) | 半導体装置，及びその製造方法 | |
| JP2002033305A (ja) | 半導体装置の製造方法およびそれを用いて製造した半導体装置 | |
| JPH11261100A (ja) | 光半導体装置の製造方法 | |
| JP3344096B2 (ja) | 半導体レーザ及びその製造方法 | |
| JP2000188441A (ja) | 光半導体装置及びその製造方法 | |
| JP2947164B2 (ja) | 半導体レーザ素子 | |
| JPH03250684A (ja) | メサ埋め込み型光半導体装置の製造方法 | |
| JPH0927656A (ja) | リッジウェイブガイド半導体レーザの製造方法 | |
| JP2710248B2 (ja) | 半導体レーザの製造方法 | |
| JP2542570B2 (ja) | 光集積素子の製造方法 | |
| JP7168138B1 (ja) | 半導体レーザ素子および半導体レーザ素子の製造方法 | |
| JP2018139264A (ja) | 光半導体素子及びその製造方法 | |
| JP3716039B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05275797A (ja) | 半導体レーザの製造方法 | |
| JP5025898B2 (ja) | 半導体レーザ素子の製造方法 | |
| KR20060067111A (ko) | 단일 집적 반도체 광소자의 제조방법 | |
| JPH10117038A (ja) | 光半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20041124 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20041214 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050524 |