JPH03250684A - メサ埋め込み型光半導体装置の製造方法 - Google Patents

メサ埋め込み型光半導体装置の製造方法

Info

Publication number
JPH03250684A
JPH03250684A JP2045854A JP4585490A JPH03250684A JP H03250684 A JPH03250684 A JP H03250684A JP 2045854 A JP2045854 A JP 2045854A JP 4585490 A JP4585490 A JP 4585490A JP H03250684 A JPH03250684 A JP H03250684A
Authority
JP
Japan
Prior art keywords
layer
mesa
inp
inp substrate
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2045854A
Other languages
English (en)
Other versions
JP2561163B2 (ja
Inventor
Jiro Okazaki
岡崎 二郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2045854A priority Critical patent/JP2561163B2/ja
Priority to US07/721,575 priority patent/US5362674A/en
Priority to EP91904318A priority patent/EP0470258B1/en
Priority to PCT/JP1991/000255 priority patent/WO1991013480A1/ja
Priority to DE69109397T priority patent/DE69109397T2/de
Publication of JPH03250684A publication Critical patent/JPH03250684A/ja
Application granted granted Critical
Publication of JP2561163B2 publication Critical patent/JP2561163B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227Buried mesa structure ; Striped active layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2201Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure in a specific crystallographic orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227Buried mesa structure ; Striped active layer
    • H01S5/2275Buried mesa structure ; Striped active layer mesa created by etching

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 InP系半導体レーし或いはInP系光変光変調器メサ
を埋め込んだ形式の光半導体装置を製造する方法の改良
に関し、 メサの埋め込み層に異常成長や空孔が発生しないように
、また、活性層の幅を狭くしても充分な電極コンタクト
がとれるようにすることを目的とし、InP基板上にI
 nGaAs P層或いはInGaAs層をInP層で
挟んだダブル・ヘテロ構造を形成する工程と、次いで、
表面から前記InP基板の一部にまで達し且つ該表面に
於ける最上段は前記InP基板に対して垂直或いは逆メ
サ形状であってしかも下段になるにつれて幅広になる複
数段のメサを形成する工程と、次いで、前記複数段のメ
サを有機金属気相成長法を適用してInP層で埋め込む
工程とを含んでなるよう構成する。
〔産業上の利用分野〕
本発明は、InP系半導体レーし或いはlnP系光変光
変調器メサを埋め込んだ形式の光半導体装置を製造する
方法の改良に関する。
半導体レーザ或いは光変調器に於いて、InP基板上に
InP系の諸手導体層が多層に積層されたウェハを用い
、表面から活性層を含む適宜の層までをメサ状に形成し
、該メサの周囲をInP系半導体で埋め込むことが行わ
れ、このうち、特に高速応答を要求されるものに於いて
は、埋め込み層を高抵抗化することが行われている。
前記構成の半導体レーザ或いは光変調器は、高速の光通
信システムや光コンピュータを実現する上で重要な素子
となるので、良質のものを安定に製造できるようにしな
ければならない。
〔従来の技術] 第8図は従来の技術を説明する為の工程要所に於けるI
nP系半導体レーザの要部切断正面図を表している。
図に於いて、 1はInP基板、 2はI nCyaAsP或いはInGaAsからなる活
性層、 3はInPnチク9フ、 4はInGaAsP1i極コンタクト層、5はエツチン
グ・マスクである二酸化シリコン膜をそれぞれ示してい
る。
このメサは、ブロム・メタノールからなる非選択性エツ
チング液を用いて形成したものである。
第9図は従来の技術を説明する為の工程要所に於けるI
nP系半導体レーザの要部切断正面図を表し、第8図に
於いて用いた記号と同記号は同部分を表すか或いは同じ
意味を持つものとする。
このメサは、臭化水素系の非選択性エツチング液を用い
て形成したものである。
第10図は従来の技術を説明する為の工程要所に於ける
InP系半導体レーザの要部切断正面図を表し、第8図
に於いて用いた記号と同記号は同部分を表すか或いは同
じ意味を持つものとする。
このメサは、InPは塩酸或いは臭化水素を用いて、ま
た、InGaAsP或いは1 nGaAsは硫酸系の選
択性エツチング液を用いて形成したものである。
第8図乃至第10図に見られる各メサは、この後、気相
成長法を適用することで生成されるInP系半導体層で
埋め込まれる。
〔発明が解決しようとする課題〕
第8図及び第10図に見られる従来例の場合、気相成長
法を適用することに依って、メサをInP系半導体層で
埋め込む場合、埋め込み層の成長中に(111) B面
が現れ、そこでは結晶の成長が著しく遅い為、メサ・ト
ップに異常成長が発生したり、或いは、メサ・サイドに
空孔が発生するなどの問題がある。
第11図は第8図並びに第10図について説明されたよ
うなメサをInP系半導体で埋め込んだ場合の異常成長
を解説する為の半導体結晶構成の顕微鏡写真である要部
切断正面図を表し、また、第12図は第11図を説明す
るための半導体レーザの要部切断正面図を表し、第8図
乃至第11図に於いて用いた記号と同記号は同部分を表
すか或いは同じ意味を持つものとする。
図に於いて、6はInP埋め込み層、6Aはメサを埋め
込む為の半導体層が異常成長した部分を表している。
第13図は同じく第8図並びに第10図について説明さ
れたようなメサをInP系半導体で埋め込んだ場合の空
孔発生を解説する為の半導体結晶構成の顕微鏡写真であ
る要部切断正面図を表し、また、第14図は第13図を
説明するための半導体レーザの要部切断正面図を表し、
第8図乃至第10図に於いて用いた記号と同記号は同部
分を表すか或いは同じ意味を持つものとする。
図に於いて、6Bはメサを埋め込む為の半導体層に発生
した空孔を表している。
前記したような異常成長部分6A、或いは、空孔6Bな
どが発生する理由は、前記したように、結晶成長中に(
111)B面が現れ、そこでの半導体結晶成長速度が著
しく遅いことに起因している。このように、異常成長部
分6A、或いは、空孔6Bなどが発生すると、リークが
発生して良好な半導体レーザは得られない。即ち、前記
埋め込みが終わった後は、電極となる厚さ例えば21μ
m〕乃至3〔μm〕程度のAuをコンタクト層表面に、
且つ、それよりも幅広く形成するのであるが、そのAu
を被着させる前の段階で、厚さ例えば2000 C人〕
程度のTiPtを被着させている。これは、Auが半導
体層内に入り込むことを抑止する為であり、若し、これ
を行わない場合、Auが半導体層内に入ってリークを発
生することになる。ところが、前記したように、異常成
長部分6A、或いは、空孔6Bなどが発生すると、その
異常成長部分6Aの近傍や空孔6Bの内部にはTtPt
が被着されない部分が生じ、Auの電極を形成した際、
そこからAuが容易に侵入し、リークが発生する原因と
なって、良好な性能を得ることはできない。
また、第9図について説明されたようなメサでは、図か
ら明らかな通り、下方になるにつれて幅が拡がる形成に
なっていることから、活性層2の幅を狭くした場合、電
極を形成する為の電極コンタクト層4の幅が著しく狭い
ものとなり、半導体レーザを構成するダイオードのシリ
ーズ抵抗が高(なって特性が悪化する。
本発明は、メサの埋め込み層に異常成長や空孔などに起
因してリークなどが発生しないように、また、活性層の
幅を狭くしても充分な電極コンタクトがとれるようにし
ようとする。
[課題を解決するための手段] 第1図は本発明を実施して形成されたメサを説明する為
の工程要所に於ける光半導体装置の要部切断正面図を表
している。
図に於いて、 11はInP基板、 11Aは第一段メサ部分、 12はInGaAsP活性層、 13はInPクラッド層、 14はInGaAs P:]ンクラッド層15はエツチ
ング・マスクである二酸化シリコン膜をそれぞれ示して
いる。
図から明らかな通り、この光半導体装置に於ける第一段
メサ部分11AはInP基板11の一部から、また、第
二段メサ部分は活性層12とクラッド層13とコンタク
トJi14からそれぞれ構成されている。
このように、階段状メサ部分を形成してから埋め込みを
行うと、前記したような異常成長や空孔は全く発生しな
いことが実験的に確認され、そして、図からも明らかな
ように、活性7112の幅に比較して電極コンタクト層
の幅が狭(なる虞も皆無である。
このようなことから、本発明に依る埋め込み型光半導体
装置の製造方法に於いては、InP基板(例えばn型I
nP基板11)上にI n G a A、 sP層(例
えばI nGaAsP活性層12)或いはInGaAs
層をInP層(例えばn型InP基板11及びp型In
Pクラッド層13)で挟んだダブル・ペテロ構造を形成
する工程と、次いで、表面から前記InP基板の一部に
まで達し且つ該表面に於ける最上段は前記InP基板に
対して垂直或いは逆メサ形状であってしかも下段になる
につれて幅広になる複数段のメサを形成する工程と、次
いで、前記複数段のメサを有機金属気相成長法を適用し
てInP層で埋め込む工程とを含んでいる。
〔作用〕
前記手段を採ることに依り、InPからなる埋め込み層
に(111)B面に起因する異常成長や空孔が発生する
ことは皆無であり、従って、電極材料が侵入してリーク
が発生するなどの虞は解消され、また、活性層の幅を狭
(しても電極コンタクト層の幅は充分に採れるから、電
極の形成が困難になったり、シリーズ抵抗が高くなった
りする虞もない。
〔実施例] 第2図乃至第5図は本発明一実施例を説明する為の工程
要所に於ける半導体レーザの要部切断正面図を表し、以
下、これ等の図を参照しつつ詳細に解説する。尚、第1
図に於いて用いた記号と同記号は同部分を表すか或いは
同じ意味を持つものとする。
第2図参照 2−(1) f機金属気相成長(metalorganics  v
apor  phase  epitaxy : MO
VPE)法を適用することに依って、面指数が(100
)であるn型InP基板11上に活性層12、クラッド
層13、電極コンタクト層14を順に成長させる。 こ
こで、各半導体層に関する主要なデータを例示すると次
の通りである。
■ 基板11について 不純物:S或いはSn 不純物濃度: 5 X 10 ” (cm−’)■ 活
性層12について 材料:ノン・ドープInGaAsP ルミネセンス・ピーク波長:i、、3cμm〕厚さ:o
、i5 cμm〕 ■ クラッドJi13について 材料;P型InP 不純物:Cd或いはZn 不純物濃度: 7 X 10 ′7(cm−”)厚さ:
1.5(μm] ■ 電極コンタクト層14について 材料:P型1n、GaAsP 不純物:Cd或いはZn 不純物濃度: I X 10 ” (cm−’)厚さ:
0.3Cμm] 2−(2) 化学気相堆積(chemical  vap。
ur  deposition:CVD)法を適用する
ことに依って、二酸化シリコン膜15を成長させる。尚
、この場合の膜厚は約1000〔入〕程度で良く、また
、材料としては、二酸化シリコンの他に窒化シリコン膜
や酸化アルミニウム膜などを用いることができる。
2−(3) 通常のフォト・リソグラフィ技術に於けるレジスト・プ
ロセス及びエツチング・ガスをトリフロロメタン(CH
F3 )とする反応性イオン・エツチング(react
ive  ion  etching:RTE)法を通
用することに依り、二酸化シリコン膜15のバターニン
グを行って、基板11の[:011)方向に延び、且つ
、幅が例えば3〜4〔μm〕程度であるストライブを形
成する。
第3図参照 3−(1) エンチャントを硫酸系エツチング液とするウェット・エ
ツチング法を適用することに依り、ストライブ状二酸化
シリコン膜15をエツチング・マスクとして電極コンタ
クト層14のバターニングを行う。
3−(2) エッチャントを塩酸系エツチング液とするウェット・エ
ツチング法を適用することに依り、クラッド層13のバ
ターニングを行う。
L−(3) エッチャントを硫酸系エツチング液とするウェット・エ
ツチング法を適用することに依り、活性1i12のバタ
ーニングを行う。
この場合、エツチング時間を調節することに依り、活性
N12の幅を制御することが可能である。
第4図参照 1−(1) エッチャントをHcf+HNo3+H20□とするウェ
ット・エツチング法を通用することに依り、基板11を
エツチングしてメサIIAを形成する。尚、この工程を
経ることに依り、活性層12、クラッド層13、電極コ
ンタクト層14の形状は、図示のように、逆メサ状にな
り、そして、このメサが第一段目のメサ、メサ11Aが
第二段目のメサであって1.第一段目のメサに比較して
第二段目のメサは幅広になっていることが明らかである
第5図参照 5−(1) MOVPE法を適用することに依り、埋め込み層16を
形成する。
ここで、埋め込み層16に関する主要なデータを例示す
ると次の通りである。
材料: InP 厚さ:1.95Cμm]〜2 〔μm〕5−(2) この後、通常の技法を適用することに依り、n側電極や
p側電極を形成して完成する。尚、p@電極を形成する
際には、二酸化シリコン膜15を除去しなければならな
いのは云うまでもない。
以上のようにして作成した半導体レーザに於いては、図
からも明らかなように、メサの埋め込み層16に異常成
長が発生したり、空孔が発生することは全くなかった。
第6図は前記実施例に於ける第4図に対応する半導体結
晶構成の顕微鏡写真である要部切断正面図を表している
図に依ると、本発明を実施して、二段のメサを形成した
状態が明瞭に認められよう。
第7図は前記実施例に於ける第5図に相当する半導体結
晶構成の顕微鏡写真である要部切断正面図を表している
。尚、本図では、埋め込み層16が単層ではなく、複数
の層が積層されているが、これは、実験の為、InPの
埋め込み層16を複数回に分けて成長させるようにし、
その間に、極薄のI nAs Pマーカ層を介在させで
あることに依るものであり、実質的には第5図に示した
状態と変わりないものである。
図から明らかな通り、異常成長や空孔は全く発生してい
ないことが看取されよう。
〔発明の効果〕
本発明に依る光半導体装置の製造方法に於いては、メサ
の埋め込み層に異常成長や空孔が発生しないように、ま
た、活性層の幅を狭くしても充分な電極コンタクトがと
れるようにすることを目的とし、InP基板上にInC
;aAsP層或いはIn、 G a A s iiをI
nP層で挟んだダブル・ヘテロ構造を形成する工程と、
次いで、表面から前記InP基板の一部にまで達し且つ
該表面に於ける最上段は前記InP基板に対して垂直或
いは逆メサ形状であってしかも下段になるにつれて幅広
になる複数段のメサを形成する工程と、次いで、前記複
数段のメサを有機金属気相成長を適用してInP層で埋
め込む工程とを含んでいる。
前記構成を採ることに依り、InPからなる埋め込み層
に(111)B面に起因する異常成長や空孔が発生する
ことは皆無であり、従って、電極材料が侵入してリーク
が発生するなどの虞は解消され、また、活性層の幅を狭
くしても電極コンタクトaの幅は充分に採れるから、電
極の形成が困難になったり、シリーズ抵抗が高くなった
りする虞もない。
【図面の簡単な説明】
第1図は本発明を実施して形成されたメサを説明する為
の工程要所に於ける光半導体装置の要部切断正面図、第
2図乃至第5図は本発明一実施例を説明する為の工程要
所に於ける半導体レーザの要部切断正面図、第6図は前
記実施例に於ける第4図に対応する半導体結晶構成の顕
微鏡写真である要部切断正面図、第7図は前記実施例に
於ける第5図に相当する半導体結晶構成の顕微鏡写真で
ある要部切断正面図、第8図は従来の技術を説明する為
の工程要所に於けるInP系半導体レーザの要部切断正
面図、第9図は従来の技術を説明する為の工程要所に於
けるInP系半導体レーザの要部切断正面図、第10図
は従来の技術を説明する為の工程要所に於けるInP系
半導体レーザの要部切断正面図、第11図は第8図及び
第10図について説明されたようなメサをInP系半導
体で埋め込んだ場合の異常成長を解説する為の半導体結
晶構成の顕微鏡写真である要部切断正面図、第12図は
第11図を説明するための半導体レーザの要部切断正面
図、第13図は同じく第8図及び第10図について説明
されたようなメサをInP系半導体で埋め込んだ場合の
空孔発生を解説する為の半導体結晶構成の顕微鏡写真で
ある要部切断正面図、第14図は第13図を説明するた
めの半導体レーザの要部切断正面図をそれぞれ表してい
る。 図に於いて、 11はInP基板、 11Aは第一段メサ部分、 12はInGaAsP活性層、 13はInPクラッド層、 14はI nGaAs P:Iンタクト層、15はエツ
チング・マスクである二酸化シリコン膜をそれぞれ示し
ている。

Claims (1)

  1. 【特許請求の範囲】 InP基板上にInGaAsP層あるいはInGaAs
    層をInP層で挟んだダブル・ヘテロ構造を形成する工
    程と、 次いで、表面から前記InP基板の一部にまで達し且つ
    該表面に於ける最上段は前記InP基板に対して垂直或
    いは逆メサ形状であってしかも下段になるにつれて幅広
    になる複数段のメサを形成する工程と、 次いで、前記複数段のメサを有機金属気相成長法を適用
    してInP層で埋め込む工程と を含んでなることを特徴とするメサ埋め込み型光半導体
    装置の製造方法。
JP2045854A 1990-02-28 1990-02-28 メサ埋め込み型光半導体装置の製造方法 Expired - Fee Related JP2561163B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2045854A JP2561163B2 (ja) 1990-02-28 1990-02-28 メサ埋め込み型光半導体装置の製造方法
US07/721,575 US5362674A (en) 1990-02-28 1991-02-26 Method of producing a mesa embedded type optical semiconductor device including an embedded layer at its side wall
EP91904318A EP0470258B1 (en) 1990-02-28 1991-02-26 Method of producing a mesa embedded type optical semiconductor device
PCT/JP1991/000255 WO1991013480A1 (en) 1990-02-28 1991-02-26 Mesa buried type optical semiconductor device and manufacture thereof
DE69109397T DE69109397T2 (de) 1990-02-28 1991-02-26 Methode zur herstellung einer optischen halbleitervorrichtung mit vergrabener mesa-struktur.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2045854A JP2561163B2 (ja) 1990-02-28 1990-02-28 メサ埋め込み型光半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH03250684A true JPH03250684A (ja) 1991-11-08
JP2561163B2 JP2561163B2 (ja) 1996-12-04

Family

ID=12730797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2045854A Expired - Fee Related JP2561163B2 (ja) 1990-02-28 1990-02-28 メサ埋め込み型光半導体装置の製造方法

Country Status (5)

Country Link
US (1) US5362674A (ja)
EP (1) EP0470258B1 (ja)
JP (1) JP2561163B2 (ja)
DE (1) DE69109397T2 (ja)
WO (1) WO1991013480A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW347597B (en) * 1994-01-31 1998-12-11 Mitsubishi Chem Corp Method of forming a groove in a semiconductor laser diode and a semiconductor laser diode
KR0146714B1 (ko) * 1994-08-08 1998-11-02 양승택 평면 매립형 레이저 다이오드의 제조방법
SE9700931D0 (sv) * 1997-03-14 1997-03-14 Ericsson Telefon Ab L M Buried heterostructure laser
GB2407434A (en) * 2003-10-24 2005-04-27 Sharp Kk Vcsel
KR102002858B1 (ko) 2012-08-10 2019-10-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
US11175520B2 (en) * 2018-02-09 2021-11-16 Mitsubishi Electric Corporation Optical semiconductor device and method for manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59145590A (ja) * 1983-02-09 1984-08-21 Hitachi Ltd 半導体レ−ザ装置
JPS59147478A (ja) * 1983-02-10 1984-08-23 Hitachi Ltd 半導体レ−ザ装置およびその製造方法
JPS59227177A (ja) * 1983-06-08 1984-12-20 Hitachi Ltd 半導体レ−ザ装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5496386A (en) * 1978-01-14 1979-07-30 Nippon Telegr & Teleph Corp <Ntt> Manufacture of buried optical semiconductor device
EP0118671A1 (en) * 1983-01-17 1984-09-19 Hitachi, Ltd. Semiconductor laser device
JPS60115281A (ja) * 1983-11-28 1985-06-21 Hitachi Ltd 半導体レ−ザ装置
JPS61256320A (ja) * 1985-05-10 1986-11-13 Hitachi Ltd 導波型光変調器
GB8518353D0 (en) * 1985-07-20 1985-08-29 Plessey Co Plc Heterostructure device
US4662998A (en) * 1985-12-12 1987-05-05 The United States Of America As Represented By The Secretary Of The Navy Electrodeposition of refractory metal silicides
JPH01256178A (ja) * 1988-04-06 1989-10-12 Fujitsu Ltd 半導体受光素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59145590A (ja) * 1983-02-09 1984-08-21 Hitachi Ltd 半導体レ−ザ装置
JPS59147478A (ja) * 1983-02-10 1984-08-23 Hitachi Ltd 半導体レ−ザ装置およびその製造方法
JPS59227177A (ja) * 1983-06-08 1984-12-20 Hitachi Ltd 半導体レ−ザ装置

Also Published As

Publication number Publication date
DE69109397D1 (de) 1995-06-08
DE69109397T2 (de) 1995-09-07
EP0470258A1 (en) 1992-02-12
EP0470258A4 (en) 1992-07-15
JP2561163B2 (ja) 1996-12-04
US5362674A (en) 1994-11-08
EP0470258B1 (en) 1995-05-03
WO1991013480A1 (en) 1991-09-05

Similar Documents

Publication Publication Date Title
JP2827326B2 (ja) 半導体レーザの製造方法
JP2595457B2 (ja) Rwg型半導体レーザー装置及び製造方法
JP2000340880A (ja) 半導体レーザおよびその作製方法
JP4002422B2 (ja) 半導体素子およびその作製方法
JPH03250684A (ja) メサ埋め込み型光半導体装置の製造方法
US5441912A (en) Method of manufacturing a laser diode
JPH077232A (ja) 光半導体装置
US5360763A (en) Method for fabricating an optical semiconductor device
JPH0474488A (ja) 半導体レーザ装置およびその製造方法
JP2542570B2 (ja) 光集積素子の製造方法
JPS5884483A (ja) 埋め込みヘテロ構造半導体レ−ザ
JP2528877B2 (ja) 半導体レ−ザ
JP2921925B2 (ja) 半導体装置の製造方法
JPS6244440B2 (ja)
JPH11354880A (ja) 半導体レーザ素子およびその製造方法
KR100596510B1 (ko) 반도체 광소자의 제조방법
JPH11251678A (ja) 半導体レーザ及びその製造方法
JPS6390879A (ja) 半導体レ−ザの製造方法
JP4441085B2 (ja) 半導体レーザ素子及びその製造方法
JPH0697603A (ja) 半導体レーザ及びその製造方法
JPH08222809A (ja) 半導体発光装置
JPH01208871A (ja) 量子細線構造およびその形成方法
JPS6318875B2 (ja)
JPH06350188A (ja) 半導体レーザ素子
JPH05206573A (ja) 半導体レーザ装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090919

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees