JPS58501014A - InGaAsP/InPヘテロ構造中の光学的平担面の選択性エツチング法 - Google Patents

InGaAsP/InPヘテロ構造中の光学的平担面の選択性エツチング法

Info

Publication number
JPS58501014A
JPS58501014A JP57502266A JP50226682A JPS58501014A JP S58501014 A JPS58501014 A JP S58501014A JP 57502266 A JP57502266 A JP 57502266A JP 50226682 A JP50226682 A JP 50226682A JP S58501014 A JPS58501014 A JP S58501014A
Authority
JP
Japan
Prior art keywords
etching
item
inp
layer
method described
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57502266A
Other languages
English (en)
Other versions
JPH0221651B2 (ja
Inventor
コ−ルドレン・ラリ−・アレン
フルヤ・カズヒト
Original Assignee
ウエスタ−ン エレクトリツク カムパニ−,インコ−ポレ−テツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウエスタ−ン エレクトリツク カムパニ−,インコ−ポレ−テツド filed Critical ウエスタ−ン エレクトリツク カムパニ−,インコ−ポレ−テツド
Publication of JPS58501014A publication Critical patent/JPS58501014A/ja
Publication of JPH0221651B2 publication Critical patent/JPH0221651B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30612Etching of AIIIBV compounds
    • H01L21/30617Anisotropic liquid etching

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 InGaAsP/InPへテロ構造中の光学的平坦面の選択性エツチング法 技術分野 本発明は多層InGaAsP/InPデバイスの所望の結晶面上に、光学的に平 坦な小面を化学的にエツチングする方法に係る。
本発明の背景 一般に、レーザーのような光電子デバイスは、所望の結晶方向に沿って製作され る。そのようなデバイスの小鏡面は、所望の方向に垂直に形成され、デバイスの 側壁はその方向に平行に形成される。また、少くともその小鏡面は光学的な平坦 さを示すことが望ましい。
光学的に平坦な小鏡面は人手によるへき開か、エツチングによシ生成される。人 手によるべき開は高品質の小鏡面を生じるが、この技術は生産性が低い。
エツチング方法は湿式と乾式の両方を含む。湿式の化学エツチング技術は一般に マスクアンダーカットを生じ、それによシ所望の平坦さが得られない。湿式化学 エツチング技術の例は、以下の文献で述べられている。ケイ・アイガ他(K、  Iga etal )、−“化学的にエッチした小面を有するGaInAsP/ InP D Hレーザー”アイ イイイ ジャーナル オブ クラオンタム エ レクトロニクス(IEEEJournal of Quantum Elect ronics )、Q E −16,1044頁(1980)、(溶液はHα:  CH3CO0H: H20□−(1:2:1));ビーディ ライト他(P、  D、Wright etal )、“エッチされた反射板を有するInGaA spダブルへテロ構造レーザー(λ=1.3μm ) I+7プライド フィジ ックス レターズ(Applied Physics Letters )第3 6巻1518頁(1980)、(溶液はBr : CH30H) : S、Ar aiら“新しい1.6μm波長Ga1nAsP/InP埋め込みへテロ構CH3 0Hの後4Hα−H20による連続プロセス)。
乾式化学エツチング技術には、反応性イオンエツチング、反応性イオンビームエ ツチング及びプラズマエツチングが含まれる。上で述べたそれぞれについての説 明は、以下のものをそれぞれ参照のこと。アール イー ホワード他(R,E、  Howard etal )、 ” [7−V化合物の反応性イオンエツチン グ゛集積及び導波光学に関するトビカル:ニューヨーク1980)WA−2;エ ム エイ ボッシュ(M、 A、 Bosch etal ) ” C712に よるInPの反応性イオンビームエツチング゛アプライドフィジックス レター ズ(Applied Physics Letters ) 、第38巻、26 4頁(1980);及びアール エッチ バートン(R,H。
Burton etal ) ” InGaAsP/InP発光ダイオードのプ ラス反応性イオンエツチングには湿式化学エツチング方法のある程度の問題がな く、ヘテロ構造中に溝を作るのに有用である。この型のエツチングは単一工程の プロセスに効果的であり、はぼ平坦であるが“オーバーカット”された小面が生 じる。すなわち、溝の斜面を形成する小面は、相互に溝の最上部から底部へ向う 。これらの小面は再現性があるが、それらはある種の、用途に必要な光学的に平 坦な鏡面品質を欠く。同様に、他の乾式エツチング技術は導波路側壁及び形状分 離に用いるのに十分な小面を生成するが、光電子及び集積光デバイスに必要な光 学的に平坦な鏡面性を欠く。
本−発明の要約 半導体基体の与えられた表面を、以下のように処理することにより、多層半導体 へテロ構造基体上に、光学的に平坦な小鏡面が生成される。すなわち、半導体基 体のすべての層にまたがる結晶表面を、与えられた表面に対しあらかじめ選択さ れた傾きで露出させ、次に露出された結晶表面をHαに接触させ、所望の結晶面 を、半導体へテロ構造基体の光学的に平坦な小競面として露出させる。
図面の簡単な説明 第1図はストライプ−マスクを有する多層半導体へテロ構造基体の一部を示す図 、 第2及び3図は本発明を実施する第1のエツチング法の例における一連の工程を 経た後の第1図の半導体基体の構造変化を示す図、 第4.5.6及び7図は本発明を実施する第2のエツチング法の例における一連 の4工程のそれぞれを経た後の第1図の半導体基体の構造変化を示す図、第8. 9.10及び11図は本発明を実施する第3のエツチング法の例における一連の 4工程のそれぞれを経た後の第1図の半導体基体の構造変化を示す図、第12図 は第1図とは異なる方向のストライプ−マスクを有する多層半導体へテロ構造基 体の一部を示す図、及び 第13.14及び15図は本発明を実施する第4のエツチング法の例における一 連の3工程のそれぞれを経た後の第12図の半導体基体の構造変化を示す図であ る。
詳細な記述 光電子及び集積光デバイスを、ある種の所望の結晶方向に成長させる。■−v族 半導体へテロ構造レーザー及び100基板上のInGaAsP/InPから成る 同様のものの場合、レーザー軸として望ましい方向はく01〒〉である。
従って、01丁結晶面上に光学的に平坦な鏡面状の小面を生成することが必要で ある。なぜならば、この面はく01工〉方向及びヘテロ構造基板の100面に直 角(垂直)だからである。
第1図は100結晶面上にマスク1を有する多層1nGaA s p/I n  Pヘテロ構造基体を示す。また、他の図面と同様第1図には、半導体基体の3次 元方向を示す一組の基本格子ベクトルが含まれている。
第1図の半導体へテロ構造は、マスク層1、p 形キャップ層2、p形上部クラ ッド層3、n形又はアンドープ活性層4、n彫工部クラッド層5及びn形基板6 から成る。各p層がn層に、各n層がp層になるように、各層の伝導形を逆転さ せることができる。ここで述べる例の場合、キャップ層2は約3000−500 0オングストロームの厚さで、クラッド層3及び5は約1.5−2μmの厚さで 、活性層4は約1000−3000オングストロームの厚さ、基板6は約75− 100μmの厚さである。
ヘテロ構造用の半導体材料は、m−v族化合物のグループから選択される。具体 的には二元の■−V族化合物InPがクラッド層3及び5、基板6として用いら れる。
四元■−■化合物In Ga As P がキャップ層2及び1−y y x  1−x 活性層4として用いられる。ここで、混晶組成X及びyは特定の波長又はエネル ギー禁制帯及びヘテロ構造に適した格子定数を生じるように、選択される。X及 びyを選択する方法についての説明については、アール、ムーン他(R,Moo n etal ) ”混晶組成の関数としてのGa1nAsPの禁制帯及び格子 定数“、チェー。エレクトロン マテリアルス(J、 Electron、 M aterials )、第3巻、635頁(1974)を参照のこと。以下の説 明では、組成比の例として1.371m((l 95 eV )の波長を発生さ せるために、X−052及びy=0.22が選ばれる。本発明の方法はこれらの 比が1.1μmないし17μmの範囲の波長を生成するために変えられる時、同 様に適用できることに注意すべきことは重要である。1.5μm以上の波長を生 成する組成比の場合、ヘテロ構造の液相エピタキシャル層中、層3及び4間に四 元のメルトバック防止層を成長させることが必要である。そのようなメルトバッ ク防止層が存在するためには、許容しうる結果を得るために、エツチング露出時 間に関して、本発明をわずかに修正することが必要である。
化学気相堆積又は同様のもののような適当な堆積プロセスによ、す、半導体基体 の100面上にマスク層が堆積される。マスク層の例は、化学的に合成された窒 化シリコンである。マスク1は本質的に滑らかな端部を有するように、窒化シリ コンをフォトリソグラフィ及び乾式エツチングすることにより、形成される。マ スク1中のストライプ領域は、マスク1により被覆されるのとは反対に、表面1 0が完全に露出されるように表面領域を保つ。
マスク1中のストライプは半導体へテロ構造基体の<oil>方向に沿って配置 される。この型のストライプマスクは半導体基体中に溝を生成するが、単一壁を 生成するよう罠すなわち半導体基体のマスクされない部分を実効的に分割するた めに、第12図に示されるような他のマスクを用いることができる。
第2図は湿式化学エッチャントで基体を処理した後の、第1図の半導体基体の構 造的変化を示す。単一工程で第2図に示される構造変化を生成するために適した 湿式化学エッチャントは、HCl: HNO3= (1’α)で、1〈αく5、 好ましくはαは3に等しい。エツチングプロセスは非等方的で、半導体基体の各 種層のそれぞれにおいて、011面に達した時、本質的に自然に停止する。この 面は100面に垂直である。Hαと鼎03の比率は、Hα:T(NO3エッチャ ントによシ露出されたヘテロ接合及び表面20の界面において、段差状の不連続 が現われないように、厳密に選ぶ必要がある。実験によると、最適の比率より少 量のHNO,lの場合、四元層4は二元層3よりゆつ〈シエッチングされること が見出されている。これにより、層4及び5が層3の露出された端部を越えて溝 の中へ突き出るよう例い表面20はエッチされた溝の方へ、外側へふみ出したよ うな形状となる。もし、HNO3の量が最適比率を越えるhらば、四元層4は層 3よシ速く再、ツチされるため、反対の結果が現れる。すると、表面20はエッ チされた溝から内部へふみ出し、層3は層4及び5の露出された端部を越えて、 溝中に突き出すようになる。
Aの値を最適化することによシ、エツチング剤が二元層(層3.5及び6)と四 元層(層2及び4)の両方が、はぼ同じ速度で反応するようにすることが可能で ある。
従って、この最適化されたエツチング剤によシ露出された表面20は、少くとも 層2.3及び4を通じて本質的に平坦である。
実際には、最適化はエツチングすべき、半導体基体の小試料を用いて行うことが できる。試料はエツチング剤に入れられ、αの値は最適値がみつかるまで、調整 される。
ある種の要因がαの値の選択に影響を与えるが、それらはたとえば混晶組成比X 及びy1ヘテロ構造中の各半導体層の厚さ、エツチング剤化学成分の古さ、強さ 及び濃さ、エツチング剤の温度である。
αの値が湿式化学エツチング剤HCl:αHNO3に対し最適化されたと仮定す ると、露出された結晶表面20は、100面に対し本質的に垂直である。
実験実施上の一例において、上で規定された半導体へテロ構造基体は、Hα:  3 KNO3の化学槽中に浸され、22℃において約30秒間攪拌される。この ように浸した後、脱イオン水で半導体基体からHα: 3 HNO3を洗い、表 面20を露出することによシ、エツチングプロセスは停止される。しかし、表面 20は高いスポット及び一般に(100)一方向に沿ったストリエーションのよ うな不規則な特性をもつ荒れた状態で、露出した結晶表面20からこれらの不規 則性を除くために、研摩工程が必要である。
第3図は第2図の半導体基体が化学エツチング剤で研摩された後視れる構造の変 化を示す。この例において、研摩は露出した表面20(第2図)を、半導体基体 の好ましい結晶面を露出するのに十分な時間、Hαに接触させる。Hαは材料選 択性であるとともに、エツチング剤として方向選択性(非等方性)である。、先 に述べたように、第2図の半導体基体はHα槽中に浸され、攪拌される。研摩プ ロセスはエッチされた半導体基体を、脱イオン水中で洗うことによ゛り停止され る。−例において、濃Hαが22℃の槽中で、約3秒の液浸時間又はエツチング 時間とともに用いられる。より稀薄々濃度のI(Q!の場合、エツチング時間は 調整され、それに従い長くしなければならない。
第3図に示されるように、Hαエツチング剤により選択的に露出される結晶面は 01王面で、表面21と記されておI)、100面に垂直である。表面21は光 学的に平坦な小鏡面である。HαはInP層すなわち層3及び5の01〒結晶面 を選択的に露出するが、四元層すなわち層2及び4はエッチせず、エツチング( 研摩)量は小さく、溝の壁の本質的に同一面にある関係を、そこなうことはない 。もし必要ならば、αの値は第1のエツチング工程中層2及び4のわずかなアン ダーカットを生ずるように選択でき、層3及び5の研摩により、その側壁を層2 及び4の側壁と同一面になるように移動させる。しかし、一般にそのような微調 整は必要ではない。
エツチングプロセスにより生じた層5及び6中のくぼみ又は溝の低い部分におい て、表面22と記された結晶面111はまた、研摩された小面として露出される 。表面22は一般に111B結晶面とよばれ、その中には11王、1王1..1 11及び不ff面が含まれる。添字r B /はその特定の面かりん原子のみを 含み、りん原子が化学的に活性で、従って化学エツチング剤により除去できるこ とを意味する。同様に、以下で述べる111A結晶面は1tiX i1王、ff 1及び111面を含む。
添字′A′はその特定の面がインジウム原子のみを含み、それらは本質的に不活 性で、化学エツチング剤による除去に耐えることを意味する。
第4.5.6及び7図は第1図の半導体へテロ構造基体が一連のエツチングプロ セスておいて、エツチングされた後みられる構造変化を示す。第4ないし7図に 示される方法は連続エツチングとよばれる。なぜならば、露出された表面10( 第1図)直下の多層構造の各層が、順次エツチング除去される。すなわち、表面 10直下のキャップ層2の一部分は、湿式又は乾式化学エツチング剤でエツチン グ除去され、クラッド層、3上の表面12を露出する。好ましくは、用いられる 各エツチング剤(d材料選択性である。すなわち、層2及び4又は層3及び5の いずれかは除去するが、両方は除去しないエツチング剤である。この利点(dそ れによりプロセスがよく制御できることである。たとえば、一つのエツチング工 程における仕上りの変化はほとんどなく、次の工程の仕上りに影響を与えないこ とである。
いくつかの湿式化学エツチング剤は層2及び4のような四元層を選択的にエツチ ングするのに有効であることが見出されている。いくつかの選択性エツチング剤 の例には、アール、ジエー、ネルソン他(R,J、 Ne1son etal  )が“InGaAsP/InP (λ−13μm)ストライプ埋込みへテロ構造 レーザー”アプライド フイシイクス レターズ(Applied Physi cs Letters )、第36巻、358頁(1980)に述べているよう なH2S64 : H2O2: H2O−(10:1:1)の溶液:ABエッチ ャントすなわち、シイ−・エッチ・オルセン(G、 H,01sen etal  )により” m −v化合物界面用の普遍的スティン/エッチャント″ジャー ナル オブ アプライド フイジイクス(Journalof Applied  Physics )、第45巻、第11号、5112頁(1974)に述べら れているように、A溶液が(40,0づH2O+0.3 ji AgNO3+4 0.0 mj!、 HF )で、B溶液が(40,0g、 CrO3+40.  Ornl! H2O)でありA:B=(1:1)であるエツチング剤;あるいは KOH: K3Fe (CN)6:H2Oの溶液がある。四元層に対するエツチ ング時間は、四元層の厚さ、温度、四元層の混晶組成比X及びyに従い変化する 。層2の厚さが3000オングストローム(λ=1.3μm)で温度22℃の場 合、おおよそ以下のエツチング時間により、第4及び6図に示される結果が得ら れる。ABエッチャントの場合、約15秒、KOH:に3Fe (CN)s 二 HzO工゛ゾチでは約8秒である。このエツチング工程は脱イオン水中でエッチ された半導体基体を洗うことにより、停止される。
第5図はInP選択エツチング後の第4図中の半導体基体の構造変化を示す。こ のエツチング工程の場合、Hαは表面12(第4図)下の層3の一部を切りとり 、それにより四元層4上の表面13を露出させるのに適したエツチング剤である 。このエツチングは表面13において自動的に反応を停止する。InP層の厚さ が約1.5μmの時、濃Hαの場合エツチング時間の例は約45秒で、第5及び 7図の両方に示される結果が生じる。第5図に示されるようなこのエツチング工 程の後、層3のエッチされた露出壁は結晶学的な滑らかさを示すことに気づくの は重要である。
第5図に示される基体が層5上の表面を露出するのに十分な時間、表面13直下 の四元層4を選択エッチするために、湿式又は乾式化学エツチング剤に接触した 後の、半導体へテロ構造基体の構造変化を示す。また、結晶表面20はマスク1 及び表面10を含む表面に対し、あらかじめ決められた(たとえば垂直)傾斜で 、露出される。
この工程で用いられるエツチングプロセス及びエツチング剤は、第4図に関連し て上で述べた。
第7図は連続エッチング工程罠より生じる全ての構造変化の完成した状態を示す 。再びInP選択エツチング剤Hαが、半導体基体の露出した表面に接触するこ と知より、表面21に光学的に平坦な小鏡面が生じる。具体的には、表面14及 び結晶表面20は上で述べたように、浸し、攪拌することにより、好ましい結晶 面を光学的に平坦な小鏡面として露出するのに十分な時間、溶液Hαに接触する 。この例の場合、表面21においてo1〒結高結晶露出するために必要な濃HC l槽中でのエツチング時間は、約20秒である。上で述べたように、表面22は また層5及び基板6から成るInP材料を通して露出される。表面22は111 B結晶面である。
先に述べたように、層2及び4に対し湿式又は乾式エツチングのいずれかを用い ることがで、きるが、乾式エツチングが一般によい。その理由は湿式エツチング に付随したアンダーカットの問題が避けられるからである。
第8.9.10及び11図は第1図の半導体へテロ構造をエツチングするだめの 別のプロセスを示す。
第8図圧おいて、半導体基体は表面10 (i1図)直下に溝、すなわちマスク 1の隣接した部分間のマスクされないストライプ領域を有するように示されてい る。この溝は第2図に関連して述べた湿式又は乾式化学エツチング剤のいずれに より生じる。第8図は乾式エツチングプロセスを用いた結果を示し、溝の壁は一 般的に乾式エツチングプロセスとして知られる特性のように、相互にわずかに近 寄るようになる。寸だ、マスク1のアンダーカットは起らない。
第9図は第8図の半導体基体がHαのようなInP選択研摩エッチャント中に浸 された後の、層3及び5、基板6の構造変化を示す。層3及び5、基板6のエッ チされた表面は結晶学的に滑らかなように描かれている。この工程において、浸 しかつ攪拌することは、たとえば3秒間というようなわずかな時間しか必要とし ない。このよ脱イオン水中で洗浄する。
第9図に示された結果は、明瞭に示すために誇張しである。層4及び5は溝の側 壁の傾きにより、溝中にはきわめてわずかに突き出ているだけである。もし、こ のわずか々突き出しを除去することが必要ならば、第10及び11図に示される 残りの工程が、完全に平坦な表面を生成するために使用できる。
第10図は第4図に関連して上で述べたような湿式又は乾式化学エツチング剤の ような四元材料選択エツチング剤で、第9図の半導体基体を処理した後の四元層 2及び4の構造的変化を示す。上で述べた湿式化学エツチングの場合、室温でこ の工程を完了するのに必要なエツチング時間は、第4図に示された工程に関連し て述べたエツチング時間より、約4分の1ないし3分の1だけ短くなる。層2及 び4の露出された表面を、本質的に同じ面上にそろえるだめに、エツチングを制 御することは厳密さを要する。
第10図の半導体基体の最終的な研摩工程が、第11図に示されている。この工 程の後、結晶面01王は表面21において、Hαによシ選択的に露出される。表 面21は層3.4及び5の配置によシ、光学的に平坦な小鏡面である。濃Hαの 場合、この研摩エツチング工程は3秒というようなわずかな時間だけ必要である 。
最初のHC1!エッチング工程(結果は第9図に示されてに直接進むことも可能 である。最終的な研摩工程(第11図)により、第9図の工程を省くことにより 残った荒れは、修正される。また、第10図に示された工程において、最終的な 研摩工程に先立ち、層4をわずかにエツチングバックすることは、第1−3図に ょシ示された先のプロセスにおいて行うことができる。すなわち、そのような層 4のエツチング工程は、最初のエッチング工程後溝中へ突き出した層4のでっば りを除去するために行うことができる。同様に、最終の研摩工程後層3及び5と 同一面にちる関係を確実にするために、層4の縁のわずかなくぼみを除去するた めにも行える。
第12図に示された半導体基採は第1図に示されたものとは90度ずれた方向に ある。小鏡面は結晶面011上でこの方向で生成され、環状レーザー及びヘテロ 構造レーザーのためのレーザー軸に平行な側壁を生成するために有用である。層 2の100表面はその上に<oli>方向のストライプが部分的に配置されたマ スク1を有する。層7は層2及び4と組成と厚さが同様の四元層である。
第12図の半導体基体がBr : CHsOH溶液(1チ、30秒間)又はH2 C:HNO3−(1:α)(先に述べたように)VC30秒というように化学エ ツチング剤と反応した後、結晶表面30は第13図のようになる。表面30は1 11A結晶面付近の半導体へテロ構造の各層を通して切られた斜めの表面を有し 、111A面は第4図に関連して上で述べたように不活性である。
第14図は第13図の半導体へテロ構造が、第4図に関連して上で述べたような 選択性四元エツチング剤と接触した後の、四元層4及びγ中の構造的変化を示す 。層4及び7の厚さ及び組成は、選択性四元エツチング剤が表面31を本質的に 同一面状にするように選ぶことが重要である。上−J述べた半導体基体及び層厚 の例では、エツチング時間は第4図に関連して上で述べた四元層選択性湿式化学 エツチング剤の場合より、約7ないし8倍長第14図の半導体へテロ構造、基体 に対する最終的な研摩エツチング工程の結果が、第15図に示されている。
研摩エツチング剤はHαで、それは材料選択性(InP)及び方向選択性(結晶 面011)である。四元層4及び7の除去により残った空洞のため、Hαは11 1B面を通して下から層3及び5をエツチングすることができ、それにより層3 及び5の表面32における結晶面011が露出される。層、組成、厚さ及びエツ チング時間について適切な実験を行うことにより、層3及び5.2.4及び7の 表面31及び32を、それぞれ光学的に・平坦な小鏡面として、結晶面011と 同一面にすることが可能である。濃Hαの場合、エツチング時間は約20秒に決 められる。
F/θ、4 FI6.5 F/15.6 ’・ ・  FIG、 10 FIG、// FIG、 /2 FIG、 /4 FIG、 15 国際画査報告

Claims (1)

  1. 【特許請求の範囲】 1. InGaAiP及びInPの層が交互になった多層半導体へテロ構造基体 のエツチング方法において、半導体基体の交互の層を貫き、与えられた面に対し 、導体基体の与えられた表面(10)を、Hα: HNOs = (1:α)の 化学エツチング溶液に接触させ、αが1〈αく5の範囲にあり、 好ましい結晶面を半導体へテロ構造基体の光学的に平坦な小鏡面として露出させ るために、露出した結晶表面をHC/に接触させることを特徴とするエツチング 方法。 2、InGaAsP及びInPの層が交互になった多層半導体へテロ構造基体の エツチング方法において、InGaAsP層(2)及びそれと隣接するInP層 (3)の結晶面の一部分を露出するために、半導体基体の与えられた表面を材料 選択性化学エツチング剤でエツチング(第4図)し、 その好ましい結晶面とそれに隣接するI nGaAsP層(4)を露出するため に、102層をHαでエツチングし、その好ましい平はInGaAsP結晶面の 露出した部分と本質的に同一表面にあシ、 該交互になった4層(2,3,4,5)を横切シ、光学的に平坦な小鏡面を形成 するために、先に述べたプロセスを〈シ返すことを特徴とするエツチング方法。 3、 前記第2項に記載された方法において、化学エツチング剤はAHエッチャ ントであることを特徴とする方法。 4、前記第2項に記載された方法において、化学エツチング剤はH2SO4:  H2O2’ H2O= (10: 1 :1)であることを特徴とする方法。 5、前記第2項に記載された方法において、化学エツチング剤はKOH: K3 Fe (CN)s : H2Oの溶液であることを特徴とする方法。 6、前記第2項に記載された方法において、化学エツチング剤は乾式化学エツチ ング剤であることを特徴とする方法。 7、InGaAsP及びInPの層が交互になった多層半導体へテロ構造基体の エツチング方法において、半導体基体の交互の層を貫いて、第1の結晶表面(3 0)を露出するために、半導体基体の与えられた表面をエツチング(第13図) し、 与えられた表面に本質的に垂直な好ましい結晶面(31)のInGaAsP部分 を露出す−るために、露出した表面を選択的にエツチング(第14図)し、 半導体へテロ構造基体の光学的に平坦な小鏡面(31,32)を完成させるため に、好ましい結晶面のInP部分を露出させる目的で、露出したInP層をHC 1!でエツチングすることを特徴とするエツチング方法。 8、前記デフ環に記載された方法において、第1のエツチング工程はBr :  CH30Hの稀薄溶液を用いて行うことを特徴とする方法。 、。 9.前記第7項に記載された方法において、とする方法。 10 前記第8項に記載された方法において、第2のエラチンタ一工程はABエ ッチャントを用いて行うことを特徴とする方法。 11、 前記第8項に記載された方法において、第2のエツチング工程はH2S O4: HzO2:H2O= (10:xfx)を用いて行うことを特徴とする 方法。 12、前記第8項に記載された方法において、第2のエツチング工程はKOH:  KaFe (CN)s : H2Oの溶液を用いて行うことを特徴とする方法 。 13、InGaAsP及びInPの層が交互になった多層半導体へテロ構造基体 のエツチング方法において、半導体基体の交互の層を貫いて、第1の結晶の表面 を露出するために、半導体基体の与えられた表面、をエツチング(第8図)し、  、、 与えられた表面に本質的に垂直な好ましい結晶面の一部分を露出するために、I nGaAsP層(4)の露出された部分を選択的にエツチング(第10図)し、 半導体へテロ構造基体の光学的に平坦な小鏡面を形成するために、InP層(3 ,5)の露出した部分をHαで選択的にエツチングすることを特徴とするエツチ ング方7、法。 14、前記第13項に記載された方法において、ために、乾式化学エッチャント に与えられた表面を接触・させる工程を含むことを特徴とする方法。 15 前記第13項に記載された方法において、第1のエツチング工程は、第1 の結晶表面を露出するために、αが1〈αく5の範囲にあるHα: HNO,− (1:α)の溶液を、与えられた表面に接触させることを特徴とする方法。 16゜前記第13項に記載された方法において、を特徴とする方法。 17、前記第13゛項に記載された方法において、第2のエツチング工程はH2 SO4: ’H2O2’ H2O= ’(’10 :1:1)で行うことを特徴 とする方法。 18 前記第13項に記載された方法において、第2のエツチング工程はKOH : KaFe (CN)s : J(20の溶液で行うことを特徴とす乏方法。 19、前記第13項に記載された方法において、第1のエツチング工程の後□、 与えられた表面に垂直な表面を露出させるために、InP層(3,5)を選択的 にエツチング(第5図)することが含捷れることを特徴とする方法。
JP57502266A 1981-06-24 1982-06-22 InGaAsP/InPヘテロ構造中の光学的平担面の選択性エツチング法 Granted JPS58501014A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US276942 1981-06-24
US06/276,942 US4354898A (en) 1981-06-24 1981-06-24 Method of preferentially etching optically flat mirror facets in InGaAsP/InP heterostructures

Publications (2)

Publication Number Publication Date
JPS58501014A true JPS58501014A (ja) 1983-06-23
JPH0221651B2 JPH0221651B2 (ja) 1990-05-15

Family

ID=23058733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57502266A Granted JPS58501014A (ja) 1981-06-24 1982-06-22 InGaAsP/InPヘテロ構造中の光学的平担面の選択性エツチング法

Country Status (7)

Country Link
US (1) US4354898A (ja)
EP (1) EP0083365B1 (ja)
JP (1) JPS58501014A (ja)
CA (1) CA1170550A (ja)
DE (1) DE3279260D1 (ja)
GB (1) GB2101045B (ja)
WO (1) WO1983000073A1 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2114808B (en) * 1981-12-01 1985-10-09 Standard Telephones Cables Ltd Semiconductor laser manufacture
US4468850A (en) * 1982-03-29 1984-09-04 Massachusetts Institute Of Technology GaInAsP/InP Double-heterostructure lasers
US4397711A (en) * 1982-10-01 1983-08-09 Bell Telephone Laboratories, Incorporated Crystallographic etching of III-V semiconductor materials
JPS5997595A (ja) * 1982-11-22 1984-06-05 Fujitsu Ltd 液相エピタキシヤル成長方法
US4613387A (en) * 1983-02-28 1986-09-23 Itt Industries Inc. Injection laser manufacture
GB2145558A (en) * 1983-08-23 1985-03-27 Standard Telephones Cables Ltd Field effect transistor
GB8406432D0 (en) * 1984-03-12 1984-04-18 British Telecomm Semiconductor devices
FR2562339B1 (fr) * 1984-04-03 1986-06-20 Bouadma Noureddine Procede de realisation d'un miroir de laser a semi-conducteur, par usinage ionique
CA1247947A (en) * 1984-07-31 1989-01-03 Masaru Wada Method of manufacturing semiconductor device
JPS61171136A (ja) * 1985-01-25 1986-08-01 Toshiba Corp 半導体結晶のメサエツチング方法
US4707219A (en) * 1985-05-14 1987-11-17 American Telephone And Telegraph Company, At&T Bell Laboratories Integrated devices including cleaved semiconductor lasers
US4725112A (en) * 1985-08-06 1988-02-16 American Telephone And Telegraph Company, At&T Bell Laboratories Buried undercut mesa-like waveguide
JPS62283686A (ja) * 1986-05-31 1987-12-09 Mitsubishi Electric Corp 半導体レ−ザの製造方法
US4729963A (en) * 1986-11-21 1988-03-08 Bell Communications Research, Inc. Fabrication method for modified planar semiconductor structures
US4869780A (en) * 1987-04-10 1989-09-26 Trw Inc. Ion milling method
DE3731312C2 (de) * 1987-09-17 1997-02-13 Siemens Ag Verfahren zum Vereinzeln von monolithisch hergestellten Laserdioden
DE3886337D1 (de) * 1987-10-15 1994-01-27 Toshiba Kawasaki Kk Halbleiteranordnungen und Herstellungsverfahren.
US4897361A (en) * 1987-12-14 1990-01-30 American Telephone & Telegraph Company, At&T Bell Laboratories Patterning method in the manufacture of miniaturized devices
JPH0231488A (ja) * 1988-07-20 1990-02-01 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
US4994142A (en) * 1988-09-22 1991-02-19 Rockwell International Corporation Eliminating undercutting of mask material when etching semiconductor topography by native oxide removal
JP2869075B2 (ja) * 1988-12-09 1999-03-10 日立建機株式会社 配向性薄膜パターンの形成方法、配向性薄膜パターンおよび薄膜アレイ超音波変換器の薄膜素子の形成方法
US5081002A (en) * 1989-04-24 1992-01-14 The Trustees Of Columbia University In The City Of New York Method of localized photohemical etching of multilayered semiconductor body
US4980314A (en) * 1989-06-06 1990-12-25 At&T Bell Laboratories Vapor processing of a substrate
US4944838A (en) * 1989-08-03 1990-07-31 At&T Bell Laboratories Method of making tapered semiconductor waveguides
US4932032A (en) * 1989-08-03 1990-06-05 At&T Bell Laboratories Tapered semiconductor waveguides
JP2827326B2 (ja) * 1989-09-27 1998-11-25 住友電気工業株式会社 半導体レーザの製造方法
DE4240539C2 (de) * 1992-01-21 1997-07-03 Mitsubishi Electric Corp Verfahren zur Herstellung eines Halbleiterlasers
JPH0653538A (ja) * 1992-07-28 1994-02-25 Toshiba Corp 半導体受光素子
JPH06232099A (ja) 1992-09-10 1994-08-19 Mitsubishi Electric Corp 半導体装置の製造方法,半導体装置の製造装置,半導体レーザの製造方法,量子細線構造の製造方法,及び結晶成長方法
JP2869279B2 (ja) * 1992-09-16 1999-03-10 三菱電機株式会社 半導体レーザダイオード及びその製造方法並びに半導体レーザダイオードアレイ
US6090635A (en) * 1992-11-17 2000-07-18 Gte Laboratories Incorporated Method for forming a semiconductor device structure having a laser portion
JPH07111357A (ja) * 1993-10-05 1995-04-25 Mitsubishi Electric Corp 半導体レーザの製造方法
KR0178492B1 (ko) * 1995-12-21 1999-04-15 양승택 기울어진 공진기로 편광특성이 제어된 표면방출 레이저 다이오드 제조방법
DE19632626A1 (de) 1996-08-13 1998-02-19 Siemens Ag Verfahren zum Herstellen von Halbleiterkörpern mit MOVPE-Schichtenfolge
US6187515B1 (en) * 1998-05-07 2001-02-13 Trw Inc. Optical integrated circuit microbench system
WO2002101818A2 (en) * 2001-06-08 2002-12-19 Amberwave Systems Corporation Method for isolating semiconductor devices
EP1602125B1 (en) 2003-03-07 2019-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow trench isolation process
CN106206281B (zh) * 2016-08-23 2019-11-12 成都海威华芯科技有限公司 InGaP外延层的刻蚀方法
RU2660415C1 (ru) * 2017-07-25 2018-07-06 Федеральное государственное бюджетное учреждение науки Физико-технический институт им. А.Ф. Иоффе Российской академии наук СПОСОБ ИЗГОТОВЛЕНИЯ ГЕТЕРОСТРУКТУРЫ InGaAsP/InP ФОТОПРЕОБРАЗОВАТЕЛЯ
US11631967B2 (en) * 2020-01-15 2023-04-18 Quintessent Inc. System comprising an integrated waveguide-coupled optically active device and method of formation
US11150406B2 (en) 2020-01-15 2021-10-19 Quintessent Inc. Optically active waveguide and method of formation
DE102021125119A1 (de) 2021-09-28 2023-03-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Kantenemittierende halbleiterlaserdioden und verfahren zur herstellung einer vielzahl kantenemittierender halbleiterlaserdioden

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3947304A (en) * 1972-08-15 1976-03-30 Bell Telephone Laboratories, Incorporated Etching of group III-V semiconductors
US3833435A (en) * 1972-09-25 1974-09-03 Bell Telephone Labor Inc Dielectric optical waveguides and technique for fabricating same
GB1485015A (en) * 1974-10-29 1977-09-08 Mullard Ltd Semi-conductor device manufacture
US4029531A (en) * 1976-03-29 1977-06-14 Rca Corporation Method of forming grooves in the [011] crystalline direction
US4285763A (en) * 1980-01-29 1981-08-25 Bell Telephone Laboratories, Incorporated Reactive ion etching of III-V semiconductor compounds

Also Published As

Publication number Publication date
US4354898A (en) 1982-10-19
DE3279260D1 (en) 1989-01-05
GB2101045B (en) 1985-04-17
CA1170550A (en) 1984-07-10
WO1983000073A1 (en) 1983-01-06
GB2101045A (en) 1983-01-12
EP0083365A1 (en) 1983-07-13
JPH0221651B2 (ja) 1990-05-15
EP0083365B1 (en) 1988-11-30
EP0083365A4 (en) 1986-07-30

Similar Documents

Publication Publication Date Title
JPS58501014A (ja) InGaAsP/InPヘテロ構造中の光学的平担面の選択性エツチング法
US3833435A (en) Dielectric optical waveguides and technique for fabricating same
US4468850A (en) GaInAsP/InP Double-heterostructure lasers
JPH0673390B2 (ja) 埋め込みヘテロ構造半導体デバイスの製作方法
US3865646A (en) Dielectric optical waveguides and technique for fabricating same
US3883219A (en) Dielectric optical waveguide
US4670093A (en) Method for manufacturing a surface grating of a defined grating constant on regions of a mesa structure
US5304283A (en) Process for producing a buried stripe semiconductor laser using dry etching for forming said stripe and laser obtained by this process
US4902644A (en) Preservation of surface features on semiconductor surfaces
US4966863A (en) Method for producing a semiconductor laser device
CA1292548C (en) Preservation of surface features on semiconductor surfaces
EP1528592B1 (en) Method for etching smooth sidewalls in III-V based compounds for electro-optical devices
CA1181669A (en) Method of preferentially etching optically flat mirror facets in ingaasp/inp heterostructures
CA1181668A (en) Method of preferentially etching optically flat mirror facets in ingaasp/inp heterostructures
CA1181670A (en) Method of preferentially etching optically flat mirror facets in ingaasp/inp heterostructures
JPS6338279A (ja) 半導体レーザ装置の製造方法
JPH0194690A (ja) 埋め込み型半導体レーザ素子の製造方法
KR910008440B1 (ko) 2단계 화학식각법에 의한 레이저 다이오드용 거울면 제작방법
KR0130610B1 (ko) GaAs/AlGaAs기판을 이용한 양자세선 제작방법
JPH06209143A (ja) 回折格子の製造方法
JPS6081829A (ja) 半導体のエツチング方法
Fang et al. Eaves Structures on (100) InP and InP/InGaAsP/InP Heterostructures
Tarof et al. Reactive Ion Etching (RIE) Of Gratings In Inp For Distributed Feedback (DFB) Lasers Using An Intermediate Dielectric Layer
JPH03181133A (ja) 化合物半導体のエッチング方法
JPH09293926A (ja) 半導体装置およびその製造方法