JPH0221651B2 - - Google Patents

Info

Publication number
JPH0221651B2
JPH0221651B2 JP57502266A JP50226682A JPH0221651B2 JP H0221651 B2 JPH0221651 B2 JP H0221651B2 JP 57502266 A JP57502266 A JP 57502266A JP 50226682 A JP50226682 A JP 50226682A JP H0221651 B2 JPH0221651 B2 JP H0221651B2
Authority
JP
Japan
Prior art keywords
etching
layer
layers
hcl
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57502266A
Other languages
English (en)
Other versions
JPS58501014A (ja
Inventor
Rarii Aren Koorudoren
Kazuhito Furuya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Technologies Inc filed Critical AT&T Technologies Inc
Publication of JPS58501014A publication Critical patent/JPS58501014A/ja
Publication of JPH0221651B2 publication Critical patent/JPH0221651B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30612Etching of AIIIBV compounds
    • H01L21/30617Anisotropic liquid etching

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Weting (AREA)

Description

請求の範囲 1 InGaAsP及びInPの層が交互になつた多層半
導体ヘテロ構造基体のエツチング方法において、 半導体基体の交互の層を貫き、与えられた面に
対し、本質的に垂直な結晶表面20を露出するた
めに、半導体基体の与えられた表面10を、
HCl:HNO3=(1:α)の化学エツチング溶液
に接触させ、αが1<α5の範囲にあり、 好ましい結晶面を半導体ヘテロ構造基体の光学
的に平坦な小鏡面として露出させるために、露出
した結晶表面をHClに接触させることを特徴とす
るエツチング方法。
2 InGaAsP及びInPの層が交互になつた多層半
導体ヘテロ構造基体のエツチング方法において、 InGaAsP層2及びそれと隣接するInP層3の結
晶面の一部分を露出するために、半導体基体の与
えられた表面を材料選択性化学エツチング剤でエ
ツチング(第4図)し、 その好ましい結晶面とそれに隣接する
InGaAsP層4を露出するために、InP層をHClで
エツチングし、その好ましい平はInGaAsP結晶
面の露出した部分と本質的に同一表面にあり、 該交互になつた4層2,3,4,5を横切り、
光学的に平坦な小鏡面を形成するために、先に述
べたプロセスをくり返すことを特徴とするエツチ
ング方法。
3 前記第2項に記載された方法において、 化学エツチング剤はABエツチヤントであるこ
とを特徴とする方法。
4 前記第2項に記載された方法において、 化学エツチング剤はH2SO4:H2O2:H2O=
(10:1:1)であることを特徴とする方法。
5 前記第2項に記載された方法において、 化学エツチング剤はKOH:K3Fe(CN)6:H2O
の溶液であることを特徴とする方法。
6 前記第2項に記載された方法において、 化学エツチング剤は乾式化学エツチング剤であ
ることを特徴とする方法。
7 InGaAsP及びInPの層が交互になつた多層半
導体ヘテロ構造基体のエツチング方法において、 半導体基体の交互の層を貫いて、第1の結晶表
面30を露出するために、半導体基体の与えられ
た表面をエツチング(第13図)し、 与えられた表面に本質的に垂直な好ましい結晶
面31のInGaAsP部分を露出するために、露出
した表面を選択的にエツチング(第14図)し、 半導体ヘテロ構造基体の光学的に平坦な小鏡面
31,32を完成させるために、好ましい結晶面
のInP部分を露出させる目的で、露出したInP層
をHClでエツチングすることを特徴とするエツチ
ング方法。
8 前記第7項に記載された方法において、 第1のエツチング工程はBr:CH3OHの稀薄溶
液を用いて行うことを特徴とする方法。
9 前記第7項に記載された方法において、 第1のエツチング工程はHCl:HNO3=(1:
α)でαが1<α5の範囲にあるものを用いて
行うことを特徴とする方法。
10 前記第8項に記載された方法において、 第2のエツチング工程はABエツチヤントを用
いて行うことを特徴とする方法。
11 前記第8項に記載された方法において、 第2のエツチング工程はH2SO4:H2O2:H2O
=(10:1:1)を用いて行うことを特徴とする
方法。
12 前記第8項に記載された方法において、 第2のエツチング工程はKOH:K3Fe(CN)6
H2Oの溶液を用いて行うことを特徴とする方法。
13 InGaAsP及びInPの層が交互になつた多層
半導体ヘテロ構造基体のエツチング方法におい
て、 半導体基体の交互の層を貫いて、第1の結晶の
表面を露出するために、半導体基体の与えられた
表面をエツチング(第8図)し、 与えられた表面に本質的に垂直な好ましい結晶
面の一部分を露出するために、InGaAsP層4の
露出された部分を選択的にエツチング(第10
図)し、 半導体ヘテロ構造基体の光学的に平坦な小鏡面
を形成するために、InP層3,5の露出した部分
をHClで選択的にエツチングすることを特徴とす
るエツチング方法。
14 前記第13項に記載された方法において、 第1のエツチング工程は、第1の結晶表面を露
出するために、乾式化学エツチヤントに与えられ
た表面を接触させる工程を含むことを特徴とする
方法。
15 前記第13項に記載された方法において、 第1のエツチング工程は、第1の結晶表面を露
出するために、αが1<α5の範囲にある
HCl:HNO3=(1:α)の溶液を、与えられた
表面に接触させることを特徴とする方法。
16 前記第13項に記載された方法において、 第2のエツチング工程はABエツチヤントで行
うことを特徴とする方法。
17 前記第13項に記載された方法において、 第2のエツチング工程はH2SO4:H2O2:H2O
=(10:1:1)で行うことを特徴とする方法。
18 前記第13項に記載された方法において、 第2のエツチング工程はKOH:K3Fe(CN)6
H2Oの溶液で行うことを特徴とする方法。
19 前記第13項に記載された方法において、 第1のエツチング工程の後、与えられた表面に
垂直な表面を露出させるために、InP層3,5を
選択的にエツチング(第5図)することが含まれ
ることを特徴とする方法。
技術分野 本発明は多層InGaAsP/InPデバイスの所望の
結晶面上に、光学的に平坦な小面を化学的にエツ
チングする方法に係る。
本発明の背景 一般に、レーザーのような光電子デバイスは、
所望の結晶方向に沿つて製作される。そのような
デバイスの小鏡面は、所望の方向に垂直に形成さ
れ、デバイスの側壁はその方向に平行に形成され
る。また、少くともその小鏡面は光学的な平坦さ
を示すことが望ましい。
光学的に平坦な小鏡面は人手によるへき開か、
エツチングにより生成される。人手によるへき開
は高品質の小鏡面を生じるが、この技術は生産性
が低い。
エツチング方法は湿式と乾式の両方を含む。湿
式の化学エツチング技術は一般にマスクアンダー
カツトを生じ、それにより所望の平坦さが得られ
ない。湿式化学エツチング技術の例は、以下の文
献で述べられている。ケイ・アイガ他(K.Iga
etal)、“化学的にエツチした小面を有する
InGaAsP/InP DHレーザー“アイ イイイ ジ
ヤーナル オブ クウオンタム エレクトロニク
ス(IEEE Journal of Quantum Electronics)、
QE−16、1044頁(1980)、(溶液はHCl:
CH3COOH:H2O=(1:2:1));ピーデイ
ライト他(P.D.Wright etal)、“エツチされた反
射板を有するInGaAsPダブルヘテロ構造レーザ
ー(λ=1.3μm)”アプライド フイジツクス
レターズ(Applied Physics Letters)第36巻、
518頁(1980)、(溶液はBr:CH3OH);S.Araiら
“新しい1.6μm波長GaInAsP/InP埋め込みヘテ
ロ構造レーザー”エレクトロニクス レター
(Electronics Letters)、第16巻、349頁(1980)、
(Br:CH3OHの後4HCl−H2Oによる連続プロセ
ス)。
乾式化学エツチング技術には、反応性イオンエ
ツチング、反応性イオンビームエツチング及びプ
ラズマエツチングが含まれる。上で述べたそれぞ
れについての説明は、以下のものをそれぞれ参照
のこと。アール イー ホワード他(R.E.
Howard etal)“−化合物の反応性イオンエ
ツチング”集積及び導波光学に関するトピカルミ
ーテイング・ダイジエスト(Topical・Meeting
on Integrated and Guided Wave Optics
Digest)(IEEE :ニユーヨーク1980)WA−
2;エム エイ ボツシユ(M.A.Bosch etal)
“Cl2によるInPの反応性イオンビームエツチング”
アプライドフイジツクス レターズ(Applied
Physics Letters)、第38巻、264頁(1980);及び
アール エツチ バートン(R.H.Burton etal)
“InGaAsP/InP発光ダイオードのプラズマ分離”
アプライド フイジツクス レターズ(Applied
Physics Letters)、第37巻、411頁(1980)。
反応式イオンエツチングには湿式化学エツチン
グ方法のある程度の問題がなく、ヘテロ構造中に
溝を作るのに有用である。この型のエツチングは
単一工程のプロセスに効果的であり、ほぼ平坦で
あるが“オーバーカツト”された小面が生じる。
すなわち、溝の斜面を形成する小面は、相互に溝
の最上部から底部へ向う。これらの小面は再現性
があるが、それらはある種の用途に必要な光学的
に平坦な鏡面品質を欠く。同様に、他の乾式エツ
チング技術は導波路側壁及び形状分離に用いるの
に十分な小面を生成するが、光電子及び集積光デ
バイスに必要な光学的に平坦な鏡面性を欠く。
本発明の要約 半導体基体の与えられた表面を、以下のように
処理することにより、多層半導体ヘテロ構造基体
上に、光学的に平坦な小鏡面が生成される。すな
わち、半導体基体のすべての層にまたがる結晶表
面を、与えられた表面に対しあらかじめ選択され
た傾きで露出させ、次に露出された結晶表面を
HClに接触させ、所望の結晶面を、半導体ヘテロ
構造基体の光学的に平坦な小鏡面として露出させ
る。
【図面の簡単な説明】
第1図はストライプ−マスクを有する多層半導
体ヘテロ構造基体の一部を示す図、 第2及び3図は本発明を実施する第1のエツチ
ング法の例における一連の工程を経た後の第1図
の半導体基体の構造変化を示す図、 第4,5,6及び7図は本発明を実施する第2
のエツチング法の例における一連の4工程のそれ
ぞれを経た後の第1図の半導体基体の構造変化を
示す図、 第8,9,10及び11図は本発明を実施する
第3のエツチング法の例における一連の4工程の
それぞれを経た後の第1図の半導体基体の構造変
化を示す図、 第12図は第1図とは異なる方向のストライプ
−マスクを有する多層半導体ヘテロ構造基体の一
部を示す図、及び 第13,14及び15図は本発明を実施する第
4のエツチング法の例における一連の3工程のそ
れぞれを経た後の第12図の半導体基体の構造変
化を示す図である。
詳細な記述 光電子及び集積光デバイスを、ある種の所望の
結晶方向に成長させる。−族半導体ヘテロ構
造レーザー及び100基板上のInGaAsP/InPから
成る同様のものの場合、レーザー軸として望まし
い方向は<011>である。従つて、011結晶面上
に光学的に平坦な鏡面状の小面を生成することが
必要である。なぜならば、この面は<011>方向
及びヘテロ構造基板の100面に直角(垂直)だか
らである。
第1図は100結晶面上にマスク1を有する多層
InGaAsP/InPヘテロ構造基体を示す。また、他
の図面と同様第1図には、半導体基体の3次元方
向を示す一組の基本格子ベクトルが含まれてい
る。
第1図の半導体ヘテロ構造は、マスク層1、
p+形キヤツプ層2、p形上部クラツド層3、n
形又はアンド−プ活性層4、n形下部クラツド層
5及びn形基板6から成る。各p層がn層に、各
n層がp層になるように、各層の伝導形を逆転さ
せることができる。ここで述べる例の場合、キヤ
ツプ層2は約3000−5000オングストロームの厚さ
で、クラツド層3及び5は約1.5−2μmの厚さで、
活性層4は約1000−3000オングストロームの厚
さ、基板6は約75−100μmの厚さである。
ヘテロ構造用の半導体材料は、−族化合物
のグループから選択される。具体的には二元の
−族化合物InPがクラツド層3及び5、基板6
として用いられる。四元−化合物In1-yGay
AsxP1-xがキヤツプ層2及び活性層4として用い
られる。ここで、混晶組成x及びyは特定の波長
又はエネルギー禁制帯及びヘテロ構造に適した格
子定数を生じるように、選択される。x及びyを
選択する方法についての説明については、アー
ル・ムーン他(R.Moon etal)“混晶組成の関数
としてのGaInAsPの禁制帯及び格子定数”、ジエ
ー・エレクトロン マテリアルス(J.Electron.
Materials)、第3巻、635頁(1974)を参照のこ
と。以下の説明では、組成比の例として1.3μm
(0.95eV)の波長を発生させるために、x=0.52
及びy=0.22が選ばれる。本発明の方法はこれら
の比が1.1μmないし1.7μmの範囲の波長を生成す
るために変えられる時、同様に適用できることに
注意すべきことは重要である。1.5μm以上の波長
を生成する組成比の場合、ヘテロ構造の液相エピ
タキシヤル層中、層3及び4間に四元のメルトバ
ツク防止層を成長させることが必要である。その
ようなメルトバツク防止層が存在するためには、
許容しうる結果を得るために、エツチング露出時
間に関して、本発明をわずかに修正することが必
要である。
化学気相堆積又は同様のもののような適当な堆
積プロセスにより、半導体基体の100面上にマス
ク層が堆積される。マスク層の例は、化学的に合
成された窒化シリコンである。マスク1は本質的
に滑らかな端部を有するように、窒化シリコンを
フオトリソグラフイ及び乾式エツチングすること
により、形成される。マスク1中のストライプ領
域は、マスク1により被覆されるのとは反対に、
表面10が完全に露出されるように表面領域を保
つ。マスク1中のストライプは半導体ヘテロ構造
基体の<011>方向に沿つて配置される。この型
のストライプマスクは半導体基体中に溝を生成す
るが、単一壁を生成するようにすなわち半導体基
体のマスクされない部分を実効的に分割するため
に、第12図に示されるような他のマスクを用い
ることができる。
第2図は湿式化学エツチヤントで基体を処理し
た後の、第1図の半導体基体の構造的変化を示
す。単一工程で第2図に示される構造変化を生成
するために適した湿式化学エツチヤントは、
HCl:HNO3=(1:α)で、1<α5、好ま
しくはαは3に等しい。エツチングプロセスは非
等方的で、半導体基体の各種層のそれぞれにおい
て、011面に達した時、本質的に自然に停止す
る。この面は100面に垂直である。HClとHNO3
の比率は、HCl:HNO3エツチヤントにより露出
されたヘテロ接合及び表面20の界面において、
段差状の不連続が現われないように、厳密に選ぶ
必要がある。実験によると、最適の比率より少量
のHNO3の場合、四元層4は二元層3よりゆつく
りエツチングされることが見出されている。これ
により、層4及び5が層3の露出された端部を越
えて溝の中へ突き出るように、表面20はエツチ
された溝の方へ、外側へふみ出したような形状と
なる。もし、HNO3の量が最適比率を越えるなら
ば、四元層4は層3より速くエツチされるため、
反対の結果が現れる。すると、表面20はエツチ
された溝から内部へふみ出し、層3は層4及び5
の露出された端部を越えて、溝中に突き出すよう
になる。Aの値を最適化することにより、エツチ
ング剤が二元層(層3,5及び6)と四元層(層
2及び4)の両方が、ほぼ同じ速度で反応するよ
うにすることが可能である。従つて、この最適化
されたエツチング剤により露出された表面20
は、少くとも層2,3及び4を通じて本質的に平
坦である。
実際には、最適化はエツチングすべき半導体基
体の小試料を用いて行うことができる。試料はエ
ツチング剤に入れられ、αの値は最適値がみつか
るまで、調整される。ある種の要因がαの値の選
択に影響を与えるが、それらはたとえば混晶組成
比x及びy、ヘテロ構造中の各半導体層の厚さ、
エツチング剤化学成分の古さ、強さ及び濃さ、エ
ツチング剤の温度である。
αの値が湿式化学エツチング剤HCl:αHNO3
に対し最適化されたと仮定すると、露出された表
面20は、100面に対し本質的に垂直である。
実験実施上の一例において、上で規定された半
導体ヘテロ構造基体は、HCl:3HNO3の化学槽
中に浸され、22℃において約30秒間撹拌される。
このように浸した後、脱イオン水で半導体基体か
らHCl:3HNO3を洗い、表面20を露出するこ
とにより、エツチングプロセスは停止される。し
かし、表面20は高いスポツト及び一般に<100
>方向に沿つたストリエーシヨンのような不規則
な特性のもつ荒れた状態で、露出した結晶表面2
0からこれらの不規則性を除くために、研摩工程
が必要である。
第3図は第2図の半導体基体が化学エツチング
剤で研摩された後現れる構造の変化を示す。この
例において、研摩は露出した表面20(第2図)
を、半導体基体の好ましい結晶面を露出するのに
十分な時間、HClに接触させる。HClは材料選択
性であるとともに、エツチング剤として方向選択
性(非等方性)である。先に述べたように、第2
図の半導体基体はHCl槽中に浸され、撹拌され
る。研摩プロセスはエツチされた半導体基体を、
脱イオン水中で洗うことにより停止される。一例
において、濃HClが22℃の槽中で、約3秒の液浸
時間又はエツチング時間とともに用いられる。よ
り稀薄な濃度のHClの場合、エツチング時間は調
整され、それに従い長くしなければならない。
第3図に示されるように、HClエツチング剤に
より選択的に露出される結晶面は011面で、表面
21と記されており、100面に垂直である。表面
21は光学的に平坦な小鏡面である。HClはInP
層すなわち層3及び5の011結晶面を選択的に露
出するが、四元層すなわち層2及び4はエツチせ
ず、エツチング(研摩)量は小さく、溝の壁の本
質的に同一面にある関係を、そこなうことはな
い。もし必要ならば、αの値は第1のエツチング
工程中層2及び4のわずかなアンダーカツトを生
ずるように選択でき、層3及び5の研摩により、
その側壁を層2及び4の側壁と同一面になるよう
に移動させる。しかし、一般にそのような微調整
は必要ではない。
エツチングプロセスにより生じた層5及び6中
のくぼみ又は溝の低い部分において、表面22と
記された結晶面111はまた、研摩された小面とし
て露出される。表面22は一般に111B結晶面と
よばれ、その中には111、111、111及び11
1面が含まれる。添字′B′はその特定の面がりん
原子のみを含み、りん原子が化学的に活性で、従
つて化学エツチング剤により除去できることを意
味する。同様に、以下で述べる111A結晶面は1
11、111、111及び111面を含む。添字′
A′はその特定の面がインジウム原子のみを含み、
それらは本質的に不活性で、化学エツチング剤に
よる除去に耐えることを意味する。
第4,5,6及び7図は第1図の半導体ヘテロ
構造基体が一連のエツチングプロセスにおいて、
エツチングされた後みられる構造変化を示す。第
4ないし7図に示される方法は連続エツチングと
よばれる。なぜならば、露出された表面10(第
1図)直下の多層構造の各層が、順次エツチング
除去される。すなわち、表面10直下のキヤツプ
層2の一部分は、湿式又は乾式化学エツチング剤
でエツチング除去され、クラツド層3上の表面1
2を露出する。好ましくは、用いられる各エツチ
ング剤は材料選択性である。すなわち、層2及び
4又は層3及び5のいずれかは除去するが、両方
は除去しないエツチング剤である。この利点はそ
れによりプロセスがよく制御できることである。
たとえば、一つのエツチング工程における仕上り
の変化はほとんどなく、次の工程の仕上りに影響
を与えないことである。
いくつかの湿式化学エツチング剤は層2及び4
のような四元層を選択的にエツチングするのに有
効であることが見出されている。いくつかの選択
性エツチング剤の例には、アール.ジエー.ネル
ソン他(R.J.Nelson etal)がInGaAsP(λ=1.3μ
m)ストライプ埋込みヘテロ構造レーザー”アプ
ライド フイジイクス レターズ(Applied
Physics Letters)、第36巻、358頁(1980)に述
べているようなH2SO4:H2O2:H2O=(10:1:
1)の溶液;ABエツチヤントすなわち、ジイ
ー・エツチ・オルセン(G.H.Olsen etal)により
“−化合物界面用の普遍的ステイン/エツチ
ヤント”ジヤーナル オブ アプライド フイジ
イクス(Journal of Applied Physics)、第45
巻、第11号、5112頁(1974)に述べられているよ
うに、A溶液が(40.0mlH2O+0.3gAgNO3
40.0mlHF)で、B溶液が(40.0g.CrO3+40.0
mlH2O)でありA:B=(1:1)であるエツチ
ング剤;あるいはKOH:K3Fe(CN)6:H2Oの溶
液がある。四元層に対するエツチング時間は、四
元層の厚さ、温度、四元層の混晶組成比x及びy
に従い変化する。層2の厚さが3000オングストロ
ーム(λ=1.3μm)で温度22℃の場合、おおよそ
以下のエツチング時間により、第4及び6図に示
される結果が得られる。ABエツチヤントの場
合、約15秒、KOH:K3Fe(CN)6:H2Oエツチで
は約8秒である。このエツチング工程は脱イオン
水中でエツチされた半導体基体を洗うことによ
り、停止される。
第5図はInP選択エツチング後の第4図中の半
導体基体の構造変化を示す。このエツチング工程
の場合、HClは表面12(第4図)下の層3の一
部を切りとり、それにより四元層4上の表面13
を露出させるのに適したエツチング剤である。こ
のエツチングは表面13において自動的に反応を
停止する。InP層の厚さが約1.5μmの時、濃HCl
の場合エツチング時間の例は約45秒で、第5及び
7図の両方に示される結果が生じる。第5図に示
されるようなこのエツチング工程の後、層3のエ
ツチされた露出壁は結晶学的な滑らかさを示すこ
とに気づくのは重要である。
第5図に示される基体が層5上の表面を露出す
るのに十分な時間、表面13直下の四元層4を選
択エツチするために、湿式又は乾式化学エツチン
グ剤に接触した後の、半導体ヘテロ構造基体の構
造変化を示す。また、結晶表面20はマスク1及
び表面10を含む表面に対し、あらかじめ決めら
れた(たとえば垂直)傾斜で、露出される。この
工程で用いられエツチングプロセス及びエツチン
グ剤は第4図に関連して上で述べた。
第7図は連続エツチング工程により生じる全て
の構造変化の完成した状態を示す。再びInP選択
エツチング剤HClが、半導体基体の露出した表面
に接触することにより、表面21に光学的に平坦
な小鏡面が生じる。具体的には、表面14及び結
晶表面20は上で述べたように、浸し、撹拌する
ことにより、好ましい結晶面を光学的に平坦な小
鏡面として露出するのに十分な時間、溶液HClに
接触する。この例の場合、表面21において011
結晶面を露出するために必要な濃HCl槽中でのエ
ツチング時間は、約20秒である。上で述べたよう
に、表面22はまた層5及び基板6から成るInP
材料を通して露出される。表面22は111B結晶
面である。
先に述べたように、層2及び4に対し湿式又は
乾式エツチングのいずれかを用いることができる
が、乾式エツチングが一般によい。その理由は湿
式エツチングに付随したアンダーカツトの問題が
避けられるからである。
第8,9,10及び11図は第1図の半導体ヘ
テロ構造をエツチングするための別のプロセスを
示す。
第8図において、半導体基体は表面10(第1
図)直下に溝、すなわちマスク1の隣接した部分
間のマスクされないストライプ領域を有するよう
に示されている。この溝は第2図に関連して述べ
た湿式又は乾式化学エツチング剤のいずれにより
生じる。第8図は乾式エツチングプロセスを用い
た結果を示し、溝の壁は一般的に乾式エツチング
プロセスとして知られる特性のように、相互にわ
ずかに近寄るようになる。また、マスク1のアン
ダーカツトは起らない。
第9図は第8図の半導体基体がHClのような
InP選択研摩エツチヤント中に浸された後の、層
3及び5、基体6の構造変化を示す。層3及び
5、基板6のエツチされた表面は結晶学的に滑ら
かなように描かれている。この工程において、浸
しかつ撹拌することは、たとえば3秒間というよ
うなわずかな時間しか必要としない。このように
浸した後、エツチングプロセスを停止するため
に、脱イオン水中で洗浄する。
第9図に示された結果は、明瞭に示すために誇
張してある。層4及び5は溝の側壁の傾きによ
り、溝中にはきわめてわずかに突き出ているだけ
である。もし、このわずかな突き出しを除去する
ことが必要ならば、第10及び11図に示される
残りの工程が、完全に平坦な表面を生成するため
に使用できる。
第10図は第4図に関連して上で述べたような
湿式又は乾式化学エツチング剤のようは四元材料
選択エツチング剤で、第9図の半導体基体を処理
した後の四元層2及び4の構造的変化を示す。上
で述べた湿式化学エツチングの場合、室温でこの
工程を完了するのに必要なエツチング時間は、第
4図に示された工程に関連して述べたエツチング
時間より、約4分の1ないし3分の1だけ短くな
る。層2及び4の露出された表面を、本質的に同
じ面上にそろえるために、エツチングを制御する
ことは厳密さを要する。
第10図の半導体基体の最終的な研摩工程が、
第11図に示されている。この工程の後、結晶面
011は表面21において、HClにより選択的に露
出される。表面21は層3,4及び5の配置によ
り、光学的に平坦な小鏡面である。濃HClの場
合、この研摩エツチング工程は3秒というような
わずかな時間だけ必要である。
最初のHClエツチング工程(結果は第9図に示
されている)を省き、層2及び4のエツチング工
程(第10図)に直接進むことも可能である。最
終的な研摩工程(第11図)により、第9図の工
程を省くことにより残つた荒れは、修正される。
また、第10図に示された工程において、最終的
な研摩工程に先立ち、層4をわずかにエツチング
バツクすることは、第1−3図により示された先
のプロセスにおいて行うことができる。すなわ
ち、そのような層4のエツチング工程は、最初の
エツチング工程後溝中へ突き出した層4のでつぱ
りを除去するために行うことができる。同様に、
最終の研摩工程後層3及び5と同一面にある関係
を確実にするために、層4の縁のわずかなくぼみ
を除去するためにも行える。
第12図に示された半導体基体は第1図に示さ
れたものとは90度ずれた方向にある。小鏡面は結
晶面011でこの方向で生成され、、環状レーザー及
びヘテロ構造レーザーのためのレーザー軸に平行
な側壁を生成するために有用である。層2の100
表面はその上に<011>方向のストライプが部分
的に配置されたマスク1を有する。層7は層2及
び4と組成と厚さが同様の四元層である。
第12図の半導体基体がBr:CH3OH溶液(1
%、30秒間)又はHCl:HNO3=(1:α)(先に
述べたように)に30秒というように化学エツチン
グ剤と反応した後、結晶表面30は第13図のよ
うになる。表面30は111A結晶面付近の半導体
ヘテロ構造の各層を通して切られた斜めの表面を
有し、111A面は第4図に関連して上で述べたよ
うに不活性である。
第14図は第13図の半導体ヘテロ構造が、第
4図に関連して上で述べたような選択性四元エツ
チング剤と接触した後の、四元層4及び7中の構
造的変化を示す。層4及び7の厚さ及び組成は、
選択性四元エツチング剤が表面31を本質的に同
一面状にするように選ぶことが重要である。上で
述べた半導体基体及び層厚の例では、エツチング
時間は第4図に関連して上で述べた四元層選択性
湿式化学エツチング剤の場合より、約7ないし8
倍長い。
第14図の半導体ヘテロ構造基体に対する最終
的な研摩エツチング工程の結果が、第15図に示
されている。研摩エツチング剤はHClで、それは
材料選択性(InP)及び方向材料選択性(結晶面
011)である。四元層4及び7の除去により残つ
た空洞のため、HClは111B面を通つて下から層
3及び5をエツチングすることができ、それによ
り層3及び5の表面32における結晶面011が露
出される。層、組成、厚さ及びエツチング時間に
ついて適切な実験を行うことにより、層3及び
5,2,4及び7の表面31及び32を、それぞ
れ光学的に平坦な小鏡面として、結晶面011と同
一面にすることが可能である。濃HClの場合、エ
ツチング時間は約20秒に決められる。
JP57502266A 1981-06-24 1982-06-22 InGaAsP/InPヘテロ構造中の光学的平担面の選択性エツチング法 Granted JPS58501014A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US276942 1981-06-24
US06/276,942 US4354898A (en) 1981-06-24 1981-06-24 Method of preferentially etching optically flat mirror facets in InGaAsP/InP heterostructures

Publications (2)

Publication Number Publication Date
JPS58501014A JPS58501014A (ja) 1983-06-23
JPH0221651B2 true JPH0221651B2 (ja) 1990-05-15

Family

ID=23058733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57502266A Granted JPS58501014A (ja) 1981-06-24 1982-06-22 InGaAsP/InPヘテロ構造中の光学的平担面の選択性エツチング法

Country Status (7)

Country Link
US (1) US4354898A (ja)
EP (1) EP0083365B1 (ja)
JP (1) JPS58501014A (ja)
CA (1) CA1170550A (ja)
DE (1) DE3279260D1 (ja)
GB (1) GB2101045B (ja)
WO (1) WO1983000073A1 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2114808B (en) * 1981-12-01 1985-10-09 Standard Telephones Cables Ltd Semiconductor laser manufacture
US4468850A (en) * 1982-03-29 1984-09-04 Massachusetts Institute Of Technology GaInAsP/InP Double-heterostructure lasers
US4397711A (en) * 1982-10-01 1983-08-09 Bell Telephone Laboratories, Incorporated Crystallographic etching of III-V semiconductor materials
JPS5997595A (ja) * 1982-11-22 1984-06-05 Fujitsu Ltd 液相エピタキシヤル成長方法
US4613387A (en) * 1983-02-28 1986-09-23 Itt Industries Inc. Injection laser manufacture
GB2145558A (en) * 1983-08-23 1985-03-27 Standard Telephones Cables Ltd Field effect transistor
GB8406432D0 (en) * 1984-03-12 1984-04-18 British Telecomm Semiconductor devices
FR2562339B1 (fr) * 1984-04-03 1986-06-20 Bouadma Noureddine Procede de realisation d'un miroir de laser a semi-conducteur, par usinage ionique
CA1247947A (en) * 1984-07-31 1989-01-03 Masaru Wada Method of manufacturing semiconductor device
JPS61171136A (ja) * 1985-01-25 1986-08-01 Toshiba Corp 半導体結晶のメサエツチング方法
US4707219A (en) * 1985-05-14 1987-11-17 American Telephone And Telegraph Company, At&T Bell Laboratories Integrated devices including cleaved semiconductor lasers
US4725112A (en) * 1985-08-06 1988-02-16 American Telephone And Telegraph Company, At&T Bell Laboratories Buried undercut mesa-like waveguide
JPS62283686A (ja) * 1986-05-31 1987-12-09 Mitsubishi Electric Corp 半導体レ−ザの製造方法
US4729963A (en) * 1986-11-21 1988-03-08 Bell Communications Research, Inc. Fabrication method for modified planar semiconductor structures
US4869780A (en) * 1987-04-10 1989-09-26 Trw Inc. Ion milling method
DE3731312C2 (de) * 1987-09-17 1997-02-13 Siemens Ag Verfahren zum Vereinzeln von monolithisch hergestellten Laserdioden
DE3886337D1 (de) * 1987-10-15 1994-01-27 Toshiba Kawasaki Kk Halbleiteranordnungen und Herstellungsverfahren.
US4897361A (en) * 1987-12-14 1990-01-30 American Telephone & Telegraph Company, At&T Bell Laboratories Patterning method in the manufacture of miniaturized devices
JPH0231488A (ja) * 1988-07-20 1990-02-01 Mitsubishi Electric Corp 半導体レーザ装置及びその製造方法
US4994142A (en) * 1988-09-22 1991-02-19 Rockwell International Corporation Eliminating undercutting of mask material when etching semiconductor topography by native oxide removal
JP2869075B2 (ja) * 1988-12-09 1999-03-10 日立建機株式会社 配向性薄膜パターンの形成方法、配向性薄膜パターンおよび薄膜アレイ超音波変換器の薄膜素子の形成方法
US5081002A (en) * 1989-04-24 1992-01-14 The Trustees Of Columbia University In The City Of New York Method of localized photohemical etching of multilayered semiconductor body
US4980314A (en) * 1989-06-06 1990-12-25 At&T Bell Laboratories Vapor processing of a substrate
US4944838A (en) * 1989-08-03 1990-07-31 At&T Bell Laboratories Method of making tapered semiconductor waveguides
US4932032A (en) * 1989-08-03 1990-06-05 At&T Bell Laboratories Tapered semiconductor waveguides
JP2827326B2 (ja) * 1989-09-27 1998-11-25 住友電気工業株式会社 半導体レーザの製造方法
DE4240539C2 (de) * 1992-01-21 1997-07-03 Mitsubishi Electric Corp Verfahren zur Herstellung eines Halbleiterlasers
JPH0653538A (ja) * 1992-07-28 1994-02-25 Toshiba Corp 半導体受光素子
JPH06232099A (ja) 1992-09-10 1994-08-19 Mitsubishi Electric Corp 半導体装置の製造方法,半導体装置の製造装置,半導体レーザの製造方法,量子細線構造の製造方法,及び結晶成長方法
JP2869279B2 (ja) * 1992-09-16 1999-03-10 三菱電機株式会社 半導体レーザダイオード及びその製造方法並びに半導体レーザダイオードアレイ
US6090635A (en) * 1992-11-17 2000-07-18 Gte Laboratories Incorporated Method for forming a semiconductor device structure having a laser portion
JPH07111357A (ja) * 1993-10-05 1995-04-25 Mitsubishi Electric Corp 半導体レーザの製造方法
KR0178492B1 (ko) * 1995-12-21 1999-04-15 양승택 기울어진 공진기로 편광특성이 제어된 표면방출 레이저 다이오드 제조방법
DE19632626A1 (de) 1996-08-13 1998-02-19 Siemens Ag Verfahren zum Herstellen von Halbleiterkörpern mit MOVPE-Schichtenfolge
US6187515B1 (en) * 1998-05-07 2001-02-13 Trw Inc. Optical integrated circuit microbench system
WO2002101818A2 (en) * 2001-06-08 2002-12-19 Amberwave Systems Corporation Method for isolating semiconductor devices
EP1602125B1 (en) 2003-03-07 2019-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow trench isolation process
CN106206281B (zh) * 2016-08-23 2019-11-12 成都海威华芯科技有限公司 InGaP外延层的刻蚀方法
RU2660415C1 (ru) * 2017-07-25 2018-07-06 Федеральное государственное бюджетное учреждение науки Физико-технический институт им. А.Ф. Иоффе Российской академии наук СПОСОБ ИЗГОТОВЛЕНИЯ ГЕТЕРОСТРУКТУРЫ InGaAsP/InP ФОТОПРЕОБРАЗОВАТЕЛЯ
US11631967B2 (en) * 2020-01-15 2023-04-18 Quintessent Inc. System comprising an integrated waveguide-coupled optically active device and method of formation
US11150406B2 (en) 2020-01-15 2021-10-19 Quintessent Inc. Optically active waveguide and method of formation
DE102021125119A1 (de) 2021-09-28 2023-03-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Kantenemittierende halbleiterlaserdioden und verfahren zur herstellung einer vielzahl kantenemittierender halbleiterlaserdioden

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3947304A (en) * 1972-08-15 1976-03-30 Bell Telephone Laboratories, Incorporated Etching of group III-V semiconductors
US3833435A (en) * 1972-09-25 1974-09-03 Bell Telephone Labor Inc Dielectric optical waveguides and technique for fabricating same
GB1485015A (en) * 1974-10-29 1977-09-08 Mullard Ltd Semi-conductor device manufacture
US4029531A (en) * 1976-03-29 1977-06-14 Rca Corporation Method of forming grooves in the [011] crystalline direction
US4285763A (en) * 1980-01-29 1981-08-25 Bell Telephone Laboratories, Incorporated Reactive ion etching of III-V semiconductor compounds

Also Published As

Publication number Publication date
US4354898A (en) 1982-10-19
JPS58501014A (ja) 1983-06-23
DE3279260D1 (en) 1989-01-05
GB2101045B (en) 1985-04-17
CA1170550A (en) 1984-07-10
WO1983000073A1 (en) 1983-01-06
GB2101045A (en) 1983-01-12
EP0083365A1 (en) 1983-07-13
EP0083365B1 (en) 1988-11-30
EP0083365A4 (en) 1986-07-30

Similar Documents

Publication Publication Date Title
JPH0221651B2 (ja)
US3833435A (en) Dielectric optical waveguides and technique for fabricating same
US4468850A (en) GaInAsP/InP Double-heterostructure lasers
US5032219A (en) Method for improving the planarity of etched mirror facets
Tsang et al. Preferentially etched diffraction gratings in silicon
JPH0673390B2 (ja) 埋め込みヘテロ構造半導体デバイスの製作方法
US4496403A (en) Method of making a compound semiconductor laser
US3865646A (en) Dielectric optical waveguides and technique for fabricating same
US9153942B2 (en) Method of manufacturing semiconductor device
US3883219A (en) Dielectric optical waveguide
US4889586A (en) Method for polishing AlGaAs surfaces
US4670093A (en) Method for manufacturing a surface grating of a defined grating constant on regions of a mesa structure
Schilling et al. Deformation‐free overgrowth of reactive ion beam etched submicron structures in InP by liquid phase epitaxy
Appelman et al. Self-aligned chemically assisted ion-beam-etched GaAs/(Al, Ga) As turning mirrors for photonic applications
EP1528592B1 (en) Method for etching smooth sidewalls in III-V based compounds for electro-optical devices
US4805178A (en) Preservation of surface features on semiconductor surfaces
CA1181669A (en) Method of preferentially etching optically flat mirror facets in ingaasp/inp heterostructures
CA1181668A (en) Method of preferentially etching optically flat mirror facets in ingaasp/inp heterostructures
CA1181670A (en) Method of preferentially etching optically flat mirror facets in ingaasp/inp heterostructures
JP4350227B2 (ja) 半導体結晶成長方法
JPS6223191A (ja) リツジ型半導体レ−ザ装置の製造方法
JP3716039B2 (ja) 半導体装置およびその製造方法
KR970007118B1 (ko) 레이저 다이오드의 메사 형성방법
KR910008440B1 (ko) 2단계 화학식각법에 의한 레이저 다이오드용 거울면 제작방법
JPS61176122A (ja) 半導体装置の製造方法