JPS6081829A - 半導体のエツチング方法 - Google Patents

半導体のエツチング方法

Info

Publication number
JPS6081829A
JPS6081829A JP18951783A JP18951783A JPS6081829A JP S6081829 A JPS6081829 A JP S6081829A JP 18951783 A JP18951783 A JP 18951783A JP 18951783 A JP18951783 A JP 18951783A JP S6081829 A JPS6081829 A JP S6081829A
Authority
JP
Japan
Prior art keywords
photoresist
mask
crystal layer
etching
semiconductor crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18951783A
Other languages
English (en)
Inventor
Masafumi Seki
雅文 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP18951783A priority Critical patent/JPS6081829A/ja
Publication of JPS6081829A publication Critical patent/JPS6081829A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は光集積回路の周期構造などを形成するときに用
いられる半導体のエツチング方法に関する。
一般に、周期構造あるいは回折格子は、分布帰還型半導
体レーザや分布ブラック反射器型半導体レーザの帰還・
反射作用素子としであるいは光集積回路の分岐素子、結
合素子、分波多重素子などとして使用される重要な構成
要素である。
従来、この種の周期構造の製造方法としては、ホトレジ
ストと化学エツチングを組合せる方法や、電子ビーム用
レジストと反応性イオンエツチングを組合せる方法など
が知られていた。前者は二光束干渉露光法等でAZ13
50等のホトレジストをパターニングし、そのホトレジ
スト乞マスクとして基板を化学エツチングするものであ
り、比較的簡単な利点はあるが、エツチング時にサイド
エツチングが生じて深い周期構造を形成するのが困難で
あるという欠点があった。一方、後者はPMMA(ポリ
メチルメタアクリレート)等のレジストを電子線ビーム
でパターニングし、そのレジストをマスクとして基板を
ドライエツチングするものであシ、深い周期構造を形成
することができる利点はあるが、基板の結晶性を損いや
すく、また装置が大がかりになるなどの欠点があった。
本発明の目的は、基板の結晶性を損うことがないホトレ
ジストと化学エツチングの組合せによシ、簡便に深い凹
凸面を形成することの出来る半導体のエツチング方法を
提供することにある。
本発明の半導体のエツチング方法は、エツチングすべき
半導体結晶層の上にとの半導体結晶層と屋なった組成の
マスク用半導体結晶層をエピタキシャル成長で成長させ
る工程と、前記マスク用半導体結晶層の上にホトレジス
トを塗布する工程と、前記ホトレジストを一様でない露
光と現像により所望のパターンにノーターニングする工
程と、前記パターニングさ、れたホトレジストをマスク
として前記マスク用半導体結晶層を前記半導体結晶Jf
Bに達するまでエツチングする第4のエツチング工程と
、前記パターニングされたマスク用半導体結晶層をマス
クとしてマスク用半導体結晶層に対するエツチング速度
よりも前記半導体結晶層に対するエツチング速度が大き
いエツチング溶液を用いて化学エツチングする第2のエ
ツチング工程とを含み構成される。
本発明においては、従来の方法のようにパターニングさ
れたホトレジストをマスクとして直接周期構造をエツチ
ング形成するのではなく、ホトレジストのパターンをま
ずマスク用半導体結晶層に転写した後、そのパターニン
グされたマスク用半導体結晶層をマスクとして周M構造
をエツチング形成することを特徴とする。このマスク用
半導体結晶層は、半導体結晶層と組成が異なり、半導体
結晶層をエツチングするのに使用されるエツチング溶液
に対するエツチング速度が実質上苓がもしくは極めて小
さい様にすることが望ましい。
本発明の襄造方法によれば、従来の方法で問題となって
いたホトレジストのサイドエツチングを極めて少なくす
ることができ、深い凹凸面周期構造を形成することが容
易になる利点がある。
以下図面を参照して本発明の詳細な説明する。
第1図(a)〜(d)は本発明の一実施例を周期構造の
製造工程順に示す断面図である。半導体ウェーハ1が周
期構造の形成されるInPの半導体結晶であシこの半導
体ウェーハ1の上には、第1図(a) K示すようにI
nGaA、sP混晶のマスク用結晶層2がエピタキシャ
ル成長され、さらにこのマスク用結&廖2の±にはホト
レジスト3が塗布されている。
このマスク用結晶層2の厚みは約500Xであシ、ホト
レジスト3の厚みは約100OAである。ホトレジスト
3としては、動粘度4.5センチストークスのポジ型ホ
トレジストを希釈剤で4倍に希釈しタモのを、回転速度
sooorpmでスピンコードしたものである。
次に、第1図(b)に示すように、ホトレジスト3を波
長3250AのHe−Cdレーザ光を2分割して入射角
的43.5°で干渉させる干渉縞により露光させて現像
し、周期パターンを形成する。このパタ5− −ニングされたホトレジスト3aの周期は約2350゜
Aである。さらに、第1図(C)に示すように、パター
ニングされたホトレジスト3aをマスクとしてHBrと
HNO,とH,Oの混合液のエツチング液によシマスフ
用結晶層2をパターニングしてパターニングされたマス
ク用結晶層2aをつくる。
次に、第1図(d)に示すように、パターニングされた
ホトレジスト3aを除去した後、パターニングされたマ
スク用結晶層2aをマスクとして、H(1,!:H,O
の混合液のエツチング液により半導体ウェーハ1をエツ
チングして、周期構造1aを形成する。
以上説明した実施例においては、InGaAsPをマス
ク尼してInPQエツチングして周期構造1aを形成し
たが、反対にInPをマスクとして和αbpをエツチン
グして周期構造を形成することもできる。この場合は、
工nGaA8P のエツチング溶液としてKOHとに、
sFe (cN)a ノ混合液などInGaAsPに選
択的に作用するものを使用することが望ましい。また、
本発明の方法は、GaA秒勺aAA’As系の6− 半導体結晶層の組合せ等信の結晶組成に対しも適用する
ことができる。また、エツチング溶液も本実施例に使用
したものに限定されることはない。
【図面の簡単な説明】
第1図(a)〜(d)は本発明の一実施例を工程順に示
した断面図である。図において 1・・・・・・半導体ウェーハ、2・・・・・・マスク
用結晶層、3・・・・・・ホトレジスト、2a・・・・
・・パターニングされたマスク用結晶層、3a・・・・
・・パターニングされたホトレジストである。 7− 第1圓 −−19’?−

Claims (1)

    【特許請求の範囲】
  1. エツチングすべき半導体結晶層の上にこの半導体結晶層
    と異なった組成のマスク用半導体結晶層をエピタキシャ
    ル成長で成長させる工程と、前記マスク用半導体結晶層
    の上にホトレジストを塗布する工程と、前記ホトレジス
    トを一様でない露光と現像によシ所望のパターンにパタ
    ーニングする工程と、前記パターニングされたホトレジ
    ストをマスクとして前記マスク用半導体結晶層を前記半
    導体結晶層に達するまでエツチングする第1のエツチン
    グ工程と、前記パターニングされたマスク用半導体結晶
    層をマスクとしてこのマスク用半導体結晶層に対するエ
    ツチング速度よシも前記半導体結晶層に対するエツチン
    グ速度が大きいエツチング溶液を用いて化学エツチング
    する第2のエツチング工程とを含む半導体のエツチング
    方法。
JP18951783A 1983-10-11 1983-10-11 半導体のエツチング方法 Pending JPS6081829A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18951783A JPS6081829A (ja) 1983-10-11 1983-10-11 半導体のエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18951783A JPS6081829A (ja) 1983-10-11 1983-10-11 半導体のエツチング方法

Publications (1)

Publication Number Publication Date
JPS6081829A true JPS6081829A (ja) 1985-05-09

Family

ID=16242604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18951783A Pending JPS6081829A (ja) 1983-10-11 1983-10-11 半導体のエツチング方法

Country Status (1)

Country Link
JP (1) JPS6081829A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0227373A2 (en) * 1985-12-16 1987-07-01 Hitachi, Ltd. Process for fabricating a semiconductor structure
JPS6353931A (ja) * 1986-08-22 1988-03-08 Matsushita Electric Ind Co Ltd 微細溝形成法
WO2019019859A1 (en) * 2017-07-25 2019-01-31 Beijing Tongmei Xtal Technology Co., Ltd. INDIUM PHOSPHIDE WAFER HAVING HOLLOWS ON THE REAR ROD, METHOD AND ETCHING SOLUTION FOR MANUFACTURING THE SAME

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0227373A2 (en) * 1985-12-16 1987-07-01 Hitachi, Ltd. Process for fabricating a semiconductor structure
JPS6353931A (ja) * 1986-08-22 1988-03-08 Matsushita Electric Ind Co Ltd 微細溝形成法
WO2019019859A1 (en) * 2017-07-25 2019-01-31 Beijing Tongmei Xtal Technology Co., Ltd. INDIUM PHOSPHIDE WAFER HAVING HOLLOWS ON THE REAR ROD, METHOD AND ETCHING SOLUTION FOR MANUFACTURING THE SAME
US11094549B2 (en) 2017-07-25 2021-08-17 Beijing Tongmei Xtal Technology Co., Ltd. Indium phosphide wafer having pits on the back side, method and etching solution for manufacturing the same

Similar Documents

Publication Publication Date Title
US4885231A (en) Phase-shifted gratings by selective image reversal of photoresist
CA2023510C (en) Single wavelength oscillating semiconductor laser device and method for manufacturing diffraction grating
JPS6081829A (ja) 半導体のエツチング方法
US5221429A (en) Method of manufacturing phase-shifted diffraction grating
JPH0458167B2 (ja)
JPS6033505A (ja) 回折格子の製造方法
JPS6346972B2 (ja)
US5236811A (en) Method of producing a λ/4-shifted diffraction grating
JPS58154285A (ja) 回折格子の製造方法
JPH01225189A (ja) 回折格子の製造方法
JP2527833B2 (ja) 回折格子の製造方法
JPS62262004A (ja) 回折格子の製造方法
EP0490320A2 (en) A method for producing a diffraction grating
JP2730893B2 (ja) 回折格子製造方法
JP2786229B2 (ja) 回折格子の製造方法
JP2739793B2 (ja) 三相型位相シフトレチクルの製造方法
JPH0473650A (ja) 微細加工用マスク
KR19980025846A (ko) 건식식각을 이용한 마스크의 제조방법
JPS6032383A (ja) 周期構造体の製造方法
JPH07198922A (ja) 回折格子の作製方法
JPS63150984A (ja) 回折格子の形成方法
JPS60216304A (ja) 回折格子の製造方法
JPS62139503A (ja) 回折格子の製造方法
JPS61189503A (ja) 回折格子の製造方法
JPH07128510A (ja) 回折格子の作成方法