JPH0473650A - 微細加工用マスク - Google Patents

微細加工用マスク

Info

Publication number
JPH0473650A
JPH0473650A JP2185715A JP18571590A JPH0473650A JP H0473650 A JPH0473650 A JP H0473650A JP 2185715 A JP2185715 A JP 2185715A JP 18571590 A JP18571590 A JP 18571590A JP H0473650 A JPH0473650 A JP H0473650A
Authority
JP
Japan
Prior art keywords
mask
substrate
crystal substrate
groove
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2185715A
Other languages
English (en)
Inventor
Hiromi Hidaka
日高 啓視
Takao Shioda
塩田 孝夫
Tsutomu Watanabe
勉 渡辺
Shinzo Suzaki
慎三 須崎
Tatsuya Sakano
坂野 達也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2185715A priority Critical patent/JPH0473650A/ja
Publication of JPH0473650A publication Critical patent/JPH0473650A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ この発明は、LS 11VLS I等の電子デバイスや
、半導体レーザ、光スィッチ等の光デバイスの微細加工
に用いて好適な微細加工用マスクに関するしのである。
C従来の技術二 近年、LSIVLSI等の電子デバイスや、半導体レー
ザ、元スイッチ等の光デバイスか飛躍的に発展してきて
おり、これらの発展は最ら重要な基幹技術である微細加
工技術の進歩に支えられるところが大である。
この微細加工技術は、光を用いてパターン(N光領域)
を蝕刻してゆくことがらホトリソグラフィーとも呼ばれ
ており、素子の急激な微細化(パターン密度の大幅な増
加)に伴い従来以上に高度な寸法精度が要求されつつあ
ることから、バターニングやエツチング中の寸法精度の
制御か極めて重要になってきている。
ここで、従来より用いられているホトリソグラフィーに
ついて、第7図を参、照して説明する。
まず、同図(a)に示すように、前処理をおこなった結
晶基板lの表面にホトレジスト(ポジ型)2を均一に塗
布する。次に、同図(b)に示すように、ホトレジスト
2を塗布した結晶基板1上に所要のパターン3を描いた
微細加工用マスク(以下、単にマスクと略称する)4を
、パターン3面かナトレノスト2に密着するように載置
し、紫外15により露光を行い、パターン3をホトレノ
スト2に焼き付ける。そして、このホトレジスト2を現
像することにより、ホトレジスト2にパターン6か形成
される(同図(c)参照)。その後、所定のエツチング
液を用いて結晶基板lをエツチングすることにより、結
晶基板1にパターン6が形成される(同図(d)参照)
。最後に、結晶基板lからホトレノスト2を除去し工程
か完了する(同図(e)参照)。
上記のマスク4は、第8図に示す様に、石英基板7上の
紫外線を遮光する部分にクローム(Cr)等の金属を蒸
着またはスパッタリング等により堆積させて金属膜8と
し、所要のパターン3としたものである。また、上記の
マスク4の位置合わせは、結晶基板l上に既に以前のマ
スク合わせ工程で焼き付けられている位置合わせ用のパ
ターンを用いて行なわれる。
[発明が解決しようとする課題] ところで、上記のホトリソグラフィーでは、結晶基板1
の加工面積か大きく取れる±L)う利点かある乙のの、
レノスト2のパターン69線幅に限界があっrこために
、線幅1μm以下のパターンを得ることは非常に困難で
あっ1こ。
その理由は、波長約04μmの紫外線を用いて露光する
と、例えば、線幅かll1mのパターン3では、紫外線
の回折作用や干渉作用により照射光が回折したり、干渉
しあったりすることから、パターン6の輪郭にぼけが生
じ、パターン6の線幅は約2μm程度まで拡張されるこ
ととなる。しにがって、輪郭が明瞭な線幅1μm以下の
パターンを得ることは極めて困難であった。このため、
ホトレジスト2を用いない微細加工技術が強く望まれて
いた。
この発明は、上記の事情に鑑みてなされたもので、線幅
が1μm以下のパターン6を得ることができる微細加工
用マスクを提供することにある。
[課題を解決するための手段] 上記課題を解決するために、この発明は次の様な微細加
工用マスクを採用した。すなわち、請求項I記載の微細
加工用マスクとしては、結晶基板を蝕刻することにより
、前記結晶基板上に目的とする露光領域を形成してなる
微細加工用マスクであって、前記結晶基板の露光領域を
形成すべき位置に、この結晶基板を貫通するV溝を設け
、当該V溝を露光領域としたことを特徴としている。
まf二、請求項2記載の微細加工用マスクとしては、前
記V溝の周辺領域は、前記結晶基板の一部を他より薄く
してなるダイアフラム部であることを特徴としている。
[作用] この発明では、前記結晶基板の露光領域を形成すべき位
置に、露光領域となるvllを設けたことにより、従来
では形成か極ぬて困難であった線幅かサブミクロン以下
の露光領域を容易に形成することが可能になる。
また、前記V溝の周辺領域は、前記結晶基板の一部を他
より薄くしてなるダイアフラム部であることにより、結
晶基板にV溝を極めて短時間でしかも加工精度よく蝕刻
する。また、機械的強度が比較的弱い結晶基板の場合で
あっても、ダイアフラム部以外の結晶基板の厚みを充分
数ることにより、この結晶基板に必要な機械的強度を確
保する。
:実施例コ 以下、図面を参照してこの発明の一実施例について説明
する。
第1図はこの発明に係る微細加工用マスク(以下、単に
マスクと略称する)11を示す図である。
このマスクitは、化合物半導体基板であるインジウム
リン(rnP)基板(結晶基板)12の露光領域を形成
すべき位置及びその周辺領域に、下方から断面略台形状
に蝕刻された薄厚のダイアフラム$13が形成され、こ
のダイアフラム部I3の露光領域を形成すべき位置に、
このダイアプラム部13を貫通する断面路V字型のV7
1f14か形成されたものである。そして、このV溝1
4を除くダイアフラム部13の下面13a及び1nP基
板12の下面12a及びダイアフラム部13の下方の側
面12bには、金(Au)等の金属膜からなる保護層1
5が形成されている。
このV溝14においては、例えば、メサ角(θ)が54
.4°、上方の開口部16の幅りが11μmの場合では
、下方の開口部17の幅Cが500人のものが容易に得
られ、このマスク11が使用される際には、この開口部
17はパターンI8として用いられる。
次に、第2図を参照して、このマスク11の製造方法を
説明する。ただし、図中図面に垂直な方向をInP基板
11の結晶方位<011>の方向としである。
■ 第2図(a)参照 InP基板12の両面を前処理する。このInP基板1
2の厚みは、マスクとしての機械的強度を考慮して約4
00μmに設定しである。
■ 同図(b)参照 InP基板12の両面にホトレジスト21.22を均一
に塗布し、ホトリソグラフィーによりInP基板12の
裏面側のホトレジスト22に、ダイアフラム部形成用窓
23を形成する。このダイアフラム部形成用窓23の幅
は、形成されるダイアフラム部の機械的強度か充分に取
れる大きさであればよく、この例では約300μmに設
定しである。
■ 同図(c)参照 ウェットエツチングにより、InP基板12のダイアフ
ラム部を形成すべき部分に、厚み10μmのダイアフラ
ム部13を形成する。エツチング溶液は長時間のエツチ
ングに適しに濃塩酸(38CI+H,O)か用いられ、
エツチング時間は20℃にて90分である。
■ 同図(d)参照 再度、InP基板I2の裏面にホトレジスト24を塗布
する。このホトレノスト24は、次工程以降行なわれる
ウェットエツチングの際、InP基板I2及びダイアフ
ラム部13を保護するrこめに形成される。
■ 同図(e)参照 ホトリソグラフィーにより、ホトレジスト21にV溝形
成用窓25を形成する。このV溝形成用窓25の幅は、
約lOμm1軸方位は<011>である。
■ 同図(f)参照 異方性エツチングにより、ダイアフラム部13にV溝1
4を形成する。エツチング液は、臭素(Br)を0 、
2 vo1%含むブロムメタノールエツチング液か用い
られ、エツチング時間は20℃にて10分である。
■ 同図(g)撃照 InP基板12からホトレジスト21.22.24を除
去する。
■ 同図(h)参照 V*14を除くダイアフラム部13の下面13a及びI
nP基板12の下面12a及びダイアフラムWJ13の
下方の側面12bに、蒸着もしくはスパッタリングによ
り金(Au)等の金属膜26を形成する。この金属膜2
6は保護層15となり、マスク使用時にInP基板12
を保護する役割を有する。
このようにして、InP基板12のダイアフラム部13
に、メサ角(θ)が54.4’、上方の開口部16の幅
しか11μm、下方の開口部17の幅Cか500人のv
 、I!i I 4を容易に形成することかでき、線幅
500人のパターン18を何するマスクIIを作成する
ことかできる。
このマスク11を微細加工用マスクとして用いるには、
マスク11を転倒させて保護層15を上に向け、工、J
チングを行うへき基板等の所定位置に載置して用いる。
次に、第3図及び第4図を用いて1nP基板31の異方
性エツチングについて説明する。
単結晶材料では、異方性エツチングを用いて微細加工か
できることか知られている。これは、単結晶をエツチン
グする場合、各結晶面のエツチング速度か異なるために
各結晶面の蝕刻深さか異なることを利用したものである
。例えば、InPやガリウムヒ素(G aA s)等の
■−■族化合物半導体結晶では、エツチング速度は次の
様な結晶面依存性を有する。
(11(N>(l l l)B>(I OO)>(I 
l 1)Aここで、異方性エツチングの原理について説
明する。
図に示すように、InP基板3Iの上面31aに複数の
スリット32〜35を育するノリコンの酸化膜(S+0
t)36を形成し、臭素(B r)0 、2 vo1%
含有プロムメタノールエソチンク液を用いてエツチング
を行うと、結晶面(011)と結晶面(011)では、
異なつ1こ断面形状の溝が形成される。
例えば、結晶面(011)の場合、溝の側面が(llI
)Aに一致するので深さ方向(100)に対してサイト
エッチの進行か遅く、(111)A及び(111)を側
面とするv’mか精度良く形成されるが、結晶面(01
1)の場合、溝の側面か(111)及び(rz>に一致
するので深さ方向(+00)に対してサイドエッチの進
行が速くなり、深さ方向に対して徐々に拡張されるよう
な断面、略扇型の溝が形成されることとなる。したがっ
て、異方性エツチングを用いることにより、等方性エツ
チングでは為し得ないようなV溝もしくは台形状等様々
な形状の加工を高精度て行うことがてきる。
また、GaAs基板においても、異方性エツチングを用
いることによりV溝のような高精度の微細加工を行うこ
とができる。
また、ノリコン(S i)等の単結晶では、次の様な結
晶面依存性を有する。
(110)>(311)>(100)>(l I l)
結晶面(+ 00 )(7) S i基板においても、
結晶面(100)から異方性エツチングを行うと、溝の
側面が(111)に一致するので溝の深さ方向FIOC
I)に対してサイドエッチの進行か遅く、fll、l)
を側面とするV溝を精度良く形成することかできる。
また、第5図及び第6図はマスクllを実際にマスクと
して使用した具体例を示す図である。
第5図に示すように、マスク11をレノスト形成用マス
クとして使用するには、まず、InP基板41上の所定
の位置にマスク11を載置し、次に、プラズマCVDに
より5iO−をInP基板41上に堆積させ、InP基
板41上にV溝14の下方の開口部17の幅aに対応し
た線幅のSiO。
膜42を形成し、この5iOz膜42をレジストとする
。マスクll上に堆積したSi0,43は、フ・ソ化水
素(HF)により取り除くことかできる。
また、第6図に示すように、マスクIIをエッチツク用
のマスクとして使用するには、InP基板45上の所定
の位置にマスクllを載置し、塩化水素(HCl)を用
いた反応性イオツアツストエ。
チングにより、■溝14の下方の開口II(17の幅Q
に対応した線幅のパターン46をInP基板45上に直
接形成することかできる。この場合、イオン衝撃により
保護層15か消耗し易いので、上記工程終了後に金(A
u)蒸着等により再度保護層15を形成することが望ま
しい。
以上、詳細に説明した様に、上記の一実施例のマスク1
1によれば、InP基板I2の露光領域を形成すべき位
置及びその周辺領域に、下方から断面略台形状に蝕刻さ
れた薄厚のダイアフラム部13を形成したのて、InP
基板12の所定の位置に、■溝14を極めて短時間でし
かも加工精度よく蝕刻することができる。また、InP
基板I2の機械的強度か不充分な場合であっても、ダイ
アフラム部13以外のInP基板I2の厚みを充分早く
取ることにより、このInP基板12に必要な機械的強
度を付与することかできる。したかつて、所望の機械的
強度を仔するマスク11を作成することかできる。
まfこ、InP基板12のダイアフラム部13の露光領
域を形成すべき位置に、このダイアプラム部13を貫通
する断面路V字型のV溝I4を形成したので、このV溝
14の下方の開口部17の幅ジは上方の開口部16の幅
りに比べて極めて狭小なものとなり、従来ては形成か極
めて困難であった線幅かサブミクロン以下の露光領域を
容易に形成することができる。
また、このV溝14を除くダイアフラム1113の下面
+3a及びInP基板12の下面12a′Ecびダイア
フラム部13の下方の側面12bに、金(AU)等の金
属膜からなる保護層15を形成したので、マスク11を
反応性イオンアンストエツチング等のマスクとして使用
する場合に、この保護層15はイオン衝撃からマスクI
Iを保護することかできる。
以上により、線幅か1μm以下の明瞭なパターン18を
有する微細加工用マスクIIを提供することができる。
二発明の効果コ 以上詳細に説明しfこ様に、この発明によれば、請求項
1記載の微細加工用マスクとしては、結晶基板を蝕刻す
ることにより、前記結晶基板上に目的とする露光領域を
形成してなる微細加工用マスクであって、前記結晶基板
の露光領域を形成すべき位置に、この結晶基板を貫通す
るV溝を設け、当該V溝を露光領域としたので、このV
溝の下方の開口部の幅は上方の開口部の幅に比べて極め
て狭小なものとすることができ、従来では形成か極めて
困難であった線幅がサブミクロン以下の露光領域を前記
結晶基板上に容易に形成することができる。
また、請求項2記載の微細加工用マスクとしては、前記
■溝の周辺領域を前記結晶基板の一部を他より薄くして
なるダイアフラム部としたので、結晶基板にV溝を極め
て短時間でしかも加工精度よく蝕刻することかでき、ま
、・二、機械的強度か比較的弱い結晶基板・つ場合てあ
〜てム、yイアフラム部以外の結晶基板の厚みを充分厚
く取ること、゛こより、この結晶基板に必要な機械的性
Iを付与することかできる。乙たかって、所望の機械的
強、変を有する微細加工用マスクを提供する二とかでき
る。
以上により、線幅か1μm以下の明瞭なパターンを有す
る微細加工用マスクを提供することかできる。
【図面の簡単な説明】
第1図はこの発明の一実施例てめる微細加工用マスクの
部分断面図、第2図は微細加工用マスクの製造工程を示
す1=めの製造過程図、第3図は異方性エツチングによ
るInP基板の断面形状の概略斜視図、第4図(a) 
、 (b)は異方性エツチングによるInP基板の断面
形状の結晶構造の図、第5図及び第6図はこの一実施例
の微細加工用マスクを実際に使用しfこ具体例を示す図
、第7図は十トリソゲラフイーの工程を示す几ぬの図、
第8図は従来例の微細加工用マスクの部分断面図である
。 ・・・微細加工用マスク、 ・・−InP基板、 ダイアフラム部、 ■溝、 保護層、 開口部、 開口部、 パターン。 第1図

Claims (2)

    【特許請求の範囲】
  1. (1)結晶基板を蝕刻することにより、前記結晶基板上
    に目的とする露光領域を形成してなる微細加工用マスク
    であって、 前記結晶基板の露光領域を形成すべき位置に、この結晶
    基板を貫通するV溝を設け、当該V溝を露光領域とした
    ことを特徴とする微細加工用マスク。
  2. (2)前記V溝の周辺領域は、前記結晶基板の一部を他
    より薄くしてなるダイアフラム部であることを特徴とす
    る請求項1記載の微細加工用マスク。
JP2185715A 1990-07-13 1990-07-13 微細加工用マスク Pending JPH0473650A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2185715A JPH0473650A (ja) 1990-07-13 1990-07-13 微細加工用マスク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2185715A JPH0473650A (ja) 1990-07-13 1990-07-13 微細加工用マスク

Publications (1)

Publication Number Publication Date
JPH0473650A true JPH0473650A (ja) 1992-03-09

Family

ID=16175586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2185715A Pending JPH0473650A (ja) 1990-07-13 1990-07-13 微細加工用マスク

Country Status (1)

Country Link
JP (1) JPH0473650A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343710A (ja) * 2001-05-21 2002-11-29 Sony Corp マスクおよびその製造方法と半導体装置の製造方法
JP2007150053A (ja) * 2005-11-29 2007-06-14 Kyocera Corp 光インプリント用スタンパおよびそれを用いた発光装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343710A (ja) * 2001-05-21 2002-11-29 Sony Corp マスクおよびその製造方法と半導体装置の製造方法
JP4655411B2 (ja) * 2001-05-21 2011-03-23 ソニー株式会社 マスクおよびその製造方法と半導体装置の製造方法
JP2007150053A (ja) * 2005-11-29 2007-06-14 Kyocera Corp 光インプリント用スタンパおよびそれを用いた発光装置の製造方法

Similar Documents

Publication Publication Date Title
EP0234547B1 (en) Method of manufacturing photomask and photo-mask manufactured thereby
EP0215944A1 (en) Process for fabricating glass tooling
US5259925A (en) Method of cleaning a plurality of semiconductor devices
JP2887773B2 (ja) 位相反転マスクの製造方法
NL8701478A (nl) Werkwijze voor het vervaardigen van een planaire optische component.
JPH0473650A (ja) 微細加工用マスク
US5221429A (en) Method of manufacturing phase-shifted diffraction grating
JPS6032844B2 (ja) 光導波路の製造方法
EP0490320B1 (en) A method for producing a diffraction grating
JPS613489A (ja) 半導体装置の製造方法
JPS6294936A (ja) ドライエツチング方法
JPH03242648A (ja) ホトマスクの製造方法
JPS6081829A (ja) 半導体のエツチング方法
JPH03284703A (ja) 所定の位相差を生じさせる光学ガラス部材及び製造方法
JP3152064B2 (ja) 反射部を有する光導波路の製造方法
JPH02219001A (ja) 回折格子の製造方法
JPH11194222A (ja) 光導波路の製造方法
JPH0823601B2 (ja) 回折格子の作製方法
JP3354959B2 (ja) フォトマスクの製造方法
JP2882215B2 (ja) 位相シフトレチクルの製造方法
JPH11305023A (ja) シリコン回折格子の製造方法
JPS6218559A (ja) 露光用マスク
JPS5911085B2 (ja) 光変調器の製造方法
JPH03291605A (ja) 光導波路の形成方法
JPH08110426A (ja) 光導波路の製造方法