JPS6294936A - ドライエツチング方法 - Google Patents

ドライエツチング方法

Info

Publication number
JPS6294936A
JPS6294936A JP23598485A JP23598485A JPS6294936A JP S6294936 A JPS6294936 A JP S6294936A JP 23598485 A JP23598485 A JP 23598485A JP 23598485 A JP23598485 A JP 23598485A JP S6294936 A JPS6294936 A JP S6294936A
Authority
JP
Japan
Prior art keywords
mask
waveguide
layer
guide
buried
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23598485A
Other languages
English (en)
Other versions
JPH0727888B2 (ja
Inventor
Yasubumi Yamada
泰文 山田
Akira Himeno
明 姫野
Masao Kawachi
河内 正夫
Morio Kobayashi
盛男 小林
Mitsuho Yasu
安 光保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP23598485A priority Critical patent/JPH0727888B2/ja
Publication of JPS6294936A publication Critical patent/JPS6294936A/ja
Publication of JPH0727888B2 publication Critical patent/JPH0727888B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術範囲〕 本発明はドライエッチング方法、さらに詳細には、光集
積回路などのように積層構造を有する回路部品の製造に
有効なドライエッチング方法に関する。
〔発明の技術的背景〕
近年、光集積回路、3次元集積回路などのように大きな
段差および積層構造を有する回路部品の研究が活発化し
ている。これに伴って、段差、積層構造のある基板の加
工は、従来からあるフォトリソ技術では対応しきれなく
なっており、これに適した精密加工方法開発が必要にな
っている。たとえば、光通信、光情報処理の分野で光集
積回路が期待されている。石英系、光導波路と受発光素
・子とを複合一体化した石英系光導波回路は、光集謳回
路の有効な実現手段である(たとえば特願昭59−16
7677号、h、にawacbi et  al、[E
lectron、Lerr、、21,314.   (
1984))  。
この石英系先導波回路は、従来は多モード用光回路への
適用が検討され、たとえば第1図のようにリッジ状光回
路が制作されてきた。第1図はリッジ状光回路を示す斜
視図であり、図中、1は基板、2は光導波路、3はファ
イバガイド、4はレーザガイド、5は受光素子ガイド、
6はファイバ、7は半導体レーザ、8は微小反射鏡、9
はアバランシュフォトダイオードである。
このような光回路の光導波路2、ファイバガイド3、レ
ーザガイド4、受光素子ガイド5を形成するにあたって
は、第2図に示すような1枚のフォトマスクパターン1
0を用いたドライエッチングにより不要部分の石英系光
導波膜を除去することによって形成させることができる
。光導波路2と、ガイド3.4.5の位置はフォトマス
クパターン10によって定まっているので、プロセス途
中での一光導波路2とガイド3.4.5との間の位置合
わせは必要ではなく、高い精度で位置合わせが自動的に
実現できる。
ところで、石英系光導波回路を単一モード系に適用する
場合にあっては、第1図に示す光回路のようにリッジ状
ではなく、クラッド層を厚く形成して、第3図のように
コアを埋め込む構造をとることが望まれる。これは単一
モード系の場合には光電界のクラッド層へのしみ出しが
多くなるため、厚いクラッド層を必要とするためである
。すなわち、基板1上に導波路バッファ層2bを形成し
、このバッファ層2b上にコア2aを形成するとともに
、このコア2aおよびバッファ層2bの廻りを厚いクラ
ッド層2cで覆って前記コア28などを埋め込んだ構造
になっている。
このような埋め込み式の光導波回路を製造する場合、従
来は、ガイドと光導波路を1枚のフォトマスクを用いて
同時に製造することはできず、第4図(a)から(e)
に示すよな工程に基づき製造していた。
まず、第4図(alに示すように基板1上に形成した石
英系先導波膜2゛にフォトマスクパターン10aを用い
たフォトリソグラフィ技術により、マスクパターンを形
成する。なお21はマスク材である。
次ぎにドライエッチングにより先導波路2を形成しく第
4図(b))、その上に埋め込みクラッド層2Cを形成
するとともに(第4図(c))、埋め込みクラット’R
2cで埋め込まれた光導波路2上に、再びマスク材21
を形成し、フォトマスクパターン10bによりガイド部
2dをパターン化する(第4図(d))。
さらに、前記クラッド層2cをドライエッチングするこ
とによって光導波路2へのファイバ接続用ガイド2dを
形成する(第4図(e))。
このような工程において、第4図(d)に示された工程
においては、ガイドパターン10bを、既に形成された
光導波路2の位置に対し、誤差1μm以内の精度で設け
てパターン化する必要がある。しかしながら、前記クラ
ッド層2c上には既にマスクサナ第21が積層されてい
るため下層に形成されているこのため従来のドライエッ
チング工程では、ガイドと導波路との精密な位置合わせ
を行うことは極めて困難であった。
〔発明の概要〕
本発明は以上の点に鑑みなされたものであり、たとえば
埋め込み石英系光導波路のように、積層構造を有する回
路部品を加工するに際し1.上層構造と下層構造とを精
度良好に位置合わせ可能なドライエッチング方法を提供
することを目的とするものである。
したがって、本発明によるドライエッチング方法は、第
一の被加工材料表面に所望パターンの埋め込みマスクを
形成したのち、エッチングして不要部分を除去して第一
被加工材料表面に下層構造を形成し、前記埋め込みマス
クを残存させたままこの第一被加工材料表面上に第二の
被加工材料を、、積層形成するとともに、前記第二被加
工材料に所、δもパターンの表面マスクを形成し、この
表面マスクと埋め込みマスクをマスクとしてエッチング
して、不要部分を除去することにより、第一加工材料お
よび第二加工材料表面に所望構造を形成することを特徴
とするものである。
本発明によれば、積層構造を有する、たとえば回路部品
をエッチングするにあたり、マスク材を表面に形成する
のみならず、上層の第二被加工材科と下層の第二被加工
材料との間にもマスク材を形成し、これらの表面マスク
および埋め込みマスクを用いて上層および下層を一括し
てドライエッチングにより加工することができ、このた
め上層構造および下層構造を精度良好に位置合わせ可能
になる。
〔発明の詳細な説明〕
第5図は本発明によるドライエッチング方法をガイド付
埋め込み石英光導波路の製造に適用したときの工程の一
例を示すものであり、図中、31はアモルフォスSi 
(a−Si)マスク、32はCrマスクを示し、第4図
と同一の符合は同様なものを示している。
゛ まず、第5図(alに示すように、基板1上に石英
系導波路用薄膜2′を形成するとともに、光導波路およ
びガイド形状にマスクをパターン化する。この実施例に
おいては、光導波路を形成する部分のマスク材としてア
モルフォスSi (a =Si)マスク31を用い、ガ
イド部分を形成する部分にはアモルフォスSi (a 
 Si)マスク31にCrマスク32を積層したものを
用いている。
次ぎにアモルフォスSi (a−3i)マスク31およ
びCrマスク32をマスクとして反応性イオンエッチン
グを行い、前記石英系光導波膜2“の不要部分を除去し
く第5図(b))、光導波路2およびガイド部2dを形
成する。このときガイド部2d上のマスクはアモルフォ
スSi (a−Si)マスク31とCrマスク32の二
層になっているので、エッチング終了時において、光導
波路2上のマスクよりも、ガイド部2d上のマスクより
もマスク厚が厚くなっている。こ、のため、エッチング
終了後、導波路2上のアモルフォスSi (a−5i)
マスク31を除去し、一方ガイド部2d上のマスク31
を残存させたままにしておくことが可能になる。なお、
導波路2上のアモルフォスSt (a−5i)マスク3
1を除去するために、たとえば反応性イオンエッチング
法を用いることができる。
次ぎに、その」−にクラッド層2cを形成し、全体を埋
め込む(第5図(C))。このクラッドi2cば、たと
えば5iCI4 、TiCl4などの原料ガスを酸水素
炎中で加水分解し、前記基板1上にガラス微粒子を堆積
させ、この後、電気炉中で高温にして透明ガラス化する
方法〔特願昭58−1473号、M、Kawachi 
eL al、Electron Lett、、19  
(1983) 、583)によって形成することが可能
である。このようにクラッド層2cを形成することによ
り、ガイド部2dはマスク31を装着したまま、クラッ
ドN2cに埋め込まれ、埋め込みマスク31a となる
このようにクラフト層2cを形成した後、少なくとも導
波路2上面を覆うが、ガラス部2d上面は1入・ セないように、アモルフォスSi (a−Si)マスク
−′・7 31を形成(第5図(d)) L、反応性イオンエッチ
ングを行い、マスク31の形成されていないクラッド層
20部分を除去する(第5図(e))。このとき、ガイ
ド部2d上には埋め込みマスク31aが形成されている
のでガイド部2dまでエッチング除去されることはない
。この結果、基板1上にガイド2dを有し、かつコア2
aがクラッド層2cに埋め込まれたガイド付埋め込み光
導波路を形成できる。
上記実施例において、第5図(alの工程におけるアモ
ルフォスSi (a  Si)マスク31およびCrマ
スク32を形成する方法としては、たとえば第6図に示
した方法を用いることができる。
第6図において、31’ はアモルフォスSi膜、32
゛ はCr膜、40.41はフォトマスク、33はフォ
トレジストパターンである。
まず第6図(a)に示すように基板1上に光導波膜2゛
を形成したのち、アモルフォスSi膜31′ を全面に
形成したのち、フォトマスク40を用いて、リフトオフ
法によりCrマスク膜32”を形成する。
成する。このフォトマスク41には、光導波路部分とガ
イド部分が描かれており、したがって加工プロセス中で
ガイドと導波路との位置合ねせを行う必要がなく、自動
的に高精度の位置合わせが実現できる。なお、ここでは
ガイドパターンはCr膜32゛上に、導波路パターンは
アモルフォスSi膜31゜上に形成されるように、若干
の位置合わせが必要であるが、下層のCrパターンが単
純な形状であり、位置づれの許容量も大きいので極めて
容易である(第6図(b))。
次ぎにレジストパターン33をマスクとして不要部分の
Cr膜32゛ を除去し、ガイド部2dのみCr膜32
”が残るようにする(第6図(C))。最後にこのレジ
ストパターン33をマスクとして反応性イオンエッチン
グにより不要部分のアモルフォスSi膜31゜を除去す
ることにより、第5図(a)の状態を形成することが可
能である。
また、上述の実施例における第5図(dlの工程におい
て、導波路2上部にのみ、アモルフォスSi (a −
5i)マスク31を形成し、ガイド2d上部にはアモル
フォスSi (a−3i)マスクが形成されないように
するためには、たとえば第7図に示す方法を用いるとよ
い。
第7図は、第5図および第6図を側面より見た図である
が、まず始めに第7図(a)にように、第5[m (C
+の状態のクラッド層2C上にアモルフォスS+膜31
゛ を形成する。この結果、資料情報より埋め込みSi
マスク31aを直接目視できなくなる。しかしガイド部
2dとして充分大きなパターンを形成しておくと、クラ
フト層2cを形成した場合、表面は平坦にならず、ガイ
ド部分2dに若干の盛り上がりを生じる。したがって、
これを目印としてレジスト膜33を塗布したのち、フォ
トマスク40を用いて位置合わせを行い、フォトリソ技
術を適用すると、第7図fb)のように導波路2上邪の
みにレジストマスク33が形成される。このときフォト
マスク40の位置づれ許容量は充分大きいので、上述の
ような手段でフォトマスク40を設けても差支えがない
、また基板表面の段差の影響も問題にならない。
二→、 す、第5図(dlの状態を実現できる。
このように本発明によれば、高い位置精度を有するガイ
ド付埋め込み導波路が容易に製造できるという利点を生
じる。
なお、この実施例においては、マスク材としてレジスト
、アモルフォスSi (a−St)およびCr膜の3種
類を用いたが、本発明はこれに限定されるものではない
。このようなマスク材としては、ドライエッチングプロ
セスで、被加工材料、たとえば石英に対し充分なエッチ
ング選択比を有し、かつパターン化可能なものであれば
いかなるものでもよい。前述のような光導波路を製造す
る場合にあっては、ガラス透明化温度にさらされても安
定であり、ガラス中に拡散しない材料であるのが好まし
い。
いずれにしても、このようなマスク材は、被加工材料の
種類などを勘案し、機能的に選択するのがよい。
このように、本実施例においては、ガイド付埋め込み導
波路制作するにあたり、ガイド上にマスクを装着したま
ま、上部Cr層を積層して、前記マスクを埋め込み、こ
れを埋め込みマスクとしてCr層表面に形成した表面マ
スクとともに、ドライエッチングにより一括加工可能で
あり、このため、従来困難であったガイドと埋め込み導
波路の精密位置合わせが容易に達成できた。
第9図は、本発明によるドライエッチング方法の他の実
施例の工程を示す図であり、第8図における光導波路を
製造するためのものである。
第8図は、第9図に示される工程によって製造された2
層積層光導波路の斜視図であり、図中、50は下層先導
波路、51はそのコア層、60は上層先導波路、61は
そのコア層、62はクラフト層である。
この図より明らかなように、基板1上の図における長手
方向にコア層51を有する光導波路50が平行に複数設
けられており、この光導波路50に直角にクラッド層6
2上にコア層61を形成した上層光導波、路60が複数
設けられている。
ア層51を形成するためのコア膜51aを形成して下層
先導波路50となる部分50aを形成する(第7図(a
))。
次ぎに、所定形状のパターンを有するフォトマスクマス
ク70とマスク材21を用い、ドライエッチングによっ
て下層光導波路50を形成する(第7図(b))。
さらに、上層先導波路60を構成するクラッド層62a
、コア層61a、クラッド層62aを順次積層して上層
光導波路60を形成する層60aを設ける(第9図(C
))。このとき、下層先導波路60上に設けられたマス
ク21はそのまま埋め込まれ、埋め込みマスク21a 
となる。
次ぎに上層先導波膜層60aの表面上に所定パターンを
有するフォトマスクマスク71によって上層光導波路パ
ターン形状に、前記上層導波膜層60a上に設けられて
マスク材21を加工する(第9図fdlす・ −や、 νこのように構成したのち、前記上層光導波膜層60a
に形成したマスク21および埋め込みマスク21−aを
マスクとしてドライエッチングを行い、不要部分を除去
することにより、第8図に示した2層積層先導波路を製
造できる。
なお、この実施例において、第9図(diの工程で、下
層構造に合わせて上層構造パターンの若干のマスク合わ
せが必要であるが、この場合でもマスク合わせの誤差許
容量は大きく、前記マスク合わせは容易に行うことが可
能である。
〔発明の効果〕
以上説明したように、本発明のドライエッチング方法に
よれば、表面に形成したマスクと下層構造上に形成し、
埋め込んだマスクとの2層のマスクを用い、ドライエッ
チングにより上層および下層構造を一括して形成できる
という利点があり、従来の方法で困難であった大きな段
差あるいは積層構造を有する回路部品の制作が容易に行
えるという利点がある。したがって、本発明によるドラ
イエッチング方法は、特におきな段差を生じる光集積回
路の制作に有利である。
図面の簡単な説明 第1図は、従来の石英系光導波回路の斜視図、第2図は
前記第1図の光導波回路を製造するために用いるフォト
マスクパターンを示す図、第3図は埋め込み導波路の断
面図、第4図は従来のガイド付埋め込み導波路の製造工
程を示す図、第5図は本発明によるドライエッチングの
一実施例の工程を示す工程図、第6図はガイドおよび光
導波路形状にマスク材をパターン化する工程図、第7図
は導波路上部にのみマスクを形成する工程を説明するた
めの工程図、第8図は2層積層光導波路の斜視図、第9
図は本発明によるドライエッチング方法の他の実施例の
工程図である。
1 ・・・基板、2 ・・・先導波路、2d・・・ガイ
ド部、31・・・マスク、31a  ・・・埋め込みマ
スク。
出願人代理人  雨 宮  正 子 弟1図 第3図 第4図 第5図 第5図 第6図 第9図

Claims (1)

    【特許請求の範囲】
  1. (1)第一の被加工材料表面に所望パターンの埋め込み
    マスクを形成したのち、エッチングして不要部分を除去
    して第一被加工材料表面に下層構造を形成し、前記埋め
    込みマスクを残存させたままこの第一被加工材料表面上
    に第二の被加工材料を積層形成するとともに、前記第二
    被加工材料に所望パターンの表面マスクを形成し、この
    表面マスクと埋め込みマスクをマスクとしてエッチング
    して不要部分を除去することにより、第一加工材料およ
    び第二加工材料表面に所望構造を形成することを特徴と
    するドライエッチング方法。
JP23598485A 1985-10-22 1985-10-22 ドライエツチング方法 Expired - Lifetime JPH0727888B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23598485A JPH0727888B2 (ja) 1985-10-22 1985-10-22 ドライエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23598485A JPH0727888B2 (ja) 1985-10-22 1985-10-22 ドライエツチング方法

Publications (2)

Publication Number Publication Date
JPS6294936A true JPS6294936A (ja) 1987-05-01
JPH0727888B2 JPH0727888B2 (ja) 1995-03-29

Family

ID=16994090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23598485A Expired - Lifetime JPH0727888B2 (ja) 1985-10-22 1985-10-22 ドライエツチング方法

Country Status (1)

Country Link
JP (1) JPH0727888B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681855A1 (fr) * 1991-09-27 1993-04-02 Corning Inc Procede de production de composants en optique integree par echange d'ions utilisant un masque en silicium, et procedes pour la realisation et l'elimination finale dudit masque.
JP2003039393A (ja) * 2001-07-24 2003-02-13 Olympus Optical Co Ltd 三次元構造体の製造方法及び揺動体の製造方法
JP2012128271A (ja) * 2010-12-16 2012-07-05 Hitachi Chem Co Ltd 光ファイバコネクタ
JP2012163714A (ja) * 2011-02-04 2012-08-30 Hitachi Chem Co Ltd 光ファイバコネクタ及びその製造方法
JP2012247701A (ja) * 2011-05-30 2012-12-13 Hitachi Chem Co Ltd 光ファイバコネクタ及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681855A1 (fr) * 1991-09-27 1993-04-02 Corning Inc Procede de production de composants en optique integree par echange d'ions utilisant un masque en silicium, et procedes pour la realisation et l'elimination finale dudit masque.
US5281303A (en) * 1991-09-27 1994-01-25 Corning Incorporated Process for manufacturing integrated optical components using silicon mask
JP2003039393A (ja) * 2001-07-24 2003-02-13 Olympus Optical Co Ltd 三次元構造体の製造方法及び揺動体の製造方法
JP2012128271A (ja) * 2010-12-16 2012-07-05 Hitachi Chem Co Ltd 光ファイバコネクタ
JP2012163714A (ja) * 2011-02-04 2012-08-30 Hitachi Chem Co Ltd 光ファイバコネクタ及びその製造方法
JP2012247701A (ja) * 2011-05-30 2012-12-13 Hitachi Chem Co Ltd 光ファイバコネクタ及びその製造方法

Also Published As

Publication number Publication date
JPH0727888B2 (ja) 1995-03-29

Similar Documents

Publication Publication Date Title
JPS6294936A (ja) ドライエツチング方法
JPH02157805A (ja) ガイド付光導波路およびその製造方法
US6547976B2 (en) High precision alignment of optical waveguide features
JP2752851B2 (ja) 光導波路の製造方法
JPH06310833A (ja) 電気・光配線板の製造方法
WO2001029601A1 (en) Optical component having positioning markers and method for making the same
JP2893093B2 (ja) ファイバ・ガイド部付き光導波路の製作方法
JP2001281479A (ja) 高分子光導波路素子およびその製造方法
JP2701326B2 (ja) 光導波路の接続方法および光導波路接続部分の製造方法
JPS61117513A (ja) フアイバ.ガイド付光回路およびその製造方法
KR100687738B1 (ko) 광도파로와 광섬유간의 수동정렬이 가능한 광모듈의제조방법
US5417804A (en) Optical waveguide manufacturing method
JPH0862445A (ja) 光導波路の製造方法
JPH05264832A (ja) ガイド溝付き光導波路の製作方法
JP3144666B2 (ja) 石英系ガラス光導波路の製造方法
JP2738121B2 (ja) 石英系光導波路の製造方法
US20220413220A1 (en) Optical waveguides and methods for producing
JPH05257035A (ja) 導波路装置の作製方法
JP3503025B2 (ja) 位置合わせマーカ付き光導波路基板
JPH0772347A (ja) ガイド溝付き光導波路の製作方法
JP2001264564A (ja) 光導波路の製造方法
JPH05249334A (ja) 石英系ミラー導波路の製造方法
JP2001235646A (ja) 微細パターン形成方法、光学素子の製造方法、光学素子および光伝送装置
JPH0473650A (ja) 微細加工用マスク
JPH05264860A (ja) 光導波路素子の作製方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term