JP2002343710A - マスクおよびその製造方法と半導体装置の製造方法 - Google Patents

マスクおよびその製造方法と半導体装置の製造方法

Info

Publication number
JP2002343710A
JP2002343710A JP2001151159A JP2001151159A JP2002343710A JP 2002343710 A JP2002343710 A JP 2002343710A JP 2001151159 A JP2001151159 A JP 2001151159A JP 2001151159 A JP2001151159 A JP 2001151159A JP 2002343710 A JP2002343710 A JP 2002343710A
Authority
JP
Japan
Prior art keywords
crystal film
single crystal
film
plane
lattice plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001151159A
Other languages
English (en)
Other versions
JP4655411B2 (ja
Inventor
Masaki Yoshizawa
正樹 吉澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001151159A priority Critical patent/JP4655411B2/ja
Publication of JP2002343710A publication Critical patent/JP2002343710A/ja
Application granted granted Critical
Publication of JP4655411B2 publication Critical patent/JP4655411B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】微細パターンが高精度に形成されたマスクおよ
びその製造方法と半導体装置の製造方法を提供する。 【解決手段】表面に平行に(100)面を有するシリコ
ン単結晶膜107と、シリコン単結晶膜107を含む薄
膜103と、荷電粒子線が透過する孔105と、孔10
5の壁面を構成し、かつ(100)面に比較してエッチ
ング速度を遅くすることが可能である(111)面と、
薄膜表面に形成された薄膜支持導電層121、122、
123とを有するマスクおよびその製造方法と、半導体
装置の製造方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、リソグラフィ用の
マスクおよびその製造方法と、半導体装置の製造方法に
関し、特に、電子線転写型リソグラフィ用のステンシル
マスクおよびその製造方法と、電子線転写型リソグラフ
ィ工程を含む半導体装置の製造方法に関する。
【0002】
【従来の技術】LSIの微細化および高集積化に伴い、
電子線転写型リソグラフィ(EPL;Electron beam Pr
ojection Lithography)の実用化が期待されている。実
用化が進められているEPLとしては、IBMとニコン
が共同開発しているPREVAIL(projection expos
ure with variable axis immersion lenses)(H. C. Pf
eiffer他 Journal of Vacuum Science and Technology
B17 p.2840 (1999))が挙げられる。また、リープル、
東京精密およびソニーが共同開発しているLEEPL
(lowenergy electron-beam proximity projection lit
hography)(T. Utsumi, Journal of Vacuum Science an
d Technology B17 p.2897 (1999))が挙げられる。
【0003】EPLに用いられるマスクとして、薄膜
(メンブレン)の一部に孔(アパーチャー)を有するス
テンシルマスクと、メンブレン上の一部に重金属層を有
するメンブレンマスクが提案されている。ステンシルマ
スクの場合、アパーチャー部分を電子線が透過する。メ
ンブレンマスクの場合、重金属層で電子線が散乱され、
重金属層が形成されていない部分を電子線が透過する。
【0004】PREVAILには100keV程度の電
子線が用いられるため、ステンシルマスクとメンブレン
マスクのいずれも利用可能である。一方、LEEPLに
は2keV程度の電子線が用いられる。電子線のエネル
ギーが低いため、電子線がメンブレンマスクを透過しな
い。したがって、LEEPLの場合はステンシルマスク
が用いられる。
【0005】PREVAIL用のステンシルマスクは、
2μm厚のシリコンメンブレンに、パターンに対応した
アパーチャーを有する。PREVAILは通常、4倍の
縮小投影系である。電子線はアパーチャー部分のみ無散
乱で透過して、レジスト上に結像される。これにより、
レジストに所定のパターンで露光が行われる。
【0006】LEEPL用のステンシルマスクは、50
0nm厚のシリコンメンブレンまたはダイアモンドメン
ブレンに、パターンに対応したアパーチャーを有する。
LEEPLは等倍の投影系である。電子線はアパーチャ
ー部分のみ透過して、レジストにパターンが転写され
る。
【0007】図18は従来のステンシルマスクの断面図
である。図18に示すように、ステンシルマスク201
は例えばシリコンウェハ202に、所定の大きさのメン
ブレン203を有する。メンブレン203の周囲にはス
トラット204と呼ばれる梁が形成されている。メンブ
レン203には、マスクパターンに対応するアパーチャ
ー205が形成されている。メンブレン203にアパー
チャーを形成することにより、メンブレン203の機械
的強度は著しく低下する。ストラット204はステンシ
ルマスク201の機械的強度を補強するための支持体と
して作用する。
【0008】シリコンウェハを用いてステンシルマスク
201を形成する場合、ストラット204の高さは例え
ば725μmとなる。メンブレン203はシリコン層2
06の一部であり、通常、シリコン層206の表面は
(100)面である。メンブレン203を含むシリコン
層206と、ストラット204との間にはシリコン酸化
膜207が形成されている。シリコン酸化膜207はシ
リコンウェハ202の裏面にエッチングを行ってストラ
ット204を形成する工程において、エッチングストッ
パー層として用いられる。
【0009】上記のようなステンシルマスク201を製
造するには、まず、図19(a)に示すように、SOI
ウェハ211を作製する。SOIウェハ211はシリコ
ンウェハ202の一方の面にシリコン酸化膜207を介
してシリコン層206を有する。シリコンウェハ202
の他方の面には、必要に応じて裏面側シリコン酸化膜2
12が形成される。
【0010】次に、図19(b)に示すように、SOI
ウェハ211の裏面側にストラットのパターンでレジス
ト213を形成する。レジスト213をマスクとして、
SOIウェハ211の裏面側から裏面側シリコン酸化膜
212およびシリコンウェハ202にドライエッチング
を行う。これにより、シリコンからなるストラット20
4が形成される。
【0011】裏面側シリコン酸化膜212を形成しない
場合、シリコンウェハ202のエッチングが終了する前
にレジスト213がエッチングされて消失し、ストラッ
トを形成できなくなる場合がある。したがって、エッチ
ングマスクとして裏面側シリコン酸化膜212が設けら
れる。
【0012】次に、図19(c)に示すように、ストラ
ット204をマスクとしてシリコン酸化膜207にエッ
チングを行う。その後、レジスト213を除去する。次
に、図19(d)に示すように、シリコン層206上に
所定のパターンのレジスト214を形成する。続いて、
レジスト214をマスクとしてシリコン層206にドラ
イエッチングを行う。これにより、図18に示すよう
に、マスクパターンに対応するアパーチャー205が、
メンブレン203に形成される。その後、裏面側シリコ
ン酸化膜212およびレジスト214を除去することに
より、ステンシルマスク201が得られる。
【0013】以上のように、従来のステンシルマスクの
製造方法によれば、レジストをマスクとするドライエッ
チングによりアパーチャーが形成される。アパーチャー
を形成するドライエッチングは、メンブレン材料の結晶
面を考慮せずに行われていた。また、アパーチャーの断
面形状は、例えばエッチングガスの組成等のエッチング
条件を調節することにより制御されていた。
【0014】
【発明が解決しようとする課題】上記の従来のマスクの
製造方法に従って、メンブレンにアパーチャーを形成す
ると、レジストパターンのエッジラフネスがそのままマ
スクに転写され、パターン欠陥の要因となる。また、ア
パーチャーの断面形状はエッチング条件に応じて変化す
るため、必ずしも図18に示すような垂直な断面形状と
ならず、断面がテーパ状となったり、高さ方向の中央近
傍でアパーチャーの径が大きくなったりすることがあ
る。
【0015】一般に、パターンを微細化すると、マスク
パターンの線幅や面積等の幾何学的形状について、設計
寸法からの誤差は大きくなる。このような誤差の増大
は、例えば描画装置の精度やレジストの特性に起因す
る。アパーチャーの断面がテーパ状となり、テーパ角の
予想が困難である場合には、マスクパターンの線幅等を
高精度に制御することができない。したがって、上記の
従来のマスクの製造方法によれば、今後のパターンの微
細化に対応することができない。
【0016】本発明は上記の問題点に鑑みてなされたも
のであり、したがって本発明は、微細パターンを高精度
に形成することができるマスクおよびその製造方法と、
半導体装置の製造方法を提供することを目的とする。
【0017】
【課題を解決するための手段】上記の目的を達成するた
め、本発明のマスクは、表面に平行に第1の格子面を有
する単結晶膜と、少なくとも前記単結晶膜を含む薄膜
と、前記薄膜の一部に形成された、荷電粒子線が透過す
る孔と、前記単結晶膜部分の前記孔の壁面を構成し、前
記第1の格子面に比較してエッチング速度を遅くするこ
とが可能である第2の格子面と、前記薄膜の一方の面の
一部に、前記孔を透過した前記荷電粒子線を遮断しない
ように形成された薄膜支持部とを有することを特徴とす
る。
【0018】好適には、前記単結晶膜はシリコン単結晶
膜であり、前記第1の格子面は(100)面であり、前
記第2の格子面は(111)面である。好適には、前記
薄膜は前記単結晶膜上に薄膜支持層をさらに有する。好
適には、前記薄膜は表面に薄膜支持導電層をさらに有す
る。さらに好適には、前記薄膜支持導電層は、前記単結
晶膜の前記薄膜支持層が形成されていない側の面に形成
された第1の導電層を含む。好適には、前記薄膜支持導
電層は、前記単結晶膜上に前記薄膜支持層を介して形成
された第2の導電層を含む。好適には、前記薄膜支持導
電層は、前記孔の壁面に形成された第3の導電層を含
む。
【0019】あるいは、好適には、前記単結晶膜はシリ
コン単結晶膜であり、前記第1の格子面は(110)面
であり、前記第2の格子面は(111)面である。好適
には、前記薄膜は前記単結晶膜上に薄膜支持層をさらに
有する。好適には、前記荷電粒子線は電子線である。
【0020】これにより、孔の断面を原子層オーダーで
平坦にすることが可能となる。また、単結晶膜として、
表面に平行に(100)面を有するシリコン単結晶膜を
用いた場合には、孔の壁面を(111)面とすることに
より、孔のテーパ角を所定の角度(54.7°)に高精
度に制御できる。さらに、薄膜の表面に薄膜支持導電層
を設けることにより、薄膜の強度が補強され、かつ荷電
粒子線リソグラフィを行う際のマスクのチャージアップ
が防止される。
【0021】あるいは、単結晶膜として、表面に平行に
(110)面を有するシリコン単結晶膜を用いた場合に
は、孔の壁面を(111)面とすることにより、孔の垂
直な断面形状が得られる。したがって、本発明のマスク
を用いてリソグラフィを行えば、LSI回路パターンの
ラフネスを減少させ、パターン欠陥の少ないデバイスを
作製することが可能となる。また、薄膜支持層を設ける
ことにより、応力や熱に対する薄膜の耐久性を向上させ
ることができる。
【0022】上記の目的を達成するため、本発明のマス
クは、表面に平行に第1の格子面を有する第1の単結晶
膜と、前記第1の単結晶膜上に形成された前記第1の単
結晶膜と結晶軸が異なる第2の単結晶膜であって、表面
に平行に第2の格子面を有する前記第2の単結晶膜と、
少なくとも前記第1の単結晶膜と前記第2の単結晶膜と
を含む薄膜と、前記薄膜の一部に形成された、荷電粒子
線が透過する孔と、前記第1の単結晶膜部分の前記孔の
壁面を構成し、前記第1の格子面および前記第2の格子
面に比較してエッチング速度を遅くすることが可能であ
る第3の格子面と、前記第2の単結晶膜部分の前記孔の
壁面を構成し、前記第1の格子面および前記第2の格子
面に比較してエッチング速度を遅くすることが可能であ
る第4の格子面と、前記薄膜の前記第1の単結晶膜側の
面の一部に、前記孔を透過した前記荷電粒子線を遮断し
ないように形成された薄膜支持部とを有することを特徴
とする。
【0023】好適には、前記第1の単結晶膜は第1のシ
リコン単結晶膜であり、前記第2の単結晶膜は第2のシ
リコン単結晶膜であり、前記第1の格子面は(110)
面であり、前記第2の格子面は(100)面であり、前
記第3の格子面は(111)面であり、前記第4の格子
面は(111)面である。好適には、前記薄膜は前記第
2のシリコン単結晶膜上に薄膜支持層をさらに有する。
好適には、前記荷電粒子線は電子線である。
【0024】これにより、孔の断面を原子層オーダーで
平坦にすることが可能となる。第1の単結晶膜として、
表面に平行に(110)面を有する第1のシリコン単結
晶膜を用い、第2の単結晶膜として、表面に平行に(1
00)面を有する第2のシリコン単結晶膜を用い、孔の
壁面を(111)面とすることにより、孔の断面形状を
高精度に制御できる。
【0025】また、第2のシリコン単結晶膜を設けるこ
とにより、第2のシリコン単結晶膜のパターンが縮小さ
れたパターンを第1のシリコン単結晶膜に形成すること
が可能となる。さらに、薄膜支持層を設けることによ
り、応力や熱に対する薄膜の耐久性を向上させることが
できる。
【0026】上記の目的を達成するため、本発明のマス
クの製造方法は、基板の一方の面上に、表面に平行に第
1の格子面を有する単結晶膜を形成する工程と、前記基
板の他方の面側から前記基板の一部を除去し、薄膜支持
部を形成する工程と、前記第1の格子面が第2の格子面
に対して選択的にエッチングされる条件で前記単結晶膜
にエッチングを行うことにより、荷電粒子線が透過する
孔であって、壁面が前記第2の格子面である前記孔を前
記単結晶膜に形成する工程とを有することを特徴とす
る。
【0027】本発明のマスクの製造方法は、好適には、
前記単結晶膜を形成した後、前記単結晶膜上に薄膜支持
層を形成する工程と、前記孔を前記単結晶膜に形成する
前に、前記孔上の前記薄膜支持層にエッチングを行う工
程とをさらに有する。好適には、前記単結晶膜はシリコ
ン単結晶膜であり、前記第1の格子面は(100)面で
あり、前記第2の格子面は(111)面である。
【0028】好適には、前記孔を形成した後、前記単結
晶膜と前記薄膜支持層の少なくとも一方の表面に、薄膜
支持導電層を形成する工程をさらに有する。好適には、
前記薄膜支持導電層を形成する工程は、物理的蒸着(P
VD)を含む。好適には、前記薄膜支持導電層を形成す
る工程は、前記単結晶膜の前記薄膜支持層が形成されて
いない側の面に第1の導電層を形成する工程を含む。好
適には、前記薄膜支持金属層を形成する工程は、前記薄
膜支持層上に第2の導電層を形成する工程を含む。好適
には、前記薄膜支持金属層を形成する工程は、前記孔の
壁面に第3の導電層を形成する工程を含む。
【0029】あるいは、好適には、前記単結晶膜はシリ
コン単結晶膜であり、前記第1の格子面は(110)面
であり、前記第2の格子面は(111)面である。本発
明のマスクの製造方法は、好適には、前記単結晶膜を形
成する工程において、前記基板上に前記単結晶膜とエッ
チング速度の異なるエッチングストッパー層を介して前
記単結晶膜を形成し、前記薄膜支持部を形成する工程
は、前記エッチングストッパー層が露出するまで前記基
板にエッチングを行う工程を含む。
【0030】これにより、孔の断面を原子層オーダーで
平坦にし、孔の断面を垂直あるいは一定のテーパ角にす
ることが可能となる。また、本発明のマスクの製造方法
によれば、ウェットエッチングにより孔を形成した場合
にも、孔の良好な断面形状が得られる。
【0031】一般に、ウェットエッチングはドライエッ
チングに比較して装置等が単純であり、ウェットエッチ
ングにより孔を形成すれば、マスクの製造コストを低減
させることが可能である。また、薄膜支持層を設けるこ
とにより、マスク製造過程でのマスクの破損が防止され
るため、マスクの歩留りを向上させることができる。
【0032】上記の目的を達成するため、本発明のマス
クの製造方法は、基板の一方の面上に、表面に平行に第
1の格子面を有する第1の単結晶膜を形成する工程と、
前記第1の単結晶膜上に、前記第1の単結晶膜と結晶軸
が異なる第2の単結晶膜であって、表面に平行に第2の
格子面を有する前記第2の単結晶膜を形成する工程と、
前記基板の他方の面側から前記基板の一部を除去し、薄
膜支持部を形成する工程と、前記第2の格子面が、前記
第2の単結晶膜の他の一つの格子面である第3の格子面
に対して選択的にエッチングされる条件で前記第2の単
結晶膜にエッチングを行うことにより、荷電粒子線が透
過する孔の一部であって、壁面が第3の格子面である第
1の開口部を前記第2の単結晶膜に形成する工程と、前
記第1の格子面が、前記第1の単結晶膜の他の一つの格
子面である第4の格子面に対して選択的にエッチングさ
れる条件で前記第1の単結晶膜にエッチングを行うこと
により、前記孔の他の一部であって、壁面が第4の格子
面である第2の開口部を前記第1の単結晶膜に形成する
工程とを有することを特徴とする。
【0033】本発明のマスクの製造方法は、好適には、
前記第2の単結晶膜を形成した後、前記第2の単結晶膜
上に薄膜支持層を形成する工程と、前記第1の開口部を
前記第2の単結晶膜に形成する前に、前記第1の開口部
上の前記薄膜支持層にエッチングを行う工程とをさらに
有する。
【0034】本発明のマスクの製造方法は、好適には、
前記第2の単結晶膜を形成する工程は、前記第2の単結
晶膜を表面に有する第2の基板を、前記第1の単結晶膜
と前記第2の単結晶膜とが接するように、前記基板に貼
り合わせる工程と、前記第2の単結晶膜を前記第1の単
結晶膜上に残して、前記第2の基板を除去する工程とを
有する。
【0035】本発明のマスクの製造方法は、さらに好適
には、前記第2の基板を前記基板と貼り合わせる前に、
前記第2の基板と前記第2の単結晶膜との層間に犠牲膜
を形成する工程をさらに有し、前記第2の基板を除去す
る工程は、前記犠牲膜が露出するまで前記第2の基板を
研削する工程と、前記犠牲膜をエッチングにより除去す
る工程とを含む。
【0036】好適には、前記第1の単結晶膜は第1のシ
リコン単結晶膜であり、前記第2の単結晶膜は第2のシ
リコン単結晶膜であり、前記第1の格子面は(110)
面であり、前記第2の格子面は(100)面であり、前
記第3の格子面は(111)面であり、前記第4の格子
面は(111)面である。
【0037】本発明のマスクの製造方法は、好適には、
前記第1の単結晶膜を形成する工程において、前記基板
上に前記第1の単結晶膜とエッチング速度の異なるエッ
チングストッパー層を介して前記第1の単結晶膜を形成
し、前記薄膜支持部を形成する工程は、前記エッチング
ストッパー層が露出するまで前記基板にエッチングを行
う工程を含む。
【0038】これにより、アパーチャーの断面を原子層
オーダーで平坦にし、アパーチャーの断面を垂直あるい
は一定のテーパ角にすることが可能となる。また、本発
明のマスクの製造方法によれば、ウェットエッチングに
よりアパーチャーを形成した場合にも、アパーチャーの
良好な断面形状が得られる。
【0039】本発明のマスクの製造方法によれば、結晶
軸の異なる単結晶膜を積層することにより、上層の単結
晶膜(第2の単結晶膜)に形成されたパターンを縮小し
て下層の単結晶膜(第1の単結晶膜)に形成することが
できる。また、薄膜支持層を設けることにより、マスク
製造過程でのマスクの破損が防止されるため、マスクの
歩留りを向上させることができる。
【0040】さらに、上記の目的を達成するため、本発
明の半導体装置の製造方法は、所定のマスクパターンが
形成されたマスクを介して、基板上に荷電粒子線を照射
して、前記基板に前記マスクパターンを転写する工程を
有する半導体装置の製造方法であって、前記マスクは、
表面に平行に第1の格子面を有する単結晶膜と、少なく
とも前記単結晶膜を含む薄膜と、前記薄膜の一部に形成
された、荷電粒子線が透過する孔と、前記単結晶膜部分
の前記孔の壁面を構成し、前記第1の格子面に比較して
エッチング速度を遅くすることが可能である第2の格子
面と、前記薄膜の一方の面の一部に、前記孔を透過した
前記荷電粒子線を遮断しないように形成された薄膜支持
部とを有することを特徴とする。
【0041】好適には、前記単結晶膜はシリコン単結晶
膜であり、前記第1の格子面は(100)面であり、前
記第2の格子面は(111)面である。あるいは、好適
には、前記単結晶膜はシリコン単結晶膜であり、前記第
1の格子面は(110)面であり、前記第2の格子面は
(111)面である。
【0042】本発明の半導体装置の製造方法は、所定の
マスクパターンが形成されたマスクを介して、基板上に
荷電粒子線を照射して、前記基板に前記マスクパターン
を転写する工程を有する半導体装置の製造方法であっ
て、前記マスクは、表面に平行に第1の格子面を有する
第1の単結晶膜と、前記第1の単結晶膜上に形成された
前記第1の単結晶膜と結晶軸が異なる第2の単結晶膜で
あって、表面に平行に第2の格子面を有する前記第2の
単結晶膜と、少なくとも前記第1の単結晶膜と前記第2
の単結晶膜とを含む薄膜と、前記薄膜の一部に形成され
た、荷電粒子線が透過する孔と、前記第1の単結晶膜部
分の前記孔の壁面を構成し、前記第1の格子面および前
記第2の格子面に比較してエッチング速度を遅くするこ
とが可能である第3の格子面と、前記第2の単結晶膜部
分の前記孔の壁面を構成し、前記第1の格子面および前
記第2の格子面に比較してエッチング速度を遅くするこ
とが可能である第4の格子面と、前記薄膜の前記第1の
単結晶膜側の面の一部に、前記孔を透過した前記荷電粒
子線を遮断しないように形成された薄膜支持部とを有す
ることを特徴とする。
【0043】好適には、前記第1の単結晶膜は第1のシ
リコン単結晶膜であり、前記第2の単結晶膜は第2のシ
リコン単結晶膜であり、前記第1の格子面は(110)
面であり、前記第2の格子面は(100)面であり、前
記第3の格子面は(111)面であり、前記第4の格子
面は(111)面である。
【0044】これにより、LSI回路パターンのラフネ
スを減少させ、パターン欠陥の少ないデバイスを作製す
ることが可能となる。また、LSI回路に微細化された
パターンを高精度に形成することが可能となる。
【0045】
【発明の実施の形態】以下に、本発明のマスクおよびそ
の製造方法と半導体装置の製造方法の実施の形態につい
て、図面を参照して説明する。 (実施形態1)図1は本実施形態のマスクの断面図であ
り、図2は図1の孔(アパーチャー)部分を拡大した図
である。本実施形態のステンシルマスクは、EPLの一
つであるLEEPLに好適に用いられる。
【0046】図1に示すように、本実施形態のステンシ
ルマスク101はシリコンウェハ102上に、所定の大
きさのメンブレン103を有する。本実施形態の場合、
メンブレン103の大きさは例えば25mm角とする。
メンブレン103の周囲にはストラット104が形成さ
れている。メンブレン103には、マスクパターンに対
応するアパーチャー105が形成されている。メンブレ
ン103にアパーチャーを形成することにより、メンブ
レン103の機械的強度は低下する。ストラット104
はステンシルマスク101の機械的強度を補強するため
の支持体として作用する。
【0047】本実施形態のステンシルマスク101によ
れば、メンブレン103はシリコン層107と、シリコ
ン窒化膜108と、第1の金属層121と、第2の金属
層122と、第3の金属層123とからなる。シリコン
窒化膜108はシリコン層107上に形成されている。
第1の金属層121は、シリコン層107のシリコン窒
化膜108が形成されていない側の面に形成されてい
る。第2の金属層122は、シリコン窒化膜108上に
形成されている。第3の金属層123は、少なくともシ
リコン層107部分のアパーチャー105壁面に形成さ
れている。
【0048】シリコン窒化膜108および第1〜第3の
金属層121、122、123は、メンブレン103の
機械的強度を向上させるためのメンブレン支持層として
設けられる。さらに、第1〜第3の金属層121、12
2、123を形成することにより、EPLを行う際にス
テンシルマスク101が帯電して(チャージアップ)、
入射する電子の位置がずれるのを防止することができ
る。メンブレン103の補強と、チャージアップの防止
が可能であれば、第1〜第3の金属層121、122、
123のかわりに、金属以外の材料からなる導電層を形
成してもよい。
【0049】第1〜第3の金属層121、122、12
3は必ずしもすべて設ける必要はない。第3の金属層1
23が均一な厚さで形成されない場合、マスクパターン
のエッジラフネスが問題となる。通常、第3の金属層1
23は第2の金属層122と同一の工程で形成されるた
め、このようなエッジラフネスの増大を避けるために
は、第1の金属層121のみ設けてもよい。
【0050】また、図1に示すように、メンブレン10
3を含むシリコン層107と、ストラット104との間
にはシリコン酸化膜109が形成されている。シリコン
酸化膜109はシリコンウェハ102の裏面にエッチン
グを行ってストラット104を形成する工程において、
エッチングストッパー層として用いられる。
【0051】図2に示すように、シリコン層107とシ
リコン窒化膜108との界面において、シリコン層10
7の表面は(100)面である。また、アパーチャー1
05に対するシリコン層107の断面は(111)面で
ある。本実施形態のステンシルマスクによれば、メンブ
レン材料の結晶面方位を考慮してアパーチャー105が
形成される。シリコン層107と第1の金属層121と
の界面と、シリコン層107の断面である(111)面
とのなす角度は54.7°である。
【0052】このように、メンブレン材料の結晶面方位
を利用してアパーチャー105のテーパ角を制御するた
め、パターンをさらに微細化した場合にもテーパ角を一
定にすることができる。マスクパターンの線幅W2 は、
シリコン窒化膜108部分の線幅W1 、シリコン層10
7の厚さdおよびテーパ角によって決定される。
【0053】図2に示す本実施形態のマスクによれば、
シリコン窒化膜108上に線幅W2のレジストを形成で
きない場合にも、線幅W1 のレジストを形成することが
できれば、線幅W1 よりも縮小された線幅W2 でマスク
パターンを形成することができる。ここで、アパーチャ
ーのテーパ角が一定であることから、線幅W1 は高精度
に縮小される。
【0054】次に、本実施形態のステンシルマスクの製
造方法を説明する。本実施形態のステンシルマスクを製
造するには、まず、図3(a)に示すように、表面が
(100)面であるSOIウェハ124の表面に、メン
ブレン支持層としてシリコン窒化膜108を形成する。
【0055】SOIウェハ124はシリコンウェハ10
2上に、シリコン酸化膜109を介してシリコン層10
7を有する。シリコンウェハ102の厚さは例えば72
5μmである。シリコン酸化膜109の厚さは例えば1
00nmである。シリコン層107の厚さは例えば50
nmである。シリコン層107の厚さは、ステンシルマ
スクを使用してEPLを行う際の電子線のエネルギー
や、アパーチャーの線幅変換量(W1 −W2 )に応じて
適宜変更してもよい。シリコン層107の表面は(10
0)面である。
【0056】シリコン窒化膜108は例えば化学気相成
長(CVD;chemical vapor deposition)により形成す
る。シリコン窒化膜108の厚さは例えば500nmと
する。メンブレン支持層はシリコン層107にエッチン
グを行う際のエッチャントでエッチングされず、かつチ
ップ領域に対応する大きさ(例えば25mm角)のメン
ブレンを支持できる材料であれば、他の材料に変更する
こともできる。
【0057】シリコン層107用のエッチャントとして
例えば水酸化カリウム(KOH)またはテトラメチルア
ンモニウムヒドロキシド(TMAH;tetramethylammon
iumhydroxide)を用いる場合、シリコン窒化膜のかわり
に例えばシリコン酸化膜、シリコン酸化窒化膜、ダイア
モンド、DLC(diamond like carbon)、金属等の層を
100〜3000nm程度の厚さで形成してもよい。
【0058】次に、図3(b)に示すように、シリコン
窒化膜108上にレジスト118を形成する。レジスト
118の間隔W1 は、図2に示すシリコン層107の下
端の線幅W2 よりも広くする。続いて、レジスト118
をマスクとしてシリコン窒化膜108にエッチングを行
うことにより、レジスト118のパターンがシリコン窒
化膜108に転写される。このエッチングは、例えばC
4 等を用いたドライエッチングとする。その後、レジ
スト118を除去する。
【0059】次に、図3(c)に示すように、シリコン
窒化膜108をマスクとしてシリコン層107にウェッ
トエッチングを行う。例えば濃度30wt%、温度70
℃のKOH溶液にウェハを浸漬した場合、(100)面
シリコンのエッチングレートが797/分であるのに対
して、(111)面シリコンのエッチングレートは5n
m/分と極端に遅い。
【0060】すなわち、シリコン層107の垂直方向に
は速やかにエッチングが進行するのに対し、シリコン窒
化膜108近傍ではエッチングがほとんど進行しない。
したがって、シリコン層107におけるエッチング断面
は(111)面に相当するテーパ状となり、この(11
1)面はシリコン層107の(100)面に対して5
4.7°の角度をなす(図2参照)。
【0061】その結果、シリコン層107の下端におけ
る線幅W2 は、レジスト118またはシリコン窒化膜1
08の線幅W1 よりも狭くなる。シリコン層107の厚
さをdとしたとき、 W2 =W1 −2d/tan54.7° と表され、線幅W1 はシリコン層107の厚さdに応じ
て線幅W2 に縮小される。
【0062】本実施形態においては、シリコン層107
の厚さdが50nmであることから、例えばレジスト1
18またはシリコン窒化膜108の線幅W1 を105.
8nmとすることにより、W2 =35nmの微細なパタ
ーンが高精度に形成される。上記のように結晶面による
エッチングレートの違いを利用して、アパーチャーを形
成した場合、アパーチャーの断面形状を原子層オーダー
で平坦にしたり、アパーチャーを所定のテーパ角の断面
形状で加工したりすることができる。
【0063】シリコン層107にウェットエッチングを
行うときのエッチャントにTMAH溶液を用いても、結
晶面に応じてエッチングレートが変化する。例えば濃度
20wt%、温度80℃のTMAH溶液にウェハを浸漬
した場合、シリコンのエッチングレートは(100)面
で603nm/分、(111)面で17nm/分とな
る。したがって、KOH溶液を用いる場合と同様に、特
定の結晶面に選択的にエッチングを行い、アパーチャー
断面の平坦性や形状を高精度に制御することができる。
【0064】次に、図4(d)に示すように、シリコン
ウェハ102に裏面側からレジスト(不図示)をマスク
としてエッチングを行い、ストラット104を形成す
る。裏面側シリコン酸化膜116は必ずしも設ける必要
はないが、裏面側シリコン酸化膜116を形成せずにド
ライエッチングを行うと、シリコンウェハ102のエッ
チングが終了する前にレジストがエッチングされて消失
し、ストラットを形成できなくなる場合がある。したが
って、エッチングマスクとして裏面側シリコン酸化膜1
16が設けられる。
【0065】次に、図4(e)に示すように、メンブレ
ン103部分のシリコン酸化膜109を除去する。シリ
コン酸化膜109は、例えばフッ酸を用いたウェットエ
ッチングにより除去できる。このウェットエッチングに
より、裏面側シリコン酸化膜116も除去される。
【0066】次に、図4(f)に示すように、マスクの
一方の面にスパッタ法や真空蒸着法などのPVDを行
い、第2の金属層122および第3の金属層123を形
成する。第2および第3の金属層122、123の材料
としては、例えば白金、パラジウム、金、アルミニウ
ム、チタン、モリブデン、クロム、イリジウム、タング
ステン等の金属を用いる。また、これらの金属層を形成
せず、金属以外の材料からなる導電層をPVDにより形
成してもよい。
【0067】第2および第3の金属層122、123の
厚さは、ステンシルマスクを使用してEPLを行う際の
電子線のエネルギーに応じて、シリコン層107の強度
が十分に補強される範囲で設定する。第2および第3の
金属層122、123の厚さは、例えば5〜200nm
程度とする。電子線の加速電圧を2keVとするLEE
PLの場合には、第2の金属層122の厚さを20〜3
0nm程度とすることが望ましい。
【0068】その後、図1に示すように、マスクの他方
の面に同様にPVDを行い、第1の金属層121を形成
する。第1の金属層121の材料としては、第2および
第3の金属層122、123と同様の金属を用いること
ができる。また、第1の金属層121の厚さは、第2お
よび第3の金属層122、123と同様に設定する。但
し、第2および第3の金属層122、123の厚さと第
1の金属層121の厚さは異なっていてもよい。
【0069】以上の工程により、図1に示すステンシル
マスク101が得られる。上記の本実施形態のマスクの
製造方法によれば、シリコン窒化膜108およびシリコ
ン層107にエッチングを行ってアパーチャー105を
形成した後、シリコンウェハ102にエッチングを行っ
てストラット104を形成する。しかしながら、実施形
態1と同様に、シリコンウェハ102にエッチングを行
ってストラット104を形成してから、シリコン窒化膜
108およびシリコン層107にエッチングを行うこと
もできる。
【0070】本実施形態の半導体装置の製造方法は、上
記の本実施形態のマスクの製造方法に従ってステンシル
マスクを作製し、作製されたマスクを用いてLEEPL
を行う工程を含む。本実施形態の半導体装置の製造方法
によれば、微細パターンが高精度に形成されたマスクを
用いてEPLを行うため、LSIパターンのパターン欠
陥を低減できる。
【0071】(実施形態2)図5は本実施形態のマスク
の断面図である。図5に示すように、本実施形態のステ
ンシルマスク131はストラット104の形状を除き、
実施形態1のステンシルマスク101と共通の構造を有
する。したがって、メンブレン103の構成や、アパー
チャー部分の構造は図2と同様である。
【0072】本実施形態のステンシルマスク131は、
ストラット104がウェットエッチングにより形成され
る。この場合、ストラット104を形成する前にシリコ
ン窒化膜108およびシリコン層107にアパーチャー
を形成すると、ストラット104を形成する際に、アパ
ーチャー部分のシリコン層107を保護する必要が生じ
る。したがって、ストラット104をウェットエッチン
グにより形成する場合は、アパーチャー105を形成す
る前にストラット104を形成することが望ましい。
【0073】以下、本実施形態のステンシルマスクの製
造方法を説明する。本実施形態のステンシルマスク13
1を製造するには、まず、実施形態1の図3(a)に示
す工程と同様に、図6(a)に示すように、表面が(1
00)面であるSOIウェハ124の表面に、メンブレ
ン支持層としてシリコン窒化膜108を形成する。
【0074】次に、図6(b)に示すように、シリコン
ウェハ102の裏面にストラットのパターンでレジスト
を形成する。レジストをマスクとして、シリコンウェハ
102にウェットエッチングを行う。これにより、スト
ラット104が形成される。このウェットエッチングに
は、エッチャントとして例えばKOHやTMAH等を用
いる。このエッチングにおいてシリコン酸化膜109は
エッチングストッパー層となる。エッチング後、レジス
トを除去する。
【0075】次に、実施形態1の図3(b)および
(c)に示す工程と同様に、図6(c)に示すように、
シリコン窒化膜108およびシリコン層107にエッチ
ングを行う。シリコン窒化膜108には、レジスト(不
図示)をマスクとするドライエッチングを行う。
【0076】一方、シリコン層107にはシリコン窒化
膜108をマスクとしてウェットエッチングを行う。こ
のウェットエッチングには、エッチャントとして例えば
KOHやTMAH等を用いる。これにより、アパーチャ
ーの断面形状を原子層オーダーで平坦にしたり、断面の
テーパ角を高精度に制御したりすることが可能である。
【0077】次に、実施形態1の図4(e)に示す工程
と同様に、メンブレン103部分のシリコン酸化膜10
9を除去する。その後、実施形態1の図4(f)に示す
工程と同様に、マスクの一方の面に第2および第3の金
属層122、123を形成する。さらに、マスクの他方
の面に第1の金属層121を形成することにより、図5
に示すステンシルマスク131が得られる。
【0078】(実施形態3)図7は本実施形態のマスク
の断面図であり、図8は図7のアパーチャー部分を拡大
した図である。本実施形態のステンシルマスクは、EP
Lの一つであるLEEPLに好適に用いられる。
【0079】図7に示すように、本実施形態のステンシ
ルマスク141はシリコンウェハ102上に、所定の大
きさのメンブレン103を有する。本実施形態の場合、
メンブレン103の大きさは例えば25mm角とする。
メンブレン103の周囲にはストラット104が形成さ
れている。メンブレン103には、マスクパターンに対
応するアパーチャー105が形成されている。メンブレ
ン103にアパーチャーを形成することにより、メンブ
レン103の機械的強度は低下する。ストラット104
はステンシルマスク141の機械的強度を補強するため
の支持体として作用する。
【0080】本実施形態のステンシルマスク141によ
れば、メンブレン103はシリコン層106と、シリコ
ン層106上に形成されたシリコン層107と、シリコ
ン層107上に形成されたシリコン窒化膜108との3
層からなる。シリコン窒化膜108は、メンブレン10
3の機械的強度を向上させるためのメンブレン支持層と
して設けられる。また、図示しないが、シリコン層10
6に導電性をもたせ、ステンシルマスク141のチャー
ジアップを防止する目的で、シリコン層106に不純物
をドープしたり、シリコン層106表面に導電層を形成
したりしてもよい。
【0081】図7に示すように、メンブレン103を含
むシリコン層106と、ストラット104との間にはシ
リコン酸化膜109が形成されている。シリコン酸化膜
109はシリコンウェハ102の裏面にエッチングを行
ってストラット104を形成する工程において、エッチ
ングストッパー層として用いられる。
【0082】図8に示すように、シリコン層106とシ
リコン層107との界面において、シリコン層106の
表面は(110)面である。シリコン層107とシリコ
ン窒化膜108との界面において、シリコン層107の
表面は(100)面である。また、アパーチャー105
内に露出するシリコン層106の表面は(111)面で
ある。一方、アパーチャー105内に露出するシリコン
層107の表面は(111)面である。
【0083】本実施形態のステンシルマスクによれば、
メンブレン材料の結晶面方位を考慮してアパーチャー1
05が形成される。シリコン層106の表面である(1
10)面と、シリコン層107の断面である(111)
面とのなす角度は54.7°であり、シリコン層106
の断面である(111)面はマスク表面に対してほぼ垂
直に加工される。
【0084】このように、メンブレン材料の結晶面方位
を利用してアパーチャー105のテーパ角を制御するた
め、パターンをさらに微細化した場合にもテーパ角を一
定にすることができる。マスクパターンの線幅W2 は、
シリコン窒化膜108部分の線幅W1 、シリコン層10
7の厚さdおよびテーパ角によって決定される。
【0085】図8に示す本実施形態のマスクによれば、
シリコン窒化膜108上に線幅W2のレジストを形成で
きない場合にも、線幅W1 のレジストを形成することが
できれば、線幅W1 よりも縮小された線幅W2 でマスク
パターンを形成することができる。ここで、アパーチャ
ーのテーパ角が一定であることから、線幅W1 は高精度
に縮小される。
【0086】次に、本実施形態のステンシルマスクの製
造方法を説明する。本実施形態のステンシルマスクを製
造するには、まず、図9(a)および(b)に示すよう
に、SOIウェハ111と多層シリコンウェハ112と
を貼り合わせ、ウェハ115を形成する。このときの貼
り合わせ面は、SOIウェハ111側が(110)面で
あり、多層シリコンウェハ112側が(100)面であ
る。
【0087】SOIウェハ111はシリコンウェハ10
2上に、シリコン酸化膜109を介してシリコン層10
6を有する。シリコンウェハ102の厚さは例えば72
5μmである。シリコン酸化膜109の厚さは例えば1
00nmである。シリコン層106の厚さは例えば10
0nmである。シリコン層106の表面は(110)面
である。
【0088】多層シリコンウェハ112はシリコンウェ
ハ113上に、多孔質シリコン層114を介してシリコ
ン層107を有する。シリコンウェハ113の厚さは例
えば725μmである。多孔質シリコン層114の厚さ
は例えば300nmである。シリコン層107の厚さは
例えば50nmである。シリコン層107の表面は(1
00)面である。
【0089】SOIウェハ111のシリコン層106の
厚さは、ステンシルマスクを使用してEPLを行う際の
電子線のエネルギーに応じて適宜変更する。電子線の加
速電圧が2keVの場合には、シリコン層106の厚さ
を100〜200nm程度の範囲にすることが望まし
い。
【0090】多層シリコンウェハ112の多孔質シリコ
ン層114は、シリコンウェハ113にフッ酸溶液中で
陽極化成を行って形成する。具体的には、フッ酸とエタ
ノールを含む溶液中で、単結晶シリコンウェハ113を
陽極として電流を流す。これにより、シリコンウェハ1
13の表面に数nm径の微細孔が形成される。多孔質の
構造は溶液の濃度、電流密度やシリコンの比抵抗によっ
て制御される。また、電流を流す時間に応じて、多孔質
シリコン層114の厚さが決定される。陽極化成により
シリコンウェハ113の表面を多孔質化した後、エピタ
キシャル成長によりシリコン層107を形成する。
【0091】その後、SOIウェハ111と多層シリコ
ンウェハ112とを貼り合わせる。ウェハを貼り合わせ
るには、それぞれのウェハを洗浄してから、室温で表面
を接触させ、ファンデルワールス力により結合させる。
その後、熱処理を行って共有結合を形成させ、貼り合わ
せを強固にする。
【0092】SOIウェハ111のシリコン酸化膜10
9と、多層シリコンウェハ112の多孔質シリコン層1
14は、後述するようにエッチングストッパー層として
用いられる。したがって、シリコン層107の結晶性が
低下しなければ、他の材料に変更することも可能であ
る。
【0093】次に、図10(c)に示すように、ウェハ
115の表面のシリコンウェハ113および多孔質シリ
コン層114を除去する。これらの層を除去するには、
ウェハ115の表面から多孔質シリコン層114が露出
するまで表面研削を行ってから、エッチングにより多孔
質シリコン層114を選択的に除去する。
【0094】このエッチングはエッチング液として例え
ばフッ酸と硝酸の混合液を用い、室温で行うことができ
る。多孔質シリコンは単結晶シリコンに比較してエッチ
ング速度が著しく速く、単結晶シリコンに対する多孔質
シリコンのエッチング選択比を例えば10万程度にする
ことも可能である。したがって、下地のシリコン層10
7に損傷を与えずに、多孔質シリコン層114のみ除去
することができる。以上の工程により、シリコンウェハ
102上に互いに結晶面の異なるシリコン層106、1
07が積層される。
【0095】次に、図10(d)に示すように、シリコ
ン層107の(100)面上にメンブレン支持層として
シリコン窒化膜108を形成する。シリコン窒化膜10
8は例えばCVDにより形成する。シリコン窒化膜10
8の厚さは例えば500nmとする。
【0096】メンブレン支持層はシリコン層106、1
07にエッチングを行う際のエッチャントでエッチング
されず、かつチップ領域に対応する大きさ(例えば25
mm角)のメンブレンを支持できる材料であれば、他の
材料に変更することもできる。シリコン層106、10
7用のエッチャントとして例えばKOHまたはTMAH
を用いる場合、シリコン窒化膜のかわりに例えばシリコ
ン酸化膜を用いることもできる。また、メンブレンを支
持できる範囲であればメンブレン支持層の厚さを変更す
ることもできる。例えば、メンブレン支持層としてシリ
コン窒化膜あるいはシリコン酸化膜を400〜800n
m程度の厚さで形成してもよい。
【0097】次に、図10(e)に示すように、ウェハ
115の裏面に裏面側シリコン酸化膜116を形成し、
その表面にストラットのパターンでレジスト117を形
成する。実施形態1において前述したように、ストラッ
ト104の形成をドライエッチングにより行う場合、エ
ッチングが終了する前にレジストが消失する可能性があ
る。これを防止するため、ストラットのパターンでレジ
ストを形成する前に、予め裏面側シリコン酸化膜116
を設けてもよい。
【0098】レジスト117をマスクとして裏面側シリ
コン酸化膜116にエッチングを行ってから、図11
(f)に示すように、必要に応じてレジスト117を除
去する。あるいは、レジスト117を残したままシリコ
ンウェハ102にエッチングを行うこともできる。
【0099】次に、図11(g)に示すように、裏面側
シリコン酸化膜116(あるいはレジスト117が残っ
ている場合にはレジスト117)をマスクとして、シリ
コンウェハ102にエッチングを行う。これにより、ス
トラット104が形成される。このエッチングにおいて
シリコン酸化膜109はエッチングストッパー層とな
る。等倍投影系のLEEPL用マスクの場合、矢印で示
すメンブレン領域は、チップ領域に対応する。
【0100】このエッチングは、例えばSF6 やNF3
等のフッ素系ガスを用いたドライエッチングや、KOH
等を用いたウェットエッチングとする。SOIウェハ1
11のシリコンウェハ102表面が(110)面である
場合には、ウェットエッチングによりストラット104
を形成すると、ストラット104の断面が(111)面
となり、ストラット断面を垂直に加工することができ
る。
【0101】次に、図11(h)に示すように、シリコ
ン窒化膜108上にレジスト118を形成する。レジス
ト118の間隔W1 は、図8に示すシリコン層106の
線幅W2 よりも広くする。続いて、レジスト118をマ
スクとしてシリコン窒化膜108にエッチングを行うこ
とにより、レジスト118のパターンがシリコン窒化膜
108に転写される。このエッチングは、例えばCF4
等を用いたドライエッチングとする。その後、図12
(i)に示すように、レジスト118を除去する。
【0102】次に、図12(j)に示すように、シリコ
ン窒化膜108をマスクとしてシリコン層107にウェ
ットエッチングを行う。例えば濃度30wt%、温度7
0℃のKOH溶液にウェハを浸漬した場合、(100)
面シリコンのエッチングレートが797nm/分である
のに対して、(111)面シリコンのエッチングレート
は5nm/分と極端に遅い。
【0103】すなわち、シリコン層107の垂直方向に
は速やかにエッチングが進行するのに対し、シリコン窒
化膜108近傍ではエッチングがほとんど進行しない。
したがって、シリコン層107におけるエッチング断面
は(111)面に相当するテーパ状となり、この(11
1)面はシリコン層107の(100)面に対して5
4.7°の角度をなす(図8参照)。
【0104】その結果、シリコン層106とシリコン層
107との界面におけるシリコン層107の線幅W2
は、レジスト118またはシリコン窒化膜108の線幅
1 よりも狭くなる。シリコン層107の厚さをdとし
たとき、W2 =W1 −2d/tan54.7°と表さ
れ、線幅W1 はシリコン層107の厚さdに応じて線幅
2 に縮小される。本実施形態においては、シリコン層
107の厚さdが50nmであることから、例えばレジ
スト118またはシリコン窒化膜108の線幅W1 を1
05.8nmとすることにより、W2 =35nmの微細
なパターンが高精度に形成される。
【0105】引き続き、KOH溶液にウェハ115を浸
漬し、図12(k)に示すように、シリコン層106に
ウェットエッチングを行う。シリコン層107のエッチ
ング断面である(111)面のエッチングレートが5n
m/分であるのに対し、シリコン層106表面の(11
0)面のエッチングレートは1455nm/分と桁違い
に速い。したがって、シリコン層106の(110)面
が選択的にエッチングされる。
【0106】また、シリコン層106部分のアパーチャ
ー105については、アパーチャー105壁面が(11
1)面となるため、水平方向へのエッチングはほとんど
進行しない。これにより、シリコン層106部分ではア
パーチャー105の垂直な断面形状が得られる。上記の
ように結晶面によるエッチングレートの違いを利用し
て、アパーチャーを形成した場合、アパーチャーの断面
形状を原子層オーダーで平坦にしたり、アパーチャーを
垂直な断面形状で加工したりすることができる。
【0107】シリコン層107、106にウェットエッ
チングを行うときのエッチャントにTMAH溶液を用い
ても、結晶面に応じてエッチングレートが変化する。例
えば濃度20wt%、温度80℃のTMAH溶液にウェ
ハを浸漬した場合、シリコンのエッチングレートは(1
00)面で603nm/分、(110)面で1114n
m/分、(111)面で17nm/分となる。したがっ
て、KOH溶液を用いる場合と同様に、特定の結晶面に
選択的にエッチングを行い、アパーチャー断面の平坦性
や形状を高精度に制御することができる。
【0108】図12(k)に示すように、シリコン層1
06にエッチングを行った後、メンブレン103部分の
シリコン酸化膜109を除去する。シリコン酸化膜10
9は、例えばフッ酸を用いたウェットエッチングにより
除去できる。以上の工程により、図7に示すステンシル
マスク141が得られる。
【0109】また、図示しないが、上記の本実施形態の
マスクの製造方法において、SOIウェハ111と多層
シリコンウェハ112とを貼り合わせる前に、少なくと
も一方のウェハの表面を酸化してからウェハ同士を貼り
合わせてもよい。その場合、シリコン層107のエッチ
ング工程とシリコン層106のエッチング工程との間に
シリコン酸化膜のエッチングを追加する。
【0110】本実施形態の半導体装置の製造方法は、上
記の本実施形態のマスクの製造方法に従ってステンシル
マスクを作製し、作製されたマスクを用いてLEEPL
を行う工程を含む。本実施形態の半導体装置の製造方法
によれば、微細パターンが高精度に形成されたマスクを
用いてEPLを行うため、LSIパターンのパターン欠
陥を低減できる。
【0111】(実施形態4)実施形態3のステンシルマ
スク141においては、シリコン層107を形成するこ
とにより、レジスト118(図11(h)参照)の間隔
1 よりも狭い線幅W2 が得られるが、レジストに直
接、微細なパターンを形成できる場合には、シリコン層
107を設けなくてもよい。
【0112】図13は本実施形態のマスクの断面図であ
り、図14は図13のアパーチャー部分を拡大した図で
ある。図13に示すように、本実施形態のステンシルマ
スク151はシリコン層107が形成されていないこと
を除き、実施形態3のステンシルマスクと共通の構造を
有する。
【0113】また、図14に示すように、シリコン層1
06とシリコン窒化膜108との界面において、シリコ
ン層106の表面は(110)面である。これにより、
アパーチャー105内に露出するシリコン層106の表
面は(111)面となり、アパーチャー105がマスク
表面に対してほぼ垂直に加工される。すなわち、シリコ
ン窒化膜108のエッチングマスクとなるレジストと、
シリコン層106の線幅W3 との変換差は極めて小さ
い。
【0114】本実施形態のステンシルマスク151を製
造する場合、ウェハの貼り合わせが不要であり、まず、
図15(a)に示すように、SOIウェハ111上にシ
リコン窒化膜108を形成する。実施形態3と同様に、
SOIウェハ111はシリコンウェハ102上に、シリ
コン酸化膜109を介してシリコン層106を有する。
また、シリコン窒化膜108はシリコン酸化膜等に変更
してもよい。
【0115】次に、図15(b)に示すように、ストラ
ットのパターンで裏面側シリコン酸化膜116を形成す
る。続いて、シリコンウェハ102にエッチングを行
い、ストラット104を形成する。その後、図15
(c)に示すように、シリコン窒化膜108にドライエ
ッチングを行い、アパーチャー105の一部を形成す
る。
【0116】次に、図15(d)に示すように、シリコ
ン層106に例えばKOHまたはTMAH溶液を用いた
ウェットエッチングを行い、アパーチャー105を形成
する。その後、メンブレン103部分のシリコン酸化膜
109を除去することにより、図13に示すステンシル
マスク151が得られる。
【0117】(実施形態5)図7に示す実施形態3のス
テンシルマスク141には、メンブレン支持層として例
えばシリコン窒化膜108が形成されるが、メンブレン
支持層を形成しなくてもメンブレン103の強度が十分
に得られる場合には、メンブレン支持層を形成しなくて
もよい。
【0118】図16および図17は本実施形態のステン
シルマスクの断面図である。図16のステンシルマスク
161は実施形態3のステンシルマスク141からシリ
コン窒化膜108を除いたものである。図17のステン
シルマスク171は実施形態4のステンシルマスク15
1からシリコン窒化膜108を除いたものである。
【0119】これらのステンシルマスク161、171
を製造する場合、例えばシリコン窒化膜のようなメンブ
レン支持層を形成せずに、シリコン層106またはシリ
コン層107上にレジストを形成し、レジストをマスク
としてシリコン層106、107にエッチングを行う。
あるいは、メンブレン支持層を積層した状態でシリコン
層106、107にアパーチャーを形成し、その後、リ
ソグラフィにステンシルマスクを使用する前にメンブレ
ン支持層を除去する。
【0120】上記の本発明の実施形態のマスクおよびそ
の製造方法によれば、微細なマスクパターンを高精度に
形成することが可能となる。また、本発明の実施形態の
半導体装置の製造方法によれば、EPLにおいて微細な
パターンを高精度に転写することが可能となる。
【0121】本発明のマスクおよびその製造方法と半導
体装置の製造方法の実施形態は、上記の説明に限定され
ない。例えば、本発明のマスクの製造方法を、PREV
AIL等のLEEPL以外のEPL用ステンシルマスク
や、可変成形型電子線直接描画機用マスク、あるいはイ
オンビームリソグラフィ用マスクやX線リソグラフィ用
マスク等の他のマスクの製造に適用することもできる。
あるいは、本発明のマスクをリソグラフィ以外に、例え
ばイオン注入等、荷電粒子を局所的に照射するプロセス
に適用することも可能である。その他、本発明の要旨を
逸脱しない範囲で、種々の変更が可能である。
【0122】
【発明の効果】本発明のマスクによれば、アパーチャー
の断面形状や断面の平坦性が高精度に制御され、微細な
マスクパターンが高精度に形成される。本発明のマスク
の製造方法によれば、リソグラフィ用マスクに微細パタ
ーンを高精度に形成することが可能となる。本発明の半
導体装置の製造方法によれば、リソグラフィ工程におい
て微細パターンを高精度に転写することが可能となる。
【図面の簡単な説明】
【図1】図1は本発明の実施形態1に係るマスクの断面
図である。
【図2】図2は図1のアパーチャー部分の拡大図であ
る。
【図3】図3(a)〜(c)は本発明の実施形態1に係
るマスクの製造方法の製造工程を示す断面図である。
【図4】図4(d)〜(f)は本発明の実施形態1に係
るマスクの製造方法の製造工程を示す断面図である。
【図5】図5は本発明の実施形態2に係るマスクの断面
図である。
【図6】図6(a)〜(c)は本発明の実施形態2に係
るマスクの製造方法の製造工程を示す断面図である。
【図7】図7は本発明の実施形態3に係るマスクの断面
図である。
【図8】図8は図7のアパーチャー部分の拡大図であ
る。
【図9】図9(a)および(b)は本発明の実施形態3
に係るマスクの製造方法の製造工程を示す断面図であ
る。
【図10】図10(c)〜(e)は本発明の実施形態3
に係るマスクの製造方法の製造工程を示す断面図であ
る。
【図11】図11(f)〜(h)は本発明の実施形態3
に係るマスクの製造方法の製造工程を示す断面図であ
る。
【図12】図12(i)〜(k)は本発明の実施形態3
に係るマスクの製造方法の製造工程を示す断面図であ
る。
【図13】図13は本発明の実施形態4に係るマスクの
断面図である。
【図14】図14は図13のアパーチャー部分の拡大図
である。
【図15】図15(a)〜(d)は本発明の実施形態4
に係るマスクの製造方法の製造工程を示す断面図であ
る。
【図16】図16は本発明の実施形態5に係るマスクの
断面図である。
【図17】図17は本発明の実施形態5に係るマスクの
断面図である。
【図18】図18は従来のマスクの断面図である。
【図19】図19(a)〜(d)は従来のマスクの製造
方法の製造工程を示す断面図である。
【符号の説明】
101、131、141、151、161、171、2
01…ステンシルマスク、102、202…シリコンウ
ェハ、103、203…メンブレン、104、204…
ストラット、105、205…アパーチャー、106、
107、206…シリコン層、108…シリコン窒化
膜、109、207…シリコン酸化膜、111、12
4、211…SOIウェハ、112…多層シリコンウェ
ハ、113…シリコンウェハ、114…多孔質シリコン
層、115…ウェハ、116、212…裏面側シリコン
酸化膜、117、118、213、214…レジスト、
121…第1の金属層、122…第2の金属層、123
…第3の金属層。

Claims (35)

    【特許請求の範囲】
  1. 【請求項1】表面に平行に第1の格子面を有する単結晶
    膜と、 少なくとも前記単結晶膜を含む薄膜と、 前記薄膜の一部に形成された、荷電粒子線が透過する孔
    と、 前記単結晶膜部分の前記孔の壁面を構成し、前記第1の
    格子面に比較してエッチング速度を遅くすることが可能
    である第2の格子面と、 前記薄膜の一方の面の一部に、前記孔を透過した前記荷
    電粒子線を遮断しないように形成された薄膜支持部とを
    有するマスク。
  2. 【請求項2】前記単結晶膜はシリコン単結晶膜であり、 前記第1の格子面は(100)面であり、 前記第2の格子面は(111)面である請求項1記載の
    マスク。
  3. 【請求項3】前記薄膜は前記単結晶膜上に薄膜支持層を
    さらに有する請求項2記載のマスク。
  4. 【請求項4】前記薄膜は表面に薄膜支持導電層をさらに
    有する請求項3記載のマスク。
  5. 【請求項5】前記薄膜支持導電層は、前記単結晶膜の前
    記薄膜支持層が形成されていない側の面に形成された第
    1の導電層を含む請求項4記載のマスク。
  6. 【請求項6】前記薄膜支持導電層は、前記単結晶膜上に
    前記薄膜支持層を介して形成された第2の導電層を含む
    請求項4記載のマスク。
  7. 【請求項7】前記薄膜支持導電層は、前記孔の壁面に形
    成された第3の導電層を含む請求項4記載のマスク。
  8. 【請求項8】前記単結晶膜はシリコン単結晶膜であり、 前記第1の格子面は(110)面であり、 前記第2の格子面は(111)面である請求項1記載の
    マスク。
  9. 【請求項9】前記薄膜は前記単結晶膜上に薄膜支持層を
    さらに有する請求項8記載のマスク。
  10. 【請求項10】前記荷電粒子線は電子線である請求項1
    記載のマスク。
  11. 【請求項11】表面に平行に第1の格子面を有する第1
    の単結晶膜と、 前記第1の単結晶膜上に形成された前記第1の単結晶膜
    と結晶軸が異なる第2の単結晶膜であって、表面に平行
    に第2の格子面を有する前記第2の単結晶膜と、 少なくとも前記第1の単結晶膜と前記第2の単結晶膜と
    を含む薄膜と、 前記薄膜の一部に形成された、荷電粒子線が透過する孔
    と、 前記第1の単結晶膜部分の前記孔の壁面を構成し、前記
    第1の格子面および前記第2の格子面に比較してエッチ
    ング速度を遅くすることが可能である第3の格子面と、 前記第2の単結晶膜部分の前記孔の壁面を構成し、前記
    第1の格子面および前記第2の格子面に比較してエッチ
    ング速度を遅くすることが可能である第4の格子面と、 前記薄膜の前記第1の単結晶膜側の面の一部に、前記孔
    を透過した前記荷電粒子線を遮断しないように形成され
    た薄膜支持部とを有するマスク。
  12. 【請求項12】前記第1の単結晶膜は第1のシリコン単
    結晶膜であり、 前記第2の単結晶膜は第2のシリコン単結晶膜であり、 前記第1の格子面は(110)面であり、 前記第2の格子面は(100)面であり、 前記第3の格子面は(111)面であり、 前記第4の格子面は(111)面である請求項11記載
    のマスク。
  13. 【請求項13】前記薄膜は前記第2のシリコン単結晶膜
    上に薄膜支持層をさらに有する請求項12記載のマス
    ク。
  14. 【請求項14】前記荷電粒子線は電子線である請求項1
    1記載のマスク。
  15. 【請求項15】基板の一方の面上に、表面に平行に第1
    の格子面を有する単結晶膜を形成する工程と、 前記基板の他方の面側から前記基板の一部を除去し、薄
    膜支持部を形成する工程と、 前記第1の格子面が第2の格子面に対して選択的にエッ
    チングされる条件で前記単結晶膜にエッチングを行うこ
    とにより、荷電粒子線が透過する孔であって、壁面が前
    記第2の格子面である前記孔を前記単結晶膜に形成する
    工程とを有するマスクの製造方法。
  16. 【請求項16】前記単結晶膜を形成した後、前記単結晶
    膜上に薄膜支持層を形成する工程と、 前記孔を前記単結晶膜に形成する前に、前記孔上の前記
    薄膜支持層にエッチングを行う工程とをさらに有する請
    求項15記載のマスクの製造方法。
  17. 【請求項17】前記単結晶膜はシリコン単結晶膜であ
    り、 前記第1の格子面は(100)面であり、 前記第2の格子面は(111)面である請求項16記載
    のマスクの製造方法。
  18. 【請求項18】前記孔を形成した後、前記単結晶膜と前
    記薄膜支持層の少なくとも一方の表面に、薄膜支持導電
    層を形成する工程をさらに有する請求項17記載のマス
    クの製造方法。
  19. 【請求項19】前記薄膜支持導電層を形成する工程は、
    物理的蒸着(PVD;physical vapordeposition)を含
    む請求項18記載のマスクの製造方法。
  20. 【請求項20】前記薄膜支持導電層を形成する工程は、
    前記単結晶膜の前記薄膜支持層が形成されていない側の
    面に第1の導電層を形成する工程を含む請求項18記載
    のマスクの製造方法。
  21. 【請求項21】前記薄膜支持金属層を形成する工程は、
    前記薄膜支持層上に第2の導電層を形成する工程を含む
    請求項18記載のマスクの製造方法。
  22. 【請求項22】前記薄膜支持金属層を形成する工程は、
    前記孔の壁面に第3の導電層を形成する工程を含む請求
    項18記載のマスクの製造方法。
  23. 【請求項23】前記単結晶膜はシリコン単結晶膜であ
    り、 前記第1の格子面は(110)面であり、 前記第2の格子面は(111)面である請求項16記載
    のマスクの製造方法。
  24. 【請求項24】前記単結晶膜を形成する工程において、
    前記基板上に前記単結晶膜とエッチング速度の異なるエ
    ッチングストッパー層を介して前記単結晶膜を形成し、 前記薄膜支持部を形成する工程は、前記エッチングスト
    ッパー層が露出するまで前記基板にエッチングを行う工
    程を含む請求項15記載のマスクの製造方法。
  25. 【請求項25】基板の一方の面上に、表面に平行に第1
    の格子面を有する第1の単結晶膜を形成する工程と、 前記第1の単結晶膜上に、前記第1の単結晶膜と結晶軸
    が異なる第2の単結晶膜であって、表面に平行に第2の
    格子面を有する前記第2の単結晶膜を形成する工程と、 前記基板の他方の面側から前記基板の一部を除去し、薄
    膜支持部を形成する工程と、 前記第2の格子面が、前記第2の単結晶膜の他の一つの
    格子面である第3の格子面に対して選択的にエッチング
    される条件で前記第2の単結晶膜にエッチングを行うこ
    とにより、荷電粒子線が透過する孔の一部であって、壁
    面が第3の格子面である第1の開口部を前記第2の単結
    晶膜に形成する工程と、 前記第1の格子面が、前記第1の単結晶膜の他の一つの
    格子面である第4の格子面に対して選択的にエッチング
    される条件で前記第1の単結晶膜にエッチングを行うこ
    とにより、前記孔の他の一部であって、壁面が第4の格
    子面である第2の開口部を前記第1の単結晶膜に形成す
    る工程とを有するマスクの製造方法。
  26. 【請求項26】前記第2の単結晶膜を形成した後、前記
    第2の単結晶膜上に薄膜支持層を形成する工程と、 前記第1の開口部を前記第2の単結晶膜に形成する前
    に、前記第1の開口部上の前記薄膜支持層にエッチング
    を行う工程とをさらに有する請求項25記載のマスクの
    製造方法。
  27. 【請求項27】前記第2の単結晶膜を形成する工程は、
    前記第2の単結晶膜を表面に有する第2の基板を、前記
    第1の単結晶膜と前記第2の単結晶膜とが接するよう
    に、前記基板に貼り合わせる工程と、 前記第2の単結晶膜を前記第1の単結晶膜上に残して、
    前記第2の基板を除去する工程とを有する請求項25記
    載のマスクの製造方法。
  28. 【請求項28】前記第2の基板を前記基板と貼り合わせ
    る前に、前記第2の基板と前記第2の単結晶膜との層間
    に犠牲膜を形成する工程をさらに有し、 前記第2の基板を除去する工程は、前記犠牲膜が露出す
    るまで前記第2の基板を研削する工程と、 前記犠牲膜をエッチングにより除去する工程とを含む請
    求項27記載のマスクの製造方法。
  29. 【請求項29】前記第1の単結晶膜は第1のシリコン単
    結晶膜であり、 前記第2の単結晶膜は第2のシリコン単結晶膜であり、 前記第1の格子面は(110)面であり、 前記第2の格子面は(100)面であり、 前記第3の格子面は(111)面であり、 前記第4の格子面は(111)面である請求項26記載
    のマスクの製造方法。
  30. 【請求項30】前記第1の単結晶膜を形成する工程にお
    いて、前記基板上に前記第1の単結晶膜とエッチング速
    度の異なるエッチングストッパー層を介して前記第1の
    単結晶膜を形成し、 前記薄膜支持部を形成する工程は、前記エッチングスト
    ッパー層が露出するまで前記基板にエッチングを行う工
    程を含む請求項25記載のマスクの製造方法。
  31. 【請求項31】所定のマスクパターンが形成されたマス
    クを介して、基板上に荷電粒子線を照射して、前記基板
    に前記マスクパターンを転写する工程を有する半導体装
    置の製造方法であって、 前記マスクは、表面に平行に第1の格子面を有する単結
    晶膜と、 少なくとも前記単結晶膜を含む薄膜と、 前記薄膜の一部に形成された、荷電粒子線が透過する孔
    と、 前記単結晶膜部分の前記孔の壁面を構成し、前記第1の
    格子面に比較してエッチング速度を遅くすることが可能
    である第2の格子面と、 前記薄膜の一方の面の一部に、前記孔を透過した前記荷
    電粒子線を遮断しないように形成された薄膜支持部とを
    有する半導体装置の製造方法。
  32. 【請求項32】前記単結晶膜はシリコン単結晶膜であ
    り、 前記第1の格子面は(100)面であり、 前記第2の格子面は(111)面である請求項31記載
    の半導体装置の製造方法。
  33. 【請求項33】前記単結晶膜はシリコン単結晶膜であ
    り、 前記第1の格子面は(110)面であり、 前記第2の格子面は(111)面である請求項31記載
    の半導体装置の製造方法。
  34. 【請求項34】所定のマスクパターンが形成されたマス
    クを介して、基板上に荷電粒子線を照射して、前記基板
    に前記マスクパターンを転写する工程を有する半導体装
    置の製造方法であって、 前記マスクは、表面に平行に第1の格子面を有する第1
    の単結晶膜と、 前記第1の単結晶膜上に形成された前記第1の単結晶膜
    と結晶軸が異なる第2の単結晶膜であって、表面に平行
    に第2の格子面を有する前記第2の単結晶膜と、 少なくとも前記第1の単結晶膜と前記第2の単結晶膜と
    を含む薄膜と、 前記薄膜の一部に形成された、荷電粒子線が透過する孔
    と、 前記第1の単結晶膜部分の前記孔の壁面を構成し、前記
    第1の格子面および前記第2の格子面に比較してエッチ
    ング速度を遅くすることが可能である第3の格子面と、 前記第2の単結晶膜部分の前記孔の壁面を構成し、前記
    第1の格子面および前記第2の格子面に比較してエッチ
    ング速度を遅くすることが可能である第4の格子面と、 前記薄膜の前記第1の単結晶膜側の面の一部に、前記孔
    を透過した前記荷電粒子線を遮断しないように形成され
    た薄膜支持部とを有する半導体装置の製造方法。
  35. 【請求項35】前記第1の単結晶膜は第1のシリコン単
    結晶膜であり、 前記第2の単結晶膜は第2のシリコン単結晶膜であり、 前記第1の格子面は(110)面であり、 前記第2の格子面は(100)面であり、 前記第3の格子面は(111)面であり、 前記第4の格子面は(111)面である請求項34記載
    の半導体装置の製造方法。
JP2001151159A 2001-05-21 2001-05-21 マスクおよびその製造方法と半導体装置の製造方法 Expired - Fee Related JP4655411B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001151159A JP4655411B2 (ja) 2001-05-21 2001-05-21 マスクおよびその製造方法と半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001151159A JP4655411B2 (ja) 2001-05-21 2001-05-21 マスクおよびその製造方法と半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002343710A true JP2002343710A (ja) 2002-11-29
JP4655411B2 JP4655411B2 (ja) 2011-03-23

Family

ID=18996057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001151159A Expired - Fee Related JP4655411B2 (ja) 2001-05-21 2001-05-21 マスクおよびその製造方法と半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4655411B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007588A (ja) * 2001-06-20 2003-01-10 Toppan Printing Co Ltd ステンシルマスク、その製造方法及び露光方法
JP2005012187A (ja) * 2003-05-27 2005-01-13 Shin Etsu Chem Co Ltd イオン注入用ステンシルマスク及びその作製方法
KR100501768B1 (ko) * 2002-11-30 2005-07-18 엘지전자 주식회사 X-선 마스크 및 그 제조 방법
JP2007201064A (ja) * 2006-01-25 2007-08-09 Dainippon Printing Co Ltd 荷電粒子線露光用マスクおよび製造方法
US7267911B2 (en) 2002-12-26 2007-09-11 Kabushiki Kaisha Toshiba Stencil mask and its manufacturing method
JP2007287897A (ja) * 2006-04-17 2007-11-01 Toyota Motor Corp ステンシルマスク
JP2008211031A (ja) * 2007-02-27 2008-09-11 Toyota Motor Corp ステンシルマスクの検査方法
JP2009188247A (ja) * 2008-02-07 2009-08-20 Toppan Printing Co Ltd ステンシルマスク用soi基板、ステンシルマスクブランクス、ステンシルマスク、ステンシルマスクの製造方法及びステンシルマスクを用いたパターン露光方法
US7623311B2 (en) 2005-03-18 2009-11-24 Kabushiki Kaisha Toshiba Recording media, recording and reproducing apparatus, and method for recording and reproducing
US7738213B2 (en) 2005-06-10 2010-06-15 Kabushiki Kaisha Toshiba Magnetic disk medium, reticle and magnetic recording and reproducing apparatus
US7746587B2 (en) 2006-03-06 2010-06-29 Kabushiki Kaisha Toshiba Magnetic recording apparatus and magnetic recording and reproducing apparatus

Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5518604A (en) * 1978-07-26 1980-02-08 Chiyou Lsi Gijutsu Kenkyu Kumiai Production of fine working mask
JPS63110635A (ja) * 1986-10-27 1988-05-16 Sharp Corp 電子ビ−ム描画装置用アパ−チヤ
JPH0473650A (ja) * 1990-07-13 1992-03-09 Fujikura Ltd 微細加工用マスク
JPH06120126A (ja) * 1992-09-30 1994-04-28 Toshiba Corp 荷電ビーム描画装置
JPH07254553A (ja) * 1994-03-16 1995-10-03 Canon Inc X線マスク構造体とその製造方法、及び該x線マスク構造体を用いたx線露光方法及びx線露光装置と該x線マスク構造体を用いて作製された半導体デバイス及び半導体デバイスの製造方法
JPH08315760A (ja) * 1995-05-23 1996-11-29 Hitachi Ltd ビーム成形絞りとその作成方法およびこれを用いた荷電粒子ビーム露光装置
JPH08330209A (ja) * 1995-05-30 1996-12-13 Nikon Corp パターン転写用マスク
JPH09162096A (ja) * 1995-12-05 1997-06-20 Toshiba Corp 荷電ビーム成形用アパーチャおよび荷電ビーム露光装置
JPH09213620A (ja) * 1996-01-31 1997-08-15 Hoya Corp 転写マスクの製造方法
JPH09265930A (ja) * 1996-03-28 1997-10-07 Toshiba Corp アパーチャ絞り、その製造方法、及びこれを用いた荷電ビーム描画装置
JPH10135104A (ja) * 1996-10-25 1998-05-22 Nikon Corp 荷電粒子線転写用マスクまたはx線転写用マスクの製造方法
JPH10207044A (ja) * 1997-01-24 1998-08-07 Toppan Printing Co Ltd 荷電ビーム露光用透過マスク
JPH10261584A (ja) * 1997-03-17 1998-09-29 Internatl Business Mach Corp <Ibm> マスク・フィールドを備えた膜マスクの製造方法
JPH10268506A (ja) * 1997-03-24 1998-10-09 Nec Corp 電子ビ−ム装置用マスク及びその製造方法
JPH10275773A (ja) * 1997-03-17 1998-10-13 Internatl Business Mach Corp <Ibm> 短波長放射によるリソグラフィのための膜マスク
JPH10289851A (ja) * 1997-04-14 1998-10-27 Nikon Corp 荷電粒子線露光装置
JPH1131655A (ja) * 1997-05-14 1999-02-02 Toshiba Corp マーク基板,マーク基板の製造方法,電子ビーム描画装置及び電子ビーム描画装置の光学系の調整方法
JPH1154409A (ja) * 1997-08-05 1999-02-26 Nikon Corp マスク作製用部材及びマスクの製造方法
JPH11354057A (ja) * 1998-06-05 1999-12-24 Nikon Corp ビーム成形開口及びそれを有する荷電粒子線投影装置
JP2000021729A (ja) * 1998-07-01 2000-01-21 Nec Corp 荷電ビーム一括露光用透過マスクおよびその製造方法

Patent Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5518604A (en) * 1978-07-26 1980-02-08 Chiyou Lsi Gijutsu Kenkyu Kumiai Production of fine working mask
JPS63110635A (ja) * 1986-10-27 1988-05-16 Sharp Corp 電子ビ−ム描画装置用アパ−チヤ
JPH0473650A (ja) * 1990-07-13 1992-03-09 Fujikura Ltd 微細加工用マスク
JPH06120126A (ja) * 1992-09-30 1994-04-28 Toshiba Corp 荷電ビーム描画装置
JPH07254553A (ja) * 1994-03-16 1995-10-03 Canon Inc X線マスク構造体とその製造方法、及び該x線マスク構造体を用いたx線露光方法及びx線露光装置と該x線マスク構造体を用いて作製された半導体デバイス及び半導体デバイスの製造方法
JPH08315760A (ja) * 1995-05-23 1996-11-29 Hitachi Ltd ビーム成形絞りとその作成方法およびこれを用いた荷電粒子ビーム露光装置
JPH08330209A (ja) * 1995-05-30 1996-12-13 Nikon Corp パターン転写用マスク
JPH09162096A (ja) * 1995-12-05 1997-06-20 Toshiba Corp 荷電ビーム成形用アパーチャおよび荷電ビーム露光装置
JPH09213620A (ja) * 1996-01-31 1997-08-15 Hoya Corp 転写マスクの製造方法
JPH09265930A (ja) * 1996-03-28 1997-10-07 Toshiba Corp アパーチャ絞り、その製造方法、及びこれを用いた荷電ビーム描画装置
JPH10135104A (ja) * 1996-10-25 1998-05-22 Nikon Corp 荷電粒子線転写用マスクまたはx線転写用マスクの製造方法
JPH10207044A (ja) * 1997-01-24 1998-08-07 Toppan Printing Co Ltd 荷電ビーム露光用透過マスク
JPH10261584A (ja) * 1997-03-17 1998-09-29 Internatl Business Mach Corp <Ibm> マスク・フィールドを備えた膜マスクの製造方法
JPH10275773A (ja) * 1997-03-17 1998-10-13 Internatl Business Mach Corp <Ibm> 短波長放射によるリソグラフィのための膜マスク
JPH10268506A (ja) * 1997-03-24 1998-10-09 Nec Corp 電子ビ−ム装置用マスク及びその製造方法
JPH10289851A (ja) * 1997-04-14 1998-10-27 Nikon Corp 荷電粒子線露光装置
JPH1131655A (ja) * 1997-05-14 1999-02-02 Toshiba Corp マーク基板,マーク基板の製造方法,電子ビーム描画装置及び電子ビーム描画装置の光学系の調整方法
JPH1154409A (ja) * 1997-08-05 1999-02-26 Nikon Corp マスク作製用部材及びマスクの製造方法
JPH11354057A (ja) * 1998-06-05 1999-12-24 Nikon Corp ビーム成形開口及びそれを有する荷電粒子線投影装置
JP2000021729A (ja) * 1998-07-01 2000-01-21 Nec Corp 荷電ビーム一括露光用透過マスクおよびその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007588A (ja) * 2001-06-20 2003-01-10 Toppan Printing Co Ltd ステンシルマスク、その製造方法及び露光方法
JP4649780B2 (ja) * 2001-06-20 2011-03-16 凸版印刷株式会社 ステンシルマスク、その製造方法及び露光方法
KR100501768B1 (ko) * 2002-11-30 2005-07-18 엘지전자 주식회사 X-선 마스크 및 그 제조 방법
US7267911B2 (en) 2002-12-26 2007-09-11 Kabushiki Kaisha Toshiba Stencil mask and its manufacturing method
JP2005012187A (ja) * 2003-05-27 2005-01-13 Shin Etsu Chem Co Ltd イオン注入用ステンシルマスク及びその作製方法
US7623311B2 (en) 2005-03-18 2009-11-24 Kabushiki Kaisha Toshiba Recording media, recording and reproducing apparatus, and method for recording and reproducing
US7738213B2 (en) 2005-06-10 2010-06-15 Kabushiki Kaisha Toshiba Magnetic disk medium, reticle and magnetic recording and reproducing apparatus
JP2007201064A (ja) * 2006-01-25 2007-08-09 Dainippon Printing Co Ltd 荷電粒子線露光用マスクおよび製造方法
US7746587B2 (en) 2006-03-06 2010-06-29 Kabushiki Kaisha Toshiba Magnetic recording apparatus and magnetic recording and reproducing apparatus
JP2007287897A (ja) * 2006-04-17 2007-11-01 Toyota Motor Corp ステンシルマスク
JP2008211031A (ja) * 2007-02-27 2008-09-11 Toyota Motor Corp ステンシルマスクの検査方法
JP2009188247A (ja) * 2008-02-07 2009-08-20 Toppan Printing Co Ltd ステンシルマスク用soi基板、ステンシルマスクブランクス、ステンシルマスク、ステンシルマスクの製造方法及びステンシルマスクを用いたパターン露光方法

Also Published As

Publication number Publication date
JP4655411B2 (ja) 2011-03-23

Similar Documents

Publication Publication Date Title
US6916582B2 (en) Mask for fabrication of semiconductor devices, process for production of the same, and process for fabrication of semiconductor devices
TWI388924B (zh) 防護薄膜組件及其製造方法
KR20040095658A (ko) 마스크, 마스크 블랭크, 그리고 이들의 제조 방법
JP4655411B2 (ja) マスクおよびその製造方法と半導体装置の製造方法
JP4220229B2 (ja) 荷電粒子線露光用マスクブランクスおよび荷電粒子線露光用マスクの製造方法
KR100770196B1 (ko) 전사마스크용 기판, 전사마스크 및 전사마스크의 제조방법
JP4648134B2 (ja) Soi基板、荷電粒子線露光用マスクブランクスおよび荷電粒子線露光用マスク
JP3818049B2 (ja) ステンシルマスク
JP3957856B2 (ja) 半導体装置の製造方法
KR101015176B1 (ko) 전사용마스크기판의 제조방법, 전사용마스크기판 및전사용마스크
JP4333107B2 (ja) 転写マスク及び露光方法
JP4635491B2 (ja) ステンシルマスクおよびパターン転写方法
JPH10270353A (ja) 転写マスク及びその製造方法並びにパターン転写方法
US7232631B2 (en) Mask for charged particle beam exposure, and method of forming the same
JP4228441B2 (ja) 転写マスクの製造方法
JP4788249B2 (ja) ステンシルマスクブランク及びステンシルマスク並びにそれを用いた荷電粒子線のパターン露光方法
JP2002270496A (ja) マスクおよびその製造方法と半導体装置の製造方法
JP2001351840A (ja) 転写マスクの製造方法及び転写マスク
JPH05129200A (ja) 半導体膜の製造方法
JP4792666B2 (ja) ステンシルマスク、その製造方法及び露光方法
JP4729875B2 (ja) ステンシルマスクおよびパターン転写方法
JPH10189435A (ja) 転写マスク及びその製造方法
JP2005039082A (ja) マスクブランクス及びステンシルマスク及びその製造方法及びその露光方法
JP3104727B2 (ja) アパーチャの製造方法
JPS6240723A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101213

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees