JPS6346972B2 - - Google Patents
Info
- Publication number
- JPS6346972B2 JPS6346972B2 JP55040900A JP4090080A JPS6346972B2 JP S6346972 B2 JPS6346972 B2 JP S6346972B2 JP 55040900 A JP55040900 A JP 55040900A JP 4090080 A JP4090080 A JP 4090080A JP S6346972 B2 JPS6346972 B2 JP S6346972B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist
- spaces
- line
- space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 11
- 238000010894 electron beam technology Methods 0.000 description 19
- 239000000758 substrate Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920002189 poly(glycerol 1-O-monomethacrylate) polymer Polymers 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- NTIZESTWPVYFNL-UHFFFAOYSA-N Methyl isobutyl ketone Chemical compound CC(C)CC(C)=O NTIZESTWPVYFNL-UHFFFAOYSA-N 0.000 description 1
- UIHCLUNTQKBZGK-UHFFFAOYSA-N Methyl isobutyl ketone Natural products CCC(C)C(C)=O UIHCLUNTQKBZGK-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Bipolar Transistors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はサブミクロン領域の線幅を有するパタ
ーン形成方法に関する。
ーン形成方法に関する。
（従来の技術と発明が解決しようとする問題点）
近年半導体素子等においては、集積度、高速度
の向上のためにサブミクロン領域の線幅のパター
ン形成技術が要求されている。
の向上のためにサブミクロン領域の線幅のパター
ン形成技術が要求されている。
サブミクロン領域の線幅のパターン形成を行う
には電子線露光を用いるのがふつうである。とこ
ろが電子線露光ではパターン線幅により最適露光
量が異なるので、いろいろな線幅を有する素子パ
ターンを形成する場合には、ある線幅のパターン
は設計どおりに形成できるが、他の線幅のパター
ンは最適露光量から外れるため設計どおりに形成
できないという問題がある。また、同じ設計線幅
のパターンでもパターンの密集の度合いにより出
来上りのパターン線幅が異なるという問題があ
る。
には電子線露光を用いるのがふつうである。とこ
ろが電子線露光ではパターン線幅により最適露光
量が異なるので、いろいろな線幅を有する素子パ
ターンを形成する場合には、ある線幅のパターン
は設計どおりに形成できるが、他の線幅のパター
ンは最適露光量から外れるため設計どおりに形成
できないという問題がある。また、同じ設計線幅
のパターンでもパターンの密集の度合いにより出
来上りのパターン線幅が異なるという問題があ
る。
（例えば「第26回応用物理学関係連合講演会講
演予稿集」、29p−Ｓ−６、1979年春）。
演予稿集」、29p−Ｓ−６、1979年春）。
本発明の目的は線幅精度のよいパターン形成方
法を提供することにある。
法を提供することにある。
（問題点を解決するための手段）
本発明によれば、単純に繰り返されるライン・
アンド・スペースからなる第一のパターンを形成
する工程と、その上にレジストを塗布し、最小ス
ペース幅が前記第一のパターンのスペース幅より
大きい第二のレジストパターンを形成し、該第二
のレジストパターンをマスクとして前記第一のパ
ターンのうちで所望のパターンのスペースになる
べきところにある前記第一のパターンのラインを
除去する工程と、最小スペース幅が前記第一のパ
ターンのスペース幅より大きい第三のレジストパ
ターンを形成し、該第三のレジストパターンとラ
インの一部が除去された前記第一のパターンとを
マスクとして、所望のパターンを形成する工程と
から成るパターン形成方法が得られる。
アンド・スペースからなる第一のパターンを形成
する工程と、その上にレジストを塗布し、最小ス
ペース幅が前記第一のパターンのスペース幅より
大きい第二のレジストパターンを形成し、該第二
のレジストパターンをマスクとして前記第一のパ
ターンのうちで所望のパターンのスペースになる
べきところにある前記第一のパターンのラインを
除去する工程と、最小スペース幅が前記第一のパ
ターンのスペース幅より大きい第三のレジストパ
ターンを形成し、該第三のレジストパターンとラ
インの一部が除去された前記第一のパターンとを
マスクとして、所望のパターンを形成する工程と
から成るパターン形成方法が得られる。
（実施例）
以下、図面を参照して本発明を詳細に説明す
る。第１図は所望のパターンの平面図で、１は基
板、２は凹部とする。
る。第１図は所望のパターンの平面図で、１は基
板、２は凹部とする。
本発明を理解するために、まず、従来のパター
ン形成方法について第２図の工程を示す断面図を
用いて説明する。
ン形成方法について第２図の工程を示す断面図を
用いて説明する。
(1) 基板１に電子線レジスト３を塗布し、電子線
４により所望のパターンを露光する。
４により所望のパターンを露光する。
(2) 電子線レジスト３を現像してスペース５，６
を形成する。
を形成する。
(3) この電子線レジスト３をマスクとして基板１
をエツチングし、凹部７，８を形成した後、電
子線レジスト３を剥離する。
をエツチングし、凹部７，８を形成した後、電
子線レジスト３を剥離する。
電子線レジスト３に形成されるスペース５とス
ペース６は同じ幅に設計されたものであるが、こ
のようにして、得られたパターンでは、密集部の
スペース５と孤立部のスペース６とでは近接効果
のためその線幅が異なる。したがつて最終的に得
られる基板１の溝幅は７と８とでは異なり問題と
なる。
ペース６は同じ幅に設計されたものであるが、こ
のようにして、得られたパターンでは、密集部の
スペース５と孤立部のスペース６とでは近接効果
のためその線幅が異なる。したがつて最終的に得
られる基板１の溝幅は７と８とでは異なり問題と
なる。
第３図は本発明のパターン形成方法の工程を示
す断面図である。
す断面図である。
(1) 基板１に電子線レジスト３を塗布し、電子線
４により単純に繰り返されたライン・アンド・
スペースの第１のパターンを露光する。
４により単純に繰り返されたライン・アンド・
スペースの第１のパターンを露光する。
(2) 電子線レジスト３を現像して単純に繰り返さ
れるライン・アンド・スペースからなる第１の
パターン１０を形成する。
れるライン・アンド・スペースからなる第１の
パターン１０を形成する。
(3) この上にレジスト１１を塗布し、所望のパタ
ーンの中に含まれる前記第１のパターンのライ
ン１２を含むように露光１３を行う。
ーンの中に含まれる前記第１のパターンのライ
ン１２を含むように露光１３を行う。
(4) レジスト１１を現像して、前記第１のパター
ンのうちで所望のパターンのスペースにあるべ
きところにある前記第１のパターンのラインを
含むようなスペース１４からなる第２のレジス
トパターンを形成する。
ンのうちで所望のパターンのスペースにあるべ
きところにある前記第１のパターンのラインを
含むようなスペース１４からなる第２のレジス
トパターンを形成する。
(5) スペース１４に含まれるラインを除去する。
(6) レジスト１１をさらに露光し、現像して、最
小スペース幅が前記第１のパターンのスペース
幅より大きいスペース１５からなる第３のレジ
ストパターンを形成する。
小スペース幅が前記第１のパターンのスペース
幅より大きいスペース１５からなる第３のレジ
ストパターンを形成する。
(7) 電子線レジスト３とレジスト１１をマスクと
して基板１をエツチングすることにより凹部１
６，１７等を形成し、しかる後電子線レジスト
３、レジスト１１を剥離する。
して基板１をエツチングすることにより凹部１
６，１７等を形成し、しかる後電子線レジスト
３、レジスト１１を剥離する。
このようにして得られたパターンは、電子線レ
ジスト３のラインを除去した後のパターン１０の
スペースと、レジスト１１のパターンのスペース
１５との論理積して領域化されている。
ジスト３のラインを除去した後のパターン１０の
スペースと、レジスト１１のパターンのスペース
１５との論理積して領域化されている。
得られる溝の幅は密集部にある溝１６でも、孤
立部にある溝１７でも同じとなる。
立部にある溝１７でも同じとなる。
なお本工程６ではレジスト１１を再度露光した
が、このレジスト１１を剥離し、他のレジストを
塗布して露光してもよい。
が、このレジスト１１を剥離し、他のレジストを
塗布して露光してもよい。
以下、一実施例を示してさらに詳細に説明す
る。基板１の上に電子線レジスト３として
PMMAを塗布し電子線露光４を行い、メチルイ
ソブチルケトンとイソプロピルアルコールの混合
液で現像して単純な繰り返しのライン・アンド・
スペースパターンを形成する。
る。基板１の上に電子線レジスト３として
PMMAを塗布し電子線露光４を行い、メチルイ
ソブチルケトンとイソプロピルアルコールの混合
液で現像して単純な繰り返しのライン・アンド・
スペースパターンを形成する。
次に、この上にレジスト１１としてAZ2400レ
ジスト（米国シツプレー社製）を塗布し、露光１
３を遠紫外線で行い、AZ2401（米国シツプレー社
製）と水との混合液で現像を行い、AZ2400レジ
スト１１に最小スペース幅が上記ライン・アン
ド・スペースパターンのスペース幅よりも大きい
パターンのスペース１４を形成する。この
AZ2400レジスト１１をマスクとしてスペース１
４の中にあるPMMAレジストを溶解し除去する。
ジスト（米国シツプレー社製）を塗布し、露光１
３を遠紫外線で行い、AZ2401（米国シツプレー社
製）と水との混合液で現像を行い、AZ2400レジ
スト１１に最小スペース幅が上記ライン・アン
ド・スペースパターンのスペース幅よりも大きい
パターンのスペース１４を形成する。この
AZ2400レジスト１１をマスクとしてスペース１
４の中にあるPMMAレジストを溶解し除去する。
次にAZ2400レジスト１１に再度露光を行い、
現像し、最小スペース幅が上記ライン・アンド・
スペースパターンのスペース幅よりも大きく、上
記スペース１４を持つパターンとは異なるパター
ンのスペース１５を形成する。このAZ2400レジ
スト１１と電子線レジスト３をマスクとして基板
１をエツチングすれば所望のパターンが得られ
る。
現像し、最小スペース幅が上記ライン・アンド・
スペースパターンのスペース幅よりも大きく、上
記スペース１４を持つパターンとは異なるパター
ンのスペース１５を形成する。このAZ2400レジ
スト１１と電子線レジスト３をマスクとして基板
１をエツチングすれば所望のパターンが得られ
る。
本工程(3)ではレジスト１１がポジ型レジストの
場合で説明したがネガ型レジストであつてももち
ろんよい。その場合には露光１３は第３図とは逆
の領域を露光することになる。ネガ型レジストの
例として電子線レジストPGMAを用い、電子線
露光及び現像によりスペース１４を形成する。レ
ジスト１１にネガ型レジストを用いると、ネガ型
レジストは耐薬品性が大であるので、スペース１
４の中のラインを除去するのが容易である。工程
(6)でこのレジスト１１を遠紫外線露光すれば、
PGMAは遠紫外線露光にはポジ型としてふるま
うので容易にスペース１５を形成することができ
る。
場合で説明したがネガ型レジストであつてももち
ろんよい。その場合には露光１３は第３図とは逆
の領域を露光することになる。ネガ型レジストの
例として電子線レジストPGMAを用い、電子線
露光及び現像によりスペース１４を形成する。レ
ジスト１１にネガ型レジストを用いると、ネガ型
レジストは耐薬品性が大であるので、スペース１
４の中のラインを除去するのが容易である。工程
(6)でこのレジスト１１を遠紫外線露光すれば、
PGMAは遠紫外線露光にはポジ型としてふるま
うので容易にスペース１５を形成することができ
る。
なお上記で所望のパターンを得るための単純な
ライン・アンド・スペースパターン、及び最小ス
ペース幅がライン・アンド・スペースパターンの
スペース幅よりも大きい２種類のパターンはいず
れもレジストで形成したが、これはふつうの無機
物で形成しても一向に変わらないことは言うまで
もない。
ライン・アンド・スペースパターン、及び最小ス
ペース幅がライン・アンド・スペースパターンの
スペース幅よりも大きい２種類のパターンはいず
れもレジストで形成したが、これはふつうの無機
物で形成しても一向に変わらないことは言うまで
もない。
（発明の効果）
以上述べたように、本発明によれば線幅が種々
雑多のパターンでも、又はパターンの密集度が異
なつていても、線幅精度のよいパターン形成が可
能となる。
雑多のパターンでも、又はパターンの密集度が異
なつていても、線幅精度のよいパターン形成が可
能となる。
第１図は所望のパターンの平面図、第２図は第
１図のパターンを形成するための従来法の工程を
示す断面図で、１は基板にレジストを塗布し、所
望パターンに従つて露光している状態を示す図、
２は現像した状態を示す図、３はエツチングし、
レジストを剥離した状態を示す図である。第３図
は本発明のパターン形成方法の工程断面図で、１
は基板にレジストを塗布し、単純にライン・アン
ド・スペースを繰り返して露光している状態を示
す図、２は現像した状態を示す図、３は他のレジ
ストを塗布し、露光している状態を示す図、４は
現像して第一の複雑なパターンのスペースを形成
した状態を示す図、５はスペースの中のラインを
除去した状態を示す図、６は第二の複雑なパター
ンのスペースを形成した状態を示す図、７はエツ
チングし、レジストを剥離した状態を示す図であ
る。 図において、１は基板、２は所望のパターンの
溝、３，１１はレジスト、４，１３は露光、５，
６，１４，１５はパターンのスペース、７，８，
１６，１７は得られた溝、１０はライン・アン
ド・スペースパターン、１２は所望のパターンの
中に含まれるラインを表わす。
１図のパターンを形成するための従来法の工程を
示す断面図で、１は基板にレジストを塗布し、所
望パターンに従つて露光している状態を示す図、
２は現像した状態を示す図、３はエツチングし、
レジストを剥離した状態を示す図である。第３図
は本発明のパターン形成方法の工程断面図で、１
は基板にレジストを塗布し、単純にライン・アン
ド・スペースを繰り返して露光している状態を示
す図、２は現像した状態を示す図、３は他のレジ
ストを塗布し、露光している状態を示す図、４は
現像して第一の複雑なパターンのスペースを形成
した状態を示す図、５はスペースの中のラインを
除去した状態を示す図、６は第二の複雑なパター
ンのスペースを形成した状態を示す図、７はエツ
チングし、レジストを剥離した状態を示す図であ
る。 図において、１は基板、２は所望のパターンの
溝、３，１１はレジスト、４，１３は露光、５，
６，１４，１５はパターンのスペース、７，８，
１６，１７は得られた溝、１０はライン・アン
ド・スペースパターン、１２は所望のパターンの
中に含まれるラインを表わす。
Claims (1)
- １ 単純に繰り返されるライン・アンド・スペー
スからなる第一のパターンを形成する工程と、そ
の上にレジストを塗布し、最小スペース幅が前記
第一のパターンのスペース幅より大きい第二のレ
ジストパターンを形成し、該第二のレジストパタ
ーンをマスクとして前記第一のパターンのうちで
所望のパターンのスペースになるべきところにあ
る前記第一のパターンのラインを除去する工程
と、最小スペース幅が前記第一のパターンのスペ
ース幅より大きい第三のレジストパターンを形成
し、該第三のレジストパターンとラインの一部が
除去された前記第一のパターンとをマスクとし
て、所望のパターンを形成する工程とから成るこ
とを特徴とするパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4090080A JPS56137633A (en) | 1980-03-28 | 1980-03-28 | Pattern forming |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4090080A JPS56137633A (en) | 1980-03-28 | 1980-03-28 | Pattern forming |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56137633A JPS56137633A (en) | 1981-10-27 |
| JPS6346972B2 true JPS6346972B2 (ja) | 1988-09-20 |
Family
ID=12593381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4090080A Granted JPS56137633A (en) | 1980-03-28 | 1980-03-28 | Pattern forming |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56137633A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0777210B2 (ja) * | 1985-09-17 | 1995-08-16 | 日本電信電話株式会社 | 段差付エツチング法 |
| JPH0795543B2 (ja) * | 1985-10-29 | 1995-10-11 | ソニー株式会社 | エツチング方法 |
| JP2570709B2 (ja) * | 1986-10-28 | 1997-01-16 | ソニー株式会社 | エツチング方法 |
| JP4480424B2 (ja) * | 2004-03-08 | 2010-06-16 | 富士通マイクロエレクトロニクス株式会社 | パターン形成方法 |
| JP4952009B2 (ja) * | 2006-03-23 | 2012-06-13 | 凸版印刷株式会社 | インプリント用モールドの製造方法 |
| JP2012190827A (ja) * | 2011-03-08 | 2012-10-04 | Toppan Printing Co Ltd | インプリントモールド及びその作製方法、パターン形成体 |
-
1980
- 1980-03-28 JP JP4090080A patent/JPS56137633A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56137633A (en) | 1981-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0128828B1 (ko) | 반도체 장치의 콘택홀 제조방법 | |
| JP2000066366A (ja) | フォトマスク及びその製造方法 | |
| EP0907105A3 (en) | Method for fabricating photomasks having a phase shift layer | |
| KR100682638B1 (ko) | 나이트라이드 스페이서를 이용하여 고밀도의 메모리 셀들및 작은 간격들을 형성하는 방법 | |
| JPS6346972B2 (ja) | ||
| KR0127662B1 (ko) | 반도체 소자의 위상반전 마스크 제조방법 | |
| US20030039893A1 (en) | Exposed phase edge mask method for generating periodic structures with subwavelength feature | |
| KR100886419B1 (ko) | 위상시프트 마스크의 제조 방법 및 위상시프트 마스크 | |
| US20020090577A1 (en) | Method for forming-photoresist mask | |
| US4612274A (en) | Electron beam/optical hybrid lithographic resist process in acoustic wave devices | |
| JPS6310891B2 (ja) | ||
| JPH0117247B2 (ja) | ||
| KR950004977B1 (ko) | 반도체 소자의 감광막 미세 패턴 형성방법 | |
| JPH01189923A (ja) | 半導体装置の製造方法 | |
| JPS60200253A (ja) | パタ−ン形成方法 | |
| KR0137618B1 (ko) | 포토레지스트 패턴 형성방법 | |
| KR100586531B1 (ko) | 패턴 밀도에 따른 패턴 식각 시간 설정 방법 | |
| JPH0471331B2 (ja) | ||
| KR970005055B1 (ko) | 반도체 제조용 위상반전 마스크 제조방법 | |
| JPH0222537B2 (ja) | ||
| KR0128384B1 (ko) | 포토레지스트 패턴 형성 방법 | |
| KR20020046489A (ko) | 이중노광에 의한 미세패턴 제조방법 | |
| KR960006695B1 (ko) | 다중마스크에 의한 미세콘택홀 형성방법 | |
| KR100623922B1 (ko) | 위상반전마스크의 제조 방법 | |
| JPS6328338B2 (ja) |