KR960006695B1 - 다중마스크에 의한 미세콘택홀 형성방법 - Google Patents

다중마스크에 의한 미세콘택홀 형성방법 Download PDF

Info

Publication number
KR960006695B1
KR960006695B1 KR1019920027060A KR920027060A KR960006695B1 KR 960006695 B1 KR960006695 B1 KR 960006695B1 KR 1019920027060 A KR1019920027060 A KR 1019920027060A KR 920027060 A KR920027060 A KR 920027060A KR 960006695 B1 KR960006695 B1 KR 960006695B1
Authority
KR
South Korea
Prior art keywords
contact hole
mask
pattern
forming
photoresist
Prior art date
Application number
KR1019920027060A
Other languages
English (en)
Other versions
KR940016501A (ko
Inventor
김진섭
Original Assignee
현대전자산업주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업주식회사, 김주용 filed Critical 현대전자산업주식회사
Priority to KR1019920027060A priority Critical patent/KR960006695B1/ko
Publication of KR940016501A publication Critical patent/KR940016501A/ko
Application granted granted Critical
Publication of KR960006695B1 publication Critical patent/KR960006695B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

내용 없음

Description

다중마스크에 의한 미세콘택홀 형성방법
제1A도 내지 제1C도는 종래기술에 의해 콘택홀용 감광막패턴을 형성하는 단계를 도시한 도면.
제2A도 내지 제2E도는 본 발명에 의해 콘택홀용 감광막패턴을 형성하는 단계를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 마스크, 2 : 하부층,
3 : 포지티브 감광막, 3A : 감광막패턴,
4 : 네가티브 감광막, 4A : 감광막패턴,
10 : 제1마스크, 20 : 제2마스크
본 발명은 고집적 반도체 소자의 다중마스크에 의한 미세콘택홀 형성방법에 관한 것으로, 특히 웨이퍼 상부에 네가티브 감광막을 도포하고 2개 이상의 마스크를 사용하여 각각 노광시켜 단층감광막 공정에서 발생하는 회절효과를 최소화 시킴으로써 미세콘택홀을 형성하는 리소그라피 기술에 관한 것이다.
종래의 단층감광막 패턴 공정에 의해 콘택홀을 형성하는 포지티브 감광막을 도포하고 하나의 마스크를 사용하여 노광시킨 다음, 현상공정으로 콘택홀용 감광막패턴을 형성하였다.
종래의 단층감광막을 도포하고, 콘택홀용 감광막패턴을 형성하는 공정을 제1A도 내지 제1C도를 참조하여 설명하기로 한다.
제1A도 종래기술에 사용되는 콘택홀용 마스크(1)를 도시한 평면도로서 콘택홀이 형성될 부분에는 크롬이 제거된 것을 도시한다.
제1B도는 제1A도의 a-a' 단면을 따라 도시한 것으로서, 패턴하고자 하는 하부층(2) 상부에 포지티브 감광막(2)을 도포하고, 콘택홀용 마스크(1)를 이용하여 감광막(3)을 노광시킨 상태의 단면도이다.
제1C도는 현상공정으로 상기 노광된 영역의 감광막(3)을 제거하여 콘택홀용 감광막패턴(3A)을 형성한 상태의 단면도이다.
광학 리소그라피(Otical lithography) 기술에서는 광이 통과되는 마스크 크기가 작아질수록 광의 회절(Diffraction)과 근접효과(Proximity Effect)가 심해져 I 선(파장 365nm)과 크립톤프로라이드 엑시머(KrF Excimer, 파장 248nm)의 경우 각각 0.4μm, 0.35μm 이하의 콘택홀 패턴형성이 어렵게 되고, 패턴밀도에따라 패턴크기가 달라진다.
리소그라피 공정에 의하여 웨이퍼 상부에 형성되는 패턴 형태는 그 기능에 따라 다양하지만, 콘택홀 형성은 라인과 스페이서가 반복되는 패턴에 비해 회절과 근접효과가 크고 콘택홀 크기가 작아질수록 그 효과는 더욱 증가하여 미세패턴 형성에 문제가 있다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여 종래의 한개의 마스크에 형성되어 있는 콘택홀 패턴을 라인과 스페이스가 반복되어 형성된 마스크 두개를 교차하여 배치함으로써 광이 통과하는 면적을 증대시켜 회절 및 근접효과를 줄이는 다중마스크에 의한 미세콘택홀 형성방법을 제공하는데 그 목적이 있다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제2A도 내지 제2E도는 본 발명에 의해 콘택홀용 감광막패턴을 형성하는 단계를 도시한 도면이다.
제2A도는 본 발명에 사용되는 제1마스크(10)를 도시한 것으로 콘택홀이 형성될 부분에 겹쳐지는 가로방향의 크롬패턴이 형성됨을 도시한다.
제2B도는 제2A도의 b-b' 단면을 따라 하부층(2) 상부에 네가티브 감광막(4)을 도포하고, 제1마스크(10)를 사용하여 노광시킨 것을 도시한 것이다.
제2C도는 본 발명에 의해 사용되는 제2마스크(20)를 도시한 것으로, 콘택홀이 형성될 부분에 겹쳐지는 세로 방향의 크롬패턴이 형성됨을 도시한다.
제2D도는 제2B도의 공정으로 일차 노광된 네가티브 감광막(4) 상부에 제2마스크(20)를 사용하여 이차 노광시킨 것을 제2C도의 c-c' 단면을 따라 도시한 것이다.
제2E도는 제2D도 공정후 현상공정으로 노광지역의 네가티브 잠광막(4)을 제거하여 콘택홀을 감광막패턴(4A)을 형성한 것을 도시한 단면도이다.
본 발명에 의하면, 마스크상에서 빛의 회절에 의한 간섭효과를 최소화하여 광콘트라스트를 향상시킨다. I선을 이용하여 콘택홀용 감광막패턴을 형성할 경우 종래의 방법에서는 0.4μm가 한계이나, 본 발명을 이용하면 중첩오차가 허용되는 범위내에서 0.4μm 이하의 콘택홀 패턴을 형성시킬 수 있다.

Claims (1)

  1. 콘택홀용 감광막패턴 형성방법에 있어서, 패턴하고자 하는 하부층 상부에 네가티브 감광막을 도포한 다음 , 예정된 콘택홀영역 상부와 겹쳐지는 가로방향의 크롬패턴을 갖는 제1마스크를 사용하여 네가티브 감광막을 노광시키는 단계와, 다시 예정된 콘택홀영역 상부와 겹쳐지는 세로방향의 크롬패턴을 갖는 제2마스크를 사용하여 네가티브 감광막을 노광시키는 단계와, 노광된 감광막을 제거하여 콘택홀용 감광막패턴을 형성하는 단계로 이루어진 것을 특징으로 하는 다중마스크에 의한 미세콘택홀 형성방법.
KR1019920027060A 1992-12-31 1992-12-31 다중마스크에 의한 미세콘택홀 형성방법 KR960006695B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920027060A KR960006695B1 (ko) 1992-12-31 1992-12-31 다중마스크에 의한 미세콘택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920027060A KR960006695B1 (ko) 1992-12-31 1992-12-31 다중마스크에 의한 미세콘택홀 형성방법

Publications (2)

Publication Number Publication Date
KR940016501A KR940016501A (ko) 1994-07-23
KR960006695B1 true KR960006695B1 (ko) 1996-05-22

Family

ID=19348208

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920027060A KR960006695B1 (ko) 1992-12-31 1992-12-31 다중마스크에 의한 미세콘택홀 형성방법

Country Status (1)

Country Link
KR (1) KR960006695B1 (ko)

Also Published As

Publication number Publication date
KR940016501A (ko) 1994-07-23

Similar Documents

Publication Publication Date Title
US5741625A (en) Process for forming fine patterns in a semiconductor device utilizing multiple photosensitive film patterns and organic metal-coupled material
KR0128828B1 (ko) 반도체 장치의 콘택홀 제조방법
KR940015539A (ko) 전자빔 석판 인쇄술을 이용하는 회절격자 제조방법
JPH04136854A (ja) 半導体装置の製造方法
KR100223325B1 (ko) 반도체 장치의 미세패턴 제조방법
KR20010004612A (ko) 포토 마스크 및 이를 이용한 반도체 소자의 미세패턴 형성방법
KR20030002145A (ko) 반도체소자의 패턴 형성 방법
KR100270834B1 (ko) 가변광투과율을가진광차폐층을포함한마스크
US20030039893A1 (en) Exposed phase edge mask method for generating periodic structures with subwavelength feature
KR100280035B1 (ko) 위상쉬프트 포토마스크
JP4091150B2 (ja) 位相シフトマスク及びその製造方法
KR960006695B1 (ko) 다중마스크에 의한 미세콘택홀 형성방법
JPH07287386A (ja) 位相シフトマスク及びその製造方法
JPH05243115A (ja) 半導体装置の製造方法
KR930018661A (ko) 콘택트홀의 형성방법
KR100278917B1 (ko) 반도체 소자의 콘택 마스크 제조방법
KR950015617A (ko) 반도체소자의 미세패턴 제조방법
KR950000862B1 (ko) 리소그래피(Lithography) 공정에 의한 미세패턴 형성방법
KR970008364A (ko) 미세패턴 형성방법
US6379849B1 (en) Method for forming binary intensity masks
KR100209370B1 (ko) 중첩도 측정 마크용 마스크 및 그를 이용한 중첩도 마크 제조방법
KR0125294B1 (ko) 반도체 장치의 콘택홀 제조장치
KR0137618B1 (ko) 포토레지스트 패턴 형성방법
KR0124967Y1 (ko) 반도체 장치의 미세패턴
KR0165465B1 (ko) 단차를 갖는 구조물상에 균일한 콘택형성방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090427

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee