JPH0777210B2 - 段差付エツチング法 - Google Patents
段差付エツチング法Info
- Publication number
- JPH0777210B2 JPH0777210B2 JP60205012A JP20501285A JPH0777210B2 JP H0777210 B2 JPH0777210 B2 JP H0777210B2 JP 60205012 A JP60205012 A JP 60205012A JP 20501285 A JP20501285 A JP 20501285A JP H0777210 B2 JPH0777210 B2 JP H0777210B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- substrate
- layer thin
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Optical Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、光集積回路等の製作にあたり必要となる多段
のついた加工を可能とする段差付エツチング法に関する
ものである。
のついた加工を可能とする段差付エツチング法に関する
ものである。
集積回路、光集積回路等の微細加工では、通常フオトリ
ソグラフイ技術が適用される。この技術によれば、平坦
な基板上には、微細パタンを容易に形成することができ
る。
ソグラフイ技術が適用される。この技術によれば、平坦
な基板上には、微細パタンを容易に形成することができ
る。
ところで、高度な機能を有する集積回路、光集積回路等
を製作するためには、凹凸のある基板上に微細パタンを
形成し、第８図の如く基板１上に多段の段差を付ける必
要が生じる。このように、凹凸ある基板１上に微細パタ
ンを形成することは、単純なフオトリソ技術では難し
い。
を製作するためには、凹凸のある基板上に微細パタンを
形成し、第８図の如く基板１上に多段の段差を付ける必
要が生じる。このように、凹凸ある基板１上に微細パタ
ンを形成することは、単純なフオトリソ技術では難し
い。
従来、このような多段の段差を付けるために、例えば第
19図イ、〜ニ、に示す方法、すなわち、凹凸ある基板表
面上に中間層を形成し、一度、表面を平坦化する方法が
採用されている。つまり、第９図イの如く通常のフオト
リソ技術により、第１段目のパタンを形成した後、第９
図ロ、の如く、第１段目のパタン上に平坦化層２を形成
する。平坦化層２としては、例えばポリイミドを用い
る。次いで、第９図ハ、の如く平坦化層２の上に、フオ
トレジスト３を第２段目のパタン形状に形成し、続いて
第９図ニ、の如くフオトレジスト３をマスクに平坦化層
２をエツチングし、基板面を露出させる。そして、最後
にパタン化されたフオトレジスト３及び平坦化層２をマ
スクとして、基板をエツチングすることにより、第８図
のように、基板上に多段の段差を付けるようにする。
19図イ、〜ニ、に示す方法、すなわち、凹凸ある基板表
面上に中間層を形成し、一度、表面を平坦化する方法が
採用されている。つまり、第９図イの如く通常のフオト
リソ技術により、第１段目のパタンを形成した後、第９
図ロ、の如く、第１段目のパタン上に平坦化層２を形成
する。平坦化層２としては、例えばポリイミドを用い
る。次いで、第９図ハ、の如く平坦化層２の上に、フオ
トレジスト３を第２段目のパタン形状に形成し、続いて
第９図ニ、の如くフオトレジスト３をマスクに平坦化層
２をエツチングし、基板面を露出させる。そして、最後
にパタン化されたフオトレジスト３及び平坦化層２をマ
スクとして、基板をエツチングすることにより、第８図
のように、基板上に多段の段差を付けるようにする。
ところで、例えば、光集積回路においては、パタン段差
は導波路コア層厚に対応して必要となり、光フアイバと
の整合性に優れている石英系光導波路では、単一モード
系であつても、バタン段差は５〜10μｍに及ぶ。しかし
ながら、上記第９図ロ、の工程で、平坦化層２により平
坦化できるのは、第１段目のパタン段差が低い場合に限
られており、光集積回路のように大きい段差の付いた基
板を、平坦化することは困難である。つまり、従来の方
法では、大きな段差のある基板に、さらに、多段の段差
を付ける加工を施すことは困難であつた。
は導波路コア層厚に対応して必要となり、光フアイバと
の整合性に優れている石英系光導波路では、単一モード
系であつても、バタン段差は５〜10μｍに及ぶ。しかし
ながら、上記第９図ロ、の工程で、平坦化層２により平
坦化できるのは、第１段目のパタン段差が低い場合に限
られており、光集積回路のように大きい段差の付いた基
板を、平坦化することは困難である。つまり、従来の方
法では、大きな段差のある基板に、さらに、多段の段差
を付ける加工を施すことは困難であつた。
本発明は、上記の事情に鑑みてなされたもので、その目
的とするところは、基板に多段の大きな段差を付ける加
工を容易に施すことのできる段差付エツチング法を提供
することにある。
的とするところは、基板に多段の大きな段差を付ける加
工を容易に施すことのできる段差付エツチング法を提供
することにある。
かかる目的を達成するために、本発明は被加工基板上に
上層薄膜と下層薄膜とを、各々、別種のフオマスクを用
いて別種のバタン形状に形成し、その後、この２層のバ
タンをマスクとして、一度のドライエツチングで被加工
基板上に多段の段差を付けることを特徴とする。
上層薄膜と下層薄膜とを、各々、別種のフオマスクを用
いて別種のバタン形状に形成し、その後、この２層のバ
タンをマスクとして、一度のドライエツチングで被加工
基板上に多段の段差を付けることを特徴とする。
第１図イ、〜ハ、は、本発明の段差付エツチング法の一
例を工程順に示している。まず、第１図イ、の如く、被
加工基板１上に下層薄膜2a及び上層薄膜2bをパタン化積
層する。次いで、第１図ロ、及びハ、の如く、下層薄膜
2a及び上層薄膜2bをマスクとして、被加工基板１をドラ
イエツチングをする。同図ロ、はその途中経過を示して
おり、下層薄膜2aのない部分の被加工基板１がエッチン
グされる。また、この間に、上層薄膜2bのない部分の下
層薄膜2aもエッチングされ、被加工基板面が現われる。
さらに、エツチングを進めると、同図ハ、のように基板
１上に段差の付いたエツチングが行なえる。
例を工程順に示している。まず、第１図イ、の如く、被
加工基板１上に下層薄膜2a及び上層薄膜2bをパタン化積
層する。次いで、第１図ロ、及びハ、の如く、下層薄膜
2a及び上層薄膜2bをマスクとして、被加工基板１をドラ
イエツチングをする。同図ロ、はその途中経過を示して
おり、下層薄膜2aのない部分の被加工基板１がエッチン
グされる。また、この間に、上層薄膜2bのない部分の下
層薄膜2aもエッチングされ、被加工基板面が現われる。
さらに、エツチングを進めると、同図ハ、のように基板
１上に段差の付いたエツチングが行なえる。
なお、第１図イ、において、２層の薄膜をパタン化して
積層するには、第２図〜第４図に示すような、いくつか
の方法が考えられる。第２図の方法は下層薄膜2aをパタ
ン化し（第２図イ、参照）、しかる後、上層薄膜2bをパ
タン化積層する（第２図ロ、参照）方法である。下層な
らびに上層薄膜のパタン化には、レジストをマスクとし
たエツチングまたはリフトオフ法を用いる。この場合、
上層薄膜2bのパタン化は、下層薄膜パタンの段差の上で
行なう必要があるが、通常の薄膜の厚さでは段差の影響
はほとんど生じない。また、必要に応じて従来の平坦化
技術等を用いることもできる。また、段差の観点から下
層薄膜2aは極力薄くて済むように、ドライエツチング耐
性が優れた材料であることが望ましい。第３図の方法
は、下層薄膜2aを形成し（第３図イ、参照）、しかる
後、上層薄膜2bをパタン化し（第３図ロ、参照）、最後
に、レジストをマスクに下層薄膜2aをパタン化する（第
３図ハ、参照）方法である。この場合は、上層マスク2b
が薄いことが望ましい。第４図イ、ロ、の方法は、第２
図の方法と比べて上層に形成するパタンと下層に形成す
るパタンとを入れ換えたものである。これらのうち、ど
の方法を用いるかは、上層薄膜2b、下層薄膜2aのドライ
エツチング耐性、必要な薄膜の膜厚等の条件を考慮して
決めればよい。
積層するには、第２図〜第４図に示すような、いくつか
の方法が考えられる。第２図の方法は下層薄膜2aをパタ
ン化し（第２図イ、参照）、しかる後、上層薄膜2bをパ
タン化積層する（第２図ロ、参照）方法である。下層な
らびに上層薄膜のパタン化には、レジストをマスクとし
たエツチングまたはリフトオフ法を用いる。この場合、
上層薄膜2bのパタン化は、下層薄膜パタンの段差の上で
行なう必要があるが、通常の薄膜の厚さでは段差の影響
はほとんど生じない。また、必要に応じて従来の平坦化
技術等を用いることもできる。また、段差の観点から下
層薄膜2aは極力薄くて済むように、ドライエツチング耐
性が優れた材料であることが望ましい。第３図の方法
は、下層薄膜2aを形成し（第３図イ、参照）、しかる
後、上層薄膜2bをパタン化し（第３図ロ、参照）、最後
に、レジストをマスクに下層薄膜2aをパタン化する（第
３図ハ、参照）方法である。この場合は、上層マスク2b
が薄いことが望ましい。第４図イ、ロ、の方法は、第２
図の方法と比べて上層に形成するパタンと下層に形成す
るパタンとを入れ換えたものである。これらのうち、ど
の方法を用いるかは、上層薄膜2b、下層薄膜2aのドライ
エツチング耐性、必要な薄膜の膜厚等の条件を考慮して
決めればよい。
本発明によれば、一度のドライエツチングで被加工基板
に多段の段差をつけることにより、１段目のエツチング
の後、再びフオトリソ工程を行なうことを避けることが
できる。また下層薄膜をパタン化する工程および上層薄
膜をパタン化する工程のうち先に行われる一方の工程で
パタン化される薄膜の、石英系光導波膜ドライエッチン
グに対するエッチング耐性が、他方の工程でパタン化さ
れる薄膜の、石英系光導波膜ドライエッチングに対する
エッチング耐性よりも高いので、先にパタン化される薄
膜の厚さを薄くすることができる。このことにより後の
薄膜のパタン化を精度よく行なうことができ、基板のエ
ッチングを高精度に達成することができる。
に多段の段差をつけることにより、１段目のエツチング
の後、再びフオトリソ工程を行なうことを避けることが
できる。また下層薄膜をパタン化する工程および上層薄
膜をパタン化する工程のうち先に行われる一方の工程で
パタン化される薄膜の、石英系光導波膜ドライエッチン
グに対するエッチング耐性が、他方の工程でパタン化さ
れる薄膜の、石英系光導波膜ドライエッチングに対する
エッチング耐性よりも高いので、先にパタン化される薄
膜の厚さを薄くすることができる。このことにより後の
薄膜のパタン化を精度よく行なうことができ、基板のエ
ッチングを高精度に達成することができる。
第５図イ、〜ロ、に本発明の一実施例、すなわち、石英
系光導波回路（この場合光合分波モジユール）を製作し
た例を示す。この図において、10はSi基板、20は石英系
導波膜で、20aはバツファ層、20bはコア層、20cはクラ
ッド層である。22aは下層薄膜で、本実施例ではアモル
フアスSi（ａ−Si）膜を用いた。22bは上層薄膜で、Cr
膜を用いた。第５図イ、に示すように、石英系光導波膜
20上に、ａ−Si膜22a及びCr膜22bを形成した。石英系光
導波膜20の各層の厚さは、バツフア層20aが59μｍ、コ
ア層20bが８μｍ、クラツド層20cが７μｍであり、トー
タルで74μｍのものを用いた。薄膜はａ−Si膜22aにつ
いては石英系光導波膜厚さの1/10程度（約７μｍ）Cr膜
22bについてはａ−Si膜の1/20程度（約0.3μｍ）とし
た。この膜厚は、後述のように、ドライエツチングの選
択比に基づき決定する。次いで、第５図ロ、のように、
上層薄膜であるCr膜22bを第６図ロ、に示すフオトマス
クパタンを用い、公知のフオトレジストを用いたフオト
リソグラフイ技術によりパタン化した。続いて、第５図
ハ、のように第６図イ、のフオトマスクパタンを用い
て、下層薄膜であるａ−Si膜22aをパタン化した。この
際、通常のフオトレジストを用いたフオトリソグラフイ
技術により、フオトレジストパタンを形成した後、レジ
ストをマスク、CBrF3をエツチヤントとした反応性イオ
ンエツチングを用いた。そして最後に、この試料に対
し、C2F6及びC2H4をエツチングガスとする反応性イオン
・エツチングを行ない、第７図に示すような光導波回路
を製作した。ただし、上記のC2F6 C2H4ガスを用いるプ
ロセスでは、石英系光導波膜/a−Siのエツチング選択比
は10程度、ａ−Si/Crの選択比は20〜40である。これ
が、上記のａ−Si及びCrの膜厚設定の根拠である。
系光導波回路（この場合光合分波モジユール）を製作し
た例を示す。この図において、10はSi基板、20は石英系
導波膜で、20aはバツファ層、20bはコア層、20cはクラ
ッド層である。22aは下層薄膜で、本実施例ではアモル
フアスSi（ａ−Si）膜を用いた。22bは上層薄膜で、Cr
膜を用いた。第５図イ、に示すように、石英系光導波膜
20上に、ａ−Si膜22a及びCr膜22bを形成した。石英系光
導波膜20の各層の厚さは、バツフア層20aが59μｍ、コ
ア層20bが８μｍ、クラツド層20cが７μｍであり、トー
タルで74μｍのものを用いた。薄膜はａ−Si膜22aにつ
いては石英系光導波膜厚さの1/10程度（約７μｍ）Cr膜
22bについてはａ−Si膜の1/20程度（約0.3μｍ）とし
た。この膜厚は、後述のように、ドライエツチングの選
択比に基づき決定する。次いで、第５図ロ、のように、
上層薄膜であるCr膜22bを第６図ロ、に示すフオトマス
クパタンを用い、公知のフオトレジストを用いたフオト
リソグラフイ技術によりパタン化した。続いて、第５図
ハ、のように第６図イ、のフオトマスクパタンを用い
て、下層薄膜であるａ−Si膜22aをパタン化した。この
際、通常のフオトレジストを用いたフオトリソグラフイ
技術により、フオトレジストパタンを形成した後、レジ
ストをマスク、CBrF3をエツチヤントとした反応性イオ
ンエツチングを用いた。そして最後に、この試料に対
し、C2F6及びC2H4をエツチングガスとする反応性イオン
・エツチングを行ない、第７図に示すような光導波回路
を製作した。ただし、上記のC2F6 C2H4ガスを用いるプ
ロセスでは、石英系光導波膜/a−Siのエツチング選択比
は10程度、ａ−Si/Crの選択比は20〜40である。これ
が、上記のａ−Si及びCrの膜厚設定の根拠である。
第７図において、符号31はフアイバガイド32はレーザガ
イド、33は干渉膜フイルタガイドであり、これらを用い
て光フアイバ41、レーザ42、干渉膜フイルタ43を固定す
る。また符号34は受光素子ガイドであり、これを用い
て、微小反射鏡49及び受光素子45を設置するようになつ
ている。導波路40の高さは15μｍであるのに対して、ガ
イド31,32,33,34の高さは74μｍであり、基板に大きな
段差を有する素子が製作できた。
イド、33は干渉膜フイルタガイドであり、これらを用い
て光フアイバ41、レーザ42、干渉膜フイルタ43を固定す
る。また符号34は受光素子ガイドであり、これを用い
て、微小反射鏡49及び受光素子45を設置するようになつ
ている。導波路40の高さは15μｍであるのに対して、ガ
イド31,32,33,34の高さは74μｍであり、基板に大きな
段差を有する素子が製作できた。
また、第５図ハ、の工程では、既にパタン化されたCr膜
の形状にあわせて、ａ−Siをパタン化する必要があり、
このため、第６図ａのフオトマスクの精密な位置合わせ
が必要であるが、本実施例では、基板上の段差がCr膜厚
分（約0.3μｍ）しかないので、容易に精密なマスク合
わせが行なえた。
の形状にあわせて、ａ−Siをパタン化する必要があり、
このため、第６図ａのフオトマスクの精密な位置合わせ
が必要であるが、本実施例では、基板上の段差がCr膜厚
分（約0.3μｍ）しかないので、容易に精密なマスク合
わせが行なえた。
なお、Cr膜22bをパタン化するには、上記工程の他、リ
フトオフ法によつても良いことはもちろんである。ま
た、薄膜材として用いる材料はａ−Si及びCrに限らな
い、上記の石英系光導波膜加工に用いる場合、薄膜材と
しては、フオトリソ技術により、パタン化可能であり、
かつドライエチツングに対するエツチング耐性が十分に
あり、石英系光導波膜との選択比が大きい、という条件
をみたす材料であればよい。この観点から、例えばTi,A
l等の材料も薄膜材として用いることができる。ただ
し、上記のように、本実施例では、上層薄膜をパタン化
した後に、下層薄膜をパタン化する場合、下層薄膜用の
フオトマスクの位置を、上層薄膜パタンの位置合わせる
必要がある。したがつて、上層薄膜の材料は、下層薄膜
より選択比の高い材料を選び、できるだけ膜厚を薄くす
ることが望ましい。
フトオフ法によつても良いことはもちろんである。ま
た、薄膜材として用いる材料はａ−Si及びCrに限らな
い、上記の石英系光導波膜加工に用いる場合、薄膜材と
しては、フオトリソ技術により、パタン化可能であり、
かつドライエチツングに対するエツチング耐性が十分に
あり、石英系光導波膜との選択比が大きい、という条件
をみたす材料であればよい。この観点から、例えばTi,A
l等の材料も薄膜材として用いることができる。ただ
し、上記のように、本実施例では、上層薄膜をパタン化
した後に、下層薄膜をパタン化する場合、下層薄膜用の
フオトマスクの位置を、上層薄膜パタンの位置合わせる
必要がある。したがつて、上層薄膜の材料は、下層薄膜
より選択比の高い材料を選び、できるだけ膜厚を薄くす
ることが望ましい。
以上説明したように、本発明によれば、異なるパタン形
状からなる２層の薄膜を用いて、ただ１度のドライエツ
チング工程で被加工基板をエツチングするようにしたの
で、従来方法で困難であつた、大きな凹凸のある基板で
のフオトリソ工程及びパタン化を避けることができ、し
たがつて、深さ50μｍもの段差の付いた基板を形成でき
るようになった。また下層薄膜をパタン化する工程およ
び上層薄膜をパタン化する工程のうち先に行われる一方
の工程でパタン化される薄膜の、石英系光導波膜ドライ
エッチングに対するエッチング耐性が、他方の工程でパ
タン化される薄膜の、石英系光導波膜ドライエッチング
に対するエッチング耐性よりも高いので、先にパタン化
される薄膜の厚さを薄くすることができる。このことに
より後の薄膜のパタン化を精度よく行なうことができ、
基板のエッチングを高精度に達成することができる。こ
の技術は、特に大きな段差がつく光集積回路製作に有効
である。
状からなる２層の薄膜を用いて、ただ１度のドライエツ
チング工程で被加工基板をエツチングするようにしたの
で、従来方法で困難であつた、大きな凹凸のある基板で
のフオトリソ工程及びパタン化を避けることができ、し
たがつて、深さ50μｍもの段差の付いた基板を形成でき
るようになった。また下層薄膜をパタン化する工程およ
び上層薄膜をパタン化する工程のうち先に行われる一方
の工程でパタン化される薄膜の、石英系光導波膜ドライ
エッチングに対するエッチング耐性が、他方の工程でパ
タン化される薄膜の、石英系光導波膜ドライエッチング
に対するエッチング耐性よりも高いので、先にパタン化
される薄膜の厚さを薄くすることができる。このことに
より後の薄膜のパタン化を精度よく行なうことができ、
基板のエッチングを高精度に達成することができる。こ
の技術は、特に大きな段差がつく光集積回路製作に有効
である。
第１図（イ）、〜（ハ）、は、本発明の段差付エツチン
グ法の一例を工程順に示す概略断面図、第２図〜第４図
は、上層及び下層薄膜をパタン化する３種類の方法を示
す概略断面図、第５図（イ）、〜（ハ）は、本発明の一
実施例を工程順に示す概略斜視図、第６図、第５図のプ
ロセスに必要となるフオトマスクパタンを示す概略図、
第７図は第５図の方法で製作し、組み立てた光合分液モ
ジユールの斜視図、第８図は、多段の段差を付けた基板
の断面図、第９図（イ）、〜（ニ）、は基板段差を付け
るための従来の方法を工程順に示す概略断面図である。 １……基板 2a……下層薄膜 2b……上層薄膜 10……Si基板 20……石英系光導波膜 20a……バツフア層 20b……コア層 20c……クラツド層 22a……アモロフアイスSi膜 22b……Cr膜 31……フアイバガイド 32……レーザガイド 33……干渉膜フイルタガイド 34……受光素子ガイド 41……フアイバ 42……半導体レーザ 43……干渉膜フイルタ・チツプ 44……微小反射鏡 45……受光素子。
グ法の一例を工程順に示す概略断面図、第２図〜第４図
は、上層及び下層薄膜をパタン化する３種類の方法を示
す概略断面図、第５図（イ）、〜（ハ）は、本発明の一
実施例を工程順に示す概略斜視図、第６図、第５図のプ
ロセスに必要となるフオトマスクパタンを示す概略図、
第７図は第５図の方法で製作し、組み立てた光合分液モ
ジユールの斜視図、第８図は、多段の段差を付けた基板
の断面図、第９図（イ）、〜（ニ）、は基板段差を付け
るための従来の方法を工程順に示す概略断面図である。 １……基板 2a……下層薄膜 2b……上層薄膜 10……Si基板 20……石英系光導波膜 20a……バツフア層 20b……コア層 20c……クラツド層 22a……アモロフアイスSi膜 22b……Cr膜 31……フアイバガイド 32……レーザガイド 33……干渉膜フイルタガイド 34……受光素子ガイド 41……フアイバ 42……半導体レーザ 43……干渉膜フイルタ・チツプ 44……微小反射鏡 45……受光素子。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 河内 正夫 茨城県那珂郡東海村大字白方字白根162番 地 日本電信電話株式会社茨城電気通信研 究所内 (72)発明者 小林 盛男 茨城県那珂郡東海村大字白方字白根162番 地 日本電信電話株式会社茨城電気通信研 究所内 (72)発明者 照井 博 茨城県那珂郡東海村大字白方字白根162番 地 日本電信電話株式会社茨城電気通信研 究所内 (56)参考文献 特開 昭56−137633（ＪＰ，Ａ) 特開 昭61−184831（ＪＰ，Ａ)
Claims (1)
- 【請求項１】被加工基板である石英系光導波膜上に、 下層薄膜を形成する工程と、該下層薄膜に積層して上層
薄膜を形成する工程と、上記下層薄膜をフォトマスクを
用いてフォトリソグラフィ技術により所望の形状にパタ
ン化する工程と、上記上層薄膜を上記下層薄膜とは別種
のフォトマスクを用いてフォトリソグラフィ技術により
所望の形状にパタン化する工程とを有するマスク形成工
程によって上記下層薄膜および上層薄膜が積層された部
分と上記下層薄膜または上層薄膜のいずれか一方の層の
みの部分とからなるマスクを形成し、該マスクにしたが
って前記石英系光導波膜の不要部分のドライエッチング
により除去するエッチング法であって、 上記下層薄膜をパタン化する工程および上記上層薄膜を
パタン化する工程のうち先に行われる一方の工程でパタ
ン化される薄膜の、石英系光導波膜ドライエッチングに
対するエッチング耐性が、他方の工程でパタン化される
薄膜の、石英系光導波膜ドライエッチングに対するエッ
チング耐性よりも高いことを特徴とする段差付エッチン
グ法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60205012A JPH0777210B2 (ja) | 1985-09-17 | 1985-09-17 | 段差付エツチング法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60205012A JPH0777210B2 (ja) | 1985-09-17 | 1985-09-17 | 段差付エツチング法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6265333A JPS6265333A (ja) | 1987-03-24 |
| JPH0777210B2 true JPH0777210B2 (ja) | 1995-08-16 |
Family
ID=16499985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60205012A Expired - Lifetime JPH0777210B2 (ja) | 1985-09-17 | 1985-09-17 | 段差付エツチング法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0777210B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6939475B2 (en) | 2001-08-31 | 2005-09-06 | Daishinku Corporation | Etching method, etched product formed by the same, and piezoelectric vibration device, method for producing the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56137633A (en) * | 1980-03-28 | 1981-10-27 | Nec Corp | Pattern forming |
| JPS61184831A (ja) * | 1985-02-12 | 1986-08-18 | Matsushita Electronics Corp | 半導体装置の製造方法 |
-
1985
- 1985-09-17 JP JP60205012A patent/JPH0777210B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6265333A (ja) | 1987-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6767756B2 (en) | Method of manufacturing tapered optical waveguide | |
| US6083843A (en) | Method of manufacturing planar lightwave circuits | |
| JP2006512611A (ja) | 光導波路の作製方法 | |
| US20040020893A1 (en) | Method of producing a rib waveguide | |
| JP2002277661A (ja) | 光導波路デバイスの切り出し方法 | |
| JP2752851B2 (ja) | 光導波路の製造方法 | |
| JP3754684B2 (ja) | バーティカルテーパ構造を有する平面光波回路の製造方法 | |
| JPH0777210B2 (ja) | 段差付エツチング法 | |
| US6756185B2 (en) | Method for making integrated optical waveguides and micromachined features | |
| GB2215087A (en) | A method of processing substrates used for mounting and aligning optical elements and components | |
| KR20010022120A (ko) | 광소자 제조방법 및 그 광소자 | |
| JPS6325644B2 (ja) | ||
| JPH09297235A (ja) | 光導波路及びその製造方法並びにそれを用いた光導波路モジュール | |
| JPH0763934A (ja) | 光導波回路 | |
| JPH0727888B2 (ja) | ドライエツチング方法 | |
| JP4235179B2 (ja) | 光導波路デバイスの製造方法および光導波路デバイス | |
| US5417804A (en) | Optical waveguide manufacturing method | |
| JPH03296003A (ja) | 光学装置及びその製造方法 | |
| JPH0720336A (ja) | 光導波路の構造とその製造方法 | |
| JP3243021B2 (ja) | 光導波路素子の作製方法 | |
| KR100687738B1 (ko) | 광도파로와 광섬유간의 수동정렬이 가능한 광모듈의제조방법 | |
| JPS5983111A (ja) | 光集積回路作製法 | |
| JP2006146127A (ja) | 光導波路の製造方法 | |
| JPH05224049A (ja) | 方向性結合器およびその製造方法 | |
| JP2570822B2 (ja) | 光導波路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |