CN101256999B - 互连导电层及互连导电层的制造方法 - Google Patents
互连导电层及互连导电层的制造方法 Download PDFInfo
- Publication number
- CN101256999B CN101256999B CN 200810089719 CN200810089719A CN101256999B CN 101256999 B CN101256999 B CN 101256999B CN 200810089719 CN200810089719 CN 200810089719 CN 200810089719 A CN200810089719 A CN 200810089719A CN 101256999 B CN101256999 B CN 101256999B
- Authority
- CN
- China
- Prior art keywords
- hole
- substrate
- conductive layers
- aperture area
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明提供了一种互连导电层及互连导电层的制造方法,在本发明的互连导电层的制造方法中,在基板(10)的背面(12)一侧的贯通孔(13)的开口部形成籽晶层(14),并在该籽晶层(14)的基础上形成电镀用电极层(15),然后在基板(10)的表面(11)一侧形成镀层(16)来填充贯通孔(13)。其结果是,能够提供制造工序简单,且不会在贯通孔的内部产生孔洞的互连导电层的制造方法。
Description
本申请是基于申请号为200580000984.2,申请日为2005年7月5日,申请人为东京毅力科创株式会社,题为“互连导电层及互连导电层的制造方法”的发明提出的分案申请。
技术领域
本发明涉及互连导电层(Interposer)及其制造方法,特别涉及在贯通孔内不产生中断(Pinch-off)的互连导电层及其制造方法。
背景技术
以往在基板中设有导通孔的互连导电层例如记载在日本专利文献特开2004-165291号公报中。
根据该公报公开有一种陶瓷基板,该陶瓷基板层积了配置成某布图并具有多个填充了导电性部件的贯通孔的印刷电路基板、和配置成与之相同的布图并具有多个直径不同的贯通孔的印刷电路基板,在该陶瓷基板中,导电性部件被构成为其直径从一表面一侧向另一表面一侧连续或阶段性地变大或减小。
图9是在硅基板60中设置导通孔来制造互连导电层时,用于说明以往问题点的硅基板60的截面图。参照图9,以前首先在基板80中设置贯通孔91。此时如图9所示,贯通孔91是中央部膨胀成凸形的形状,而不是直的圆柱形。
相对于该贯通孔91,在基板的表面81和背面82中,首先用溅射法在贯通孔91的周围设置籽晶层83、84,然后以籽晶层83、84为籽晶,并利用电镀等形成导电层85、86。
以往互连导电层如上所述构成。根据日本专利文献特开2004-165291号公报,由于使用了陶瓷基板,所以在其开孔时使用钻孔和喷沙,从而会有不能减小贯通孔径的问题。另外,由于需要接合两张陶瓷基板,所有制造工序繁杂。
另外,当使用硅基板来形成贯通孔时,由于贯通孔的中央部为凸状,且越是从表面或背面向内,直径越大,所以即使想把籽晶层设在贯通孔的内部,也无法直到内部都能够充分形成籽晶层。因此,即使提供电镀等使导电层从籽晶层开始生长,导电层也不会充分成长,于是在贯通孔91的内部不存在导电层,即形成所谓的“孔洞”92,从而产生贯通孔91断路或加工精度恶化的问题。
发明内容
本发明是鉴于上述技术问题而作出的,其目的在于提供一种制造工序简单,且不会在贯通孔的内部产生孔洞的互连导电层及其制造方法。
本发明的互连导电层包括:基板,其具有一表面和与一表面相对的另一表面,并具有从一表面贯通至另一表面的贯通孔;籽晶层,其被设置在基板的一表面一侧的贯通孔的开口部;电镀用电极层,其被设置为覆盖籽晶层;以及镀层,其从电镀用电极层向另一表面一侧延伸,并填充贯通孔而形成。
本发明的互连导电层包括:籽晶层,其被设置在贯通孔的一表面一侧的开口部;电镀用电极层,其被设置为覆盖籽晶层;以及镀层,其从电镀用电极层向另一表面一侧延伸,并通过电镀来填充贯通孔而形成,因此,能够从基板的一表面一侧的籽晶层向另一表面一侧可靠地形成镀层。
其结果是,能够提供制造工序简单,且贯通孔的内部不会产生孔洞的互连导电层。
贯通孔也可以是中央部膨胀的形状。另外,籽晶层、电镀用电极层以及镀层可以是同一材质,也可以是彼此不同的材质。
在本发明的另一方面中,互连导电层的制造方法包括:准备基板的步骤,所述基板具有一表面和与一表面相对的另一表面;在基板上形成贯通孔的步骤;在一表面一侧的贯通孔的开口部形成籽晶层的步骤;以及从一表面一侧的籽晶层开始向另一表面一侧形成镀层以填充贯通孔的步骤。
在互连导电层的制造方法中,在基板的一表面一侧的贯通孔的开口部形成籽晶层,并从该籽晶层开始向基板的另一表面一侧形成镀层以填充贯通孔。由于从贯通孔的基板的一表面一侧向另一表面一侧通过电镀可靠地形成导电层,所以在贯通孔的内部不会产生中断。
其结果是,能够提供制造工序简单,且贯通孔的内部不产生孔洞的互连导电层的制造方法。
优选的是,从一表面一侧的籽晶层开始向另一表面形成镀层以填充贯通孔的步骤包括:闭合一表面一侧的贯通孔以形成电镀用电极层的步骤、以及利用电极层形成镀层的步骤。
优选的是,形成贯通孔的步骤包括中央部膨胀的贯通孔的形成步骤。
并且,籽晶层、电镀用电极层以及镀层可以用同一材质形成,也可以用彼此不同的材质形成。
根据本发明的另一方面,互连导电层具有被从一侧表面设置到另一侧表面的贯通孔;贯通孔在一侧表面具有第一开口面积,并具有从一侧表面开始向内部逐渐小于第一开口面积的面积,同时,贯通孔在另一侧表面具有第二开口面积,并具有从另一侧表面开始向内部逐渐小于第二开口面积的面积;在贯通孔中设有导电层。
由于具有开口面积从基板的一表面和另一表面开始向内部逐渐减小的贯通孔,所以容易用导电层填充贯通孔。
其结果是,能够提供制造工序简单,且贯通孔的内部不产生孔洞的互连导电层。
优选第一开口面积和第二开口面积不同。
通过在一表面一侧和另一表面一侧改变开口面积,可以独立设定两表面的布线规则,从而能够加大布线宽度以及引线方法的设计自由度。
更为优选的是,贯通孔在基板的一侧表面和另一侧表面之间具有开口面积相等的圆柱状的孔部。
在本发明的另一方面中,互连导电层具有被从一侧表面设置到另一侧表面的贯通孔,贯通孔在一侧表面具有第一开口面积,并具有从一侧表面向另一侧表面逐渐小于第一开口面积的面积,且在贯通孔中设有导电层。
在本发明的另一方面中,互连导电层的制造方法包括:准备基板的步骤,所述基板具有一表面和与一表面相对的另一表面;通过进行蚀刻形成贯通孔的步骤,该蚀刻以使得开口面积从基板的一表面和另一表面开始向内部逐渐减小的方式进行;以及在贯通孔中形成导电层的步骤。
在互连导电层的制造方法中,由于以使得开口面积从基板的一表面和另一表面开始向内部逐渐减小的方式进行蚀刻以形成贯通孔,所以当在贯通孔中形成导电层时,能够在其内部无中断地形成导电层。
其结果是,能够提供制造工序简单,且贯通孔的内部不产生孔洞的互连导电层的制造方法。
优选的是,在进行蚀刻步骤中,以使得一表面中的开口面积和另一表面中的开口面积的尺寸不同的方式进行蚀刻。
更为优选的是,还包括在基板的一表面和另一表面之间形成开口面积相等的孔的步骤。
根据本发明的另一方面,互连导电层的制造方法包括:准备基板的步骤,所述基板具有一表面和与一表面相对的另一表面;通过进行蚀刻形成贯通孔的步骤,该蚀刻以使得开口面积从基板的一表面向另一表面逐渐减小的方式进行;以及在贯通孔中形成导电层的步骤。
另外,在进行蚀刻的步骤中,优选进行干蚀刻。另外,可以通过蒸镀、电镀或无电解电镀来形成导电层。
附图说明
图1A是第一实施方式的互连导电层的制造方法的分步示意图;
图1B是第一实施方式的互连导电层的制造方法的分步示意图;
图1C是第一实施方式的互连导电层的制造方法的分步示意图;
图1D是第一实施方式的互连导电层的制造方法的分步示意图;
图2是第二实施方式的互连导电层的制造方法的示意图;
图3A是应用本发明第三实施方式的贯通孔的形状示意图;
图3B是应用本发明第三实施方式的贯通孔的形状示意图;
图4A是第四实施方式的互连导电层的制造方法的分步示意图;
图4B是第四实施方式的互连导电层的制造方法的分步示意图;
图4C是第四实施方式的互连导电层的制造方法的分步示意图;
图4D是第四实施方式的互连导电层的制造方法的分步示意图;
图5是第五实施方式的互连导电层的贯通孔的截面图;
图6是第六实施方式的互连导电层的贯通孔的截面图;
图7是具有图6所示截面构造的基板的立体图;
图8A是第七实施方式的互连导电层的贯通孔的截面图;
图8B是第七实施方式的互连导电层的贯通孔的制造步骤的示意图;
图9是以往互连导电层的问题点的示意图。
具体实施方式
(1)第一实施方式
下面参照附图对本发明的一个实施方式进行说明。图1A~图1D是本发明第一实施方式的互连导电层的制造工序的分步示意图。参照图1A~图1D,首先准备具有表面11和背面12的硅基板10,并在其中设置贯通孔13(图1A)。此时如图所示,贯通孔13可与以往相同,其中央部膨胀成凸形而形成。在该状态下,首先在基板10上,包括贯通孔13的内部形成图中未示出的绝缘膜。该绝缘膜可以是SiO2,SiN等的绝缘膜,可以通过溅射法、CVD或氧化来形成。
然后,在基板10的背面12一侧形成有绝缘膜的贯通孔13的周围,先通过溅射等形成Ti的阻挡层(无图示)。然后通过溅射等在该阻挡层上形成Cu籽晶层(是流过电镀电流的电极的基体的层)14(图1B)。接着,以该Cu籽晶层14为基础,从背面12一侧开始进行电镀。进行该电镀直至电镀端面接合从而贯通孔13的背面12一侧闭合,从而形成由Cu镀层15构成的电镀用电极层(图1C)。
然后,将该Cu的电镀用电极层15作为电极,向表面11一侧进行Cu的电镀。这样,Cu镀层向图1D中箭头所示方向生长,从而获得镀层16(图1D)。
这样,根据本实施方式,即使在贯通孔13的内部形成凸形孔,也不会在内部产生孔洞,从而能够使贯通孔13成为Cu导电层。
另外,虽然在上述实施方式中将Ti用作阻挡层,但也可省略。
(2)第二实施方式
下面说明第二实施方式。图2是该实施方式中与图1D对应的图,其构造基本相同。参照图2,在第二实施方式中,在硅基板20中设置贯通孔23,并且该贯通孔23被籽晶层24、电镀用电极层25以及镀层26填充。
在第一实施方式中,在硅基板中设置了Cu的籽晶层和镀层,但在本实施方式中,籽晶层24、电镀用电极层25以及镀层26不限于Cu,只要能够进行Ni、Cr、Au、Ag等的电镀,可以选择任意材料。另外,籽晶层24、电镀用电极层25以及镀层26的材质可相互转换。例如,也可用Cu作为籽晶层,并以此作为电镀用电极层来进行Au的电镀。
(3)第三实施方式
下面说明本发明的第三实施方式。图3是应用本实施方式的贯通孔的形状示意图。在第一和第二实施方式中,将本发明应用于中央部膨胀为凸形的贯通孔中,但是本发明在基板30中也可应用于圆柱状的贯通孔31(图3A)、以及孔的直径从表面开始向背面逐渐减小的贯通孔32。
在上述实施方式中,是对将硅基板用作基板的示例进行说明的,但不局限于此,也可使用玻璃基板和蓝宝石基板之类的绝缘基板。在这种情况下不需要形成上述的绝缘膜。
在上述实施方式中,是对使用电镀来进行向贯通孔埋入导电材料的情形进行说明的,但不限于此,也可用无电解电镀来进行埋入。
(4)第四实施方式
下面说明本发明的第四实施方式。图4A~图4D是本发明第四实施方式的互连导电层的制造工序的分步示意图。参照图4A~图4D,在本实施方式中,首先准备具有表面41和背面45的硅基板40(图4A)。然后从表面41一侧开始在基板40的表面41的预定位置进行干蚀刻,从而在表面一侧形成直径从表面41开始向内部逐渐减小的孔42。具体来说,适当组合等向性蚀刻和异向性蚀刻的蚀刻条件来进行蚀刻。
然后,在背面一侧形成孔46,其直径同样是从基板40的背面45开始向内部逐渐减小,并且,使孔42和孔46二者的中心在基板40的大体中央部基本一致。
这样,在基板40中形成贯通孔49,其直径从表面41和背面45开始向内部逐渐减小(图4B)。
在该状态下,首先在基板40上,包括贯通孔49的内部形成图中未示出的绝缘膜。该绝缘膜可以是SiO2,SiN等的绝缘膜,可以通过溅射法、CVD或氧化来形成。
然后在绝缘膜上,通过溅射在贯通孔49的内部以及与贯通孔49相邻接的表面41和背面45上形成作为镀层的籽晶的籽晶层43(图4C)。此时,由于贯通孔49不是以往那样向内部变大,所以容易在贯通孔49的内部以及与之相连的表面41和背面45的开口部周边形成籽晶层43。
然后,在该籽晶层43、47的基础上,对贯通孔49进行电镀或无电解电镀,从而形成Cu等的导电层44(图4D)。其结果是,能够以简单的制造工序形成具有导电层的互连导电层,并且该导电层在贯通孔49的内部不产生孔洞。
在上述实施方式中,是对有一个贯通孔49的情形进行说明的,但设有多个贯通孔49的情形也是一样的。
另外,也可考虑通过湿蚀刻形成同样的内部带有倾斜的贯通孔。但若采用湿蚀刻,则贯通孔的倾斜会过大,从而无法得到预期的形状。相反,若采用干蚀刻,则容易控制贯通孔的倾斜,从而能够得到预期的倾斜。
(5)第五实施方式
下面说明本发明的第五实施方式。图5是示出本发明第五实施方式的基板的截面图,其对应于第四实施方式的图4B。在第四实施方式中,是对从硅基板20的两侧开始进行蚀刻的情形进行说明的。在本实施方式中,如图5所示,通过仅从硅基板20的表面一侧开始进行蚀刻来形成贯通孔51,该孔的直径仅从基板50的表面或背面一侧开始向内部逐渐减小。然后通过与图4A~图4D相同的方法在贯通孔51的内部填满导电性材料,从而使贯通孔51成为导电性贯通孔。
此时和第四实施方式相同,也容易形成籽晶层和以此为基础的导电层,并取得与第四实施方式相同的效果。
(6)第六实施方式
下面说明本发明的其它实施方式。图6是示出本发明第六实施方式的互连导电层的基板60的截面图,其对应于第四实施方式中的图4B。
在该实施方式中,虽然和第四实施方式相同,形成直径分别从基板60的表面61一侧和背面62一侧开始向内部变小的孔63、64,但在表面61和背面62上的直径大小不同。
即,参照图6,基板60具有厚度t,表面61一侧的直径为a,背面62一侧的直径为b,且a<b,同时,表面61一侧的孔63在内部方向上的深度为t1,背面62一侧的孔64在内部方向上的深度为t2。其结果是,在基板60的内部形成肩部68。另外和第四实施方式相同,通过从表面61和背面62开始分别以不同的直径在内部进行蚀刻,从而双方在任意位置形成贯通孔69,由此也可以形成如图中虚线所示的不设置肩部68的构造。这样加工之后,用导电层填满贯通孔69的内部。
图7是具有图6所示截面构造的基板60的立体图。参照图7,在该实施方式中,由于如上所述在表面61一侧和背面62一侧确定贯通孔69的直径,所以在表面61一侧存在比背面62一侧多的布线区域67。因此可以独立设定表面61一侧和背面62一侧的布线规则,从而能够在表面61一侧加大布线宽度和引线方法的设计自由度。另外在背面62中,由于能够以大尺寸设计贯通孔39的开口部,所以能够良好地进行电镀液的浇注,减小深挖时的高宽比等,并能够加大贯通布线处理窗口(Process Window)。
另外在图7中,布线65是经由设在衬垫63b、63c上的端子66b、66c来进行的,其中所述衬垫63b、63c形成于埋入孔63中的导电层的表面。
(7)第七实施方式
下面说明本发明的第七实施方式。图8A是本实施方式中的基板70的截面构造的示意图。参照图8A,在该实施方式中,在基板70的表面71和背面75中,贯通孔76具有半球状的开口部72、74,并且在中央部设有圆柱状的孔73。
可通过将贯通孔76设为上述形状来改善电镀液的浇注,并可期待改善附着性。另外,可期待抑制附着的电镀膜剥落。
然后和前面的实施方式相同,通过电镀用导电性材料填充贯通孔76来完成贯通孔。
下面说明本实施方式的贯通孔76的制造方法。图8B是用于形成图8A所示贯通孔76的工序示意图。参照图8B,在基板70的表面71上放置抗蚀层77,并在预定位置设置开口部,然后进行等向性蚀刻。由此在表面71一侧形成半球状的开口部72。同样,在背面75一侧也形成半球状的开口部74。之后进行异向性蚀刻以形成圆柱状的孔73。
另外,在前面所示的各个实施方式中也可采用本实施方式中的圆筒状的孔的形成方式。
在上述实施方式中,是对使用了圆形或圆柱状的贯通孔的情形进行说明的,但不限于此,也可以是矩形或多边形。
在上述实施方式中,是对利用电镀在籽晶层上形成导电层的情形进行说明的,但不限于此,也可只形成籽晶层。
在上述实施方式中,是对使用电镀来进行向贯通孔填充导电性材料的情形进行说明的,但不限于此,也可通过无电解电镀或真空蒸镀来进行填充。
在上述实施方式中,是对利用干蚀刻来进行贯通孔的形成进行说明的,但不限于此,也可利用湿蚀刻。
工业实用性
在本发明所述的互连导电层的制造方法中,由于从通孔基板的一侧开始向另一侧通过电镀可靠地形成导电层,所以该方法可作为在贯通孔的内部不产生中断的互连导电层的制造方法来进行有效利用。
Claims (8)
1.一种互连导电层,
具有被从基板的一侧表面设置到该基板的另一侧表面的贯通孔,其中,
所述贯通孔在所述一侧表面具有第一开口面积,并具有从一侧表面开始向内部逐渐小于所述第一开口面积的面积,同时,所述贯通孔在所述另一侧表面具有第二开口面积,并具有从另一侧表面开始向内部逐渐小于所述第二开口面积的面积,并且,
在所述贯通孔中设有导电层,
在所述贯通孔的内部、与所述贯通孔邻接的所述一侧表面以及所述另一侧表面上形成用于形成导电层的籽晶层,
所述贯通孔通过所述导电层而被填埋。
2.如权利要求1所述的互连导电层,其中,所述第一开口面积和所述第二开口面积不同。
3.如权利要求1所述的互连导电层的制造方法,其中,所述贯通孔在所述基板的一侧表面和另一侧表面之间具有开口面积相等的圆柱状的孔部。
4.一种互连导电层的制造方法,包括:
准备基板的步骤,所述基板具有一表面和与所述一表面相对的另一表面;
通过进行蚀刻形成贯通孔的步骤,该蚀刻以使得开口面积从所述基板的一表面和另一表面开始向内部逐渐减小的方式进行;
在所述贯通孔中形成导电层的步骤;
在所述贯通孔的内部、与所述贯通孔邻接的所述一侧表面以及所述另一侧表面上形成用于形成所述导电层的籽晶层的步骤;以及
通过所述导电层填埋所述贯通孔的步骤。
5.如权利要求4所述的互连导电层的制造方法,其中,在进行所述蚀刻的步骤中,以使得所述一表面中的开口面积和所述另一表面中的开口面积的尺寸不同的方式进行蚀刻。
6.如权利要求4所述的互连导电层的制造方法,还包括在所述基板的一表面和另一表面之间形成开口面积相等的孔的步骤。
7.如权利要求4所述的互连导电层的制造方法,其中,所述进行蚀刻的步骤包括进行干蚀刻的步骤。
8.如权利要求4所述的互连导电层的制造方法,其中,形成所述导电层的步骤包括通过蒸镀或无电解电镀来形成的步骤。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004199785A JP4298601B2 (ja) | 2004-07-06 | 2004-07-06 | インターポーザおよびインターポーザの製造方法 |
JP2004199870 | 2004-07-06 | ||
JP2004199870A JP4286733B2 (ja) | 2004-07-06 | 2004-07-06 | インターポーザおよびインターポーザの製造方法 |
JP2004199785 | 2004-07-06 | ||
JP2004-199870 | 2004-07-06 | ||
JP2004-199785 | 2004-07-06 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005800009842A Division CN100413058C (zh) | 2004-07-06 | 2005-07-05 | 互连导电层及互连导电层的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101256999A CN101256999A (zh) | 2008-09-03 |
CN101256999B true CN101256999B (zh) | 2011-05-11 |
Family
ID=35797727
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200810089719 Expired - Fee Related CN101256999B (zh) | 2004-07-06 | 2005-07-05 | 互连导电层及互连导电层的制造方法 |
CNB2005800009842A Expired - Fee Related CN100413058C (zh) | 2004-07-06 | 2005-07-05 | 互连导电层及互连导电层的制造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005800009842A Expired - Fee Related CN100413058C (zh) | 2004-07-06 | 2005-07-05 | 互连导电层及互连导电层的制造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4298601B2 (zh) |
CN (2) | CN101256999B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8736066B2 (en) * | 2010-12-02 | 2014-05-27 | Tessera, Inc. | Stacked microelectronic assemby with TSVS formed in stages and carrier above chip |
JP5809476B2 (ja) * | 2011-07-29 | 2015-11-11 | 新明和工業株式会社 | 成膜装置および成膜方法 |
JP2013077807A (ja) * | 2011-09-13 | 2013-04-25 | Hoya Corp | 基板製造方法および配線基板の製造方法 |
JP6286169B2 (ja) * | 2013-09-26 | 2018-02-28 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
JP6458429B2 (ja) * | 2014-09-30 | 2019-01-30 | 大日本印刷株式会社 | 導電材充填貫通電極基板及びその製造方法 |
JP7022365B2 (ja) * | 2017-03-24 | 2022-02-18 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6583058B1 (en) * | 1998-06-05 | 2003-06-24 | Texas Instruments Incorporated | Solid hermetic via and bump fabrication |
JP2000150701A (ja) * | 1998-11-05 | 2000-05-30 | Shinko Electric Ind Co Ltd | 半導体装置並びにこれに用いる接続用基板及びその製造方法 |
JP4703061B2 (ja) * | 2001-08-30 | 2011-06-15 | 富士通株式会社 | 薄膜回路基板の製造方法およびビア形成基板の形成方法 |
JP4043873B2 (ja) * | 2002-07-11 | 2008-02-06 | 大日本印刷株式会社 | 多層配線基板の製造方法 |
JP4429585B2 (ja) * | 2002-11-08 | 2010-03-10 | 富士通株式会社 | 選択的絶縁方法及び貫通ビアを備えた実装基板 |
-
2004
- 2004-07-06 JP JP2004199785A patent/JP4298601B2/ja not_active Expired - Fee Related
-
2005
- 2005-07-05 CN CN 200810089719 patent/CN101256999B/zh not_active Expired - Fee Related
- 2005-07-05 CN CNB2005800009842A patent/CN100413058C/zh not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
JP特开2004-47667A 2004.02.12 |
Also Published As
Publication number | Publication date |
---|---|
CN101256999A (zh) | 2008-09-03 |
JP4298601B2 (ja) | 2009-07-22 |
JP2006024649A (ja) | 2006-01-26 |
CN1842914A (zh) | 2006-10-04 |
CN100413058C (zh) | 2008-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100786166B1 (ko) | 인터포저 및 인터포저의 제조 방법 | |
CN101256999B (zh) | 互连导电层及互连导电层的制造方法 | |
CN101785103B (zh) | 低阻抗晶圆穿孔 | |
CN101171674B (zh) | 结隔离通道 | |
TW201410100A (zh) | 具有階梯狀孔的多層電子結構 | |
US20140306350A1 (en) | Method of manufacturing through-glass vias | |
JP2006215022A (ja) | 嵌入式マイクロタッチユニット及びその製造法 | |
US20130089982A1 (en) | Method of Fabricating a Substrate Having Conductive Through Holes | |
JPH05218645A (ja) | 薄膜多層配線基板の製造方法 | |
JP2004172561A (ja) | セラミック多層基板及びその製造方法 | |
JP2006222138A (ja) | 貫通電極の形成方法 | |
JP4286733B2 (ja) | インターポーザおよびインターポーザの製造方法 | |
CN102026909B (zh) | 用于制造芯片的方法 | |
EP2498287B1 (fr) | Procédé de réalisation d'interconnexions verticales à travers des couches structurées. | |
WO2021206788A1 (en) | Double-sided, high-density network fabrication | |
CN111933575A (zh) | 穿硅通孔制造 | |
CN113782492B (zh) | 基板及其制备方法、电学器件、集成电路板 | |
KR100440472B1 (ko) | 반도체 소자 제조 방법 | |
JP6191322B2 (ja) | 金属充填方法 | |
KR20050030720A (ko) | 웨이퍼 관통형 전극 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110511 Termination date: 20140705 |
|
EXPY | Termination of patent right or utility model |