CN101171674B - 结隔离通道 - Google Patents

结隔离通道 Download PDF

Info

Publication number
CN101171674B
CN101171674B CN2006800150638A CN200680015063A CN101171674B CN 101171674 B CN101171674 B CN 101171674B CN 2006800150638 A CN2006800150638 A CN 2006800150638A CN 200680015063 A CN200680015063 A CN 200680015063A CN 101171674 B CN101171674 B CN 101171674B
Authority
CN
China
Prior art keywords
passage
wafer
channel
substrate
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800150638A
Other languages
English (en)
Other versions
CN101171674A (zh
Inventor
莱斯利·B·威尔纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meggitt Orange County Inc
Original Assignee
Endevco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Endevco Corp filed Critical Endevco Corp
Publication of CN101171674A publication Critical patent/CN101171674A/zh
Application granted granted Critical
Publication of CN101171674B publication Critical patent/CN101171674B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Weting (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明提供一种在硅基板中形成结隔离、导电通道的方法，以及将电信号从硅晶片的一侧传送到另一侧的导电设备。通过用不同于硅基板材料的掺杂物扩散通道，导电通道与硅基板的主体结隔离。在硅基板以及连接到第二硅基板的硅晶片中可以形成几个结隔离通道，该第二硅基板由要求电连接的装置组成。形成结隔离、导电通道的这一工艺比形成金属通道的方法简单，尤其是对于耐电阻和电容的电气装置。

Description

结隔离通道
技术领域
本发明涉及在硅基板中形成导电结隔离通道的方法。
背景技术
导电通道将电信号从半导体晶片的一侧传送到另一侧，使得电信号从晶片一例上的电源传输到晶片另一侧上的电气装置。在早期发展的通过n型硅基板形成p型通道的工艺中，采用从进口表面到出口表面的热梯度，将铝球熔化通过晶片，在晶片中留下高导电性的p型通道。然而，该工序的工艺条件难于控制，因此这样的通道未曾见过通常的使用。
特别是最近，在集成电路中特别有用的实际通道已经得以实施。这些通道首先通过在硅基板中形成开口然后通过该开口蚀刻孔来生产。采用深反应离子蚀刻(DRIE)来蚀刻孔允许通道形成有几乎垂直的壁，使得他们尺寸更小，并且产生更大数量的可以设置在基板中的互连。然后，该通道被氧化，以将其与晶片隔离，并且通常填充有一些类型的金属，来提供从基板的一个表面到另一个表面的导电通道。传统上，类似于钨或铜的导电金属用来涂敷通道。沉积金属所采用的工艺包括蒸发或者溅射、化学气相沉积(CVD)、电镀及无电沉积(ELD)。在形成导电互连的最后步骤中，通过蚀刻或者抛光去掉超过孔深度的材料，通道从晶片的背面显现出来。
然而，在上述方式中，存在与制造通道相关的问题。举例来说，难于制造可再现精确尺寸的通道。用金属涂敷通道也是有问题的。例如，金属CVD是昂贵的工艺，要求在高温下缓慢的沉积速率。金属溅射具有类似于CVD的限制，另外，平坦地填充狭窄通道开口存在困难，尤其在通道底部。因此，当前用于制造导电通道的工艺不是最佳的。
很多电气装置不需要金属化通道所提供的低电阻或者电容，使得当前形成导电互联的方法不必要地复杂。因此，会需要一种形成非金属化、高导电通道的方法，从而通道的导电材料与硅晶片的主体隔离。
发明内容
本发明涉及在硅基板中形成导电结隔离通道的方法。该方法包括提供硅基板，该硅基板具有第一和第二平坦表面，并且在两个表面上生长氧化物层。该方法还包括：形成制作在两个表面上的氧化物层中的通孔和用作接电端(electrical terminal)的区域，并且掺杂这些区域；通过基板蚀刻孔至小于基板厚度的深度，以形成一个盲通道；用不同于硅基板材料的掺杂物扩散(diffusing)该通道，从而该通道与基板主体结隔离(junction-isolated)；在相对于通道的第二表面上的氧化物中打开一个区域，并且用与通道中扩散的相同的掺杂物扩散该区域到通道底部；以及在用作接电端的区域上沉积金属，并且在每个表面中光构图隔离端。在一个实施例中，该通道采用DRIE形成。
在通道深度为仅通过从第二表面扩散不能到达通道底部的情况下，该方法还包括：掺杂通过基板蚀刻的通道，以使其抵抗掺杂选择的蚀刻剂(doping-selective etchant)；通过在第二表面上相对于该通道的氧化物中打开的孔，采用掺杂选择性蚀刻，形成一个凹陷至通道底部的深度；以及用在通道中扩散的相同的掺杂物扩散该凹陷，以将通道的内部掺杂连接到外部表面。作为选择，当基板为p型而通道掺杂有n型材料时，该方法还包括：给基板施加电压，以在通道和基板的p-n结上形成电化学的蚀刻停(etch-stop)；通过在相对于通道的氧化物中所开的孔蚀刻凹陷至在p-n结上的电化学蚀刻停；以及用n型材料扩散该凹陷，将内部掺杂连接到外部表面。
本发明还涉及由多重结隔离导电互连电连接形成电气设备的方法。该方法包括：提供具有平坦表面的第一和第二硅基板，第一基板为配合晶片(mating wafer)，而第二基板为通道晶片(via wafer)；在配合和通道晶片的两个表面上生长氧化物层；在两个晶片的内表面上形成狭窄的脊，以用作热压缩连接；在通道晶片的内、外表面上的氧化物中形成开口，用于用做接电端的区域，并且掺杂这些区域；通过通道晶片的内表面蚀刻多个孔至小于晶片厚度的深度，以形成盲通道；用不同于通道晶片材料的掺杂物扩散该通道，以将他们与晶片主体隔离；打开通道晶片的外表面上相对于通道的氧化物中的区域，并且用与通道中扩散的相同的掺杂物扩散该区域到通道底部；通过热压缩连接装配配合晶片和通道晶片；以及在装配的晶片表面上沉积用于导电端的金属，并且在该表面中光构图隔离端。
在一个实施例中，该方法还包括：在一个晶片的内表面上形成狭窄的脊硅，并且在另一个晶片的内表面上形成狭窄的金属线，从而该硅脊和该金属线彼此垂直相交。
在通道底部不能仅由扩散从通道晶片的外表面接触的情况下，该方法还包括：掺杂该通道，以使得他们抵抗掺杂选择的蚀刻剂；通过在相对于该通道的氧化物中所开的孔在掺杂选择的蚀刻中形成凹陷至通道底部的深度；以及用与通道中扩散的相同的掺杂物扩散该些凹陷，以将在该通道内的掺杂连接到外部表面。作为选择，当通道晶片为p型并且通道掺杂有n型材料时，该方法还包括：给该通道晶片施加电压，以在通道和通道晶片的p-n结上形成电化学蚀刻停；通过在相对于通道的氧化物中所开的孔蚀刻凹陷至在p-n结上的电化学蚀刻停；以及用n-型材料扩散该些凹陷，将内掺杂连接到外部表面。
本发明还涉及将电信号从硅晶片的一侧传送到另一侧的导电设备，包括：硅基板，具有平坦的第一和第二表面，覆盖有热生长氧化物层；导电盲通道，扩散有不同于基板材料的掺杂物；在第二表面上相对于通道并用与通道中扩散的相同的掺杂物扩散到通道底部的区域；以及金属端，用于在基板的两个表面上的电连接。当通道的底部不能仅由扩散从第二表面接触时，该导电设备还包括相对于通道设置的凹陷，在第二表面上开始，在通道的底部结束，扩散有与在通道中扩散的相同的掺杂物。
本发明还涉及由第二基板中的互连电连接的电气设备，包括：第一和第二硅基板，具有平坦的内外表面，该表面由热生长氧化物覆盖，该第一基板为具有需要电源的有源表面的配合晶片，该第二基板为导电通道晶片；多个盲通道，扩散有不同于通道晶片材料的掺杂物；在第二表面上相对于通道并用与在通道中扩散的相同的掺杂物扩散到通道底部的区域；以及金属端，用于在通道晶片的两个内外表面上的电连接，该配合晶片和通道晶片通过热压缩连接装配。在通道的底部不能仅由扩散从通道晶片的外表面到达的情况下，本发明还包括相对于通道开设的凹陷，在通道晶片的外表面开始，在通道的底部截止，扩散有与通道中扩散的相同的掺杂物。在本发明的一个实施例中，配合晶片的有源表面是压力传感器。在本发明的另一个实施例中，配合晶片的有源表面是加速计。
附图说明
如附图所示，通过下面对本发明优选实施例的具体描述，本发明前述的和其他的目标、特征和优点将变得明显易懂，其中相同的代表符号在不同的图纸中通篇表示相同的部件。该些附图不一定按比例，代之的是，重点放在图解本发明的原理上。
图1A-1G是图解在硅晶片中形成导电结隔离通道的系列工艺的截面图。
图2A-2C是图解通过形成凹陷至通道底部的深度将盲通道连接到外表面的系列工艺的截面图。
图3A-3H是图解形成电气设备系列工艺的截面图，该设备具有由多重导电结隔离通道电连接的第一和第二硅晶片。
图4是图3H中实施例的截面图，图解了热压缩连接的狭窄脊的晶片间连接。
图5A-5C是图解通过形成凹陷至通道底部的深度将电气设备中的盲通道连接到外部表面的系列工艺的截面图。
图6A是导电设备的透视图，该设备将电信号从硅晶片的一侧传送到另一侧。
图6B是图6A中实施例的底部表面的透视图。
图7是电气设备的透视图，该设备包括第一硅晶片，该第一硅晶片由包含多重导电通道的第二硅晶片电连接。
具体实施方式
本发明的优选实施例描述如下。在此所采用的“结隔离(junction-isolated)”是指在一种导电类型硅基板中的开口的隔离，通过用另一种导电类型掺杂物扩散该开口，形成在两种不同材料交叉点上的结。在此所用的术语“盲(blind)”定义为在硅基板的一侧上开始的开口，其没有完全通过该硅基板。
参照图1A-1G，展示了在硅晶片中形成导电通道系列工艺的截面图。图1A展示了硅基板1，其具有平坦的第一表面2和第二表面3。在图1B中，氧化物层9热生长在第一表面2和第二表面3上。图1C中，通过两个表面上的氧化物层9形成开口，以用作将作为接电端的区域4，并且区域4扩散有掺杂物5。在优选实施例中，区域4掺杂有掺杂物，例如硼，浓度为每立方厘米至少4×1019硼。在图1D中，通过第一表面2蚀刻孔至小于基板1厚度的深度，以形成盲终端的通道6。在优选实施例中，通道6采用DRIE形成。在又一实施例中，通道6通过基板1蚀刻约96％。在另一个实施例中，通道6形成为具有垂直或者几乎垂直的壁。如图1E所示，通道6扩散有掺杂物7，通道6与基板1的主体结隔离。在一个实施例中，硅基板1由n型材料组成，而通道6扩散有p型材料。在另一个实施例中，硅基板1由p型材料组成，而通道6扩散有n型材料。在图1F中，区域8在相对于通道6底部的氧化物中开口，并且区域8扩散有与通道6相同的掺杂物7，将掺杂的硅连接到第二表面3。在图1G中，金属沉积在基板的两个表面上，在第一表面2和第二表面3中光构图(photopattern)隔离端10。
在图2A-2C中，展示了在硅晶片中形成导电通道的又一个实施例，其图解了当通道底部不能如图1F所示仅由扩散接触时所采用的工艺。在图2A中，通道6扩散有掺杂物11，以使得通道6抵抗掺杂选择的蚀刻剂。在优选实施例中，通道6掺杂有例如硼的掺杂物，浓度至少为每立方厘米4×1019硼。如图2B所示，通过第二表面3上的氧化物开设孔，以在掺杂选择蚀刻中形成凹陷12至通道6底部的深度。与通道6相类似，在图2C中，凹陷12扩散有掺杂物7，以通过通道6形成到第二表面3的掺杂硅的连续层。这将通道6的内部掺杂7连接到外部表面3，以便导电。在选择性实施例中，其中基板1是p型，而在通道中扩散的掺杂物7是n型，在电化学反应器中，通过给基板1施加电压，电化学蚀刻停止形成在掺杂通道6和基板1的p-n结处。然后，如图2B所示，通过在第二表面3上相对于通道6的氧化物开设孔，并且凹陷12蚀刻到p-n结处的电化学蚀刻停止。然后，凹陷12扩散有n型掺杂物7，如图2C所示。
参照图3A-3H，其展示了形成电气设备工艺的透视图，该电气设备具有由多重的结隔离、导电互连电连接的第一和第二晶片。图3A展示了第一硅基板13和第二硅基板16，第一硅基板13具有平坦的第一表面14和第二表面15，而第二硅基板16具有平坦的第一表面17和第二表面18。第一硅基板13是配合晶片，而第二硅基板16是通道晶片。在图3B中，氧化物层9生长在配合晶片13的两个表面14和15以及通道晶片16的两个表面17和18上。在图3C中，在配合晶片13的内表面15和通道晶片16的内表面17上，分别形成狭窄脊19和20，以用于两个晶片的热压缩连接。如图3D所示，通过通道晶片16的表面17和18上的氧化物层13形成开口，以形成区域21，用作接电端，并且用掺杂物22扩散这些区域21。在优选实施例中，区域21掺杂有例如硼的掺杂物，其浓度为每立方厘米至少4×1019硼。在图3E中，通过通道晶片16的内表面17蚀刻多个孔至小于通道晶片16的深度，以形成盲端通道23。在优选实施例中，通道23采用DRIE形成。在又一个实施例中，通道23通过通道晶片16蚀刻约96％。在另一个实施例中，通道23形成为具有垂直或者几乎垂直的壁。在图3F中，通道23扩散有不同于通道晶片16的材料的掺杂物24，从而通道与通道晶片16的主体结隔离。在一个实施例中，通道晶片16由n型材料组成，而通道23扩散有p型材料。在另一个实施例中，通道晶片16由p型材料形成，而通道23扩散有n型材料。在图3G中，在相对于通道23的底部的氧化物中打开区域25，并且区域25扩散有与通道相同的掺杂物24，将传导连接到外表面18。在图3H中，配合晶片13和通道晶片16通过热压缩连接装配起来。在又一个实施例中，狭窄的硅脊形成在一个晶片的内表面上，而狭窄的金属线形成在另一层的内表面上，从而硅山脊和金属线排列成彼此垂直相交，以便在相交区域49处热压缩连接，如图4所示。在又一个实施例中，通道晶片16上的脊20由硅制成，而配合晶片13上的脊19由适合于热压缩连接的金属制成。在图3G中，金属沉积在用于电连接的表面区域，并且在这些表面中光构图接电端26。
两个晶片的连接可以允许通道晶片的两侧封闭式分开，外表面18暴露到大气，而内表面17和通道23因此处于高真空。因此，形成具有结隔离通道的电气设备并且产生真空的工艺例如对于绝对压力传感器形成连接器特别有利。另外，在几乎通过通道晶片的通道的蚀刻之后，通道晶片的外表面18上进行浅扩散，这使得外表面几乎足够平坦，以便允许在其上进行光构图操作。光构图通道晶片的外表面的能力对于在热压缩连接后在设备上应用金会很有利。
图5A-5C中，展示了由多重结隔离、导电互连电连接第一和第二晶片来形成电气设备工艺的又一实施例，其图解了当通道底部不能如图3G所示单独通过扩散接触时所采用的工艺。在图5A中的通道晶片16上，通道23扩散有掺杂物27，以使得他们抵抗掺杂选择的蚀刻剂。在优选实施例中，通道23掺杂有硼，浓度为每立方厘米至少4×1019硼。如图5B所示，通过在通道晶片16的表面18上的氧化物中开设的孔，在掺杂选择性蚀刻中形成凹陷27到通道底部的深度。在图5C中，凹陷28扩散有掺杂物24，以通过通道23形成掺杂硅的连续层到通道晶片16的外表面18。这将通道23的内掺杂24连接到外表面18用于导电。当通道晶片16为p型而通道23掺杂有n型材料时，存在选择性实施例，其中，在电化学反应器中，通过给通道晶片16施加电压，电化学蚀刻停止形成在掺杂通道23和通道晶片16的p-n结处。然后，如图5B所示，通过外表面18上相对于通道23的氧化物开孔，并且凹陷27蚀刻到p-n结处的电化学蚀刻停止。然后，凹陷27扩散有n型掺杂物24，如图5C所示。
参照图6A，其展示了图解本发明一个实施例的导电设备35，该导电设备35具有硅基板29，其带有基本上平坦、平行的第一表面30和第二表面31，表面30和31覆盖有热生长氧化物层。传导通道32通过基板29，开始于第一表面30，并且盲端截止于小于基板29厚度的深度，通道32扩散有不同于基板29材料的掺杂物。在一个实施例中，硅基板29由n型材料组成，而通道32扩散有p型材料。在另一个实施例中，硅基板29由p型材料组成，而通道32扩散有n型材料。在另一个实施例中，通道32通过基板29蚀刻约96％。在优选实施例中，通道32采用DRIE形成。在另一个实施例中，通道32形成有垂直壁。在导电设备35的表面30和31上具有用于电连接的金属端33。
在图6B中，展示了沿着第二表面31透视的导电设备35的视图。在优选实施例中，导电设备35还包括凹陷34，开始于相对于通道32的第二表面31，而截止于通道32的底部，凹陷34扩散有与通道中扩散的相同的掺杂物。图6B还展示了在第二表面31上用作电连接的金属端33。
参照图7，其展示了一种电气设备48，具有作为配合晶片的第一硅基板36以及作为导电通道晶片的第二硅基板39。配合晶片36具有平行的外表面37和内表面38，而通道晶片39具有平行的内表面40和外表面41，两个晶片的表面覆盖在热生长氧化物中。配合晶片36还包括有源表面37，由要求电源的装置组成。多个导电通道42遍布通道晶片39，该导电通道开始于内表面40且盲端截止于小于通道晶片39厚度的深度，通道42扩散有不同于通道晶片39的材料的掺杂物。在一个实施例中，通道晶片39由n型材料组成，而通道42扩散有p型材料。在另一个实施例中，通道晶片39由p型材料组成，而通道42扩散有n型材料。在优选实施例种，通道42通过通道晶片39蚀刻约96％。在另一个实施例中，通道42采用DRIE形成。在另一个实施例中，通道42形成有垂直壁。用于电连接的金属端43设置在通道晶片39的内表面40和外表面41上。
在电气设备48中，配合晶片36和通道晶片39通过热压缩连接配合晶片36上的狭窄脊44和通道晶片39上的脊45来装配。在优选实施例中，一个晶片上的脊是硅，而另一个晶片上的脊是金属。在特别优选的实施例中，脊44和45定向为彼此垂直，从而相交区域产生热压缩连接。在另一个实施例中，配合晶片36上的脊44是金属线，而通道晶片39上的脊45是硅。
在电气设备48的又一个实施例中，相对于通道42形成凹陷46，开始于通道晶片39的外表面41且截止于通道42的底部，凹陷扩散有与通道42内扩散的相同的掺杂物。
在电气设备48的另一个实施例中，配合晶片36的有源表面37是压力传感器，在表面37上具有接电端47。在电气设备48的另一个实施例中，配合晶片36的有源表面37是集成电路。
尽管本发明已经参照其中的优选实施例进行了具体的展示和描述，但是本领域的技术人员应当理解的是，可以对其进行形式上和细节上的变化，而不脱离所附权利要求所限定的本发明的范围。

Claims (46)

1.一种在硅基板中形成结隔离、导电互连的方法，包括：
提供具有第一和第二平坦表面的硅基板；
在各个表面上生长氧化物层；
通过两个表面上的氧化物层形成开口，用于要用作接电端的区域，并且掺杂所述区域；
通过该基板的该第一表面蚀刻孔至小于该基板厚度的深度，以形成盲端的通道；
将所述通道扩散有不同于该基板材料的掺杂物，从而该通道与该硅基板的主体结隔离；
在相对于该通道的该第二表面上的该氧化物中打开一个区域，并且用与该通道中所扩散的相同的掺杂物扩散该区域至该通道底部；以及
在该基板的两个表面上沉积用于该接电端的金属，并且在每个表面中光构图接电端。
2.如权利要求1所述的方法，其中该硅基板由n型材料组成，而该通道扩散有p型材料。
3.如权利要求1所述的方法，其中该硅基板由p型材料组成，而该通道扩散有n型材料。
4.如权利要求1所述的方法，其中该通道采用深反应离子蚀刻(DRIE)形成。
5.如权利要求1所述的方法，其中该通道开口形成有垂直壁。
6.如权利要求1所述的方法，其中该通道通过该硅基板蚀刻96％。
7.如权利要求1所述的方法，其中该接电端掺杂有硼，浓度为每立方厘米至少4x1019硼。
8.如权利要求1所述的方法，还包括：
掺杂所述通道，以使其抵抗掺杂选择的蚀刻剂；
通过开设在该基板的该第二表面上相对于该通道的氧化物中的孔，在掺杂选择性蚀刻中形成凹陷至该通道的蚀刻抵抗底部的深度；以及
用与该通道中所扩散的相同的掺杂物扩散所述凹陷，以形成通过该通道至该第二表面的掺杂硅的连续层，将该内掺杂连接到该外部表面。
9.如权利要求8所述的方法，其中该通道掺杂有硼，浓度为每立方厘米至少4x1019硼，用于抵抗该掺杂选择的蚀刻剂。
10.如权利要求3所述的方法，还包括：
给该硅基板施加电压，以在该通道和该基板的p-n结处形成电化学蚀刻停止；
通过开设在该基板的该第二表面上相对于该通道的该氧化物中的孔，蚀刻凹陷至该p-n结处的该电化学蚀刻停止的深度；以及
用n型材料扩散该凹陷，以形成通过该通道至该第二表面的掺杂硅的连续层，将该内掺杂连接到该外部表面。
11.一种形成带有通过多重结隔离导电互连电连接的第一和第二晶片的电气设备的方法，包括：
提供具有平坦表面的第一和第二硅基板，其中所述第一基板是配合晶片，而所述第二基板是通道晶片；
在所述配合晶片和通道晶片的两个表面上生长氧化物层；
在该配合晶片和该通道晶片的两个内表面上形成用于热压缩连接的狭窄脊；
通过在该通道晶片的内外表面上的该氧化物形成开口，用于要用作接电端的区域，并且掺杂所述区域；
通过所述通道晶片的该内表面蚀刻多个孔至小于该硅基板厚度的深度，以形成盲端的通道；
用不同于该基板材料的掺杂物扩散所述通道，从而该通道与该通道晶片主体结隔离；
在该通道晶片的外表面上的氧化物中相对于该通道打开区域，并且用与该通道中扩散的相同的掺杂物扩散该些区域到该通道的底部；
通过热压缩连接装配该配合晶片和通道晶片；以及
在该装配的晶片的外表面上沉积用于接电端的金属，并且在该表面中光构图接电端。
12.如权利要求11所述的方法，其中该通道晶片由n型材料组成，而该通道扩散有p型材料。
13.如权利要求11所述的方法，其中该通道晶片由p型材料组成，而该通道扩散有n型材料。
14.如权利要求11所述的方法，其中该通道采用DRIE形成。
15.如权利要求11所述的方法，其中该通道开口形成有垂直壁。
16.如权利要求11所述的方法，其中该通道通过该通道晶片蚀刻96％。
17.如权利要求11所述的方法，其中该通道晶片上的接电端掺杂有硼，浓度为每立方厘米至少4x1019硼。
18.如权利要求11所述的方法，还包括在一个晶片的内表面上形成狭窄的硅脊，并且在另一个晶片的内表面上形成狭窄的金属线，从而该金属线是该晶片上的最高部分，并且他们排列成垂直相交该所述一个晶片上的该硅脊，以热压缩连接。
19.如权利要求18所述的方法，其中该硅脊在该通道晶片上，而该金属线在该配合晶片上。
20.如权利要求11所述的方法，还包括：
掺杂所述通道，以使得他们抵抗掺杂选择的蚀刻剂；
通过开设在该通道晶片的外表面上相对于该通道的该氧化物中的孔，在掺杂选择性蚀刻中形成凹陷至该通道的该蚀刻抵抗底部的深度；以及
用与该通道中扩散的相同的掺杂物扩散所述凹陷，形成通过该通道至该通道晶片的外表面的掺杂硅的连续层，将该内掺杂连接到该外表面。
21.如权利要求20所述的方法，其中该通道掺杂有硼，浓度为每立方厘米至少4x1019硼，用于抵抗掺杂选择的蚀刻剂。
22.如权利要求13所述的方法，还包括：
给该通道晶片施加电压，以在该通道和该通道晶片的p-n结处形成电化学蚀刻停止；
通过开设在该基板的外表面上相对于该通道的该氧化物中的孔，蚀刻凹陷至p-n结处的电化学蚀刻停止的深度；以及
用n型材料扩散该些凹陷，以形成通过该通道至外表面的掺杂硅的连续层，将该内掺杂连接到该外表面。
23.一种由权利要求11所述方法形成的电气设备。
24.一种将电信号从硅晶片的一侧传送到另一侧的导电设备，包括：
硅基板，具有平坦的第一和第二表面，所述表面覆盖有热生长的氧化物层；
导电通道开口，在所述基板的该第一表面上始，并且在小于该基板的厚度的深度上盲端截止，所述通道扩散有不同于该基板材料的掺杂物；
在该第二表面上相对于该通道的区域，用该通道中扩散的相同的掺杂物扩散到该通道底部；以及
金属端，用于所述基板的第一和第二表面上的电连接。
25.如权利要求24所述的导电设备，其中该硅基板由n型材料组成，而该通道扩散有p型材料。
26.如权利要求24所述的导电设备，其中该硅基板由p型材料组成，而该通道扩散有n型材料。
27.如权利要求24所述的导电设备，其中该通道采用DRIE形成。
28.如权利要求24所述的导电设备，其中该通道开口形成有垂直壁。
29.如权利要求24所述的导电设备，其中该通道通过该硅基板蚀刻96％。
30.如权利要求24所述的导电设备，还包括相对于该通道的凹陷，开始于该第二表面且截止于该通道的该底部，所述凹陷扩散有与该通道中扩散的相同的掺杂物。
31.如权利要求30所述的导电设备，其中该通道掺杂有硼，浓度为每立方厘米至少4x1019硼。
32.如权利要求30所述的导电设备，其中该硅基板为p型，而该通道为n型，并且在该通道和基板的p-n结处形成电化学蚀刻停止。
33.一种电气设备，其中第一硅基板通过包含导电互连的第二基板来电连接，该电气设备包括：
第一和第二硅基板，具有平坦的内、外表面，所述表面覆盖有热生长的氧化物层，所述第一硅基板是配合晶片，还包括要求电源的有源表面，并且所述第二硅基板是导电通道晶片；
多个导电通道开口，开始于该通道晶片的内表面且盲端截止于小于该晶片厚度的深度，所述通道扩散有不同于该通道晶片材料的掺杂物；
在该通道晶片的外表面上相对于该通道的区域，用与该通道中扩散的相同的掺杂物扩散到该通道底部；以及
金属端，用于该通道晶片的内、外表面上的电连接，其中该配合晶片和通道晶片通过两个晶片的内表面上的狭窄脊的热压缩连接来装配。
34.如权利要求33所述的电气设备，其中该通道晶片由n型材料组成，而该通道扩散有p型材料。
35.如权利要求33所述的电气设备，其中该通道晶片由p型材料组成，而该通道扩散有n型材料。
36.如权利要求33所述的电气设备，其中该通道采用DRIE形成。
37.如权利要求33所述的电气设备，其中该通道开口形成有垂直壁。
38.如权利要求33所述的电气设备，其中该通道通过该硅基板蚀刻96％。
39.如权利要求33所述的电气设备，还包括一个晶片的内表面上的狭窄硅脊和另一个晶片的内表面上的狭窄的金属线，从而该金属线是该晶片上的最高部分，并且他们排列成垂直相交该所述一个晶片上的该硅脊。
40.如权利要求39所述的电气设备，其中该硅脊在该通道晶片上，而该金属线在该配合晶片上。
41.如权利要求33所述的电气设备，还包括相对于该通道的凹陷，开始于该通道晶片的外表面且截止于该通道的底部，所述凹陷扩散有与该通道中扩散的相同的掺杂物。
42.如权利要求41所述的电气设备，其中该通道已经掺杂有硼，浓度为每立方厘米至少4x1019硼。
43.如权利要求41所述的电气设备，其中该通道晶片为p型，而该通道掺杂有n型材料，并且在该通道和通道晶片的p-n结处形成电化学蚀刻停止。
44.如权利要求33所述的电气设备，其中该配合晶片的该有源表面由压力传感器组成。
45.如权利要求33所述的电气设备，其中该配合晶片的该有源表面由加速计组成。
46.如权利要求33所述的电气设备，其中该配合晶片的该有源表面由集成电路组成。
CN2006800150638A 2005-03-02 2006-02-27 结隔离通道 Expired - Fee Related CN101171674B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/070,830 US7276794B2 (en) 2005-03-02 2005-03-02 Junction-isolated vias
US11/070,830 2005-03-02
PCT/US2006/007032 WO2006093938A2 (en) 2005-03-02 2006-02-27 Junction-isolated vias

Publications (2)

Publication Number Publication Date
CN101171674A CN101171674A (zh) 2008-04-30
CN101171674B true CN101171674B (zh) 2012-12-26

Family

ID=36941726

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800150638A Expired - Fee Related CN101171674B (zh) 2005-03-02 2006-02-27 结隔离通道

Country Status (8)

Country Link
US (1) US7276794B2 (zh)
EP (2) EP2426710A3 (zh)
JP (1) JP2008532319A (zh)
KR (1) KR20080003795A (zh)
CN (1) CN101171674B (zh)
AT (1) ATE535019T1 (zh)
TW (1) TW200710995A (zh)
WO (1) WO2006093938A2 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK2018160T3 (da) 2006-03-16 2012-02-06 Tris Pharma Inc Modificeret depotformuleringer indeholdende lægemiddel-ionbytterharpikskomplekser
US7477535B2 (en) * 2006-10-05 2009-01-13 Nokia Corporation 3D chip arrangement including memory manager
US20080086603A1 (en) * 2006-10-05 2008-04-10 Vesa Lahtinen Memory management method and system
US20090000377A1 (en) * 2007-06-29 2009-01-01 Shipps J Clay Brain impact measurement system
US8421148B2 (en) 2007-09-14 2013-04-16 Cree, Inc. Grid-UMOSFET with electric field shielding of gate oxide
US8084813B2 (en) * 2007-12-03 2011-12-27 Cree, Inc. Short gate high power MOSFET and method of manufacture
US8115265B2 (en) * 2008-03-26 2012-02-14 Meggitt (San Juan Capistrano), Inc. Interconnection system on a plane adjacent to a solid-state device structure
US20120126351A1 (en) * 2008-03-26 2012-05-24 Leslie Bruce Wilner Interconnection system on a plane adjacent to a solid-state device structure
JP5308145B2 (ja) 2008-12-19 2013-10-09 ルネサスエレクトロニクス株式会社 半導体装置
US8343806B2 (en) 2009-03-05 2013-01-01 Raytheon Company Hermetic packaging of integrated circuit components
CA2789672A1 (en) * 2010-02-12 2011-08-18 Eigenlight Corporation Hermetic package with leaded feedthroughs for in-line fiber optic devices and method of making
US8318580B2 (en) * 2010-04-29 2012-11-27 Omnivision Technologies, Inc. Isolating wire bonding in integrated electrical components
US8748946B2 (en) 2010-04-29 2014-06-10 Omnivision Technologies, Inc. Isolated wire bond in integrated electrical components
US9673081B2 (en) * 2012-05-25 2017-06-06 Newport Fab, Llc Isolated through silicon via and isolated deep silicon via having total or partial isolation
DE102013222733A1 (de) * 2013-11-08 2015-05-13 Robert Bosch Gmbh Mikromechanische Sensorvorrichtung
US11590228B1 (en) 2015-09-08 2023-02-28 Tris Pharma, Inc Extended release amphetamine compositions
CN107195591A (zh) * 2017-06-21 2017-09-22 杭州致善微电子科技有限公司 一种隔离介质板及其工艺方法
US11590081B1 (en) 2017-09-24 2023-02-28 Tris Pharma, Inc Extended release amphetamine tablets
US11342469B2 (en) * 2018-07-09 2022-05-24 Macom Technology Solutions Holdings, Inc. Vertical etch heterolithic integrated circuit devices
KR102442256B1 (ko) * 2020-11-05 2022-09-08 성균관대학교산학협력단 보이드가 없는 실리콘 관통전극의 제조방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3343256A (en) * 1964-12-28 1967-09-26 Ibm Methods of making thru-connections in semiconductor wafers
US3577037A (en) * 1968-07-05 1971-05-04 Ibm Diffused electrical connector apparatus and method of making same
JPS5267271A (en) * 1975-12-01 1977-06-03 Fujitsu Ltd Formation of through-hole onto semiconductor substrate
US4257057A (en) * 1979-05-07 1981-03-17 Rockwell International Corporation Self-multiplexed monolithic intrinsic infrared detector
US5034091A (en) * 1990-04-27 1991-07-23 Hughes Aircraft Company Method of forming an electrical via structure
US5318666A (en) * 1993-04-19 1994-06-07 Texas Instruments Incorporated Method for via formation and type conversion in group II and group VI materials
US5386142A (en) * 1993-05-07 1995-01-31 Kulite Semiconductor Products, Inc. Semiconductor structures having environmentally isolated elements and method for making the same
US5468652A (en) * 1993-07-14 1995-11-21 Sandia Corporation Method of making a back contacted solar cell
US5973396A (en) * 1996-02-16 1999-10-26 Micron Technology, Inc. Surface mount IC using silicon vias in an area array format or same size as die array
US5996221A (en) * 1996-12-12 1999-12-07 Lucent Technologies Inc. Method for thermocompression bonding structures
US5904566A (en) * 1997-06-09 1999-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Reactive ion etch method for forming vias through nitrogenated silicon oxide layers
US6228675B1 (en) * 1999-07-23 2001-05-08 Agilent Technologies, Inc. Microcap wafer-level package with vias
US6770558B2 (en) * 2002-02-25 2004-08-03 International Business Machines Corporation Selective filling of electrically conductive vias for three dimensional device structures
EP2560199B1 (en) * 2002-04-05 2016-08-03 STMicroelectronics S.r.l. Process for manufacturing a through insulated interconnection in a body of semiconductor material
US6933237B2 (en) * 2002-06-21 2005-08-23 Hewlett-Packard Development Company, L.P. Substrate etch method and device
US6800930B2 (en) * 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
SG111972A1 (en) * 2002-10-17 2005-06-29 Agency Science Tech & Res Wafer-level package for micro-electro-mechanical systems
US7880305B2 (en) * 2002-11-07 2011-02-01 International Business Machines Corporation Technology for fabrication of packaging interface substrate wafers with fully metallized vias through the substrate wafer
US6836020B2 (en) * 2003-01-22 2004-12-28 The Board Of Trustees Of The Leland Stanford Junior University Electrical through wafer interconnects
US20040166662A1 (en) * 2003-02-21 2004-08-26 Aptos Corporation MEMS wafer level chip scale package
US7170001B2 (en) * 2003-06-26 2007-01-30 Advent Solar, Inc. Fabrication of back-contacted silicon solar cells using thermomigration to create conductive vias

Also Published As

Publication number Publication date
TW200710995A (en) 2007-03-16
US20060199365A1 (en) 2006-09-07
EP2426710A2 (en) 2012-03-07
WO2006093938A3 (en) 2007-11-08
KR20080003795A (ko) 2008-01-08
CN101171674A (zh) 2008-04-30
JP2008532319A (ja) 2008-08-14
WO2006093938A2 (en) 2006-09-08
EP1856727B1 (en) 2011-11-23
EP1856727A2 (en) 2007-11-21
EP2426710A3 (en) 2012-06-06
EP1856727A4 (en) 2010-11-17
ATE535019T1 (de) 2011-12-15
US7276794B2 (en) 2007-10-02

Similar Documents

Publication Publication Date Title
CN101171674B (zh) 结隔离通道
CN102782841B (zh) 改善工艺一致性和散热性的伪tsv
CN103608913B (zh) 多孔基板中的通孔
TWI293793B (en) Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
EP1071126B1 (en) Microcap wafer-level package with vias
TW401611B (en) Three-dimensional circuit integration
CN103219279A (zh) 具有铜内部互连的半导体设备及其制造方法
JPH02504092A (ja) 積層回路における層間導電路の製造
CN103210486A (zh) 芯片两侧分段式通路的形成
CN107154387B (zh) 具硅穿孔连续型态的晶圆级晶片尺寸封装构造及制造方法
US6309969B1 (en) Copper metallization structure and method of construction
TW201230221A (en) Integration of shallow trench isolation and through-substrate vias into integrated circuit designs
CN103730445A (zh) 具有双晶铜线路层的电路板及其制作方法
CN1332427C (zh) 互连结构上溅射蚀刻的原位金属阻障沉积
CN107546173A (zh) 衬底和方法
CN105122449A (zh) 包括氧化层的低成本中介体
CN101256999B (zh) 互连导电层及互连导电层的制造方法
TW200921815A (en) Semiconductor chip device having through-silicon-holes (TSV) and its fabricating method
US6362100B1 (en) Methods and apparatus for forming a copper interconnect
CN101330041B (zh) 金属前介质层内连接孔及其形成方法
TW439204B (en) Improved-reliability damascene interconnects and process of manufacture
JPH02143445A (ja) 半導体装置の製造方法
CN115172326A (zh) 半导体结构及其形成方法
US20050056909A1 (en) Chip diode for surface mounting
TW201201339A (en) Semiconductor chip with conductive diffusion regions, method for manufacturing the same, and stack package using the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: American California

Applicant after: Endevco Corp.

Address before: American California

Applicant before: Endevco Corp.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: ENDEVCO CORP. TO: MEJIT (SAN JUAN CAPISTRANO) CO., LTD.

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121226

Termination date: 20140227